KR100911727B1 - 듀얼 모드형 전력선 통신 시스템 - Google Patents

Abstract

본 발명은 협대역 전력선 채널에 적합한 듀얼 모드형 전력선 통신 시스템에 관한 것으로, 본 발명에 따른 듀얼 모드형 전력선 통신 시스템은 전송 데이터의 데이터 포맷을 변환하여 Chirp 신호 심볼을 생성하고 동기 획득 신호에 기초하여 제 1 전송모드와 제 2 전송모드 중 하나의 전송모드를 결정하여 출력하는 소스 엔코더와, 생성된 Chirp 신호 심볼을 오류 정정이 가능한 심볼 포맷으로 변환하는 채널 엔코더와, 채널 오류를 분산시키기 위한 인터리버와, 적정 주파수 밴드 패스 필터링을 수행하는 Chirp 필터와, 필터링된 디지털 신호를 전력선 통신에 적합한 아날로그 신호로 변환하는 디지털-아날로그 변환기와, 디지털-아날로그 변환기로부터 입력되는 신호 결합하여 전력선으로 송출하는 제1 신호 커플러(coupler)와, 전력선으로부터 입력되는 신호를 결합하여 출력하는 제2 신호 커플러(coupler)와, 제2 신호 커플러(coupler)를 통해 수신되는 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기와, 아날로그-디지털 변환기로부터 데이터를 입력받아 동기 획득을 수행하며 그 결과에 따른 동기 획득 신호를 소스 엔코더로 출력하는 동기 획득부와, 동기 획득부로부터 출력되는 데이터의 오류 정정을 위한 디인터리빙을 수행하는 디인터리버와, 디인터리버의 출력에 대해 오류 정정하여 수신 데이터를 복호화하는 디코더를 포함한다.

듀얼모드, 전력선통신, 협대역, Chirp 확산 변복조

Description

듀얼 모드형 전력선 통신 시스템{DUAL MODE TYPE POWER-LINE COMMUNICATIONS SYSTEM}

본 발명은 전력선 통신에 관한 것으로, 특히 협대역 전력선 채널에 적합한 듀얼 모드형 전력선 통신 시스템에 관한 것이다.

저주파 대역에서의 전력선 채널특성은 전력선 자체의 거리에 따른 신호감쇄뿐만 아니라, 각종 실내 기기, 정보 가전 및 사무기기들로부터 발생되는 잡음으로부터 영향을 많이 받는다. 이는 무엇보다도 저주파수 대역에서의 채널 상태를 다른 대역의 채널보다 더욱 열악하게 만드는 원인을 제공한다. 이러한 채널상황 하에서 디지털 신호를 전송하기 위한 일반적인 방법으로 진폭천이변조(Amplitude Shift Keying: ASK), 주파수천이변조(Frequency Shift Keying: FSK), 위상천이변조(Phase Shift Keying: PSK)류의 변복조 방식이 연구되고 있지만, ASK의 경우 외부 간섭 신호에 의한 크기 정보 성분을 잃어버려 오판할 확률이 높으며, FSK의 경우 특정 주파수 대역에서 오류가 발생할 경우 매우 심한 협대역 간섭 영향을 받거나 감쇄가 발생한다. PSK의 경우 전력선에 광범위하게 분포하는 잡음에 영향을 많이 받으며, 특히 멀티 탭에 의한 불규칙한 페이딩 현상이 발생하면 상당히 많은 왜곡 현상이 나타날 수 있다. 또한 광대역 무선통신 시스템에서 흔히 사용하는 직교 주파수 분할 다중화(Orthogonal Frequency Division Multiplexing: OFDM)기법도 적용될 수 있지만, 협대역의 전송채널 폭 안에서 수신기의 동기 신호를 획득하기 어렵고, 하드웨어적인 복잡도 또한 매우 높다는 단점이 있다.

따라서 본 발명의 목적은 협대역 전력선 채널에 적합한 듀얼 모드형 전력선 통신 시스템을 제공함에 있다.

본 발명의 다른 목적은 채널 상황에 따라 선택적으로 데이터 송수신방식을 바꿀 수 있는 듀얼 모드형 전력선 통신 시스템을 제공함에 있다.

본 발명의 또 다른 목적은 전력선 통신시스템의 성능을 향상시킬 수 있는 듀얼 모드형 전력선 통신 시스템을 제공함에 있다.

상기와 같은 목적을 달성하기 위해 본 발명의 실시 예에 따른 듀얼 모드형 전력선 통신 시스템은, 전송 데이터의 데이터 포맷을 변환하여 Chirp 신호 심볼을 생성하고 동기 획득 신호에 기초하여 제 1 전송모드와 제 2 전송모드 중 하나의 전송모드를 결정하여 출력하는 소스 엔코더와, 생성된 Chirp 신호 심볼을 오류 정정이 가능한 심볼 포맷으로 변환하는 채널 엔코더와, 채널 오류를 분산시키기 위한 인터리버와, 적정 주파수 밴드 패스 필터링을 수행하는 Chirp 필터와, 필터링된 디지털 신호를 전력선 통신에 적합한 아날로그 신호로 변환하는 디지털-아날로그 변환기(D/A 컨버터: DAC)와, 디지털-아날로그 변환기로부터 입력되는 신호 결합하여 전력선으로 송출하는 제1 신호 커플러(coupler)와,
전력선으로부터 입력되는 신호를 결합하여 출력하는 제2 신호 커플러(coupler)와, 제2 신호 커플러(coupler)를 통해 수신되는 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기와, 아날로그-디지털 변환기로부터 데이터를 입력받아 동기 획득을 수행하며 그 결과에 따른 동기 획득 신호를 소스 엔코더로 출력하는 동기 획득부와, 동기 획득부로부터 출력되는 데이터의 오류 정정을 위한 디인터리빙을 수행하는 디인터리버와, 디인터리버의 출력에 대해 오류 정정하여 수신 데이터를 복호화하는 디코더를 포함한다.

삭제

삭제

삭제

삭제

본 발명에 따른 듀얼 모드형 전력선 통신 시스템은, 전력선 채널 상황에 따라 모드를 결정 혹은 변환하는 데이터 송수신 및 Chirp 확산 변복조를 수행함으로써 전력선 저주파 채널에 적합하며, 열악한 전력선 채널 내의 부하 변화에 대응할 수 있는 충분한 신뢰성을 확보하는 효과를 갖는다.

이하, 본 발명의 바람직한 실시 예들을 첨부한 도면을 참조하여 상세히 설명한다. 도면들 중 동일한 구성요소들은 가능한 한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.

도 1은 본 발명의 실시 예에 따른 듀얼 모드형 전력선 통신 시스템의 구성을 나타낸 구성도이다.
도 1에 도시된 바와 같이, 본 발명의 실시 예에 따른 듀얼 모드형 전력선 통신 시스템은, 송신부(110), 전력선(130) 및 수신부(150)를 포함한다.

송신부(110)는 소스 엔코더(112)와, 채널 엔코더(114)와, 채널 오류를 분산시키기 위한 인터리버(116)와, 적정 주파수 밴드 패스 필터링을 수행하는 Chirp 필터(118)와, 디지털-아날로그 변환기(D/A 컨버터: DAC)(122)와, 제1 신호 커플러(coupler)(124)를 포함한다.
소스 엔코더(112)는 전송 데이터의 데이터 포맷을 변환하여 Chirp 신호 심볼을 생성하고 전력선 채널 상황에 따라 전송모드를 결정한다. 예컨대, 채널 상태가 양호한 경우 상기 소스 엔코더(112)는 전송 모드를 일반적인 제 1 전송모드로 결정하고, 외부 잡음 및 부하 변동에 따라 열악한 채널 상황으로 변할 때에는 전송 모드를 제 2 전송모드로 결정 혹은 전환할 수 있다. 60Hz 주기 변화를 하는 교류 전압 신호의 극이 0V를 교차하는 지점에서 외부잡음 간섭의 영향이 가장 적다. 제 2 전송모드는 이러한 사실에 착안하여 이 영역마다 데이터를 실어 보내어 전력선 채널 잡음에 대해 안정적으로 데이터를 전송할 수 있도록 한다.

소스 엔코더(112)는 일례로, 수신부(150)부터의 동기 획득 신호에 기초하여 제 1 전송모드와 제 2 전송모드 중 하나의 전송모드를 결정할 수 있다. 여기서. 제 1 전송모드는 RM(Robust Mode)일 수 있고, 상기 제 2 전송모드는 ZERM(Zero-crossing Robust Mode)일 수 있다.

삭제

전송 모드가 결정된 후에 전송 데이터는 전력선 채널 상의 잡음으로 인한 오류에 대해 오류 정정이 가능한 심볼 포맷으로 변환하는 채널 엔코더(114)와 채널 오류를 분산시키기 위한 인터리버(116)를 거쳐 최종적으로 상기 Chirp 필터(118)의 적정 주파수 밴드 패스 필터링과 상기 신호 커플러(124)의 신호 커플링을 통해 상기 전력선으로 송출된다.

상기 전송 데이터는 도 2에 도시된 바와 같은 패킷 구조를 갖는다. 도 2는 본 발명의 실시 예에 따른 전력선 통신 시스템에서의 전송 데이터의 패킷 구조를 나타낸 구조도로서, 이를 참조하면, 프리앰블은 Up-Chirp 및 Down-Chirp이 섞인 형태의 심볼들로 구성이 되고, 헤더는 데이터의 구성 및 전송될 데이터 패킷 길이의 범위에 대한 정보를 가지고 있으며, CRC 필드 내 에러정정 부호인 CRC8은 헤더의 오류를 검출 하며, 데이터 필드는 사용자의 필요에 따라 최대 127byte까지 가변 가능하도록 한다. 마지막으로 CRC 필드 내 CRC16은 데이터 필드의 오류검출을 하기 위해 16비트로 부호화한다.
수신부(150)는 제2 신호 커플러(151)와, 아날로그-디지털 변환기(A/D 컨버터: ADC)(153)와, 동기 획득부(155)와, 디인터리버(157)와, 디코더(159)를 포함한다.
제2 신호 커플러(151)는 전력선(130)으로부터 입력되는 신호를 결합하여 출력한다. 아날로그-디지털 변환기(A/D 컨버터: ADC)(153)는 제2 신호 커플러(151)를 통해 수신되는 아날로그 신호를 디지털 신호로 변환한다.
동기 획득부(155)는 아날로그-디지털 변환기(153)로부터 데이터를 입력받아 동기 획득을 수행하며, 그 결과에 따른 동기 획득 신호를 소스 엔코더(112)로 출력한다.
디인터리버(157)는 동기 획득부(155)로부터 출력되는 데이터의 오류 정정을 위한 디인터리빙을 수행한다. 디코더(159)는 디인터리버(157)의 출력에 대해 오류 정정하여 수신 데이터를 복호화한다.

여기서, 동기 획득부(155)는 아날로그-디지털 변환기(153)를 통해 획득한 샘플 수신 신호를 순차적으로 저장하는 시프트 레지스터와, 모든 Chirp 심볼의 회전량에 대한 심볼 패턴을 탬플릿의 형태로 저장하며 시프트 레지스터에 채워지는 샘플 수신 신호의 Chirp 심볼의 데이터에 따른 회전량을 검출하는 상관기와, 상관기의 출력으로부터 최대 상관값을 검출하는 상관값 피크 검출기와, 상관값 피크 검출기에서 검출된 최대 피크값을 이용하여 상기 시프트 레지스터에 저장된 샘플 수신 신호의 전송 심볼을 복조하는 데이터 복조부를 포함할 수 있다.

삭제

도 3은 본 발명의 실시 예에 따른 듀얼 모드형 전력선 통신 방법의 절차를 나타낸 흐름도로서, 이에 도시된 바와 같이, S310 단계에서 상기 송신부(110)는 신호 심볼을 생성하고 S315 단계에서 전송 모드를 결정한다. 전술한 바와 같이 전송 모드는 전력선 채널 상황에 따라 제 1 전송모드나 제 2 전송모드 중 하나로 결정될 수 있다.

이어서 S320 내지 S330 단계에서 상기 송신부(110)는 채널 부호화, 인터리빙, Chirp 필터링을 차례대로 수행한다.

본 발명에 따른 Chirp 확산 변조에서 데이터는 신호 심볼의 길이가 T인 확산 파형의 형태로 전송되어진다. 여기서 사용되는 신호 심볼은 연속적으로 순환하는 심볼의 형태로서, 심볼의 시작점이 시간에 따라 시프트 되는 형태를 가진다. 신호 심볼은 단위심볼시간 동안에 다수의 비트가 전송되어진다. 단위심볼시간으로 나타나는 심볼의 주기는 여러 개의 시프트 인덱스로 나누어지게 되며, 여기에 사용되는 각각의 시프트 인덱스는 일정한 비트 수를 가지는 비트 패턴을 나타낸다. 확산 파형, 즉 Chirp 심볼은 전송되어지는 데이터에 따라 회전량이 결정되며, 여기서 말하는 데이터는 일정한 비트 수를 가지는 비트 패턴을 의미한다.

Chirp 확산 신호를 상기 송신부(110)를 통해서 출력(혹은 전송)하기 위해서는 다음과 같은 과정을 거쳐야 한다. 첫 번째 단계에서 호스트 데이터는 시프트 인덱스 값으로 변환된다. 예를 들어, 4비트 단위로 데이터가 묶여진다면 비트 패턴은 0000 ∼ 1111 까지 16가지의 형태로 나타난다. 여기서 0000의 시프트 인덱스의 값은 1이며, 0001의 시프트 인덱스의 값은 2이며, 1111의 시프트 인덱스의 값은 16의 형태로 변환되는 과정을 거치게 된다. 변환되어진 시프트 인덱스의 값은 초기 인덱스로 다시 계산되어 진다.

초기 인덱스 값을 얻기 위한 수식은 수학식 1과 같다.

여기서 전체 심볼의 수는 1개의 Chirp 심볼이 나타낼 수 있는 데이터의 가지 수를 나타낸다. 계산된 초기 인덱스 값은 카운터를 통해 Chirp 샘플 ROM의 주소를 얻게 되며 참조되는 ROM 테이블의 데이터를 통하여 신호 심볼이 생성된다. 생성된 심볼은 전송모드 결정과정과 채널 엔코더(114), 인터리버(116) 및 Chip 필터(118)를 통한 윈도우 처리 후, D/A 컨버터(122)를 거쳐 신호 커플러(124)를 통하여 전력선(130)에 데이터 전송신호가 송출되어진다.

전송신호의 심볼은 Up-Chirp 및 Down-Chirp 형태를 가질 수 있다. 도4는 Up-Chirp 심볼, 도 5는 Down-Chirp 심볼의 형태를 나타내며, 전송신호의 심볼에 대한 수식은 수학식 2와 같다.

여기서 E는 심볼의 에너지이고,

는 Chirp 확산신호의 시작 주파수,

는 주파수 대역이고,

는 Chirp 신호의 지속시간이고,

는 T_S 시간 내 크기 1을 갖는 사각창함수이다. 사용된 각각의 Chirp 심볼은 선형 피드백 시프트 레지스터(LFSR: Linear Feedback Shift Register)에 의해서 시간

간격으로 이동이 되면서 구분이 되며, Chirp 심볼의 일반항은 수학식 3과 같다.

여기서,

은 시프트의 지속시간,

는 시프트의 수(

), N은 LFSR의 최대 개수를 말한다. Chirp 심볼이 정해지면, 송신신호를 정의할 수 있으며, 그때의 수식은 수학식 4와 같다.

여기서,

은 전송모드를 말하며, 0은 제 1 전송모드, 1은 제 2 전송모드를 나타내며, w(t)는 임의의 채널 윈도우 함수이며, 각각의 전송모드에 따른 수식은 수학식 5와 수학식 6과 같다.

여기서

는 전력선 주파수, 예컨대 60Hz주파수의 제로 크로싱 지점 간 시간간격을 의미하고, L은 제 1 전송모드에서의 최대 심볼의 수, M은 제 2 전송모드에서의 최대 심볼의 수를 나타낸다. 예를 들어, 1.6ms의 단위심볼시간 동안의 Chirp 심볼 신호는 도 6과 같다.

전력선에는 신호 감쇄, 배경 잡음, 부가 임펄스 잡음, 페이딩과 다중 경로와 같은 많은 잡음 및 간섭이 존재하며, 선로가 완벽하게 구성되어 있지 않기 때문에 데이터 전송에 많은 영향을 미친다. 이러한 전력선의 특성을 시스템에 적용하기 위해서는 채널 모델링이 필요하며, 전력선채널 모델링에서 많이 고려가 되는 전파다중경로모델은 수학식 7과 같은 임펄스 응답함수로 표현된다.

여기서

는 다중경로의 수,

는 경로별 감쇄계수,

는 경로별 시간지연,

는 경로로 인한 위상편이를 말한다.

수신된 신호

는 송신신호

와 전력선 채널 함수

와의 콘볼루션(Convolution)을 취하면 구할 수 있으며, 식으로 나타내면 수학식 8과 같다.

여기서

는 백색가우시안 잡음(Additive White Gaussian Noise: AWGN)이다.

S335 단계에서 상기 필터링된 신호는 신호 커플링을 거쳐 전력선(130)을 통해 수신부(150)로 전달된다. S340 단계에서 상기 수신부(150)는 수신 모드(혹은 전송 모드)를 판별하여 수신 모드가 제 1 전송모드인 경우 S345 단계에서 수신 신호를 정합필터링한 후 S350 단계에서 동기획득을 시도한다. 한편 제 2 전송모드로 데이터를 수신한 경우, S350 단계에서 상기 수신부(150)는 동기획득을 시도한다. 동기획득이 이뤄지면 S355 내지 S365 단계에서 상기 수신부(150)는 디인터리빙, 에러정정, 정정된 신호 출력을 통해 송신 데이터를 복원한다. 한편 S350 단계에서 동기획득에 실패한 경우 이를 송신부(110)에 알려 S315 단계의 전송모드 결정부터 반복 수행되도록 할 수 있다.

상기 수신부(150)는 채널로부터 신호를 커플링한 후, ADC(152)를 통하여 수신신호의 샘플을 얻는다. 샘플 수신 신호에 대한 복조과정은 시프트 레지스터를 이용한 반복 상관처리에 의해 수행되는데, 상기 수신부(150)는 단순화된 디지털 상관기를 이용하여 수신된 신호를 판별한다. 상기 수신부(150)는 각각의 수신된 Chirp 심볼의 데이터에 따른 회전량을 검출하기 위해서 상관기를 사용하며, 상관기는 모든 Chirp 심볼의 회전량에 대한 심볼 패턴을 탬플릿의 형태로 가지고 있다.

수신된 데이터는 먼저 시프트 레지스터에 저장되며 완전하게 채워진 시프트 레지스터의 값들은 순환적으로 회전하게 된다. 시프트 레지스터의 값들이 매회 회전하는 동안 정합 필터부는 상관기의 가산 결과값을 발생하게 된다. 위의 과정을 거치면서 발생하는 가산 결과값들 중에서 최대값을 가지는 가산 결과값을 얻을 수 있으며, 이는 시프트 인덱스 값을 결정하는데 필요하다.

시프트 인덱스 값이 결정되면 결정된 값을 통해서 일정한 수의 비트 패턴으로 변환하게 되며 송신 데이터를 복원하게 된다. 데이터를 복원하기에 앞서 동기화 과정이 필요한데, 동기화 처리는 시프트 레지스터에 저장되어 있는 값들을 순환 회전시키지 않는다. 즉, 순환적으로 회전한 양이 전혀 없는 Chirp 심볼들이 연속적으로 수신되었을 때 수신 패턴을 통해 동기를 획득하게 되며, 동기를 획득한 후에는 시프트 레지스터 값을 순환시켜 처리하는 데이터 복원과정으로 전환된다. 수신 심볼 단위 별로 처리되는 디지털 상관기의 식은 수학식 9와 같다.

여기서 N은 제 1 전송모드의 경우 2L, 제 2 전송모드의 경우 2M의 값을 가진다.

수신된 신호

는 시프트 레지스터에 순차적으로 저장되며, 이것과 미리 저장된 심볼 패턴들을 ROM에 저장한 LUT을 상관기에 통과시켜 최대값을 찾음으로써 동기신호를 검출하게 되며, 수신 data의 복조는 수신 심볼과 저장된 심볼 패턴의 수학식9를 통해 얻은 상관값 들 중 최대 상관값 비교를 통하여 수신된 신호의 본래 전송 심볼을 복조하게 된다.

이상에서는 본 발명에서 특정의 바람직한 실시 예에 대하여 도시하고 또한 설명하였다. 그러나 본 발명은 상술한 실시 예에 한정되지 아니하며, 특허 청구의 범위에서 첨부하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능할 것이다.

도 1은 본 발명의 실시 예에 따른 듀얼 모드형 전력선 통신 시스템의 구성을 나타낸 구성도이다.

도 2는 본 발명의 실시 예에 따른 전송 데이터의 패킷 구조를 나타낸 도면이다.

도 3은 본 발명의 실시 예에 따른 듀얼 모드형 전력선 통신 방법의 절차를 나타낸 흐름도이다.

도 4 및 도 5는 각각 Up-Chirp 및 Down-Chirp 형태를 나타낸 도표이다.

도 6은 단위심볼시간 동안의 Chirp 심볼 신호 형태를 나타낸 도표이다.

도 7은 본 발명의 실시 예에 따른 듀얼 모드형 전력선 통신 시스템에서 데이터 복조부의 구성을 나타낸 구성도이다.

Claims (17)

1. 삭제
2. 전송 데이터의 데이터 포맷을 변환하여 Chirp 신호 심볼을 생성하고 동기 획득 신호에 기초하여, 제 1 전송모드와 제 2 전송모드 중 하나의 전송모드를 결정하여 출력하는 소스 엔코더;

   상기 생성된 Chirp 신호 심볼을 오류 정정이 가능한 심볼 포맷으로 변환하는 채널 엔코더;

   채널 오류를 분산시키기 위한 인터리버;

   적정 주파수 밴드 패스 필터링을 수행하는 Chirp 필터;

   상기 필터링된 디지털 신호를 전력선 통신에 적합한 아날로그 신호로 변환하는 디지털-아날로그 변환기(D/A 컨버터: DAC);

   상기 디지털-아날로그 변환기로부터 입력되는 신호를 결합하여 전력선으로 송출하는 제1 신호 커플러(coupler);

   전력선으로부터 입력되는 신호를 결합하여 출력하는 제2 신호 커플러(coupler);

   상기 제2 신호 커플러(coupler)를 통해 수신되는 아날로그 신호를 디지털 신호로 변환하는 아날로그-디지털 변환기;

   상기 아날로그-디지털 변환기로부터 데이터를 입력받아 동기 획득을 수행하며, 그 결과에 따른 동기 획득 신호를 상기 소스 엔코더로 출력하는 동기 획득부;

   상기 동기 획득부로부터 출력되는 데이터의 오류 정정을 위한 디인터리빙을 수행하는 디인터리버;

   상기 디인터리버의 출력에 대해 오류 정정하여 수신 데이터를 복호화하는 디코더;

   를 포함하는 것을 특징으로 하는 듀얼 모드형 전력선 통신 시스템.
3. 삭제
4. 제 2항에 있어서, 상기 전송 데이터는

   Up-Chirp 및 Down-Chirp이 섞인 형태의 심볼들로 구성되는 프리앰블과;

   데이터의 구성 및 전송될 데이터 패킷 길이의 범위에 대한 정보를 포함하는 헤더와;

   상기 헤더의 오류를 검출하기 위한 CRC 필드의 에러정정 부호인 CRC8과;

   사용자의 필요에 따라 최대 127byte까지 가변 전송 가능하도록 구성된 데이터 필드와;

   데이터 필드의 오류검출을 하기 위해 CRC 필드의 16비트로 부호화하는 CRC16;을 포함하여 구성되는 패킷 구조를 갖는 것을 특징으로 하는 듀얼 모드형 전력선 통신 시스템.
5. 삭제
6. 삭제
7. 제 2 항에 있어서, 상기 동기 획득부는,

   상기 전송 데이터의 전송모드가 제 1 전송모드인 경우 수신 신호를 정합필터링하여 데이터 복원을 위한 동기획득을 시도하는 것을 특징으로 하는 듀얼 모드형 전력선 통신 시스템.
8. 제 2 항에 있어서, 상기 동기 획득부는,

   상기 전송 데이터의 전송모드가 제 2 전송모드인 경우 수신 신호에 대한 제로 크로스 지점을 검출한 후 정합필터링하여 데이터 복원을 위한 동기획득을 시도하는 것을 특징으로 하는 듀얼 모드형 전력선 통신 시스템.
9. 삭제
10. 제 2 항에 있어서, 상기 동기 획득부는,

    상기 상기 아날로그-디지털 변환기를 통해 획득한 샘플 수신 신호를 순차적으로 저장하는 시프트 레지스터;

    모든 Chirp 심볼의 회전량에 대한 심볼 패턴을 탬플릿의 형태로 저장하며, 상기 시프트 레지스터에 채워지는 샘플 수신 신호의 Chirp 심볼의 데이터에 따른 회전량을 검출하는 상관기;

    상기 상관기의 출력으로부터 최대 상관값을 검출하는 상관값 피크 검출기;

    상기 상관값 피크 검출기에서 검출된 최대 피크값을 이용하여 상기 시프트 레지스터에 저장된 샘플 수신 신호의 전송 심볼을 복조하는 데이터 복조부;

    를 포함하는 것을 특징으로 하는 듀얼 모드형 전력선 통신 시스템.
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제

Images