KR100906042B1 - Planarizing method of a semiconductor device - Google Patents

Planarizing method of a semiconductor device Download PDF

Info

Publication number
KR100906042B1
KR100906042B1 KR1020070124437A KR20070124437A KR100906042B1 KR 100906042 B1 KR100906042 B1 KR 100906042B1 KR 1020070124437 A KR1020070124437 A KR 1020070124437A KR 20070124437 A KR20070124437 A KR 20070124437A KR 100906042 B1 KR100906042 B1 KR 100906042B1
Authority
KR
South Korea
Prior art keywords
planarization
metal material
epd
time
insulating film
Prior art date
Application number
KR1020070124437A
Other languages
Korean (ko)
Other versions
KR20090057731A (en
Inventor
류석정
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070124437A priority Critical patent/KR100906042B1/en
Publication of KR20090057731A publication Critical patent/KR20090057731A/en
Application granted granted Critical
Publication of KR100906042B1 publication Critical patent/KR100906042B1/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/013—Devices or means for detecting lapping completion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Abstract

본 발명은 반도체 소자의 평탄화 방법에 관한 것으로, 본 발명은, 반도체 소자의 평탄화 공정 시 동일한 시간 동안 화학적 기계적 연마 공정을 수행하는 종래 방법과는 달리, 전류 검출 방식의 EPD(End Point Detection)을 수행하여 평탄화 대상물의 평탄화 시점을 기준으로 그 대상물의 프로파일에 따라 시간을 조정하여 평탄화 공정을 수행함으로써, 원하는 프로파일의 반도체 소자을 얻을 수 있어 반도체 소자 수율을 향상시킬 수 있는 것이다.The present invention relates to a planarization method of a semiconductor device. Unlike the conventional method of performing a chemical mechanical polishing process for the same time during the planarization process of a semiconductor device, the present invention performs an end point detection (EPD) method using a current detection method. By performing the planarization process by adjusting the time according to the profile of the object on the basis of the planarization time point of the planarization object, a semiconductor device having a desired profile can be obtained and the yield of the semiconductor device can be improved.

화학적 기계적 연마(CMP : Chemical Mechanical Polishing) 공정, 슬러리, 연마율(removal rate), EPD(End Point Detection) Chemical Mechanical Polishing (CMP) process, slurry, removal rate, end point detection (EPD)

Description

반도체 소자의 평탄화 방법{PLANARIZING METHOD OF A SEMICONDUCTOR DEVICE}Planarization method of semiconductor device {PLANARIZING METHOD OF A SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 평탄화 방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 제조 공정 시 증착 물질에 대한 화학적 기계적 연마(CMP : Chemical Mechanical Polishing) 공정을 수행하는데 적합한 반도체 소자의 평탄화 방법에 관한 것이다.The present invention relates to a planarization method of a semiconductor device, and more particularly, to a planarization method of a semiconductor device suitable for performing a chemical mechanical polishing (CMP) process on a deposition material during a semiconductor device manufacturing process.

잘 알려진 바와 같이, 반도체 소자의 제조 과정은 증착 공정, 식각 공정 및 이온 주입 공정 등의 공정들을 포함한다.As is well known, the manufacturing process of a semiconductor device includes processes such as a deposition process, an etching process and an ion implantation process.

즉, 반도체 소자는 웨이퍼 상에 다결정막, 산화막, 질화막 및 금속막 등과 같은 다수 개 층의 박막을 증착한 후에 사진 공정, 식각 공정 및 이온 주입 공정 등을 통해 패턴을 형성하는데, 포토 리소그래피(Photo Lithography) 공정은 포토마스크를 이용하여 원하는 반도체 소자의 패턴을 웨이퍼 상에 형성시키는 반도체 제조 과정의 핵심 기술이다.That is, a semiconductor device forms a pattern through a photo process, an etching process, and an ion implantation process after depositing a plurality of layers of a plurality of layers such as a polycrystalline film, an oxide film, a nitride film, and a metal film on a wafer. Photolithography ) Is a core technology of the semiconductor manufacturing process that uses a photomask to form a desired pattern of a semiconductor device on a wafer.

이러한 포토리소그래피 공정은 정교한 마스크 설계로 인해 마스크로 투광되어 나오는 빛의 양을 적절히 조절할 수 있게 되었고, 새로운 감광제, 고구경(High Numerical Aperture) 렌즈를 장착한 스캐너(Scanner), 변형 마스크 기술 등을 이용 하여 포토리소그래피 공정을 더욱 정교하게 수행할 수 있게 되었다.This photolithography process allows for the proper control of the amount of light projected onto the mask due to the sophisticated mask design, and the use of new photosensitizers, scanners with high numerical aperture lenses, and modified mask technology. Thus, the photolithography process can be performed more precisely.

특히, 포토리소그래피 공정에서 광학 근접 보상(Optical Proximity Correction) 기술은 기존의 광학 노광 장치의 기술적인 한계를 극복하는 요인이 되고 있는데, 논리 소자와 같이 반복적이지 않고 불규칙적인 패턴 구조를 갖는 반도체 소자에 대해 광학 해상 한계를 극복하면서 동시에 빠른 시간 내에 정교한 패터닝을 가능하게 하였고, 이는 광학 왜곡 현상을 효과적으로 극복하면서 초미세 패턴의 제조 능력을 향상시킬 수 있으며, 광학 노광 장치가 안고 있는 빛의 왜곡 현상을 보상을 할 수 있게 되었다.In particular, in the photolithography process, optical proximity correction technology overcomes the technical limitations of the conventional optical exposure apparatus. For optical semiconductor devices having a non-repetitive and irregular pattern structure such as a logic device, Overcoming optical resolution limitations, while enabling precise patterning in a short time, can effectively overcome the optical distortion and improve the manufacturing ability of ultra fine patterns, and compensate for the distortion of light in the optical exposure device. I can do it.

한편, 디자인 룰(design rule)에 따른 프로파일을 얻기 위한 포토 리소그래피 공정을 수행하기 위해서는 웨이퍼 표면의 평탄화가 필수적으로 요구되는데, 반도체 소자의 평탄화를 위한 화학적 기계적 연마 공정은 소자의 사이즈 감소 및 집적도의 증가에 따라 필수적으로 사용하는 반도체 공정의 하나로서, 이러한 화학적 기계적 연마 공정은 웨이퍼 전면의 광역 평탄화를 수행하여 후속 포토리소그래피(Photolithography) 공정의 마진을 확보한다.Meanwhile, in order to perform a photolithography process for obtaining a profile according to a design rule, planarization of a wafer surface is essential. A chemical mechanical polishing process for planarization of a semiconductor device reduces a device size and increases an integration degree. As one of the semiconductor processes that are essentially used according to the above, this chemical mechanical polishing process performs wide area planarization of the front surface of the wafer to secure a margin of a subsequent photolithography process.

특히, 화학적 기계적 연마 공정은 장비뿐만 아니라 패드(pad), 슬러리(slurry), 증착 물질, 증착 방식 등과 같인 컨슈머블 부분(consumable part)와 증착이 공정 특성을 결정하는데 중요한 역할을 하는데, 그 중에서 연마율(removal rate)을 결정하는 슬러리는 특정 화학액에 연마 입자가 분산되어 있는 상태로서, 화학액이 웨이퍼 표면 물질을 화학적으로 반응시킴과 동시에 분산되어 있는 연마 입자가 웨이퍼 표면 물질을 결함없이 제거하는 방식으로 평탄화하게 된다.In particular, chemical mechanical polishing processes play an important role in determining process characteristics, including not only equipment, but also consumable parts and deposition such as pads, slurries, deposition materials, deposition methods, and the like. The slurry that determines the removal rate is a state in which abrasive particles are dispersed in a specific chemical liquid, and the chemical liquid reacts with the wafer surface material chemically while the dispersed abrasive particles remove the wafer surface material without defects. Planarization in a manner.

하지만, 종래의 화학적 기계적 연마 공정은 평탄화시킬 특정 물질을 증착한 후에 그 물질을 평탄화하게 되는데, 증착 공정의 경우 장비별 또는 장비 내의 챔버에 따라 연마율이 다르기 때문에 평탄화 공정을 시간에 따라 수행할 경우 임의의 롯(lot) 내 웨이퍼 각각의 변화량이 커짐에 따라 평탄화 공정을 재수행해야만 하며, 이로 인해 반도체 소자의 수율이 감소되는 문제점이 있었다. 즉, 도 1은 종래에 시간에 따라 화학적 기계적 연마 공정을 수행하는 것을 나타낸 도면으로, 프로파일이 다른 CASE 1과 CASE 2의 경우에도 전체 평탄화 시간은 (T1+T2=T1'+T2')으로 동일하게 소요됨으로써, 언더 폴리싱(under polishing) 또는 오버 폴리싱(over polishing)이 발생하는 요인으로 작용하는 문제점이 있었다.However, in the conventional chemical mechanical polishing process, after depositing a specific material to be planarized, the material is planarized. In the case of the deposition process, the planarization process is performed over time because the polishing rate varies depending on the equipment or the chamber in the equipment. As the amount of change in each of the wafers in any lot increases, the planarization process must be performed again, resulting in a decrease in yield of the semiconductor device. That is, FIG. 1 is a diagram illustrating a conventional chemical mechanical polishing process according to time. Even in the case of CASE 1 and CASE 2 having different profiles, the total planarization time is the same as (T1 + T2 = T1 '+ T2'). In this case, there is a problem in that under polishing or over polishing occurs as a factor that occurs.

이에 따라, 본 발명은 구동 모터의 전류를 검출하는 EPD(End Point Detection)을 이용하여 평탄화 시점에 따라 구분된 시간 조건으로 평탄화 공정을 수행할 수 있는 반도체 소자의 평탄화 방법을 제공하고자 한다.Accordingly, an aspect of the present invention is to provide a planarization method of a semiconductor device capable of performing a planarization process at a time condition classified according to a planarization time point by using end point detection (EPD) for detecting a current of a driving motor.

본 발명은, 반도체 웨이퍼 상에 층간 절연막 또는 금속 물질을 증착하는 단계; 상기 층간 절연막 또는 금속 물질이 증착된 상기 반도체 웨이퍼를 평탄화 장치에 장착하는 단계; 상기 평탄화 장치에 슬러리를 공급하여 구동 모터를 구동시키는 단계; 상기 구동되는 구동 모터의 전류를 검출하여 EPD(End Point Detection)을 수행하는 단계; 상기 수행되는 EPD에 따라 상기 층간 절연막 또는 금속 물질의 프로 파일에 따라 평탄화 시점 이전의 시간을 조정하여 1차 평탄화 공정을 수행하는 단계 및 상기 수행되는 EPD에 따라 상기 평탄화 시점 이후에 상기 층간 절연막 또는 금속 물질에 대한 2차 평탄화 공정을 수행하는 단계를 포함하는 반도체 소자의 평탄화 방법을 제공한다.The present invention comprises the steps of depositing an interlayer insulating film or metal material on a semiconductor wafer; Mounting the semiconductor wafer, on which the interlayer insulating film or the metal material is deposited, to a planarization apparatus; Supplying a slurry to the flattening device to drive a driving motor; Performing end point detection (EPD) by detecting a current of the driven driving motor; Performing a first planarization process by adjusting a time before the planarization time according to the profile of the interlayer insulating film or the metal material according to the EPD and performing the interlayer insulating film or metal after the planarization time according to the EPD. It provides a method of planarizing a semiconductor device comprising the step of performing a second planarization process for the material.

본 발명은, 반도체 소자의 평탄화 공정 시 동일한 시간 동안 화학적 기계적 연마 공정을 수행하는 종래 방법과는 달리, 구동 모터의 전류를 검출하여 그 회전 토크에 따라 EPD를 수행하며, 평탄화 대상물에 대한 평탄화 시점을 기준으로 평탄화 시점 이전의 시간을 평탄화 대상물의 프로파일에 따라 조정하여 1차 평탄화하고, 평탄화 시점 이후의 시간을 동일하게 유지시켜 2차 평탄화함으로써, 언더 폴리싱 또는 오버 폴리싱을 방지할 수 있으며, 원하는 프로파일을 얻을 수 있어 반도체 소자의 수율을 향상시킬 수 있다.The present invention, unlike the conventional method of performing a chemical mechanical polishing process for the same time during the planarization process of the semiconductor device, detects the current of the drive motor and performs the EPD according to the rotation torque, the planarization time point for the planarization target As a reference, by adjusting the time before the planarization time point according to the profile of the planarization object, the second planarization is performed by keeping the time after the planarization time point the same, thereby preventing underpolishing or overpolishing. It can obtain and the yield of a semiconductor element can be improved.

본 발명의 기술요지는, 전류 검출 방식의 EPD을 수행하여 평탄화 대상물의 평탄화 시점을 기준으로 그 대상물의 프로파일에 따라 평탄화 시점 이전의 시간을 조정하여 1차 평탄화 공정을 수행하고, 평탄화 시점 이후의 시간을 동일하게 유지하여 2차 평탄화 공정을 수행한다는 것이며, 이러한 기술적 수단을 통해 종래 기술에서의 문제점을 해결할 수 있다.Summary of the Invention The technical aspect of the present invention is to perform the first planarization process by performing a current detection method EPD and adjusting the time before the planarization time point according to the profile of the planarization object based on the planarization time point of the planarization object, and the time after the planarization time point. By maintaining the same as to perform the second planarization process, through the technical means can solve the problems in the prior art.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따라 화학적 기계적 연마 공정을 수행하기 위한 EPD 방식의 평탄화 장치를 나타낸 도면이다.2 is a view showing an EPD planarization apparatus for performing a chemical mechanical polishing process according to the present invention.

도 2를 참조하면, EPD 방식의 평탄화 장치는 웨이퍼 표면을 연마하기 위한 패드(pad), 웨이퍼(wafer), 회전 테이블(Turn Table), 구동 모터(Drive Motor) 등을 포함하며, 패드(pad) 표면에 슬러리가 공급된다.Referring to FIG. 2, the EPD planarization apparatus includes a pad, a wafer, a turn table, a drive motor, and the like, for polishing a wafer surface. Slurry is supplied to the surface.

이러한 평탄화 장치는 구동 모터의 전류를 검출하여 EPD 수행하고, 이에 따라 증착 물질에 대한 평탄화 공정(화학적 기계적 연마 공정)을 수행하게 되는데, 화학 기상 증착법(CVD : Chemical Vapor Deposition), 물리적 기상 증착법(PVD : PVD : Physical Vapor Deposition) 등을 이용하여 웨이퍼에 소정의 절연 물질 또는 금속 물질, 예를 들어 텅스텐(W) 등을 증착하고, 금속 물질이 증착된 웨이퍼(wafer)를 표면을 연마하기 위한 패드(pad)와 접촉시킬 수 있는 고정 수단에 장착한 후에, 패드 표면에 슬러리(slurry)를 공급한다. 여기에서, 슬러리는 H2O2, pH 조절을 위한 각종 산 또는 염기 등이 포함되어 있으며, 그 주성분은 Al2O3, 실리카(Silica) 등을 포함할 수 있다.The planarization apparatus performs an EPD by detecting the current of the driving motor, and accordingly performs a planarization process (chemical mechanical polishing process) on the deposition material, such as chemical vapor deposition (CVD) and physical vapor deposition (PVD). : A pad for depositing a predetermined insulating material or metal material, for example tungsten (W), on the wafer using PVD: Physical Vapor Deposition, etc., and polishing the surface of the wafer on which the metal material is deposited. After mounting on a fixing means capable of contacting the pad, a slurry is fed to the pad surface. Here, the slurry includes H 2 O 2, various acids or bases for pH adjustment, and the main component thereof may include Al 2 O 3, silica, or the like.

그리고, 구동 모터(Drive Moter)를 통해 회전 테이블(Turn Table)을 회전시켜 슬러리를 이용한 화학적 기계적 연마 공정을 수행하는데, 이러한 구동 모터의 전류를 검출하여 EPD를 수행하고, EPD에 따라 제 1 시간 조건과 제 2 시간 조건에 따라 평탄화 공정을 수행한다. 여기에서, 제 1 시간 조건과 제 2 시간 조건은 금속 물질의 평탄화 시점을 전후한 그 연마율에 따라 구분된다.In addition, a chemical mechanical polishing process using a slurry is performed by rotating a turn table through a drive motor. The current time of the drive motor is detected to perform an EPD, and according to the EPD, a first time condition. And a planarization process according to the second time condition. Here, the first time condition and the second time condition are classified according to the polishing rate before and after the planarization time point of the metal material.

다음에, 구동 모터의 전류를 검출하여 EPD를 수행하는 방식으로 수행되는 화학적 기계적 연마 공정 과정에 대해 설명한다.Next, a chemical mechanical polishing process performed in a manner of detecting an electric current of a drive motor and performing an EPD will be described.

도 3은 본 발명의 일 실시 예에 따라 구동 모터의 전류를 검출하여 EPD를 수행하는 방식의 평탄화 공정을 나타낸 플로우차트이다.3 is a flowchart illustrating a planarization process of a method of performing an EPD by detecting a current of a driving motor according to an embodiment of the present invention.

도 3을 참조하면, 웨이퍼에 화학 기상 증착법(CVD : Chemical Vapor Deposition) 등을 이용하여 층간 절연막(PMD : Pre Metal Dielectric layer 또는 IMD : Inter Metal Dielectric layer)으로서, USG, BPSG, PSG 등을 증착하거나 물리적 기상 증착법(PVD : Physical Vapor Deposition) 등을 이용하여 소정의 금속 물질, 예를 들어 텅스텐(W) 등을 증착한다(단계302).Referring to FIG. 3, USG, BPSG, PSG, or the like may be deposited on a wafer as an interlayer insulating film (PMD: Pre Metal Dielectric layer or IMD: Inter Metal Dielectric layer) using chemical vapor deposition (CVD) or the like. A predetermined metal material such as tungsten (W) or the like is deposited using physical vapor deposition (PVD) or the like (step 302).

그리고, 웨이퍼 표면을 연마하기 위한 패드(pad)와 접촉시킬 수 있는 고정 수단에 층간 절연막 또는 금속 물질이 증착된 웨이퍼(wafer)를 장착한 후에, 패드 표면에 슬러리(slurry)를 공급한다(단계304). 여기에서, 슬러리는 H2O2, pH 조절을 위한 각종 산 또는 염기 등이 포함되어 있으며, 그 주성분은 Al2O3, 실리카(Silica) 등을 포함할 수 있다.Then, after mounting the wafer on which the interlayer insulating film or the metal material is deposited on the fixing means capable of contacting the pad for polishing the wafer surface, a slurry is supplied to the pad surface (step 304). ). Here, the slurry includes H 2 O 2, various acids or bases for pH adjustment, and the main component thereof may include Al 2 O 3, silica, or the like.

다음에, 구동 모터(Drive Moter)에 전원을 공급하여 회전 테이블(Turn Table)을 구동 회전시킴으로써, 슬러리를 이용한 화학적 기계적 연마 공정을 수행한다(단계306).Next, power is supplied to the drive motor to drive and rotate the turn table, thereby performing a chemical mechanical polishing process using a slurry (step 306).

한편, 화학적 기계적 연마 공정을 수행하는 중에 구동하는 구동 모터의 전류를 검출하여 그 회전 토크(Torque)에 따라 EPD를 수행한다(단계308).On the other hand, during the chemical mechanical polishing process, the electric current of the driving motor is detected and the EPD is performed according to the rotation torque (step 308).

그리고, 수행된 EPD에 따라 층간 절연막 또는 금속 물질에 대한 평탄화 시점 의 전후를 기준으로 제 1 시간 조건에 따라 평탄화하는 1차 평탄화 공정을 수행한 후에(단계310), 제 2 시간 조건에 따라 평탄화하는 2차 평탄화 공정을 수행한다(단계312).After the first planarization process is performed according to the first time condition based on before and after the planarization time point for the interlayer insulating film or the metal material according to the performed EPD (step 310), the planarization process is performed according to the second time condition. A second planarization process is performed (step 312).

일 예로서, 도 4는 본 발명에 따라 화학적 기계적 연마 공정을 수행하는 것을 나타낸 도면으로서, 프로파일이 다른 CASE 1과 CASE 2의 경우에 평탄화 대상물(예를 들면, 층간 절연막, 금속 물질 등)에 대한 평탄화 시점 이전의 연마율에 따른 제 1 시간 조건(T1 또는 T1')과 평탄화 대상물에 대한 평탄화 시점 이후의 연마율에 따른 제 2 시간 조건(T2 또는 T2')에 따라 1차 평탄화 공정과 2차 평탄화 공정을 수행하여 동일한 프로파일을 얻을 수 있다. 즉, 구동 모터의 전류를 검출하여 그 회전 토크에 따라 EPD를 수행함으로써, 평탄화 대상물에 대한 평탄화 시점을 기준으로 평탄화 시점 이후의 연마율에 따른 연마 시간을 동일하게 유지시켜 평탄화 공정을 수행할 수 있으며, 평탄화 시점 이전의 평탄화 시간인 제 1 시간 조건을 평탄화 대상물의 프로파일(즉, 평탄화 대상물의 두께)에 따라 조정하여 그 프로파일에 따른 평탄화 시간을 조정할 수 있다. 여기에서, CASE 1의 두께는 CASE 2의 두께보다 상대적으로 더 두꺼운 프로파일을 가지므로, 평탄화 시점 이전의 시간을 증가시켜 1차 평탄화 공정을 수행할 수 있다.As an example, FIG. 4 is a view illustrating performing a chemical mechanical polishing process according to the present invention, in which case of CASE 1 and CASE 2 having different profiles, for a planarization object (eg, an interlayer insulating film, a metal material, etc.). The first planarization process and the second according to the first time condition T1 or T1 'according to the polishing rate before the planarization point and the second time condition T2 or T2' according to the polishing rate after the planarization point for the planarization object The same profile can be obtained by performing the planarization process. That is, by detecting the electric current of the drive motor and performing the EPD according to the rotational torque, the planarization process may be performed by maintaining the same polishing time according to the polishing rate after the planarization point based on the planarization point of the planarization object. The first time condition, which is the planarization time before the planarization time point, may be adjusted according to the profile of the planarization object (that is, the thickness of the planarization object) to adjust the planarization time according to the profile. Here, since the thickness of CASE 1 has a relatively thicker profile than the thickness of CASE 2, the first planarization process may be performed by increasing the time before the planarization time point.

또한, 도 5는 본 발명에 따른 화학적 기계적 연마 공정 후에 금속 물질의 두께와 EPD 시간의 산점도를 나타낸 도면으로, 평탄화 공정 후에 증착 물질의 두께와 EPD를 통한 평탄화 시간은 챔버1, 챔버2, 챔버4에 관계없이 유사한 분포를 보이는 것을 알 수 있다.5 is a view showing a scatter plot of the thickness of the metal material and the EPD time after the chemical mechanical polishing process according to the present invention, the thickness of the deposition material and the planarization time through the EPD after the planarization process is chamber 1, chamber 2, chamber 4 It can be seen that similar distribution is shown regardless.

따라서, 구동 모터의 전류 검출을 이용한 EPD 방식의 평탄화 장치를 이용하여 평탄화 대상물에 대한 평탄화 시점을 기준으로 시간 조건을 달리하는 평탄화 공정을 수행함으로써, 원하는 프로파일을 획득할 수 있다.Accordingly, a desired profile may be obtained by performing a planarization process of changing time conditions based on the planarization time point for the planarization object using an EPD planarization device using current detection of the driving motor.

이상의 설명에서는 본 발명의 바람직한 실시 예들을 제시하여 설명하였으나 본 발명이 반드시 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함을 쉽게 알 수 있을 것이다.In the foregoing description, the present invention has been described with reference to preferred embodiments, but the present invention is not necessarily limited thereto. Those skilled in the art will appreciate that the present invention may be modified without departing from the spirit of the present invention. It will be readily appreciated that branch substitutions, modifications and variations are possible.

도 1은 종래에 시간에 따라 화학적 기계적 연마 공정을 수행하는 것을 나타낸 도면,1 is a view showing conventionally performing a chemical mechanical polishing process over time,

도 2는 본 발명에 따라 화학적 기계적 연마 공정을 수행하기 위한 EPD 방식의 평탄화 장치를 나타낸 도면,2 is a view showing an EPD planarization apparatus for performing a chemical mechanical polishing process according to the present invention;

도 3은 본 발명의 일 실시 예에 따라 구동 모터의 전류를 검출하여 EPD를 수행하는 방식의 평탄화 공정을 나타낸 플로우차트,3 is a flowchart illustrating a planarization process of a method of performing an EPD by detecting a current of a driving motor according to an embodiment of the present invention;

도 4는 본 발명에 따라 화학적 기계적 연마 공정을 수행하는 것을 나타낸 도면,4 is a view showing performing a chemical mechanical polishing process according to the present invention;

도 5는 본 발명에 따른 화학적 기계적 연마 공정 후에 금속 물질의 두께와 EPD 시간의 산점도를 나타낸 도면.5 shows a scatter plot of the thickness and EPD time of a metal material after a chemical mechanical polishing process according to the present invention.

Claims (6)

반도체 웨이퍼 상에 층간 절연막 또는 금속 물질을 증착하는 단계;Depositing an interlayer insulating film or metal material on the semiconductor wafer; 상기 층간 절연막 또는 금속 물질이 증착된 상기 반도체 웨이퍼를 평탄화 장치에 장착하는 단계;Mounting the semiconductor wafer, on which the interlayer insulating film or the metal material is deposited, to a planarization apparatus; 상기 평탄화 장치에 슬러리를 공급하여 구동 모터를 구동시키는 단계;Supplying a slurry to the flattening device to drive a driving motor; 상기 구동되는 구동 모터의 전류를 검출하여 EPD(End Point Detection)을 수행하는 단계;Performing end point detection (EPD) by detecting a current of the driven driving motor; 상기 수행되는 EPD에 따라 상기 층간 절연막 또는 금속 물질의 프로파일에 따라 평탄화 시점 이전의 시간을 조정하여 1차 평탄화 공정을 수행하는 단계 및Performing a first planarization process by adjusting a time before the planarization time point according to the profile of the interlayer insulating film or the metal material according to the EPD; 상기 수행되는 EPD에 따라 평탄화 시점 이후에 상기 층간 절연막 또는 금속 물질에 대한 2차 평탄화 공정을 수행하는 단계Performing a second planarization process on the interlayer insulating film or the metal material after the planarization time point according to the performed EPD 를 포함하는 반도체 소자의 평탄화 방법.Planarization method of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 층간 절연막 또는 금속 물질은, 화학 기상 증착법(CVD : Chemical Vapor Deposition) 또는 물리적 기상 증착법(PVD : PVD : Physical Vapor Deposition)을 이용하여 증착되는 것을 특징으로 하는 반도체 소자의 평탄화 방법.The interlayer insulating film or the metal material is deposited by using a chemical vapor deposition (CVD) or a physical vapor deposition (PVD: PVD: Physical Vapor Deposition) method of planarization of a semiconductor device. 제 2 항에 있어서,The method of claim 2, 상기 EPD는, 상기 구동 모터의 전류를 검출하여 그 회전 토크에 따라 수행하는 것을 특징으로 하는 반도체 소자의 평탄화 방법.And the EPD detects a current of the driving motor and performs the same according to the rotational torque thereof. 제 3 항에 있어서,The method of claim 3, wherein 상기 제 1 평탄화 공정은, 상기 층간 절연막 또는 금속 물질의 두께 프로파일에 따라 상기 평탄화 시점 이전의 시간을 선택 조정하여 수행되는 것을 특징으로 하는 반도체 소자의 평탄화 방법.The first planarization process is performed by selectively adjusting a time before the planarization time point according to the thickness profile of the interlayer insulating film or the metal material. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 1 평탄화 공정은, 상기 층간 절연막 또는 금속 물질의 두께 프로파일이 상대적으로 더 두꺼울 경우 상기 평탄화 시점 이전의 시간을 상대적으로 증가시켜 수행되는 것을 특징으로 하는 반도체 소자의 평탄화 방법.The first planarization process is performed by relatively increasing the time before the planarization time when the thickness profile of the interlayer insulating film or the metal material is relatively thick. 제 5 항에 있어서,The method of claim 5, wherein 상기 제 2 평탄화 공정은, 상기 층간 절연막 또는 금속 물질에 대한 상기 평탄화 시점 이후의 시간을 동일하게 유지시켜 수행되는 것을 특징으로 하는 반도체 소자의 평탄화 방법.The second planarization process is performed by maintaining the same time after the planarization time with respect to the interlayer insulating film or the metal material.
KR1020070124437A 2007-12-03 2007-12-03 Planarizing method of a semiconductor device KR100906042B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070124437A KR100906042B1 (en) 2007-12-03 2007-12-03 Planarizing method of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070124437A KR100906042B1 (en) 2007-12-03 2007-12-03 Planarizing method of a semiconductor device

Publications (2)

Publication Number Publication Date
KR20090057731A KR20090057731A (en) 2009-06-08
KR100906042B1 true KR100906042B1 (en) 2009-07-03

Family

ID=40988443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070124437A KR100906042B1 (en) 2007-12-03 2007-12-03 Planarizing method of a semiconductor device

Country Status (1)

Country Link
KR (1) KR100906042B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030052167A (en) * 2001-12-20 2003-06-26 동부전자 주식회사 Method of planarization for pre-metal dielectric layer
JP2004363181A (en) * 2003-06-02 2004-12-24 Speedfam Co Ltd Work polishing method and device thereof
KR20060067619A (en) * 2004-12-15 2006-06-20 동부일렉트로닉스 주식회사 Apparatus for detecting a signal in semiconductor device
KR20060076038A (en) 2004-12-29 2006-07-04 동부일렉트로닉스 주식회사 Method for manufacturing the semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030052167A (en) * 2001-12-20 2003-06-26 동부전자 주식회사 Method of planarization for pre-metal dielectric layer
JP2004363181A (en) * 2003-06-02 2004-12-24 Speedfam Co Ltd Work polishing method and device thereof
KR20060067619A (en) * 2004-12-15 2006-06-20 동부일렉트로닉스 주식회사 Apparatus for detecting a signal in semiconductor device
KR20060076038A (en) 2004-12-29 2006-07-04 동부일렉트로닉스 주식회사 Method for manufacturing the semiconductor device

Also Published As

Publication number Publication date
KR20090057731A (en) 2009-06-08

Similar Documents

Publication Publication Date Title
US7393759B2 (en) Semiconductor substrate, method for fabricating the same, and method for fabricating semiconductor device
US7175505B1 (en) Method for adjusting substrate processing times in a substrate polishing system
US6436809B1 (en) Method of manufacturing semiconductor devices, etching compositions for manufacturing semiconductor devices, and semiconductor devices made using this method
US20120171931A1 (en) Polishing method, polishing apparatus, and method for manufacturing semiconductor device
JP4163494B2 (en) Semiconductor device manufacturing method
CN101590615B (en) Tungsten chemical mechanical polishing method
KR20070098321A (en) Chemicall mechanical polishing device
US8585465B2 (en) Planarization of a material system in a semiconductor device by using a non-selective in situ prepared slurry
KR100906042B1 (en) Planarizing method of a semiconductor device
JPH06216096A (en) Semiconductor device, manufacture thereof, polishing method, polishing apparatus and recovering method of polished surface of the same apparatus
US6387808B1 (en) Method of correcting topographical effects on a micro-electronic substrate
Bibby et al. CMP CoO reduction: slurry reprocessing
KR100536611B1 (en) Method for chemical mechanical polishing
US6645825B1 (en) Planarization of shallow trench isolation (STI)
US5910022A (en) Method and system for tungsten chemical mechanical polishing for unplanarized dielectric surfaces
US20060046491A1 (en) CMP polishing method and method for manufacturing semiconductor device
US7109117B2 (en) Method for chemical mechanical polishing of a shallow trench isolation structure
US6211087B1 (en) Chemical wet etch removal of underlayer material after performing chemical mechanical polishing on a primary layer
GB2298961A (en) polishing apparatus
KR100536806B1 (en) Method for manufacturing semiconductor device
US8172647B2 (en) Polish pad conditioning in mechanical polishing systems
JP2006245036A (en) Forming method of element isolation layer, manufacturing method of electronic device, and cmp apparatus
US20050014454A1 (en) Chemical mechanical polishing (CMP) process using fixed abrasive pads
Isobe A study of CMP Edge Profile for Production Wafers
JP2010042487A (en) Polishing apparatus and polishing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee