KR100902580B1 - The complementary metal oxide semiconductor image sensor and its manufacturing method - Google Patents
The complementary metal oxide semiconductor image sensor and its manufacturing method Download PDFInfo
- Publication number
- KR100902580B1 KR100902580B1 KR1020070102637A KR20070102637A KR100902580B1 KR 100902580 B1 KR100902580 B1 KR 100902580B1 KR 1020070102637 A KR1020070102637 A KR 1020070102637A KR 20070102637 A KR20070102637 A KR 20070102637A KR 100902580 B1 KR100902580 B1 KR 100902580B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- present
- detection material
- image sensor
- irregularities
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 3
- 150000004706 metal oxides Chemical class 0.000 title abstract description 3
- 230000000295 complement effect Effects 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000001514 detection method Methods 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims abstract description 32
- 238000000227 grinding Methods 0.000 claims abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 239000012212 insulator Substances 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052728 basic metal Inorganic materials 0.000 description 2
- 150000003818 basic metals Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Nanotechnology (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 CMOS(Complemetary Metal Oxide semiconductor) 이미지 센서 및 그 제조방법에 관한 것으로, 특히 CMP 공정 중 엔드 포인트 탐지(End Point Detection) 역할을 하는 탐지 물질을 반도체 기판에 포함시켜 균일도를 향상시킨 CMOS 이미지 센서 및 그 제조방법에 관한 것이다. 이를 위해, 본 발명은 반도체 기판의 제1 면에 요철을 생성하는 단계; 상기 요철을 생성한 후에, 상기 요철 및 상기 제1 면에 CMP 공정 중 엔드 포인트 탐지(End Point Detection) 역할을 하는 탐지 물질을 생성하는 단계; 상기 요철을 채워 넣는 단계; 및 상기 탐지 물질을 포함하는 반도체 기판의 제2 면에 광다이오드(Photodiode) 및 트랜지스터를 생성하는 단계; 및 그라인딩(Grinding) 및 CMP 공정을 통해, 상기 요철에 존재하는 탐지 물질의 위치까지 상기 반도체 기판의 제1 면을 제거하는 단계를 포함하는 것을 특징으로 하는 시모스 이미지 센서 제조 방법을 제공한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CMOS (Complemetary Metal Oxide Semiconductor) image sensor and a method for manufacturing the same. In particular, a CMOS image sensor having improved uniformity by including a detection material, which serves as end point detection, in a CMP process in a semiconductor substrate. And to a method for producing the same. To this end, the present invention comprises the steps of generating irregularities on the first surface of the semiconductor substrate; After generating the irregularities, generating a detection material that serves as end point detection during the CMP process on the irregularities and the first surface; Filling the irregularities; And generating a photodiode and a transistor on a second surface of the semiconductor substrate including the detection material; And removing the first surface of the semiconductor substrate to a position of a detection material present in the unevenness through grinding and CMP processes.
탐지물질, CMOS, CMP Detector, CMOS, CMP
Description
본 발명은 CMOS(Complemetary Metal Oxide semiconductor) 이미지 센서 및 그 제조방법에 관한 것으로, 특히 CMP 공정 중 엔드 포인트 탐지(End Point Detection) 역할을 하는 탐지 물질을 반도체 기판에 포함시켜 균일도를 향상시킨 CMOS 이미지 센서 및 그 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CMOS (Complemetary Metal Oxide Semiconductor) image sensor and a method for manufacturing the same. In particular, a CMOS image sensor having improved uniformity by including a detection material, which serves as end point detection, in a CMP process in a semiconductor substrate. And to a method for producing the same.
도 1은 종래의 CMOS 이미지 센서의 기본적인 금속 배선(Metal interconnect) 공정이 완료된 후의 단면도이다. 도 1을 참조하면, 단위화소 영역과 패드부위의 주변영역을 동시에 나타내고 있다. 먼저 반도체 기판(13) 위에 연속적인 에피성장(Epitaxial growth, 1)을 임플란트(Implant) 공정을 통해 실리콘 표면 아래에 RGB 신호를 검출할 수 있는 포토다이오드(Photodiode, 12)를 형성시킨다. 그 다음에 반도체 소자의 분리(isolation) 역할을 하는 STI(Shallow Trench Isolation, 3)를 형성시키고, 이후 각종 임플란트 공정을 통해 S/D 영역(2)을 생성한다. 그 다음에 게이트(4)를 형성시켜 신호전달을 위한 트랜지스터(Transistor)를 형성한다. 1 is a cross-sectional view after the basic metal interconnect process of a conventional CMOS image sensor is completed. Referring to FIG. 1, the unit pixel region and the peripheral region of the pad portion are simultaneously shown. First, a
그 다음에 제1 절연물, 예를 들면 PMD(Pre-Metal Dielectric, 5)를 덮고, 상 기 제1 절연물을 관통하도록 금속과 같은 도전성 물질로 만들어진 제1 컨텍(contact, 6)을 만든다. 그 다음에 전기적 신호를 전달하기 위한 제1 금속층(7)을 만든다. 그 다음에 상기 제1 금속층, 상기 제1 컨텍 및 상기 제1 절연물 위에 제2 절연물, 예를 들면 IMD(Inter Metal Dielectric)를 덥고, 상기 제2 절연물을 관통하도록 제2 컨텍(예를 들면, Via)(8)을 만든다. 그 다음에 제2 금속 층(9)을 만든다. 동일한 방식으로 제3 절연물, 제3 컨텍(10) 및 제3 금속층(11) 등을 만든다. 이때, 상기 제3 금속층(11)은 패키징(Packaging) 및 프로브 테스트(Probe test)를 위해 패터닝 및 에칭 공정을 진행하여 오픈(open) 된다. 이러한 방법으로 제조된 CMOS 이미지 센서의 단점은 빛을 수광할 수 있는 면적이 금속 배선 및 각종 트랜지스터에 의해 줄어드는 문제점이 있다.A first contact (6) made of a conductive material, such as a metal, is then made to cover the first insulator, for example the PMD (Pre-Metal Dielectric, 5) and penetrate the first insulator. A
또한, 반도체 기판 후면을 이용한 CMOS 이미지 센서의 제조 기술의 경우, 광다이오드가 원재료인 반도체 기판의 가장 상층부에 존재하기 때문에 백-그라인딩(Back-grinding) 및 CMP(Chemical Mechanical Polishing) 공정에 의해, 반도체 기판의 두께가 약 1~3μm 정도가 되도록 연마해야 한다. 이 과정 중에 반도체 기판이 깨질 염려가 있어, 일정한 두께를 가질 수 있도록 CMP 공정을 제어하기가 어려운 문제점이 존재한다.In addition, in the case of the manufacturing technology of the CMOS image sensor using the back surface of the semiconductor substrate, since the photodiode is present in the uppermost part of the semiconductor substrate as a raw material, the semiconductor is subjected to back-grinding and chemical mechanical polishing (CMP) processes. The substrate should be polished to a thickness of about 1 to 3 μm. There is a concern that the semiconductor substrate is broken during this process, so that it is difficult to control the CMP process to have a constant thickness.
상기와 같은 문제점을 해결하기 위해, 본 발명은 반도체 기판에 CMP 공정 중 엔드 포인트 탐지 역할을 하는 탐지 물질을 포함시킴으로써, CMP 공정을 통한 반도체 기판의 두께 균일도를 향상시키는데 그 목적이 있다.In order to solve the above problems, an object of the present invention is to improve the thickness uniformity of the semiconductor substrate through the CMP process by including a detection material that serves as an endpoint detection during the CMP process in the semiconductor substrate.
상기와 같은 목적을 달성하기 위해, 본 발명은 반도체 기판의 제1 면에 요철을 생성하는 단계; 상기 요철을 생성한 후에, 상기 요철 및 상기 제1 면에 CMP 공정 중 엔드 포인트 탐지(End Point Detection) 역할을 하는 탐지 물질을 생성하는 단계; 상기 요철을 채워 넣는 단계; 및 상기 탐지 물질을 포함하는 반도체 기판의 제2 면에 광다이오드(Photodiode) 및 트랜지스터를 생성하는 단계; 및 그라인딩(Grinding) 및 CMP 공정을 통해, 상기 탐지 물질이 존재하는 위치까지 상기 반도체 기판의 제1 면을 제거하는 단계를 포함하는 것을 특징으로 하는 시모스 이미지 센서 제조 방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of generating irregularities on the first surface of the semiconductor substrate; After generating the irregularities, generating a detection material that serves as end point detection during the CMP process on the irregularities and the first surface; Filling the irregularities; And generating a photodiode and a transistor on a second surface of the semiconductor substrate including the detection material; And removing the first surface of the semiconductor substrate to a location where the detection material is present through grinding and CMP processes.
여기서, 상기 탐지 물질은 실리콘 나이트라이드(Silicon nitride)를 포함하고, 상기 반도체 기판의 제2 면은 상기 반도체 기판의 제1 면의 반대에 위치하는 것을 특징으로 한다.The detection material may include silicon nitride, and the second surface of the semiconductor substrate may be opposite to the first surface of the semiconductor substrate.
또한, 상기 요철의 깊이는 상기 반도체 기판 두께의 50~80%에 해당되며, 상기 반도체 기판의 제1 면을 제거하는 단계는 빛이 상기 광다이오드에 투과할 수 있도록 수행되는 것을 특징으로 한다. In addition, the depth of the unevenness corresponds to 50 to 80% of the thickness of the semiconductor substrate, characterized in that the step of removing the first surface of the semiconductor substrate is characterized in that the light is transmitted to the photodiode.
또한, 상기와 같은 목적을 달성하기 위해, 본 발명은 CMP 공정 중 엔드 포인트 탐지(End Point Detection) 역할을 하는 탐지 물질을 포함하는 반도체 기판; 상기 반도체 기판 상에 생성된 광다이오드(Photodiode) 및 트랜지스터; 및 상기 반도체 기판 상에 생성된 복수의 절연막 및 복수의 금속층을 포함하되, 상기 탐지 물질은 상기 반도체 기판의 후면을 통해 포함되는 것을 특징으로 하는 시모스 이미지 센서를 제공한다. In addition, in order to achieve the above object, the present invention is a semiconductor substrate including a detection material that serves as an end point detection (End Point Detection) during the CMP process; A photodiode and a transistor formed on the semiconductor substrate; And a plurality of insulating layers and a plurality of metal layers formed on the semiconductor substrate, wherein the detection material is included through a rear surface of the semiconductor substrate.
여기서, 상기 반도체 기판의 후면은 그라인딩 및 CMP 공정을 통해 상기 탐지 물질이 존재하는 위치까지 제거되는 것을 특징으로 한다.The back surface of the semiconductor substrate may be removed to a position where the detection material is present through grinding and CMP processes.
본 발명에 따른 CMOS 이미지 센서 및 그 제조방법은 반도체 기판 후면을 백-그라인딩 및 CMP 하여 반도체 기판 후면의 두께 균일도를 향상시킬 수 있다. The CMOS image sensor and the method of manufacturing the same according to the present invention can improve the thickness uniformity of the back surface of the semiconductor substrate by back-grinding and CMP the back surface of the semiconductor substrate.
또한 본 발명에 따른 CMOS 이미지 센서 및 그 제조 방법은 금속 배선을 통해 광다이오드의 면적이 가려지는 종래의 단점을 극복할 수 있으며, 또한 광다이오드까지의 광학 길이(Optical Length)를 최소한으로 줄일 수 있어 광 집적에 효율적이다. 즉, 광다이오드의 실제 면적 대비 수광 면적을 최대한으로 증대할 수 있는 장점이 있다.In addition, the CMOS image sensor and the manufacturing method according to the present invention can overcome the conventional disadvantage that the area of the photodiode is covered through the metal wiring, and also can reduce the optical length to the photodiode to a minimum It is efficient for optical integration. That is, there is an advantage that the light receiving area can be increased to the maximum as compared with the actual area of the photodiode.
본 발명에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우는 해당되는 발명의 상세한 설명 부분에서 그 의미를 기재하였으므로, 단순한 용어 의 명칭이 아닌 용어가 가지는 의미로서 본 발명을 파악하여야 한다.The terminology used in the present invention is a general term that is currently widely used as much as possible, but in some cases, the term is arbitrarily selected by the applicant, and in this case, the meaning is described in the detailed description of the present invention. The present invention should be understood as meanings of terms rather than names.
이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention that can specifically realize the above object will be described.
도 2a는 본 발명의 일실시예에 따른 반도체 기판에 탐지 물질을 포함시키는 제1 단계를 나타낸다. 도 2a를 참조하면, 먼저 반도체 기판(1)의 후면을 통해 요철을 형성한다. 상기 요철은 에칭, 예를 들면 드라이 에칭(dry etching)을 통해 형성될 수 있다. 이때, 요철부의 깊이는 반도체 기판 두께의 약 80%정도가 되도록 한다.2A illustrates a first step of including a detection material in a semiconductor substrate in accordance with an embodiment of the present invention. Referring to FIG. 2A, first, irregularities are formed through the rear surface of the semiconductor substrate 1. The unevenness may be formed through etching, for example, dry etching. At this time, the depth of the uneven portion is about 80% of the thickness of the semiconductor substrate.
도 2b는 본 발명의 일실시예에 따른 반도체 기판에 탐지 물질을 포함시키는 제2 단계를 나타낸다. 도 2b를 참조하면, 상기 제2 단계에서 상기 반도체 기판의 후면에 형성된 요철에 CMP 공정 중 엔드 포인트 탐지 역할을 하는 탐지물질 층(2)을 형성한다. 상기 탐지물질은 실리콘 나이트라이드(silicon nitride)를 포함하며, 상기 탐지물질 층(2)은 CVD(Chemical Vapor Deposition) 방법을 통해 형성될 수 있으나, 본 발명은 상기 CVD 방법에 한정되지 않는다.2B illustrates a second step of including a detection material in a semiconductor substrate in accordance with an embodiment of the present invention. Referring to FIG. 2B, in the second step, the
도 2c는 본 발명의 일실시예에 따른 반도체 기판에 탐지 물질을 포함시키는 제3 단계를 나타낸다. 도 2c를 참조하면, 상기 제3 단계에서 상기 요철 내부를 채운다. 상기 요철 내부는 다양한 물질(3)로 채울 수 있다. 예를 들면, 폴리 실리콘(poly silicon)을 CVD 방법을 통해 상기 요철의 내부에 채울 수 있다.2C illustrates a third step of including a detection material in a semiconductor substrate in accordance with an embodiment of the present invention. Referring to FIG. 2C, in the third step, the inside of the unevenness is filled. The uneven inside may be filled with various materials (3). For example, polysilicon may be filled in the concave-convex through the CVD method.
도 2d는 본 발명의 일실시예에 따른 탐지 물질을 포함하는 반도체 기판에 포토다이오드, 트랜지스터 및 금속층 등을 생성하는 단계를 나타낸다. 도 2d를 참조 하면, 먼저 탐지 물질(2)을 포함하는 반도체 기판(1) 위에 연속적인 에피성장(Epitaxial growth, 4)을 임플란트(Implant) 공정을 통해 실리콘 표면 아래에 RGB 신호를 검출할 수 있는 포토다이오드(Photodiode, 5)를 형성시킨다. 그 다음에 반도체 소자의 분리(isolation) 역할을 하는 STI(Shallow Trench Isolation, 7)를 형성시키고, 이후 각종 임플란트 공정을 통해 S/D 영역(6)을 생성한다. 그 다음에 게이트(8)를 형성시켜 신호전달을 위한 트랜지스터(Transistor)를 형성한다. 2D illustrates a step of generating a photodiode, a transistor, a metal layer, and the like on a semiconductor substrate including a detection material according to an embodiment of the present invention. Referring to FIG. 2D, first of all, an
그 다음에 제1 절연물, 예를 들면 PMD(Pre-Metal Dielectric, 9)를 덮고, 상기 제1 절연물을 관통하도록 금속과 같은 도전성 물질로 만들어진 제1 컨텍(contact, 10)을 만든다. 그 다음에 전기적 신호를 전달하기 위한 제1 금속층(11)을 만든다. 그 다음에 상기 제1 금속층, 상기 제1 컨텍 및 상기 제1 절연물 위에 제2 절연물, 예를 들면 IMD(Inter Metal Dielectric)를 덥고, 상기 제2 절연물을 관통하도록 제2 컨텍(예를 들면, Via)을 만든다. 그 다음에 제2 금속 층(12)을 만든다. 동일한 방식으로 제3 절연물, 제3 컨텍 및 제3 금속층(13) 등을 만든다. A first contact 10 made of a conductive material, such as a metal, is then made to cover the first insulator, for example Pre-Metal Dielectric 9, and to penetrate the first insulator. A
도 2e는 본 발명의 일실시예에 따른 탐지 물질을 포함하는 반도체 기판 후면을 그라인딩 및 CMP 공정을 통해 제거하는 단계를 나타낸다. 도 2e를 참조하면, 상기 2d와 같이 광다이오드, 트랜지스터 등이 생성된 후에, 반도체 기판 후면을 그라인딩 및 CMP 공정을 통해 균일한 두께로 제거한다. 종래에는 CMP 공정의 엔드 포인트 탐지를 할 수 있는 층이 존재하지 않아 반도체 기판의 균일한 두께를 제어할 수 없는 문제점이 있다. 2E illustrates a step of removing a back surface of a semiconductor substrate including a detection material according to an embodiment of the present invention through grinding and a CMP process. Referring to FIG. 2E, after the photodiode, the transistor, and the like are generated as shown in FIG. 2D, the back surface of the semiconductor substrate is removed to have a uniform thickness through grinding and CMP processes. Conventionally, since there is no layer capable of detecting the endpoint of the CMP process, there is a problem in that the uniform thickness of the semiconductor substrate cannot be controlled.
그러나, 본 발명은 CMP 공정에서 요철 내부에 존재하는 탐지 물질, 예를 들면 실리콘 나이트라이드를 통해 엔드 포인트를 탐지할 수 있어 두께 제어를 균일하게 할 수 있다. 또한 버티컬 CMOS 이미지 센서의 경우, 연속적인 에피층(Epitaxial layer)의 두께가 약 6~8μm 정도이며, 금속 배선 및 IMD 층의 두께가 10μm 정도로 형성시킬 수 있기 때문에 CMP 공정 진행이 가능하다. 종래의 경우, 광다이오드가 반도체 기판 표면에만 존재하기 때문에 CMP 후 전체적인 두께가 수 μm 정도가 되기 때문에, 현재의 CMP 공정으로는 진행이 어려운 단점이 존재한다. However, the present invention can detect the end point through a detection material present inside the unevenness in the CMP process, for example, silicon nitride, so that the thickness control can be made uniform. In the case of the vertical CMOS image sensor, the thickness of the continuous epitaxial layer is about 6 to 8 μm, and the thickness of the metal wiring and the IMD layer can be about 10 μm, thereby allowing the CMP process to proceed. In the conventional case, since the photodiode is present only on the surface of the semiconductor substrate, the overall thickness after the CMP is about several μm, and thus there is a disadvantage in that the current CMP process is difficult to proceed.
상기와 같이 본 발명에 따라 균일한 두께로 생성된 CMOS 이미지 센서는, 도 2e에 도시된 것처럼, 반도체 기판의 후면으로부터 빛이 수광하게 되어 수광면적을 효율적으로 증가시킨 버티컬 CMOS 이미지 센서를 제작할 수 있다. 도 2e에는 도시되지 않았으나, 상기 반도체 기판 후면에는 보호막, PL층, 마이크로 렌즈 등이 형성될 수 있다. As described above, the CMOS image sensor generated with a uniform thickness according to the present invention may manufacture a vertical CMOS image sensor in which light is received from the rear surface of the semiconductor substrate to efficiently increase the light receiving area as illustrated in FIG. 2E. . Although not shown in FIG. 2E, a protective film, a PL layer, a micro lens, and the like may be formed on the back surface of the semiconductor substrate.
지금까지 본 발명에 대하여 몇몇 실시예들을 들어 구체적으로 설명하였으나, 상기 실시예들은 본 발명을 이해하기 위한 설명을 위해 제시된 것이며, 본 발명의 범위가 상기 실시예에 제한되는 것은 아니다. 당업자라면 본 발명의 기술적 사상의 범위를 벗어나지 않고도 다양한 변형이 가능함을 이해할 수 있을 것이며, 본 발명의 범위는 첨부된 특허청구범위에 의해서 해석되어야 할 것이다.Although the present invention has been described in detail with reference to some embodiments, the above embodiments are presented for the purpose of understanding the present invention, and the scope of the present invention is not limited to the above embodiments. Those skilled in the art will understand that various modifications are possible without departing from the scope of the technical idea of the present invention, and the scope of the present invention should be interpreted by the appended claims.
도 1은 종래의 CMOS 이미지 센서의 기본적인 금속 배선(Metal interconnect) 공정이 완료된 후의 단면도.1 is a cross-sectional view after the basic metal interconnect process of a conventional CMOS image sensor is completed.
도 2a는 본 발명의 일실시예에 따른 반도체 기판에 탐지 물질을 포함시키는 제1 단계를 나타내는 도면.2A illustrates a first step of incorporating a detection material in a semiconductor substrate in accordance with one embodiment of the present invention.
도 2b는 본 발명의 일실시예에 따른 반도체 기판에 탐지 물질을 포함시키는 제2 단계를 나타내는 도면.2B illustrates a second step of incorporating a detection material in a semiconductor substrate in accordance with one embodiment of the present invention.
도 2c는 본 발명의 일실시예에 따른 반도체 기판에 탐지 물질을 포함시키는 제3 단계를 나타내는 도면.2C illustrates a third step of incorporating a detection material in a semiconductor substrate in accordance with one embodiment of the present invention.
도 2d는 본 발명의 일실시예에 따른 탐지 물질을 포함하는 반도체 기판에 포토다이오드, 트랜지스터 및 금속층 등을 생성하는 단계를 나타내는 도면.FIG. 2D illustrates a step of generating a photodiode, a transistor, a metal layer, and the like on a semiconductor substrate including a detection material according to an embodiment of the present invention. FIG.
도 2e는 본 발명의 일실시예에 따른 탐지 물질을 포함하는 반도체 기판 후면을 그라인딩 및 CMP 공정을 통해 제거하는 단계를 나타내는 도면.FIG. 2E illustrates a step of removing a back surface of a semiconductor substrate including a detection material according to an embodiment of the present invention through grinding and a CMP process. FIG.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070102637A KR100902580B1 (en) | 2007-10-11 | 2007-10-11 | The complementary metal oxide semiconductor image sensor and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070102637A KR100902580B1 (en) | 2007-10-11 | 2007-10-11 | The complementary metal oxide semiconductor image sensor and its manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090037148A KR20090037148A (en) | 2009-04-15 |
| KR100902580B1 true KR100902580B1 (en) | 2009-06-11 |
Family
ID=40761943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070102637A KR100902580B1 (en) | 2007-10-11 | 2007-10-11 | The complementary metal oxide semiconductor image sensor and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100902580B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10910266B2 (en) | 2018-08-20 | 2021-02-02 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005259828A (en) | 2004-03-10 | 2005-09-22 | Sony Corp | Solid state imaging device and its manufacturing method |
| JP2006086226A (en) | 2004-09-14 | 2006-03-30 | Sony Corp | Electronic device, semiconductor device, backside irradiation solid-state imaging apparatus, liquid crystal display, and each manufacturing method |
| KR20060096924A (en) * | 2005-03-07 | 2006-09-13 | 소니 가부시끼 가이샤 | Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device |
-
2007
- 2007-10-11 KR KR1020070102637A patent/KR100902580B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005259828A (en) | 2004-03-10 | 2005-09-22 | Sony Corp | Solid state imaging device and its manufacturing method |
| JP2006086226A (en) | 2004-09-14 | 2006-03-30 | Sony Corp | Electronic device, semiconductor device, backside irradiation solid-state imaging apparatus, liquid crystal display, and each manufacturing method |
| KR20060096924A (en) * | 2005-03-07 | 2006-09-13 | 소니 가부시끼 가이샤 | Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10910266B2 (en) | 2018-08-20 | 2021-02-02 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US11361995B2 (en) | 2018-08-20 | 2022-06-14 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090037148A (en) | 2009-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9685474B2 (en) | Semiconductor device and a manufacturing method thereof | |
| US20120025199A1 (en) | Image Sensor with Deep Trench Isolation Structure | |
| US8440540B2 (en) | Method for doping a selected portion of a device | |
| CN102637705B (en) | Semiconductor device manufacturing method | |
| US20130069190A1 (en) | Image sensor and method for fabricating the same | |
| US20090321736A1 (en) | Image sensor capable of increasing photosensitivity and method for fabricating the same | |
| JP6061544B2 (en) | Manufacturing method of imaging apparatus | |
| CN106611766A (en) | Back-side illuminated (BSI) image sensor and forming method thereof | |
| US9960200B1 (en) | Selective deposition and planarization for a CMOS image sensor | |
| TWI381481B (en) | Semiconductor device and method for manufacturing same | |
| JP6440384B2 (en) | Manufacturing method of semiconductor device | |
| CN106601758B (en) | Semiconductor device, manufacturing method thereof and electronic device | |
| US20090114965A1 (en) | Image sensor and method of manufacturing the same | |
| JP6039294B2 (en) | Manufacturing method of semiconductor device | |
| KR100902580B1 (en) | The complementary metal oxide semiconductor image sensor and its manufacturing method | |
| US8847344B2 (en) | Process for fabricating a backside-illuminated imaging device and corresponding device | |
| CN112117367B (en) | Method for manufacturing thermopile sensor | |
| US7944014B2 (en) | Image sensor | |
| US8987034B2 (en) | Backside illumination CMOS image sensor and method of manufacturing the same | |
| KR20010063713A (en) | Method of forming a shallow trench isolation film in a semiconductor device | |
| US20230043664A1 (en) | Backside illuminated image sensor and manufacturing method therefore | |
| US9935147B2 (en) | Deep trench isolation structure in image sensor device | |
| US20100167445A1 (en) | Method for manufacturing back side illumination image sensor | |
| KR20010008560A (en) | Method For Forming The Isolation Layer Of Semiconductor Device | |
| JP2015230929A (en) | Method for manufacturing solid state image pickup device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120521 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |