KR100894393B1 - A Layout Method for Mask and A Semiconductor Device - Google Patents

A Layout Method for Mask and A Semiconductor Device Download PDF

Info

Publication number
KR100894393B1
KR100894393B1 KR1020070056673A KR20070056673A KR100894393B1 KR 100894393 B1 KR100894393 B1 KR 100894393B1 KR 1020070056673 A KR1020070056673 A KR 1020070056673A KR 20070056673 A KR20070056673 A KR 20070056673A KR 100894393 B1 KR100894393 B1 KR 100894393B1
Authority
KR
South Korea
Prior art keywords
pattern
dummy
distance
dummy pattern
width
Prior art date
Application number
KR1020070056673A
Other languages
Korean (ko)
Other versions
KR20080108730A (en
Inventor
이상희
조갑환
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070056673A priority Critical patent/KR100894393B1/en
Priority to US11/842,872 priority patent/US7763398B2/en
Priority to US11/842,876 priority patent/US7771901B2/en
Priority to DE102007043097A priority patent/DE102007043097B4/en
Priority to JP2007319788A priority patent/JP2008276179A/en
Publication of KR20080108730A publication Critical patent/KR20080108730A/en
Application granted granted Critical
Publication of KR100894393B1 publication Critical patent/KR100894393B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/66—Containers specially adapted for masks, mask blanks or pellicles; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Abstract

실시예에 따른 반도체 소자는 제1 거리(spacing)를 두고 형성된 복수의 제1 더미 패턴들을 포함하는 제1 군의 더미 패턴; 상기 제1 거리를 두고 형성된 복수의 제2 더미 패턴들을 포함하면서, 상기 제1 군의 더미 패턴으로부터 제2 거리에 형성된 제2 군의 더미 패턴; 및 상기 제1 군의 더미 패턴으로부터 제3 거리에 형성된 메인 패턴;을 포함하는 것을 특징으로 한다.In example embodiments, a semiconductor device may include a first group of dummy patterns including a plurality of first dummy patterns formed at a first spacing; A dummy pattern of a second group formed at a second distance from the dummy pattern of the first group while including a plurality of second dummy patterns formed at the first distance; And a main pattern formed at a third distance from the dummy pattern of the first group.

더미 패턴, 마스크, 반도체소자 Dummy patterns, masks, semiconductor devices

Description

마스크의 설계방법 및 반도체소자{A Layout Method for Mask and A Semiconductor Device}A layout method for mask and a semiconductor device

도 1은 실시예에 따른 반도체소자의 평면도.1 is a plan view of a semiconductor device according to an embodiment.

도 2a 내지 도 2g는 제1 실시예에 따른 마스크의 설계방법의 개념도.2A to 2G are conceptual views of a method of designing a mask according to the first embodiment.

도 3a 내지 도 3d는 제2 실시예에 따른 마스크의 설계방법의 개념도.3A to 3D are conceptual views of a method of designing a mask according to a second embodiment.

실시예는 마스크의 설계방법 및 반도체소자에 관한 것이다.The embodiment relates to a method of designing a mask and a semiconductor device.

반도체소자는 일반적으로 다층구조를 이루고 있으며, 이러한 다층구조의 각층은 스퍼터링, 화학기상증착 등의 방법에 의해 형성되고, 리소그라피 공정을 거쳐 패터닝된다.Semiconductor devices generally have a multilayer structure, and each layer of the multilayer structure is formed by a method such as sputtering, chemical vapor deposition, or the like and patterned through a lithography process.

그런데, 반도체 소자의 기판상에서의 패턴의 크기, 패턴 밀도 등의 차이에 의해 여러 문제가 발생하는 경우가 있어 더미 패턴(Dummy Pattern)을 메인 패턴(Main Pattern)과 함께 형성하는 기술이 발전하여 왔다.By the way, various problems may arise by the difference of the pattern size, pattern density, etc. on the board | substrate of a semiconductor element, and the technique which forms the dummy pattern with a main pattern has developed.

실시예는 패턴의 균일성을 확보할 수 있는 마스크의 설계방법 및 반도체소자 를 제공하고자 한다.The embodiment provides a method of designing a mask and a semiconductor device capable of securing pattern uniformity.

또한, 실시예는 패턴의 밀도를 높일 수 있는 마스크의 설계방법 및 반도체소자를 제공하고자 한다.In addition, the embodiment is to provide a mask design method and a semiconductor device that can increase the density of the pattern.

또한, 실시예는 새로운 형태의 모양을 지닌 더미 패턴(Dummy Pattern)의 마스크의 설계방법을 제공하고자 한다.In addition, the embodiment is to provide a method of designing a mask of a dummy pattern (Dummy Pattern) having a new shape.

또한, 실시예는 설계공정 및 제조공정을 단순화할 수 있는 마스크의 설계방법을 제공하고자 한다.In addition, the embodiment is to provide a mask design method that can simplify the design process and manufacturing process.

실시예에 따른 반도체 소자는 제1 거리(spacing)를 두고 형성된 복수의 제1 더미 패턴들을 포함하는 제1 군의 더미 패턴; 상기 제1 거리를 두고 형성된 복수의 제2 더미 패턴들을 포함하면서, 상기 제1 군의 더미 패턴으로부터 제2 거리에 형성된 제2 군의 더미 패턴; 및 상기 제1 군의 더미 패턴으로부터 제3 거리에 형성된 메인 패턴;을 포함하는 것을 특징으로 한다.In example embodiments, a semiconductor device may include a first group of dummy patterns including a plurality of first dummy patterns formed at a first spacing; A dummy pattern of a second group formed at a second distance from the dummy pattern of the first group while including a plurality of second dummy patterns formed at the first distance; And a main pattern formed at a third distance from the dummy pattern of the first group.

또한, 실시예에 따른 마스크 설계방법은 제3 거리의 폭과 높이를 가진 제1 모(母) 더미 패턴을 형성하는 단계; 상기 제1 모(母) 더미 패턴을 제1 거리의 폭과 높이의 제13 패턴으로 축소하는 단계; 상기 제13 패턴을 수평방향의 폭은 고정하고, 상기 제1 모 더미 패턴의 폭인 제3 거리의 높이로 수직확장하여 제14 패턴을 형성하는 단계; 제5 거리의 폭과 높이의 제15 패턴을 형성하는 단계; 상기 제15 패턴을 수평방향의 폭은 고정하고, 상기 제1 모 더미 패턴의 폭인 제3 거리의 높이로 수직확장하여 제16 패턴을 형성하는 단계; 상기 제14 패턴과 상기 제16 패턴을 합 성하여 제11 패턴을 형성하는 단계; 및 상기 제11 패턴과 상기 제1 모 더미 패턴과 겹치는 부분(interact)을 제거하여 제1 군의 더미 패턴을 형성하는 단계;를 포함하는 것을 특징으로 한다.In addition, the mask design method according to the embodiment comprises the steps of forming a first dummy pattern having a width and a height of the third distance; Reducing the first dummy pattern to a thirteenth pattern having a width and a height of a first distance; Fixing the thirteenth pattern to a horizontal width and vertically extending the thirteenth pattern to a height of a third distance, which is a width of the first dummy pattern, to form a fourteenth pattern; Forming a fifteenth pattern of width and height of the fifth distance; Fixing the fifteenth pattern in a horizontal direction and vertically extending the fifteenth pattern to a height of a third distance that is a width of the first dummy pattern to form a sixteenth pattern; Combining the fourteenth pattern and the sixteenth pattern to form an eleventh pattern; And forming a first group of dummy patterns by removing an interaction between the eleventh pattern and the first dummy pattern.

또한, 실시예에 따른 마스크 설계방법은 제1 더미 패턴을 제1 방향으로 P거리만큼 거리를 두고 제2 더미 패턴을 어레이 하는 단계; 상기 어레이 된 모든 제1 더미 패턴 및 상기 제2 더미 패턴을 선택하여 복사하고, 상기 제1 방향으로 Q거리 만큼 이동하여 어레이 함으로써 복사된 제1 더미 패턴 및 복사된 제2 더미 패턴을 형성하는 단계; 및 상기 제1 더미 패턴, 복사된 제1 더미 패턴, 제2 더미 패턴, 복사된 제2 더미패턴을 어레이 하여 더미 패턴을 삽입하는 단계;를 포함하는 것을 특징으로 한다.In addition, the mask design method according to the embodiment comprises the steps of arranging the second dummy pattern at a distance of the first dummy pattern in the first direction by a P distance; Selecting and copying all of the arrayed first dummy patterns and the second dummy patterns, and moving the arrays by Q distance in the first direction to form the copied first dummy patterns and the copied second dummy patterns; And inserting a dummy pattern by arranging the first dummy pattern, the copied first dummy pattern, the second dummy pattern, and the copied second dummy pattern.

상기와 같은 실시예에 의하면 패턴의 균일성을 확보할 수 있는 마스크의 설계방법 및 반도체소자를 제공할 수 있고, 새로운 형태의 모양을 지닌 더미 패턴(Dummy Pattern)의 마스크의 설계방법 및 반도체소자를 제공할 수 있고, 각 패턴의 CD(Critical Diameter)의 일정화를 얻을 수 있으며, 설계공정 및 제조공정을 단순화할 수 있는 마스크의 설계방법을 제공할 수 있는 장점이 있다.According to the embodiment as described above it is possible to provide a mask design method and a semiconductor device that can ensure the uniformity of the pattern, a method of designing a mask of a dummy pattern (Dummy Pattern) having a new shape and a semiconductor device It is possible to provide, to obtain the CD (Critical Diameter) of each pattern can be obtained, there is an advantage that can provide a mask design method that can simplify the design process and manufacturing process.

이하, 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings.

아래 실시예를 설명함에 있어서 설계공정의 순서는 일 예에 불과하며 다양한 방법의 조합에 의해 진행되는 공정은 하기 된 청구항의 권리범위에 속한다.In describing the following embodiments, the order of the design process is only one example, and the process carried out by a combination of various methods is within the scope of the claims.

도 1은 실시예에 따른 반도체소자의 평면도이다.1 is a plan view of a semiconductor device according to an embodiment.

실시예에 따른 반도체소자는 제1 거리(spacing)(A)를 두고 형성된 복수의 제 1 더미 패턴(622)들을 포함하는 제1 군의 더미 패턴(620); 상기 제1 거리(A)를 두고 형성된 복수의 제2 더미 패턴(632)들을 포함하면서, 상기 제1 군의 더미 패턴(620)으로부터 제2 거리(B)에 형성된 제2 군의 더미 패턴(630); 및 상기 제1 군의 더미 패턴(620)으로부터 제3 거리(D)에 형성된 메인 패턴(650);을 포함하는 것을 특징으로 한다.In an embodiment, a semiconductor device may include a first group of dummy patterns 620 including a plurality of first dummy patterns 622 formed at a first spacing A; The dummy group 630 of the second group formed at the second distance B from the dummy group 620 of the first group while including the plurality of second dummy patterns 632 formed at the first distance A. ); And a main pattern 650 formed at a third distance D from the dummy pattern 620 of the first group.

도 1에 도시된 실시예(600)는 제1 거리(spacing)(A)를 두고 형성된 복수의 제1 더미 패턴(622)과 상기 제1 더미 패턴(622)으로부터 제5 거리(E)에 형성된 제5 더미 패턴(625)을 포함하는 제1 군의 더미 패턴(620) 및 제1 거리(A)를 두고 형성된 복수의 제2 더미 패턴(632)들과 상기 제2 더미 패턴(622)으로부터 제5 거리(E)에 형성된 제6 더미 패턴(635)을 포함하면서, 상기 제1 군의 더미 패턴(620)으로부터 제2 거리(B)에 형성된 제2 군의 더미 패턴(630)을 포함하는 것을 특징으로 한다.1 illustrates a plurality of first dummy patterns 622 formed at a first spacing A and a fifth distance E from the first dummy patterns 622. A first dummy pattern 620 including a fifth dummy pattern 625 and a plurality of second dummy patterns 632 formed at a first distance A and the second dummy pattern 622. Including the sixth dummy pattern 635 formed at the 5th distance (E), and including the dummy pattern 630 of the second group formed at the second distance (B) from the dummy pattern 620 of the first group It features.

도 1은 제1 군의 더미 패턴(620)과 상기 제2 군의 더미 패턴(630)이 각각 4개씩 형성된 예이며, 본 발명이 이에 한정되는 것은 아니다.1 illustrates an example in which the dummy pattern 620 of the first group and the dummy pattern 630 of the second group are each formed by four, but the present invention is not limited thereto.

실시예는 제1 군의 더미 패턴(620)을 구성하는 더미 패턴들이 서로 다른 거리에 위치한 점에 특징이 있다. 이는 제2 군의 더미 패턴(630)도 마찬가지이다.The embodiment is characterized in that the dummy patterns constituting the first group of dummy patterns 620 are located at different distances. The same applies to the dummy pattern 630 of the second group.

즉, 실시예에서 제1 군의 더미 패턴(620)은 제1 거리(spacing)(A)를 두고 형성된 복수의 제1 더미 패턴(622)과 상기 제1 더미 패턴(622)으로부터 제5 거리(E)에 형성된 제5 더미 패턴(625)을 포함할 수 있다.That is, in the exemplary embodiment, the first dummy pattern 620 of the first group includes a plurality of first dummy patterns 622 formed at a first spacing A and a fifth distance from the first dummy pattern 622. And a fifth dummy pattern 625 formed in E).

상기 제1 더미 패턴(622) 사이의 제1 거리(A)와 제1 더미 패턴(622)으로부터 제5 거리(E)는 반도체제조 공정상 패턴 간 최소 간격(Minimum Spacing) 이상의 거리일 수 있다.The first distance A between the first dummy pattern 622 and the fifth distance E from the first dummy pattern 622 may be a distance greater than or equal to a minimum spacing between patterns in a semiconductor manufacturing process.

이때, 실시예에서 상기 제1 거리(A)가 상기 제5 거리(E)에 비해 길 수 있으나 이에 한정되는 것은 아니다. 즉, 상기 제1 거리(A)가 상기 제5 거리(E)에 비해 짧을 수도 있다.In this embodiment, the first distance A may be longer than the fifth distance E, but is not limited thereto. That is, the first distance A may be shorter than the fifth distance E. FIG.

또한, 실시예에서는 상기 제1 거리(A)가 상기 제5 거리(E)와 다른 경우를 예로 들고 있으나, 이에 한정되지 않으며 상기 제1 거리(A)가 상기 제5 거리(E)와 같을 수도 있다.Further, in the embodiment, the case where the first distance A is different from the fifth distance E is taken as an example, but the present invention is not limited thereto, and the first distance A may be equal to the fifth distance E. have.

실시예에서 상기 제1 군의 더미 패턴(620)과 상기 제2 군의 더미 패턴(630)은 액티브 레이어(Active layer) 패턴, 메탈 패턴(Metal pattern), 폴리 레이어(Poly Layer) 패턴 등과 같이 같은 기능을 하는 레이어(layer) 패턴일 수 있다.In an embodiment, the dummy pattern 620 of the first group and the dummy pattern 630 of the second group may be the same as an active layer pattern, a metal pattern, a poly layer pattern, or the like. It may be a layer pattern that functions.

실시예에서 상기 제1 더미 패턴(622)들은 2n개(단, n=정수)로 형성될 수 있다.In an embodiment, the first dummy patterns 622 may be formed of 2 n pieces (where n = integer).

실시예에서, 상기 제1 더미 패턴(622), 제5 더미패턴(625), 제2 더미 패턴(632), 제6 더미패턴(635)들은 같은 모양, 예를 들어 직사각형으로 형성될 수 있으나 이에 한정되는 것은 아니다.In an embodiment, the first dummy pattern 622, the fifth dummy pattern 625, the second dummy pattern 632, and the sixth dummy pattern 635 may have the same shape, for example, a rectangular shape. It is not limited.

또한, 실시예에서 상기 제1 더미 패턴(622), 제5 더미패턴(625), 제2 더미 패턴(632), 제6 더미패턴(635)들은 같은 크기를 가질 수 있다. 상기 더미 패턴들이 같은 모양에 같은 크기를 가지는 경우 더미 패턴의 디자인과 반도체제조공정의 신속 정확성을 도모할 수 있고, 나아가 패턴의 균일성과 패턴밀도의 극대화를 도모할 수 있다.In an embodiment, the first dummy pattern 622, the fifth dummy pattern 625, the second dummy pattern 632, and the sixth dummy pattern 635 may have the same size. When the dummy patterns have the same size in the same shape, the design of the dummy pattern and the semiconductor manufacturing process can be quickly achieved, and the pattern uniformity and the pattern density can be maximized.

상기 제1 더미 패턴(622)은 직사각형인 경우 상기 제1 더미 패턴(622)의 가로의 폭(X)와 세로의 폭(Y)은 서로 다르며, 가로의 폭(X)이 세로의 폭(Y)보다 길거나 짧을 수 있다.When the first dummy pattern 622 is rectangular, the horizontal width X and the vertical width Y of the first dummy pattern 622 are different from each other, and the horizontal width X is the vertical width Y. It can be longer or shorter than).

상기 제1 더미 패턴(622)의 폭(With)은 반도체제조 공정상 패턴의 최소 선폭(Minimum Width) 또는 최소 크기(Minimum Width) 이상일 수 있다.The width With of the first dummy pattern 622 may be equal to or greater than the minimum width or the minimum width of the pattern in the semiconductor manufacturing process.

(제1 실시예)(First embodiment)

이하, 도 2a 내지 도 2g를 참조하여 제1 실시예에 따른 마스크 설계방법을 설명한다.Hereinafter, the mask designing method according to the first embodiment will be described with reference to FIGS. 2A to 2G.

우선, 도 2a와 같이 제3 거리(C)의 폭과 높이를 가진 제1 모(母) 더미 패턴(621)을 형성한다.First, as shown in FIG. 2A, a first dummy pattern 621 having a width and a height of a third distance C is formed.

다음으로, 도 2b와 같이 제3 거리(C)의 폭과 높이를 가진 제1 모(母) 더미 패턴(621)을 제1 거리(A)와 같은 폭과 높이의 제13 패턴(624)으로 축소한다.Next, as shown in FIG. 2B, the first dummy pattern 621 having the width and height of the third distance C is replaced with the thirteenth pattern 624 of the same width and height as the first distance A. FIG. Zoom out.

다음으로, 도 2c와 같이 상기 제13 패턴(624)을 수평방향의 폭(A)은 고정하고, 상기 제1 모 더미 패턴(621)의 폭(C)인 제3 거리(C)의 높이로 수직확장하여 제14 패턴(625)을 형성한다.Next, as shown in FIG. 2C, the horizontal width A of the thirteenth pattern 624 is fixed, and the height of the third distance C which is the width C of the first dummy pattern 621 is fixed. The 14th pattern 625 is formed to extend vertically.

예를 들어, 상기 제13 패턴(624)에 대해 수평으로는 고정하되 수직으로 상기 제1 모 더미 패턴(621)의 폭(C)이 될 때까지 수직으로 확장하여 제14 패턴(625)을 형성할 수 있다.For example, the fourteenth pattern 625 is formed by horizontally fixing the thirteenth pattern 624 but extending vertically until the width C of the first dummy pattern 621 is vertical. can do.

다음으로, 도 2d와 같이 제3 거리(C)의 폭과 높이를 가진 제1 모(母) 더미 패턴(621)을 제5 거리(E)와 같은 폭과 높이의 제15 패턴(623)으로 축소한다.Next, as shown in FIG. 2D, the first dummy pattern 621 having the width and height of the third distance C is replaced with the fifteenth pattern 623 having the same width and height as the fifth distance E. FIG. Zoom out.

또한, 다른 실시예로 상기 제15 패턴(623)을 형성하기 위해 상기 제13 패턴(624)을 제5 거리(E)의 폭과 높이의 제15 패턴(623)으로 확장 또는 축소하여 형성할 수도 있다.In another embodiment, the thirteenth pattern 624 may be formed by expanding or contracting the thirteenth pattern 624 into a fifteenth pattern 623 having a width and a height of a fifth distance E to form the fifteenth pattern 623. have.

다음으로, 도 2e와 같이 상기 제15 패턴(623)을 수평방향의 폭(E)은 고정하고, 상기 제1 모 더미 패턴(621)의 폭(C)인 제3 거리(C)의 높이로 수직확장하여 제16 패턴(626)을 형성한다.Next, as shown in FIG. 2E, the horizontal width E of the fifteenth pattern 623 is fixed, and the height of the third distance C that is the width C of the first dummy pattern 621 is fixed. The sixteenth pattern 626 is vertically extended to form the sixteenth pattern 626.

예를 들어, 상기 제15 패턴(623)에 대해 수평으로는 고정하되 수직으로 상기 제1 모 더미 패턴(621)의 폭(C)이 될 때까지 수직으로 확장하여 제16 패턴(626)을 형성할 수 있다.For example, the sixteenth pattern 626 may be formed by fixing it horizontally with respect to the fifteenth pattern 623 but extending vertically until the width C of the first dummy pattern 621 is vertical. can do.

다음으로, 도 2f와 같이 상기 제14 패턴(625)과 상기 제16 패턴(626)을 합성하여 제11 패턴(629)을 형성한다.Next, as shown in FIG. 2F, the eleventh pattern 629 is formed by synthesizing the fourteenth pattern 625 and the sixteenth pattern 626.

이때, 상기 제11 패턴(629)을 형성하는 경우 상기 제14 패턴(625)과 상기 제16 패턴(626)을 논리합 하여 제11 패턴(629)을 형성할 수 있다. 즉, 상기 제14 패턴(625)과 상기 제16 패턴(626)이 어느 하나라도 존재하는 영역에는 패턴이 존재하도록 한다.In this case, when the eleventh pattern 629 is formed, the eleventh pattern 629 may be formed by ORing the fourteenth pattern 625 and the sixteenth pattern 626. That is, the pattern is present in an area where any of the fourteenth pattern 625 and the sixteenth pattern 626 exists.

다음으로, 2g와 같이 상기 제11 패턴(629)과 상기 제1 모 더미 패턴(621)과 겹치는 부분(interact)을 제거하여 제1 군의 더미 패턴(620)을 형성할 수 있다.Next, as illustrated in FIG. 2G, the first pattern dummy pattern 620 may be formed by removing an overlap between the eleventh pattern 629 and the first dummy pattern 621.

상기 제1 군의 더미 패턴(620)을 형성하는 방법은 하나의 예일 뿐이며, 상기 실시예의 다른 방법으로는 상기 제14 패턴(625)과 상기 제16 패턴(626)이 상기 제1 모 더미 패턴(621)과 겹치는 부분(interact)을 제거하고, 잔존하는 부분을 논리 곱하여 제1 군의 더미 패턴(620)을 형성할 수도 있다.The method of forming the dummy pattern 620 of the first group is just one example, and in another method of the embodiment, the 14th pattern 625 and the 16th pattern 626 may be formed of the first parent pattern ( The portion overlapping the 621 may be removed, and the remaining portion may be multiplied by the logic to form the first group dummy pattern 620.

(제2 실시예)(2nd Example)

도 3a 내지 도 3d를 참조하여 제2 실시예에 따른 마스크의 설계방법을 설명한다.A method of designing a mask according to a second embodiment will be described with reference to FIGS. 3A to 3D.

제2 실시예에 따른 마스크의 설계방법은 상기 제1 실시예와 달리 더미 패턴을 형성함에 있어서 슬라이싱 개념보다는 배열(array) 개념을 도입한 것이다.The mask designing method according to the second embodiment introduces an array concept rather than a slicing concept in forming a dummy pattern unlike the first embodiment.

우선, 도 3a와 같이 제1 더미 패턴(622)을 제1 방향으로 P거리만큼 거리를 두고 제2 더미 패턴(632)을 어레이 한다.First, as shown in FIG. 3A, the second dummy pattern 632 is arrayed at a distance P distance in the first direction.

이때, 상기 제1 방향과 수직방향으로 역시 P거리만큼 거리를 두고 어레이될 수 있다.At this time, it may be arrayed at a distance P distance in the direction perpendicular to the first direction.

다음으로, 도 3b와 같이 상기 도 3a에서 어레이된 모든 제1 더미 패턴(622) 및 상기 제2 더미 패턴(632)을 선택하여 복사하고, 상기 제1 방향으로 Q거리 만큼 이동하여 어레이 함으로써 복사된 제1 더미 패턴(622a) 및 복사된 제2 더미 패턴(632a)을 형성할 수 있다.Next, as shown in FIG. 3B, all the first dummy patterns 622 and the second dummy patterns 632 arrayed in FIG. 3A are selected and copied, and are copied by moving by Q distance in the first direction. The first dummy pattern 622a and the copied second dummy pattern 632a may be formed.

다음으로, 도 3c와 같이 상기 도 3a에서 어레이된 모든 제1 더미 패턴(622) 및 상기 제2 더미 패턴(632)을 선택하여 복사하고, 상기 제1 방향의 수직방향으로 R거리 만큼 이동하여 어레이 함으로써 제5 더미 패턴(625) 및 제6 더미 패턴(635)을 형성할 수 있다.Next, as shown in FIG. 3C, all the first dummy patterns 622 and the second dummy patterns 632 arranged in FIG. 3A are selected and copied, and the arrays are moved by R distance in the vertical direction of the first direction. As a result, the fifth dummy pattern 625 and the sixth dummy pattern 635 may be formed.

다음으로, 도 3d와 같이 상기 도 3c에서 어레이된 제5 더미 패턴(625) 및 제 6 더미 패턴(635)을 선택하여 복사하고, 상기 제1 방향으로 Q거리 만큼 이동하여 어레이 함으로써 복사된 제5 더미 패턴(625a) 및 복사된 제6 더미 패턴(635a)을 형성함으로써 제2 실시예에 따른 마스크 설계를 진행할 수 있다.Next, as illustrated in FIG. 3D, the fifth dummy pattern 625 and the sixth dummy pattern 635 arrayed in FIG. 3C are selected and copied, and the fifth copy is made by moving the array by Q distance in the first direction. The mask design according to the second embodiment may be performed by forming the dummy pattern 625a and the copied sixth dummy pattern 635a.

한편, 또 다른 실시예로 상기 도 3b에서 어레이된 모든 제1 더미 패턴(622, 622a) 및 상기 제2 더미 패턴(632,632a)을 선택하여 복사하고, 상기 제1 방향의 수직방향으로 R거리 만큼 이동하여 어레이 함으로써 제5 더미 패턴(625,625a) 및 제6 더미 패턴(635, 635a)을 한번에 형성할 수도 있다.Meanwhile, in another embodiment, all the first dummy patterns 622 and 622a and the second dummy patterns 632 and 632a arrayed in FIG. 3B are selected and copied, and the R dummy distances extend in the vertical direction of the first direction. By moving and arraying, the fifth dummy patterns 625 and 625a and the sixth dummy patterns 635 and 635a may be formed at once.

제2 실시예에 따른 마스크의 설계방법에 의하면, 어레이에 의한 새로운 개념의 마스크 설계방법을 제공할 수 있다.According to the mask designing method according to the second embodiment, it is possible to provide a mask designing method of a new concept using an array.

또한, 제2 실시예에 의하면 어레이에 의한 마스크 설계방법을 채용함으로써 더미 패턴을 설계를 위한 데이터 부담을 최소한으로 할 수 있는 효과가 있다.In addition, according to the second embodiment, by employing a mask design method using an array, the data burden for designing a dummy pattern can be minimized.

본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 하기 된 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.The present invention is not limited by the above-described embodiments and drawings, and various other embodiments are possible within the scope of the claims.

이상에서 설명한 바와 같이 실시예에 따른 반도체소자 및 마스크의 설계방법에 의하면 같은 모양과 같은 크기를 가진 더미 패턴들을 형성함으로써 패턴의 균일성을 이룰 수 있다.As described above, according to the method of designing the semiconductor device and the mask according to the embodiment, the pattern uniformity may be achieved by forming dummy patterns having the same shape and the same size.

또한, 실시예에 의하면 모양과 크기가 같은 더미 패턴을 채용함으로써 더미 패턴을 설계를 위한 데이터 부담을 최소한으로 할 수 있는 효과가 있다.In addition, according to the embodiment, by employing a dummy pattern having the same shape and size, there is an effect of minimizing the data burden for designing the dummy pattern.

또한, 실시예에 의하면 패턴의 균일성 확보에 따라 각 패턴의 CD(Critical Diameter)의 일정화를 얻을 수 있다.In addition, according to the embodiment, it is possible to obtain a constant of the CD (Critical Diameter) of each pattern as the pattern is secured.

또한, 실시예에 의하면 같은 모양과 같은 크기를 지니는 새로운 형태의 모양을 지닌 더미 패턴이 형성된 반도체소자를 제공할 수 있다.In addition, according to the embodiment, it is possible to provide a semiconductor device in which a dummy pattern having a new shape having the same shape and the same size is formed.

또한, 실시예는 같은 모양과 같은 크기를 지니는 새로운 형태의 모양을 지닌 더미 패턴으로 인해 설계공정 및 제조공정을 단순화할 수 있는 더미 패턴을 포함하는 반도체소자를 제공할 수 있다.In addition, the embodiment can provide a semiconductor device including a dummy pattern that can simplify the design process and manufacturing process due to the dummy pattern having a new shape having the same shape and the same size.

Claims (15)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제3 거리의 폭과 높이를 가진 제1 모(母) 더미 패턴을 형성하는 단계;Forming a first dummy pattern having a width and a height of a third distance; 상기 제1 모(母) 더미 패턴을 제1 거리의 폭과 높이의 제13 패턴으로 축소하는 단계;Reducing the first dummy pattern to a thirteenth pattern having a width and a height of a first distance; 상기 제13 패턴을 수평방향의 폭은 고정하고, 상기 제1 모 더미 패턴의 폭인 제3 거리의 높이로 수직확장하여 제14 패턴을 형성하는 단계;Fixing the thirteenth pattern to a horizontal width and vertically extending the thirteenth pattern to a height of a third distance, which is a width of the first dummy pattern, to form a fourteenth pattern; 제5 거리의 폭과 높이의 제15 패턴을 형성하는 단계;Forming a fifteenth pattern of width and height of the fifth distance; 상기 제15 패턴을 수평방향의 폭은 고정하고, 상기 제1 모 더미 패턴의 폭인 제3 거리의 높이로 수직확장하여 제16 패턴을 형성하는 단계;Fixing the fifteenth pattern in a horizontal direction and vertically extending the fifteenth pattern to a height of a third distance that is a width of the first dummy pattern to form a sixteenth pattern; 상기 제14 패턴과 상기 제16 패턴을 합성하여 제11 패턴을 형성하는 단계; 및Synthesizing the fourteenth pattern and the sixteenth pattern to form an eleventh pattern; And 상기 제11 패턴과 상기 제1 모 더미 패턴과 겹치는 부분(interact)을 제거하여 제1 군의 더미 패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 마스크 설계방법.And removing a portion of the eleventh pattern and the first dummy pattern to overlap the first pattern, thereby forming a first group of dummy patterns. 제6 항에 있어서,The method of claim 6, 상기 제11 패턴을 형성하는 단계는,Forming the eleventh pattern, 상기 제14 패턴과 상기 제16 패턴을 논리합으로 합성하는 것을 특징으로 하는 마스크 설계방법.And masking the fourteenth pattern and the sixteenth pattern by a logical OR. 제6 항에 있어서,The method of claim 6, 상기 제15 패턴을 형성하는 단계는,Forming the fifteenth pattern, 상기 제1 모(母) 더미 패턴을 제5 거리의 폭과 높이의 제15 패턴으로 축소하여 형성하는 것을 특징으로 하는 마스크 설계방법.And masking the first dummy pattern into a fifteenth pattern having a width and a height of a fifth distance. 제6 항에 있어서,The method of claim 6, 상기 제15 패턴을 형성하는 단계는,Forming the fifteenth pattern, 상기 제13 패턴을 제5 거리의 폭과 높이의 제15 패턴으로 확장하여 형성하는 것을 특징으로 하는 마스크 설계방법.And extending the thirteenth pattern into a fifteenth pattern having a width and a height of a fifth distance. 제6 항에 있어서,The method of claim 6, 상기 제15 패턴을 형성하는 단계는,Forming the fifteenth pattern, 상기 제13 패턴을 제5 거리의 폭과 높이의 제15 패턴으로 축소하여 형성하는 것을 특징으로 하는 마스크 설계방법.And masking the thirteenth pattern into a fifteenth pattern having a width and a height of a fifth distance. 제6 항에 있어서,The method of claim 6, 상기 마스크는,The mask is, 제1 거리(spacing)를 두고 형성된 복수의 제1 더미 패턴들을 포함하는 제1 군의 더미 패턴; 및 A dummy pattern of a first group including a plurality of first dummy patterns formed at a first spacing; And 상기 제1 거리를 두고 형성된 복수의 제2 더미 패턴들을 포함하면서, 상기 제1 군의 더미 패턴으로부터 제2 거리에 형성된 제2 군의 더미 패턴;을 포함하는 것을 특징으로 하는 마스크 설계방법.And a second dummy pattern formed at a second distance from the first group of dummy patterns while including a plurality of second dummy patterns formed at the first distance. 제1 더미 패턴을 제1 방향으로 P거리만큼 거리를 두고 제2 더미 패턴을 어레이 하는 단계;Arranging the second dummy pattern at a distance of the first dummy pattern by a P distance in a first direction; 상기 어레이 된 제1 더미 패턴 및 상기 제2 더미 패턴을 선택하여 복사하고, 상기 제1 방향으로 Q거리 만큼 이동하여 어레이 함으로써 복사된 제1 더미 패턴 및 복사된 제2 더미 패턴을 형성하는 단계; 및Selecting and copying the arrayed first dummy pattern and the second dummy pattern, and moving the arrayed Q dummy distance in the first direction to form a first dummy pattern and a second dummy pattern that are copied; And 상기 제1 더미 패턴, 복사된 제1 더미 패턴, 제2 더미 패턴, 복사된 제2 더미패턴을 어레이 하여 더미 패턴을 삽입하는 단계;를 포함하는 것을 특징으로 하는 마스크 설계방법.And inserting a dummy pattern by arraying the first dummy pattern, the copied first dummy pattern, the second dummy pattern, and the copied second dummy pattern. 제12 항에 있어서,The method of claim 12, 상기 더미 패턴을 삽입하는 단계는,Inserting the dummy pattern, 상기 어레이 된 제1 더미 패턴 및 상기 제2 더미 패턴을 선택하여 복사하고, 상기 제1 방향의 수직방향으로 R거리 만큼 이동하여 어레이 함으로써 제5 더미 패턴 및 제6 더미 패턴을 형성하는 단계; 및Selecting and copying the arrayed first dummy pattern and the second dummy pattern, and moving and arranging the arrayed first dummy pattern by the R distance in a vertical direction of the first direction to form a fifth dummy pattern and a sixth dummy pattern; And 상기 제5 더미 패턴 및 제6 더미 패턴을 선택하여 복사하고, 상기 제1 방향으로 Q거리 만큼 이동하여 어레이 함으로써 복사된 제5 더미 패턴 및 복사된 제6 더미 패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 마스크 설계방법.Selecting and copying the fifth dummy pattern and the sixth dummy pattern, and moving the Q dummy pattern and the sixth dummy pattern by the Q distance to form the copied fifth dummy pattern and the copied sixth dummy pattern; Mask design method characterized in that. 제12 항에 있어서,The method of claim 12, 상기 더미 패턴을 삽입하는 단계는,Inserting the dummy pattern, 상기 어레이된 제1 더미 패턴, 복사된 제1 더미 패턴, 제2 더미 패턴 및 복사된 제2 더미 패턴을 선택하여 복사하고, 상기 제1 방향의 수직방향으로 R거리 만큼 이동하여 어레이 함으로써 제5 더미 패턴 및 제6 더미 패턴을 형성하는 것을 특징으로 하는 마스크 설계방법.A fifth dummy by selecting and copying the arrayed first dummy pattern, the copied first dummy pattern, the second dummy pattern, and the copied second dummy pattern, and moving the array by R distance in the vertical direction of the first direction And a sixth dummy pattern. 제12 항에 있어서,The method of claim 12, 상기 마스크는,The mask is, 제1 거리(spacing)를 두고 형성된 복수의 제1 더미 패턴들을 포함하는 제1 군의 더미 패턴; 및 A dummy pattern of a first group including a plurality of first dummy patterns formed at a first spacing; And 상기 제1 거리를 두고 형성된 복수의 제2 더미 패턴들을 포함하면서, 상기 제1 군의 더미 패턴으로부터 제2 거리에 형성된 제2 군의 더미 패턴;을 포함하는 것을 특징으로 하는 마스크 설계방법.And a plurality of second dummy patterns formed at the first distance, the second dummy patterns formed at a second distance from the first group of dummy patterns.
KR1020070056673A 2007-05-02 2007-06-11 A Layout Method for Mask and A Semiconductor Device KR100894393B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070056673A KR100894393B1 (en) 2007-06-11 2007-06-11 A Layout Method for Mask and A Semiconductor Device
US11/842,872 US7763398B2 (en) 2007-05-02 2007-08-21 Layout method for mask
US11/842,876 US7771901B2 (en) 2007-05-02 2007-08-21 Layout method for mask
DE102007043097A DE102007043097B4 (en) 2007-05-02 2007-09-10 Layout procedure for a mask
JP2007319788A JP2008276179A (en) 2007-05-02 2007-12-11 Layout method for mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070056673A KR100894393B1 (en) 2007-06-11 2007-06-11 A Layout Method for Mask and A Semiconductor Device

Publications (2)

Publication Number Publication Date
KR20080108730A KR20080108730A (en) 2008-12-16
KR100894393B1 true KR100894393B1 (en) 2009-04-20

Family

ID=40368297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070056673A KR100894393B1 (en) 2007-05-02 2007-06-11 A Layout Method for Mask and A Semiconductor Device

Country Status (1)

Country Link
KR (1) KR100894393B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158278A (en) * 2000-11-20 2002-05-31 Hitachi Ltd Semiconductor device and manufacturing method and design method thereof
KR20040075760A (en) * 2003-02-21 2004-08-30 소니 가부시키가이샤 Method of inspecting patterns or mask, method of making the same, and pattern or mask for photolithography
JP2005140997A (en) 2003-11-06 2005-06-02 Semiconductor Leading Edge Technologies Inc Photomask and method for forming pattern

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158278A (en) * 2000-11-20 2002-05-31 Hitachi Ltd Semiconductor device and manufacturing method and design method thereof
KR20040075760A (en) * 2003-02-21 2004-08-30 소니 가부시키가이샤 Method of inspecting patterns or mask, method of making the same, and pattern or mask for photolithography
JP2004253666A (en) * 2003-02-21 2004-09-09 Sony Corp Pattern or mask for exposure, inspection method thereof and its manufacturing method
JP2005140997A (en) 2003-11-06 2005-06-02 Semiconductor Leading Edge Technologies Inc Photomask and method for forming pattern

Also Published As

Publication number Publication date
KR20080108730A (en) 2008-12-16

Similar Documents

Publication Publication Date Title
KR100593219B1 (en) Method for providing layout design and photo mask
CN103376670B (en) Grid refinement method
JP4814044B2 (en) Pattern design method
KR101555084B1 (en) Determining critical dimension or overlay variation of integrated circuit fields
JP2008276179A (en) Layout method for mask
JP2016035967A (en) Pattern forming method
KR20120023172A (en) Guard ring for improved matching
JP4783811B2 (en) Mask design method
TWI443541B (en) Method for defining layout, generating cell library and designing integrated circuit, and set of masks for multiple patterning
KR100894393B1 (en) A Layout Method for Mask and A Semiconductor Device
KR101682336B1 (en) Generation method, storage medium and information processing apparatus
KR100849359B1 (en) A layout method for mask
US8051391B2 (en) Method for layout of random via arrays in the presence of strong pitch restrictions
CN105990364A (en) Semiconductor structure and manufacturing method thereof
JP2008283190A (en) Design method of mask, and semiconductor element and manufacturing method thereof
JP2008277731A (en) Semiconductor device and its manufacturing method
US10818504B2 (en) Method for producing a pattern of features by lithography and etching
KR101100934B1 (en) Seimconductor and Method for Manufacturing the same
JP5665915B2 (en) How to create mask data
KR20140042794A (en) Method and mask for enhancing the resolution of patterning 2-row holes
KR100896857B1 (en) A optical proximity correction method for improvement of uniformity in dense pattern
KR20060027315A (en) Method and apparatus for manufacturing diamond shaped chips
KR100920226B1 (en) Method for forming mask for fabricating semiconductor device
KR100687868B1 (en) Method for compensation boundary of the hole pattern array
JP2009117857A (en) Semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee