KR100892567B1 - Apparatus for transmitting signal - Google Patents

Apparatus for transmitting signal Download PDF

Info

Publication number
KR100892567B1
KR100892567B1 KR1020070129996A KR20070129996A KR100892567B1 KR 100892567 B1 KR100892567 B1 KR 100892567B1 KR 1020070129996 A KR1020070129996 A KR 1020070129996A KR 20070129996 A KR20070129996 A KR 20070129996A KR 100892567 B1 KR100892567 B1 KR 100892567B1
Authority
KR
South Korea
Prior art keywords
signal
optical
gate
gate driving
reset
Prior art date
Application number
KR1020070129996A
Other languages
Korean (ko)
Inventor
박동현
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020070129996A priority Critical patent/KR100892567B1/en
Application granted granted Critical
Publication of KR100892567B1 publication Critical patent/KR100892567B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/25—Arrangements specific to fibre transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/03—Arrangements for fault recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers

Abstract

A signal transmission device is provided to reduce the number of optical cables required when a central processing unit and gate driving unit mutually transmit a predetermined signal through optical cables, thereby simplifying the structure of a system. A signal transmission device comprises a central processing unit(200), a gate driving unit(202), the first optical transmitters(206,208,210), the second optical transmitters(212,214,216), a reset signal generation unit(222) and a gate driving signal blocking unit. The first optical transmitters transmit a gate driving signal generated from the central processing unit to the gate driving unit through an optical cable. The second optical transmitters transmit a fault signal generated by the gate driving unit to the central processing unit through the optical cable.

Description

신호 전송장치{Apparatus for transmitting signal}Apparatus for transmitting signal

본 발명은 인버터 등과 같이 부하를 구동시키는 구동장치에 있어서, 중앙처리장치와 게이트 구동부의 사이가 멀어 게이트 구동신호와 리셋신호 및 폴트(Fault) 신호를 광케이블을 통해 광신호로 전송할 경우에 소요되는 광케이블의 개수를 줄일 수 있도록 하는 신호 전송장치에 관한 것이다.The present invention is a drive device for driving a load, such as an inverter, the distance between the central processing unit and the gate drive unit, the optical cable required when transmitting a gate drive signal, a reset signal and a fault (Fault) signal as an optical signal through the optical cable The present invention relates to a signal transmission apparatus capable of reducing the number of times.

3상 유도전동기 등과 같은 부하를 정밀하게 구동시키는 데에는 구동장치로 인버터를 많이 사용하고 있다. 상기 인버터는 중앙처리장치를 구비하여 부하를 구동시키기 위한 게이트 구동신호를 발생하고, 중앙처리장치가 발생한 게이트 구동신호에 따라 게이트 구동부가 스위칭 소자의 게이트를 구동시켜 부하를 구동시킨다.In order to precisely drive loads such as three-phase induction motors, inverters are frequently used as driving devices. The inverter includes a central processing unit to generate a gate driving signal for driving the load, and the gate driving unit drives the load by driving the gate of the switching element according to the gate driving signal generated by the central processing unit.

그리고 상기 게이트 구동부는 스위칭 소자로 과전류가 흐르는 등의 에러가 발생할 경우에 폴트(Fault) 신호를 발생하고, 발생한 폴트 신호를 중앙처리장치로 전송한다.The gate driver generates a fault signal when an error such as overcurrent flows to the switching element, and transmits the generated fault signal to the CPU.

또한 게이트 구동부를 리세트시킬 경우에 상기 중앙처리장치가 리세트신호를 발생하고, 발생한 리세트신호를 게이트 구동부로 전송하여 리세트시키고 있다.In the case of resetting the gate driver, the CPU generates a reset signal and transmits the reset signal to the gate driver to reset the gate driver.

이러한 인버터에 있어서, 상기 중앙처리장치와 게이트 구동부 사이의 거리가 비교적 멀 경우에 중앙처리장치와 게이트 구동부의 사이에 광케이블을 사용하여 상기 게이트 구동신호, 폴트 신호 및 리세트신호를 상호간에 전송하도록 하고 있다.In such an inverter, when the distance between the CPU and the gate driver is relatively large, an optical cable is used between the CPU and the gate driver to transmit the gate drive signal, the fault signal, and the reset signal to each other. have.

상기 게이트 구동신호, 폴트 신호 및 리세트신호를 광케이블을 통해 광신호로 전송함으로써 중앙처리장치와 게이트 구동부의 사이의 거리가 멀어도 잡음이 발생하지 않고, 깨끗한 게이트 구동신호, 폴트 신호 및 리세트신호를 전송할 수 있다.By transmitting the gate driving signal, the fault signal and the reset signal as an optical signal through an optical cable, no noise is generated even when the distance between the central processing unit and the gate driving unit is far, and clean gate driving signal, fault signal and reset signal can be obtained. Can transmit

도 1은 종래의 신호 전송장치가 구비된 인버터의 구성을 보인 회로도이다. 여기서, 부호 100은 중앙처리장치이고, 부호 102는 게이트 구동부이다.1 is a circuit diagram showing the configuration of an inverter equipped with a conventional signal transmission device. Here, reference numeral 100 denotes a central processing unit, and reference numeral 102 denotes a gate driver.

상기 중앙처리장치(100)는 상기 게이트 구동부(102)로 전송하기 위한 게이트 구동신호(/Gate) 및 리세트신호(/Reset)를 발생한다.The CPU 100 generates a gate driving signal (/ Gate) and a reset signal (/ Reset) for transmitting to the gate driver 102.

상기 게이트 구동신호(/Gate)는 예를 들면, 3상 부하를 구동시킨다고 가정할 경우에 상기 중앙처리장치(100)가 6개를 발생하여 게이트 구동부(102)로 전송한다.For example, when the gate driving signal / Gate is assumed to drive a three-phase load, the central processing unit 100 generates six and transmits the gate driving signal to the gate driving unit 102.

그리고 상기 게이트 구동부(102)는 부하의 구동에 에러가 발생할 경우에 상기 중앙처리장치(100)에 에러의 발생을 알리기 위한 폴트 신호(/Fault)를 발생한다.The gate driver 102 generates a fault signal (/ Fault) for notifying the CPU 100 of the occurrence of an error when an error occurs in driving the load.

부호 104 및 106은 상기 중앙처리장치(100)가 발생하는 게이트 구동신 호(/Gate) 및 리세트신호(/Reset)를 완충 증폭하는 버퍼이고, 부호 108 및 110은 상기 버퍼(104)(106)의 출력신호를 각기 광신호로 변환하는 송신용 광소자이다.Numerals 104 and 106 denote buffers for buffering and amplifying the gate driving signals (/ Gate) and reset signals (/ Reset) generated by the CPU 100, and numerals 108 and 110 denote the buffers 104 and 106. Is an optical element for transmitting the output signal of

부호 112 및 114는 상기 송신용 광소자(108)(110)가 출력하는 광신호를 전송하는 광케이블이고, 부호 116 및 118은 상기 광케이블(112)(114)을 통해 전송되는 광신호를 전기적인 신호로 변환하여 상기 게이트 구동부(102)로 출력하는 수신용 광소자이다.Reference numerals 112 and 114 denote optical cables for transmitting optical signals output by the optical elements 108 and 110 for transmission, and reference numerals 116 and 118 denote electrical signals for optical signals transmitted through the optical cables 112 and 114. The optical device for reception converts to and outputs to the gate driver 102.

부호 120은 상기 게이트 구동부(102)가 출력하는 폴트 신호(/Fault)를 광신호로 변환하는 송신용 광소자이고, 부호 122는 상기 송신용 광소자(120)가 출력하는 광신호를 전송하는 광케이블이다.Reference numeral 120 denotes an optical element for transmitting a fault signal (/ Fault) output by the gate driver 102 to an optical signal, and reference numeral 122 denotes an optical cable for transmitting an optical signal output by the optical element 120 for transmission. to be.

부호 124는 상기 광케이블(112)(114)을 통해 전송되는 광신호를 전기적인 신호로 변환하는 수신용 광소자이고, 부호 126은 상기 수신용 광소자(124)의 출력신호를 완충 증폭하여 상기 중앙처리장치(100)로 출력하는 버퍼이다.Reference numeral 124 denotes a receiving optical element for converting an optical signal transmitted through the optical cables 112 and 114 into an electrical signal, and reference numeral 126 buffers and amplifies the output signal of the receiving optical element 124 in the center. A buffer output to the processing apparatus 100.

이와 같이 구성된 종래의 인버터는 3상 유도전동기 등과 같은 소정의 부하를 구동시킬 경우에 중앙처리장치(100)가 게이트 구동신호(/Gate)를 발생한다. 상기 발생한 게이트 구동신호(/Gate)는 버퍼(104)를 통과하고, 송신용 광소자(108)에서 광신호로 변환된 후 광케이블(112)을 통해 전송된다.In the conventional inverter configured as described above, the central processing unit 100 generates a gate driving signal (/ Gate) when driving a predetermined load such as a three-phase induction motor. The generated gate driving signal / Gate passes through the buffer 104, is converted into an optical signal by the optical element 108 for transmission, and then transmitted through the optical cable 112.

상기 광케이블(112)이 광신호로 전송하는 게이트 구동신호(/Gate)는 수신용 광소자(116)가 수광하여 전기적인 신호로 변환하고, 변환한 전기적인 신호 즉, 게이트 구동신호(/Gate)를 게이트 구동부(102)로 출력한다.The gate driving signal (/ Gate) transmitted by the optical cable 112 as an optical signal is received by the receiving optical element 116 and converted into an electrical signal, and the converted electrical signal, that is, the gate driving signal (/ Gate) Is output to the gate driver 102.

그러면, 게이트 구동부(102)는 상기 게이트 구동신호(/Gate)에 따라 복수의 스위칭 소자(도면에 도시되지 않았음)들을 선택적으로 구동시키면서 직류전압을 3상 교류전압으로 변환하며, 변환한 3상 교류전압은 부하로 공급되어 부하가 구동된다.Then, the gate driver 102 converts a DC voltage into a three-phase AC voltage while selectively driving a plurality of switching elements (not shown) according to the gate driving signal / Gate, and converts the three-phase AC voltage is supplied to the load to drive the load.

이와 같이 게이트 구동부(102)가 부하를 구동시키는 상태에서 스위칭 소자 또는 부하로 과전류가 흐르는 등의 에러가 발생하게 되면, 게이트 구동부(102)는 폴트 신호(/Fault)를 발생한다. 상기 발생한 폴트 신호(/Fault)는 송신용 광소자(120)에서 광신호로 변환되어 광케이블(122)을 통해 전송된다.When an error such as an overcurrent flows to the switching element or the load occurs while the gate driver 102 drives the load, the gate driver 102 generates a fault signal / Fault. The generated fault signal / Fault is converted into an optical signal in the transmission optical element 120 and transmitted through the optical cable 122.

상기 광케이블(122)이 광신호로 전송하는 폴트 신호(/Fault)는 수신용 광소자(124)가 수광하여 전기적인 신호로 변환하고, 변환한 전기적인 신호 즉, 폴트 신호(/Fault)는 버퍼(126)를 통해 중앙처리장치(100)로 입력된다.The fault signal / Fault transmitted by the optical cable 122 as an optical signal is received by the receiving optical element 124 and converted into an electrical signal, and the converted electrical signal, that is, the fault signal / Fault is buffered. Input to the central processing unit 100 through (126).

그러면, 상기 중앙처리장치(100)는 상기 폴트 신호(/Fault)로 부하의 구동에 에러가 발생하였음을 판단하게 된다.Then, the CPU 100 determines that an error has occurred in driving the load with the fault signal / Fault.

이와 같은 상태에서 상기 중앙처리장치(100)가 상기 게이트 구동부(102)를 리세트시켜 다시 게이트 구동신호(/Gate)에 따라 부하를 구동시킬 경우에 중앙처리장치(100)는 리세트신호(/Reset)를 발생한다.In this state, when the CPU 100 resets the gate driver 102 to drive the load according to the gate driving signal / Gate, the CPU 100 resets the reset signal (/). Reset) occurs.

상기 발생한 리세트신호(/Reset)는 버퍼(106)를 통과하고, 송신용 광소자(110)에서 광신호로 변환된 후 광케이블(114)을 통해 전송된다.The generated reset signal / Reset passes through the buffer 106, is converted into an optical signal by the transmitting optical element 110, and then transmitted through the optical cable 114.

상기 광케이블(114)이 광신호로 전송하는 리세트신호(/Reset)는 수신용 광소자(118)가 수광하여 전기적인 신호로 변환하고, 변환한 전기적인 신호 즉, 리세트신호(/Reset)를 게이트 구동부(102)로 출력한다.The reset signal / Reset transmitted by the optical cable 114 as an optical signal is received by the receiving optical element 118 and converted into an electrical signal, which is converted into an electrical signal, that is, a reset signal / Reset. Is output to the gate driver 102.

그러면, 게이트 구동부(102)는 리세트되고, 상기 중앙처리장치(100)가 출력하는 게이트 구동신호(/Gate)에 따라 다시 복수의 스위칭 소자들을 선택적으로 구동시키면서 직류전압을 3상 교류전압으로 변환하며, 변환한 3상 교류전압을 부하로 출력하여 부하를 구동시키게 된다.Then, the gate driver 102 is reset and converts the DC voltage into the three-phase AC voltage while selectively driving the plurality of switching elements again according to the gate driving signal (/ Gate) output by the CPU 100. In addition, the converted three-phase AC voltage is output to the load to drive the load.

그러나 상기한 종래의 기술은 게이트 구동신호(/Gate), 리세트신호(/Reset) 및 폴트 신호(/Fault)를 각각의 광케이블(112)(114)(122)을 통해 전송하므로 시스템의 구성이 복잡하게 되고, 제조원가가 상승하게 되는 문제점이 있었다.However, the above-described conventional technology transmits the gate driving signal (/ Gate), the reset signal (/ Reset), and the fault signal (/ Fault) through the respective optical cables 112, 114, and 122, so that the configuration of the system There is a problem that the complexity and manufacturing cost rises.

본 발명은 상기한 바와 같은 종래의 문제점들을 해결하기 위하여 발명한 것으로서 리세트신호와 폴트 신호를 하나의 광케이블 통해 전송하여 소요되는 광케이블의 개수를 줄이는 신호 전송장치를 제공하는데 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems. It is an object of the present invention to provide a signal transmission apparatus for reducing the number of optical cables required by transmitting a reset signal and a fault signal through one optical cable.

본 발명의 신호전송장치에 따르면, 중앙처리장치가 발생하는 게이트 구동신 호와 게이트 구동부가 발생하는 폴트신호는 제 1 및 제 2 광 전송부가 광케이블을 통해 게이트 구동부 및 중앙처리장치로 전송한다.According to the signal transmission apparatus of the present invention, the gate driving signal generated by the central processing unit and the fault signal generated by the gate driving unit are transmitted to the gate driver and the central processing unit through the optical cable through the first and second optical transmitters.

그리고 게이트 구동부의 인접위치에는 리세트신호 발생부를 구비하고, 그 리세트신호 발생부는 게이트 구동부가 폴트 신호를 발생할 경우에 상기 제 1 광 전송부가 전송하는 게이트 구동신호에 따라 리세트신호를 발생하여 게이트 구동부를 리세트시킨다.A reset signal generator is provided at an adjacent position of the gate driver, and the reset signal generator generates a reset signal according to the gate drive signal transmitted by the first optical transmitter when the gate driver generates a fault signal. Reset the drive.

또한 상기 중앙처리장치의 인접위치에는 게이트 구동신호 차단부를 구비하고, 상기 제 2 광 전송부가 전송하는 폴트신호에 따라 게이트 구동신호 차단부가 상기 게이트 구동신호를 차단하여 게이트 구동부로 전송되지 못하게 하며, 상기 중앙처리장치가 리세트신호를 발생할 경우에 게이트 구동신호 차단부가 리세트되어 상기 게이트 구동신호를 상기 제 1 광 전송부가 다시 게이트 구동부로 전송할 수 있게 한다.A gate driving signal blocking unit may be provided at an adjacent position of the CPU, and the gate driving signal blocking unit may block the gate driving signal from being transmitted to the gate driving unit according to the fault signal transmitted by the second optical transmitter. When the CPU generates a reset signal, the gate driving signal blocking unit is reset so that the gate driving signal can be transmitted to the gate driver again.

그러므로 본 발명의 신호 전송장치는 부하를 구동시키기 위한 게이트 구동신호를 발생하고, 폴트 신호가 입력된 후 상기 부하를 다시 구동시킬 경우에 리세트신호를 발생하는 중앙처리장치와, 상기 게이트 구동신호에 따라 부하를 구동시키고, 상기 부하의 구동에 에러가 발생할 경우에 상기 폴트 신호를 발생하는 게이트 구동부와, 상기 중앙처리장치가 발생하는 상기 게이트 구동신호를 광케이블을 통해 상기 게이트 구동부로 전송하는 제 1 광 전송부와, 상기 게이트 구동부가 발생하는 상기 폴트 신호를 광케이블을 통해 상기 중앙처리장치로 전송하는 제 2 광 전송부 와, 상기 게이트 구동부가 폴트신호를 발생할 경우에 상기 제 1 광 전송부가 전송하는 게이트 구동신호에 따라 상기 게이트 구동부를 리세트시키는 리세트신호 발생부와, 상기 제 2 광 전송부가 전송하는 폴트신호에 따라 상기 중앙처리장치가 출력하는 상기 게이트 구동신호를 차단하고, 상기 중앙처리장치가 발생하는 리세트신호에 따라 리세트되는 게이트 구동신호 차단부를 포함하여 구성됨을 특징으로 한다.Therefore, the signal transmission apparatus of the present invention generates a gate driving signal for driving a load and generates a reset signal when the load is driven again after a fault signal is input, and the gate driving signal. According to the present invention, the gate driver drives the load and generates the fault signal when an error occurs in driving the load, and transmits the gate drive signal generated by the central processing unit to the gate driver through an optical cable. A transmission unit, a second optical transmission unit for transmitting the fault signal generated by the gate driver to the CPU through an optical cable, and a gate transmitted by the first optical transmission unit when the gate driver generates a fault signal A reset signal generator for resetting the gate driver in accordance with a drive signal and the second light; And a gate driving signal blocking unit which blocks the gate driving signal output by the central processing unit according to a fault signal transmitted by the transmission unit, and is reset according to a reset signal generated by the central processing unit. .

상기 제 1 및 제 2 광 전송부들 각각은 상기 게이트 구동신호 및 상기 폴트신호를 각기 광신호로 변환하는 송신용 광소자와, 상기 송신용 광소자가 변환한 광신호를 전송하는 광케이블과, 상기 광케이블을 통해 전송되는 광신호를 전기적인 신호로 변환하는 수신용 광소자를 포함하여 구성됨을 특징으로 한다.Each of the first and second optical transmitters includes a transmission optical element for converting the gate driving signal and the fault signal into an optical signal, an optical cable for transmitting the optical signal converted by the transmission optical element, and the optical cable. It characterized in that it comprises a receiving optical element for converting the optical signal transmitted through the electrical signal.

상기 게이트 구동신호 차단부는 상기 폴트신호에 따라 세트되고 상기 중앙처리장치가 출력하는 상기 리세트신호에 따라 리세트되는 플립플롭과, 상기 플립플롭이 세트될 경우에 디스에이블되어 상기 중앙처리장치가 출력하는 게이트 구동신호가 상기 제 1 광 전송부로 입력되지 못하게 차단하는 버퍼를 포함하여 구성됨을 특징으로 한다.The gate driving signal blocking unit is set according to the fault signal and reset according to the reset signal output by the central processing unit, and is disabled when the flip flop is set, so that the central processing unit is output. And a buffer to block the gate driving signal from being input to the first optical transmitter.

상기 리세트신호 발생부는 상기 게이트 구동부가 출력하는 폴트신호에 따라 턴 온되는 제 1 트랜지스터와, 상기 제 1 트랜지스터와 직렬 연결되고 상기 제 1 광 전송부가 전송하는 상기 게이트 구동신호에 따라 턴 온되는 제 2 트랜지스터와, 상기 제 1 및 제 2 트랜지스터가 모두 턴 온될 경우에 턴 온되는 제 3 트랜지스터와, 상기 제 3 트랜지스터가 턴 온될 경우에 상기 게이트 구동부를 리세트시키는 시정수 회로를 포함하여 구성됨을 특징으로 한다.The reset signal generator may include a first transistor turned on according to a fault signal output by the gate driver, and a first transistor connected in series with the first transistor and turned on according to the gate driving signal transmitted by the first optical transmitter. And a second transistor, a third transistor that is turned on when both the first and second transistors are turned on, and a time constant circuit that resets the gate driver when the third transistor is turned on. It is done.

본 발명은 중앙처리장치 및 게이트 구동부가 상호간에 광케이블을 사용하여 소정의 신호를 전송할 경우에 필요한 광케이블의 개수를 줄여 시스템의 구성이 간단하고, 제조 원가를 절감할 수 있다.The present invention can simplify the configuration of the system and reduce the manufacturing cost by reducing the number of optical cables required when the central processing unit and the gate drive unit to transmit a predetermined signal using the optical cable between each other.

이하의 상세한 설명은 예시에 지나지 않으며, 본 발명의 실시 예를 도시한 것에 불과하다. 또한 본 발명의 원리와 개념은 가장 유용하고, 쉽게 설명할 목적으로 제공된다.The following detailed description is only illustrative, and merely illustrates embodiments of the present invention. In addition, the principles and concepts of the present invention are provided for the purpose of explanation and most useful.

따라서, 본 발명의 기본 이해를 위한 필요 이상의 자세한 구조를 제공하고자 하지 않았음은 물론 통상의 지식을 가진 자가 본 발명의 실체에서 실시될 수 있는 여러 가지의 형태들을 도면을 통해 예시한다.Accordingly, various forms that can be implemented by those of ordinary skill in the art, as well as not intended to provide a detailed structure beyond the basic understanding of the present invention through the drawings.

도 2는 본 발명의 신호 전송장치의 바람직한 실시 예의 구성을 보인 회로도이다. 여기서, 부호 200은 중앙처리장치이고, 부호 202는 게이트 구동부이다.2 is a circuit diagram showing the configuration of a preferred embodiment of the signal transmission apparatus of the present invention. Here, reference numeral 200 denotes a central processing unit, and reference numeral 202 denotes a gate driver.

상기 중앙처리장치(200)는 부하를 구동시킬 경우에 상기 게이트 구동부(202)로 전송하기 위한 게이트 구동신호(/Gate)를 발생한다. 상기 게이트 구동신호(/Gate)는 예를 들면, 3상 부하를 구동시킨다고 가정할 경우에 상기 중앙처리장치(200)가 6개를 발생한다. 또한 상기 중앙처리장치(200)는 상기 게이트 구동 부(202)가 폴트된 후 다시 부하를 구동시키도록 할 경우에 리세트신호(/Reset1)를 발생한다.The central processing unit 200 generates a gate driving signal (/ Gate) for transmitting to the gate driver 202 when driving a load. For example, when the gate driving signal / Gate is assumed to drive a three-phase load, the central processing unit 200 generates six. In addition, the central processing unit 200 generates a reset signal / Reset1 when the gate driver 202 causes the load to be driven again after the gate driver 202 is faulted.

그리고 상기 게이트 구동부(202)는 스위칭 소자 또는 부하로 과전류가 흐르는 등의 에러가 발생할 경우에 상기 중앙처리장치(200)에 에러의 발생을 알리기 위한 폴트 신호(/Fault)를 발생한다.The gate driver 202 generates a fault signal (/ Fault) for notifying the central processing unit 200 of an error when an error such as an overcurrent flows to a switching element or a load occurs.

부호 204는 상기 중앙처리장치(200)가 발생하는 게이트 구동신호(/Gate)를 완충 증폭하는 버퍼이다.Reference numeral 204 denotes a buffer for buffering and amplifying the gate driving signal (/ Gate) generated by the CPU 200.

상기 버퍼(204)가 출력하는 게이트 구동신호(/Gate)는 제 1 광 전송부를 통해 광신호로 변환되어 상기 게이트 구동부(202)로 전송된다. 상기 제 1 광 전송부는 송신용 광소자(206), 광케이블(208) 및 수신용 광소자(210)를 포함한다. 상기 송신용 광소자(206)는 상기 버퍼(204)가 출력하는 게이트 구동신호(/Gate)를 광신호로 변환하고, 상기 광케이블(208)은 상기 송신용 광소자(206)가 변환한 광신호를 전송하며, 상기 수신용 광소자(210)는 상기 광케이블(208)을 통해 전송되는 광신호를 전기적인 신호로 변환하여 상기 게이트 구동부(202)로 출력한다.The gate driving signal / Gate output by the buffer 204 is converted into an optical signal through the first optical transmitter and transmitted to the gate driver 202. The first optical transmitter includes a transmitting optical element 206, an optical cable 208, and a receiving optical element 210. The transmitting optical element 206 converts the gate driving signal (/ Gate) output by the buffer 204 into an optical signal, and the optical cable 208 converts the optical signal converted by the transmitting optical element 206. The optical device 210 for receiving is converted to an optical signal transmitted through the optical cable 208 to an electrical signal and output to the gate driver 202.

상기 게이트 구동부(202)가 출력하는 폴트 신호(/Fault)는 제 2 광 전송부를 통해 상기 중앙처리장치(200)로 전송된다. 상기 제 2 광 전송부는 송신용 광소자(212), 광케이블(214) 및 수신용 광소자(216)를 포함한다. 상기 송신용 광소자(212)는 상기 게이트 구동부(202)가 발생하는 폴트 신호(/Fault)를 광신호로 변환하고, 상기 광케이블(214)은 상기 송신용 광소자(212)가 변환한 광신호를 전송하 며, 상기 수신용 광소자(216)는 상기 광케이블(214)을 통해 전송되는 광신호를 전기적인 신호로 변환하여 상기 중앙처리장치(200)로 출력한다.The fault signal / Fault output by the gate driver 202 is transmitted to the CPU 200 through the second optical transmitter. The second optical transmitter includes a transmission optical element 212, an optical cable 214, and a reception optical element 216. The transmission optical element 212 converts a fault signal (/ Fault) generated by the gate driver 202 into an optical signal, and the optical cable 214 converts the optical signal converted by the transmission optical element 212. And the receiving optical element 216 converts the optical signal transmitted through the optical cable 214 into an electrical signal and outputs to the central processing unit 200.

부호 218은 상기 제 2 광 전송부의 수신용 광소자(216)가 출력하는 폴트신호(/Fault)를 완충 증폭하여 상기 중앙처리장치(200)로 출력하는 버퍼이다.Reference numeral 218 denotes a buffer for amplifying the fault signal / Fault output by the receiving optical element 216 of the second optical transmitter and outputting the buffer signal to the CPU 200.

부호 220은 플립플롭이다. 상기 플립플롭(220)은 상기 버퍼(204)와 결합되어 게이트 구동신호 차단부를 구성한다. 즉, 상기 게이트 구동신호 차단부는 상기 게이트 구동부(202)가 전송하는 폴트 신호(/Fault)에 따라 플립플롭(220)이 세트되어 상기 버퍼(204)를 디스에이블(disable)시키고, 상기 중앙처리장치(200)가 리세트신호(/Reset)를 발생할 경우에 상기 플립플롭(220)이 리세트되어 상기 버퍼(204)를 인에이블(enable)시킨다.Reference numeral 220 is a flip-flop. The flip-flop 220 is coupled to the buffer 204 to form a gate driving signal blocking unit. That is, the gate driving signal blocking unit is configured to flip the flip-flop 220 according to a fault signal (/ Fault) transmitted by the gate driving unit 202 to disable the buffer 204, and the central processing unit When the 200 generates a reset signal / Reset, the flip-flop 220 is reset to enable the buffer 204.

부호 222는 상기 게이트 구동신호(/Gate) 및 상기 폴트 신호(/Fault)에 따라 리세트신호(/Reset2)를 발생하여 상기 게이트 구동부(202)를 리세트시키는 리세트신호 발생부이다. 상기 리세트신호 발생부(222)는 상기 폴트 신호(/Fault)가 제 1 트랜지스터(TR1)의 베이스에 인가되게 접속되고, 상기 게이트 구동신호(/Gate)가 제 2 트랜지스터(TR2)의 베이스에 인가되게 접속된다.Reference numeral 222 denotes a reset signal generator that resets the gate driver 202 by generating a reset signal / Reset2 according to the gate driving signal / Gate and the fault signal / Fault. The reset signal generator 222 is connected such that the fault signal / Fault is applied to the base of the first transistor TR1, and the gate driving signal / Gate is connected to the base of the second transistor TR2. Connected to be applied.

상기 제 1 트랜지스터(TR1)의 에미터에는 전원단자(Vcc)가 접속되어 제 1 트랜지스터(TR1)의 콜렉터가 제 2 트랜지스터(TR2)의 에미터에 접속된다. 상기 제 2 트랜지스터(TR2)의 콜렉터는 저항(R1)을 통해 제 3 트랜지스터(TR3)의 베이스에 접속되고, 제 3 트랜지스터(TR3)의 에미터는 접지에 접속된다.The power supply terminal Vcc is connected to the emitter of the first transistor TR1, and the collector of the first transistor TR1 is connected to the emitter of the second transistor TR2. The collector of the second transistor TR2 is connected to the base of the third transistor TR3 via a resistor R1, and the emitter of the third transistor TR3 is connected to ground.

그리고 상기 제 3 트랜지스터(TR3)의 콜렉터에는 저항(R2) 및 커패시터(C1) 가 직렬 연결된 시정수 회로와, 상기 게이트 구동부(202)의 리세트 단자가 접속된다.A time constant circuit in which a resistor R2 and a capacitor C1 are connected in series and a reset terminal of the gate driver 202 are connected to the collector of the third transistor TR3.

이와 같이 구성된 본 발명의 신호 전송장치는 전원단자(Vcc)에 동작전압이 인가된 상태에서 3상 유도전동기 등과 같은 소정의 부하를 구동시킬 경우에 중앙처리장치(200)가 게이트 구동신호(/Gate)를 발생한다. 상기 발생한 게이트 구동신호(/Gate)는 버퍼(204)를 통과하고, 송신용 광소자(206)에서 광신호로 변환된 후 광케이블(208)을 통해 전송된다.In the signal transmission device of the present invention configured as described above, the central processing unit 200 generates a gate driving signal (/ Gate) when a predetermined load such as a three-phase induction motor is driven while an operating voltage is applied to the power supply terminal Vcc. Will occur). The generated gate driving signal (/ Gate) passes through the buffer 204, is converted into an optical signal by the optical element 206 for transmission, and then transmitted through the optical cable 208.

상기 광케이블(208)이 광신호로 전송하는 게이트 구동신호(/Gate)는 수신용 광소자(210)가 수광하여 전기적인 신호로 변환하고, 변환한 전기적인 신호 즉, 게이트 구동신호(/Gate)를 게이트 구동부(202)로 출력한다.The gate driving signal (/ Gate) transmitted by the optical cable 208 as an optical signal is received by the receiving optical element 210 and converted into an electrical signal, and the converted electrical signal, that is, the gate driving signal (/ Gate) Is output to the gate driver 202.

그러면, 게이트 구동부(202)는 상기 게이트 구동신호(/Gate)에 따라 복수의 스위칭 소자(도면에 도시되지 않았음)들을 선택적으로 구동시키면서 직류전압을 3상 교류전압으로 변환하며, 변환한 3상 교류전압은 부하로 공급되어 부하가 구동된다.Then, the gate driver 202 converts a DC voltage into a three-phase AC voltage while selectively driving a plurality of switching elements (not shown) according to the gate driving signal / Gate, and converts the three-phase AC voltage is supplied to the load to drive the load.

여기서, 상기 게이트 구동신호(/Gate)는 저전위 신호로서 리세트신호 발생부(222)의 트랜지스터(TR2)의 베이스에 인가되어 트랜지스터(TR2)가 턴 온 상태로 된다. 이 때, 상기 게이트 구동부(202)가 부하를 정상으로 구동시킬 경우에 폴트 신호(/Fault)를 고전위 신호로 발생하여 트랜지스터(TR1)가 턴 오프된다.The gate driving signal / Gate is applied as a low potential signal to the base of the transistor TR2 of the reset signal generator 222 so that the transistor TR2 is turned on. At this time, when the gate driver 202 drives the load normally, the transistor TR1 is turned off by generating a fault signal / Fault as a high potential signal.

그러므로 트랜지스터(TR3)는 턴 오프상태로 되고, 전원단자(Vcc)의 동작전압 이 저항(R2)을 통해 커패시터(C1)에 충전되고, 그 커패시터(C1)에 충전된 고전위가 게이트 구동부(202)에 리세트신호(/Reset)는 인가되어 게이트 구동부(202)는 리세트되지 않는다.Therefore, the transistor TR3 is turned off, the operating voltage of the power supply terminal Vcc is charged to the capacitor C1 through the resistor R2, and the high potential charged to the capacitor C1 is driven by the gate driver 202. ), The reset signal / Reset is applied so that the gate driver 202 is not reset.

이와 같이 게이트 구동부(202)가 부하를 구동시키는 상태에서 스위칭 소자 또는 부하로 과전류가 흐르는 등의 에러가 발생하게 되면, 게이트 구동부(202)는 계속 폴트 신호(/Fault)를 발생한다. 상기 발생한 폴트 신호(/Fault)는 리세트신호 발생부(222)의 제 1 트랜지스터(TR1)의 베이스에 인가되므로 제 1 트랜지스터(TR1)는 턴 온 상태로 된다.When an error such as an overcurrent flows to the switching element or the load occurs while the gate driver 202 drives the load, the gate driver 202 continuously generates a fault signal / Fault. Since the generated fault signal / Fault is applied to the base of the first transistor TR1 of the reset signal generator 222, the first transistor TR1 is turned on.

그러면, 전원단자(Vcc)의 동작전압이 트랜지스터(TR1)(TR2) 및 저항(R1)을 순차적으로 통해 트랜지스터(TR3)의 베이스에 인가되므로 트랜지스터(TR3)가 턴 온 상태로 된다.Then, since the operating voltage of the power supply terminal Vcc is applied to the base of the transistor TR3 sequentially through the transistors TR1 and TR2 and the resistor R1, the transistor TR3 is turned on.

상기 트랜지스터(TR3)가 턴 온 상태로 되면, 커패시터(C1)의 충전전압이 트랜지스터(TR3)를 통해 접지로 방전되고, 게이트 구동부(202)에는 저전위의 리세트신호(/Reset2)가 인가되므로 게이트 구동부(202)는 리세트된다.When the transistor TR3 is turned on, the charging voltage of the capacitor C1 is discharged to the ground through the transistor TR3, and the low potential reset signal / Reset2 is applied to the gate driver 202. The gate driver 202 is reset.

이와 같이 게이트 구동부(202)가 리세트되면, 폴트 신호(/Fault)를 고전위 신호로 출력하게 되고, 그 고전위의 폴트 신호(/Fault)에 의해 제 1 트랜지스터(TR1)가 턴 오프되어 제 3 트랜지스터(TR3)가 턴 오프되므로 전원단자(Vcc)의 동작전압이 저항(R2)을 통해 커패시터(C1)에 충전되고, 커패시터(C1)에 소정의 전압 이상이 충전될 경우에 게이트 구동부(202)에 인가되던 리세트신호(/Reset2)가 고전 위로 되어 게이트 구동부(202)의 리세트가 해제된다. 즉, 게이트 구동부(202)가 폴트신호(/Fault)를 발생한 후 저항(R2) 및 커패시터(C1)의 시정수 시간이 경과될 경우에 리세트신호 발생부(222)가 리세트신호(/Reset2)를 고전위 신호로 발생하여 게이트 구동부(202)의 리세트가 해제된다.When the gate driver 202 is reset as described above, the fault signal / Fault is output as a high potential signal, and the first transistor TR1 is turned off by the high potential fault signal / Fault. Since the three transistors TR3 are turned off, the operating voltage of the power supply terminal Vcc is charged to the capacitor C1 through the resistor R2, and the gate driver 202 when the capacitor C1 is charged to a predetermined voltage or more. ), The reset signal / Reset2 applied to the high level becomes high and the reset of the gate driver 202 is released. That is, when the time constant time of the resistor R2 and the capacitor C1 elapses after the gate driver 202 generates the fault signal / Fault, the reset signal generator 222 resets the reset signal / Reset2. Is generated as a high potential signal, and the reset of the gate driver 202 is released.

또한 상기 발생한 폴트 신호(/Fault)는 송신용 광소자(212)에서 광신호로 변환되어 광케이블(214)을 통해 전송된다. 상기 광케이블(214)이 광신호로 전송하는 폴트 신호(/Fault)는 수신용 광소자(216)가 수광하여 전기적인 신호로 변환하고, 변환한 전기적인 신호 즉, 폴트 신호(/Fault)는 버퍼(218)를 통해 중앙처리장치(200)로 입력된다.In addition, the generated fault signal / Fault is converted into an optical signal in the optical element 212 for transmission and transmitted through the optical cable 214. The fault signal / Fault transmitted by the optical cable 214 as an optical signal is received by the receiving optical element 216 and converted into an electrical signal, and the converted electrical signal, that is, the fault signal / Fault is buffered. It is input to the central processing unit 200 through the (218).

그러면, 상기 중앙처리장치(200)는 상기 폴트 신호(/Fault)로 부하의 구동에 에러가 발생하였음을 판단하게 된다.Then, the CPU 200 determines that an error has occurred in driving the load with the fault signal / Fault.

또한 상기 버퍼(218)가 출력하는 폴트 신호(/Fault)는 플립플롭(220)의 세트단자(/S)에 인가되므로 플립플롭(220)이 출력단자(Q)로 논리 1의 고전위 신호를 발생하고, 발생한 고전위 신호가 버퍼(204)의 인에이블 단자(/E)에 인가되어 버퍼(218)가 인에이블되지 못하고, 디스에이블된다.In addition, since the fault signal / Fault output from the buffer 218 is applied to the set terminal / S of the flip-flop 220, the flip-flop 220 outputs the high potential signal of logic 1 to the output terminal Q. And the generated high potential signal is applied to the enable terminal (/ E) of the buffer 204 so that the buffer 218 cannot be enabled and is disabled.

상기 버퍼(218)가 디스에이블되면, 상기 중앙처리장치(200)가 출력하는 게이트 구동신호(/Gate)가 버퍼(204)를 통과하지 못하게 된다. 또한 상기 버퍼(218)가 디스에이블됨에 따라 수신용 광소자(210)가 고전위 신호를 출력하게 되고, 이로 인하여 리세트신호 발생부(222)의 트랜지스터(Q2)는 턴 오프된다.When the buffer 218 is disabled, the gate driving signal / Gate output by the CPU 200 cannot pass through the buffer 204. In addition, as the buffer 218 is disabled, the receiving optical device 210 outputs a high potential signal, which causes the transistor Q2 of the reset signal generator 222 to be turned off.

이와 같은 상태에서 중앙처리장치(200)가 다시 부하를 구동시킬 경우에 저전위의 리세트신호(/Reset1)를 발생한다. 상기 발생한 저전위의 리세트신호(/Reset1)는 플립플롭(220)의 리세트 단자(/R)에 인가되어 플립플롭(220)이 리세트된다.In this state, when the central processing unit 200 drives the load again, a low potential reset signal / Reset1 is generated. The generated low potential reset signal / Reset1 is applied to the reset terminal / R of the flip-flop 220 to reset the flip-flop 220.

그러면, 플립플롭(220)은 출력단자(Q)로 고전위 신호를 출력하여 버퍼(204)가 다시 인에이블 상태로 되고, 중앙처리장치(200)가 출력하는 게이트 구동신호(/Gate)가 버퍼(204), 송신용 광소자(206), 광케이블(208) 및 수신용 광소자(210)를 순차적으로 통해 게이트 구동부(202)로 입력되어 게이트 구동부(202)는 다시 게이트 구동신호(/Gate)에 따라 부하를 구동시키게 된다.Then, the flip-flop 220 outputs a high potential signal to the output terminal Q so that the buffer 204 is enabled again, and the gate driving signal / Gate output from the CPU 200 is buffered. 204, the optical element 206 for transmission, the optical cable 208, and the optical element 210 for reception are sequentially input to the gate driver 202, and the gate driver 202 is again a gate drive signal (/ Gate). Will drive the load accordingly.

이상에서는 대표적인 실시 예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시 예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다.The present invention has been described in detail with reference to exemplary embodiments, but those skilled in the art to which the present invention pertains can make various modifications without departing from the scope of the present invention. Will understand.

그러므로 본 발명의 권리범위는 설명된 실시 예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined by the claims below and equivalents thereof.

본 발명은 중앙처리장치와 게이트 구동부의 사이가 멀어 게이트 구동신호와 리셋신호 및 폴트 신호를 광케이블을 통해 광신호로 전송할 경우에 소요되는 광케이블의 개수를 줄여 시스템의 구성을 간단하게 하고, 제조 원가를 절감한다.The present invention simplifies the configuration of the system by reducing the number of optical cables required when transmitting the gate drive signal, the reset signal and the fault signal to the optical signal through the optical cable because the distance between the central processing unit and the gate drive unit. Save.

도 1은 종래의 신호 전송장치의 구성을 보인 회로도, 및1 is a circuit diagram showing the configuration of a conventional signal transmission apparatus, and

도 2는 본 발명의 신호 전송장치의 바람직한 실시 예의 구성을 보인 회로도이다.2 is a circuit diagram showing the configuration of a preferred embodiment of the signal transmission apparatus of the present invention.

Claims (4)

부하를 구동시키기 위한 게이트 구동신호를 발생하고, 폴트 신호가 입력된 후 상기 부하를 다시 구동시킬 경우에 리세트신호를 발생하는 중앙처리장치;A central processing unit generating a gate driving signal for driving a load and generating a reset signal when the load is driven again after a fault signal is input; 상기 게이트 구동신호에 따라 부하를 구동시키고, 상기 부하의 구동에 에러가 발생할 경우에 상기 폴트 신호를 발생하는 게이트 구동부;A gate driver for driving a load according to the gate driving signal and generating the fault signal when an error occurs in driving the load; 상기 중앙처리장치가 발생하는 상기 게이트 구동신호를 광케이블을 통해 상기 게이트 구동부로 전송하는 제 1 광 전송부;A first optical transmission unit transmitting the gate driving signal generated by the central processing unit to the gate driving unit through an optical cable; 상기 게이트 구동부가 발생하는 상기 폴트 신호를 광케이블을 통해 상기 중앙처리장치로 전송하는 제 2 광 전송부;A second optical transmitter for transmitting the fault signal generated by the gate driver to the CPU through an optical cable; 상기 게이트 구동부가 폴트신호를 발생할 경우에 상기 제 1 광 전송부가 전송하는 게이트 구동신호에 따라 상기 게이트 구동부를 리세트시키는 리세트신호 발생부; 및A reset signal generator configured to reset the gate driver in response to a gate driving signal transmitted by the first optical transmitter when the gate driver generates a fault signal; And 상기 제 2 광 전송부가 전송하는 폴트신호에 따라 상기 중앙처리장치가 출력하는 상기 게이트 구동신호를 차단하고, 상기 중앙처리장치가 발생하는 리세트신호에 따라 리세트되는 게이트 구동신호 차단부를 포함하여 구성된 신호 전송장치.And a gate driving signal blocking unit which blocks the gate driving signal output by the central processing unit according to a fault signal transmitted by the second optical transmission unit, and is reset according to a reset signal generated by the central processing unit. Signal transmitter. 제 1 항에 있어서, 상기 제 1 및 제 2 광 전송부들 각각은;2. The apparatus of claim 1, wherein each of the first and second optical transmitters; 상기 게이트 구동신호 및 상기 폴트신호를 각기 광신호로 변환하는 송신용 광소자;A transmission optical element for converting the gate driving signal and the fault signal into an optical signal; 상기 송신용 광소자가 변환한 광신호를 전송하는 광케이블; 및An optical cable for transmitting an optical signal converted by the transmitting optical element; And 상기 광케이블을 통해 전송되는 광신호를 전기적인 신호로 변환하는 수신용 광소자를 포함하여 구성됨을 특징으로 하는 신호 전송장치.And a receiving optical element for converting an optical signal transmitted through the optical cable into an electrical signal. 제 1 항에 있어서, 상기 게이트 구동신호 차단부는;The method of claim 1, wherein the gate driving signal blocking unit; 상기 폴트신호에 따라 세트되고 상기 중앙처리장치가 출력하는 상기 리세트신호에 따라 리세트되는 플립플롭; 및A flip-flop set according to the fault signal and reset according to the reset signal output from the CPU; And 상기 플립플롭이 세트될 경우에 디스에이블되어 상기 중앙처리장치가 출력하는 게이트 구동신호가 상기 제 1 광 전송부로 입력되지 못하게 차단하는 버퍼를 포함하여 구성됨을 특징으로 하는 신호 전송장치.And a buffer which is disabled when the flip-flop is set to block a gate driving signal output by the CPU from being input to the first optical transmitter. 제 1 항에 있어서, 상기 리세트신호 발생부는;The display apparatus of claim 1, wherein the reset signal generator comprises: a reset signal generator; 상기 게이트 구동부가 출력하는 폴트신호에 따라 턴 온되는 제 1 트랜지스터;A first transistor turned on according to a fault signal output by the gate driver; 상기 제 1 트랜지스터와 직렬 연결되고 상기 제 1 광 전송부가 전송하는 상기 게이트 구동신호에 따라 턴 온되는 제 2 트랜지스터;A second transistor connected in series with the first transistor and turned on according to the gate driving signal transmitted by the first optical transmitter; 상기 제 1 및 제 2 트랜지스터가 모두 턴 온될 경우에 턴 온되는 제 3 트랜 지스터; 및A third transistor that is turned on when both the first and second transistors are turned on; And 상기 제 3 트랜지스터가 턴 온될 경우에 상기 게이트 구동부를 리세트시키는 시정수 회로를 포함하여 구성됨을 특징으로 하는 신호 전송장치.And a time constant circuit for resetting the gate driver when the third transistor is turned on.
KR1020070129996A 2007-12-13 2007-12-13 Apparatus for transmitting signal KR100892567B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070129996A KR100892567B1 (en) 2007-12-13 2007-12-13 Apparatus for transmitting signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070129996A KR100892567B1 (en) 2007-12-13 2007-12-13 Apparatus for transmitting signal

Publications (1)

Publication Number Publication Date
KR100892567B1 true KR100892567B1 (en) 2009-04-09

Family

ID=40757522

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070129996A KR100892567B1 (en) 2007-12-13 2007-12-13 Apparatus for transmitting signal

Country Status (1)

Country Link
KR (1) KR100892567B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000061906A (en) * 1999-03-31 2000-10-25 유채준 Supervisory apparatus of optical transmission system
KR20040024765A (en) * 2002-09-16 2004-03-22 엘지전자 주식회사 Apparatus for processing reset signal of source device and display device
KR20060064866A (en) * 2004-12-09 2006-06-14 엘지노텔 주식회사 Apparatus and method for restart in communication system
KR20080069103A (en) * 2007-01-22 2008-07-25 주식회사 엘에스 System for monitering optical network unit and method for monitering the optical network unit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000061906A (en) * 1999-03-31 2000-10-25 유채준 Supervisory apparatus of optical transmission system
KR20040024765A (en) * 2002-09-16 2004-03-22 엘지전자 주식회사 Apparatus for processing reset signal of source device and display device
KR20060064866A (en) * 2004-12-09 2006-06-14 엘지노텔 주식회사 Apparatus and method for restart in communication system
KR20080069103A (en) * 2007-01-22 2008-07-25 주식회사 엘에스 System for monitering optical network unit and method for monitering the optical network unit

Similar Documents

Publication Publication Date Title
US8253472B2 (en) Level shift circuit with noise blocking transmission circuit
JP3672521B2 (en) Optical communication interface module for universal serial bus
MXPA02002773A (en) I2C OPTOminus;ISOLATOR CIRCUIT.
US20110298440A1 (en) Low voltage signaling
JP6428753B2 (en) Power conversion device control system
US20070052445A1 (en) Pre-buffer level shifter and input/output buffer apparatus
KR101265218B1 (en) Input/output device with fixed value at sleep mode, or at supply initial voltage to system
US20190173455A1 (en) Level shifter circuit
KR100892567B1 (en) Apparatus for transmitting signal
JP2018017605A (en) Semiconductor device and semiconductor system having the same
JP2012034528A (en) Power conversion device
US6741116B2 (en) Semiconductor component for direct gate control and monitoring of power semiconductor switches
US7295044B2 (en) Receiver circuits for generating digital clock signals
US7372303B2 (en) Semiconductor integrated circuit
US8754698B2 (en) Circuit and method for signal voltage transmission within a driver of a power semiconductor switch
WO2008072280A1 (en) Level shift circuit, level shift circuit driving method, and semiconductor circuit apparatus having level shift circuit
JP4200856B2 (en) Power converter
US10069401B2 (en) Protection circuit
JP2018014549A (en) Signal transmission circuit and vehicle
US20140210537A1 (en) Electronic device
CN220775389U (en) Solid-state circuit breaker with current direction protection
CN110289598B (en) Comprehensive protection device and method applied to full-bridge inverter circuit
CN217469909U (en) Pulse signal generating circuit and electronic device
KR102428998B1 (en) Digital to analog converter in display driving device
JP2001108487A (en) Light trigger recorder

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20170403

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 11