KR100891523B1 - Phase change RAM device - Google Patents

Phase change RAM device Download PDF

Info

Publication number
KR100891523B1
KR100891523B1 KR20070072742A KR20070072742A KR100891523B1 KR 100891523 B1 KR100891523 B1 KR 100891523B1 KR 20070072742 A KR20070072742 A KR 20070072742A KR 20070072742 A KR20070072742 A KR 20070072742A KR 100891523 B1 KR100891523 B1 KR 100891523B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
phase
change
ram
device
phase change
Prior art date
Application number
KR20070072742A
Other languages
Korean (ko)
Other versions
KR20090009455A (en )
Inventor
박남균
박해찬
최병준
황철성
Original Assignee
서울대학교산학협력단
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/14Selection of switching materials
    • H01L45/141Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H01L45/144Tellurides, e.g. GeSbTe
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/06Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/12Details
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/12Details
    • H01L45/122Device geometry
    • H01L45/1233Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/16Manufacturing
    • H01L45/1666Patterning of the switching material
    • H01L45/1675Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/16Manufacturing
    • H01L45/1666Patterning of the switching material
    • H01L45/1683Patterning of the switching material by filling of openings, e.g. damascene method
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Abstract

본 발명은 상변화 기억 소자를 개시한다. The present invention relates to a phase change memory element. 개시된 본 발명의 상변화 기억 소자는, 다수의 상변화 셀 영역을 갖는 반도체기판; The phase change of the present invention disclosed a memory device includes a semiconductor substrate having a plurality of phase change cell areas; 상기 반도체기판의 각 상변화 셀 영역 상에 형성된 하부 전극; A lower electrode formed on each of the phase change cell region of the semiconductor substrate; 상기 하부 전극을 덮도록 반도체기판 상에 형성되며, 상기 하부 전극을 노출시키는 콘택홀을 구비한 절연막; It is formed on the semiconductor substrate to cover the lower electrode, a dielectric film having a contact hole exposing the lower electrode; 상기 콘택홀의 전 표면 상에 형성되며, La 2 O 3 막 및 Y 2 O 3 막 중 어느 하나의 막으로 이루어진 버퍼막; Is formed on the entire surface of the contact hole, La 2 O 3 film and a Y 2 O 3 film with a film made of any one of the buffer film; 상기 버퍼막이 형성된 콘택홀 내에 형성된 상변화막; Phase change layer formed in the contact hole, wherein the buffer film is formed; 및 상기 상변화막과 버퍼막 및 절연막 상에 형성된 상부전극;을 포함한다. And an upper electrode formed on the phase change layer and the buffer layer and the insulating film; includes.

Description

상변화 기억 소자 {Phase change RAM device} The phase change memory element {Phase change RAM device}

도 1은 종래 상변화 기억 소자를 나타낸 단면도. 1 is a cross-sectional view showing a conventional phase change memory element.

도 2는 금속 물질 및 절연 물질 상에 형성된 상변화막의 물질인 칼코제나이드막의 박막 특성을 보여주는 도면. Figure 2 is a diagram showing the phase change material film, Karl Kozje arsenide thin film properties formed on the metal material and the insulating material.

도 3a 내지 도 3e는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도. Figures 3a-3e are process-specific cross-sectional views illustrating a method of manufacturing a phase change memory device according to an embodiment of the present invention.

도 4는 물질의 종류에 따라 증착된 상변화 물질의 표면을 나타내는 Mopology 및 단면도. 4 is Mopology and a sectional view showing the surface of the phase change material deposited in accordance with the type of material.

도 5a은 본 발명의 실시예에 따른 상변화 기억 소자의 상전이 특성을 나타낸 그래프. Figure 5a is a graph showing the phase change properties of the phase change memory device according to an embodiment of the present invention.

도 5b는 본 발명의 실시예에 따른 상변화 기억 소자의 스위칭 테스트를 나타낸 그래프. Figure 5b is a graph showing the switching test of the phase change memory device according to an embodiment of the present invention.

도 6a 내지 도 6c는 본 발명의 다른 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도. Figure 6a to Figure 6c is a specific process sectional view for explaining a method of manufacturing a phase change memory device according to another embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 * * Description of the Related Art *

300,600: 반도체기판 310,610: 하부전극 300 600: 310 610 semiconductor substrates: the lower electrode

320,620: 절연막 330,630: 콘택 플러그 320 620: insulating film 330 630: contact plug

340,640: 버퍼막 350,650: 상변화막 340640: 350650 buffer layer: a phase-change film

360,660: 상부전극 321,621: 콘택홀 360 660: upper electrode 321 621: contact hole

351: 상변화 물질 361: 상부전극용 도전막 351: phase change material 361: conductive film for an upper electrode

본 발명은 상변화 기억 소자에 관한 것으로, 보다 상세하게는, 상변화막을 안정적으로 형성할 수 있는 상변화 기억 소자에 관한 것이다. The present invention relates to a phase change memory device, and more particularly, to a phase change memory element that can stably form a phase-change film.

일반적으로 기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory : RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 롬(Read Only Memory : ROM) 소자로 크게 구분된다. In general, memory devices when power is cut off in losing the information entered volatile RAM (Random Access Memory: RAM) device, and a ROM that even if power is cut off continues to maintain the storage state of the input information (Read Only Memory: ROM ) it is divided into elements. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 기억(Flash Memory) 소자를 들 수 있다. A RAM element of said volatile may include dynamic random access memory (DRAM), and S RAM (SRAM), a ROM device of the non-volatile is of a flash memory (Flash Memory) device such as EEPROM (Elecrtically Erasable and Programmable ROM) have.

그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 주기적인 리프레쉬(refresh) 동작을 위해 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움을 갖게 되었다. By the way, the dynamic random access memory is well-known although being very excellent storage element as described and are required to have high charge storage capability for periodic refresh (refresh) operation, it be increased to the electrode surface area for this purpose has been the difficulty in integration.

또한, 상기 플래쉬 기억 소자는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비하여 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화 에 어려움이 있다. Further, the flash memory device with respect to those having the two of gates a laminate structure with the high operating voltage is required in comparison to the source voltage, and therefore, require a separate step-up circuit in order to form the voltages necessary for writing and erasing operations because there is a difficulty in integration.

이에, 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되어 왔으며, 그 한 예로 상변화 기억 소자(Phase Change RAM)가 제안되었다. Thus, it is possible to achieve a high integration while maintaining the characteristics of the nonvolatile memory element, and, the structure has been conducted many studies to develop a new storage element simple, and for example a phase change memory element (Phase Change RAM) is proposed It was.

도 1은 종래의 상변화 기억 소자를 도시한 단면도이다. 1 is a cross-sectional view showing the conventional phase change memory element.

도시된 바와 같이, 하부 구조물(미도시)이 구비된 반도체기판(100) 상에 하부 전극(110)이 형성되며, 상기 하부 전극(110) 상에 형성된 절연막(120) 내에 하부 전극(110)과 콘택하는 콘택 플러그(130)가 형성된다. A lower structure (not shown) having a semiconductor bottom electrode 110 is formed on the substrate 100, the lower electrode 110, lower electrode 110 in the insulating film 120 is formed on as shown with the contact plug 130 for contact is formed. 상기 콘택 플러그(130)와 콘택되도록 상기 콘택 플러그(130)와 절연막(120) 상에 상변화막(150)과 상부전극(160)의 적층패턴이 형성된다. The laminated pattern of the contact plug 130 and the insulating phase change on the 120 film 150 and upper electrode 160 so that the contact with the contact plug 130 is formed.

전술한 바와 같이, 상기 상변화 기억 소자는 하부 전극(110)과 상부전극(160) 사이의 전류 흐름을 통해서 상기 상변화막을 비정질 상태 또는 결정질 상태로 변환시켜 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별한다. As described above, the phase change memory device is to convert the phase-change film in an amorphous state or a crystalline state via the current flow between the bottom electrode 110 and top electrode 160 by using a resistance difference in the crystalline and amorphous It determines the information stored in the cell.

이러한, 상기 상변화 기억 소자는 구조가 단순하고, 인접 셀간의 간섭 문제가 없기 때문에 고집적이 가능하며, 수십 ㎱의 빠른 읽기 속도, 수십∼수백 ㎱의 비교적 빠른 쓰기 속도를 가지고 있기 때문에 고속 동작이 가능한 것으로 알려져 있다. Such, the phase-change memory device structure is simple, because there is no interference between adjacent cells can be highly integrated and high-speed operation possible because it has a relatively high writing speed of a high read speed, several tens to several hundreds ㎱ of tens ㎱ as it is known.

또한, 상기 상변화 기억 소자는 기존 씨모스 로직(CMOS logic) 공정과의 연계성이 우수하여 생산 비용을 절감할 수 있어서 상용화 측면에서도 매우 가능성이 있는 메모리로 평가받고 있다. Further, the phase change memory device has received in the linkage with the existing CMOS logic (logic CMOS) process to reduce production costs and excellent evaluation in the memory with a very promising in terms of commercialization.

그러나, 전술한 바와 같은, 종래의 상변화 기억 소자에서는 상기 절연막 상에 상기 상변화막이 불안정한 박막으로 형성되면서 후속의 패터닝 공정시 하부 전극과 상변화막이 쉽게 박리되는 현상이 발생되고 있다. However, there is a phenomenon patterning process when the lower electrode and the phase change of the next film to be easily peeled off is generated as formed in a conventional phase change memory element in said phase change film is a thin film on the insulating film unstable, as described above.

구체적으로는, 상변화막으로 사용되는 상변화 물질로는 게르마늄(Ge), 스티비움(Sb) 및 텔루리움(Te)로 이루어진 화합물인 칼코제나이드(Chalcogenide)막을 이용하는데, 상기 칼코제나이드막은 절연 물질과는 불안정한 접착력을 갖는 특성이 있다. Specifically, a phase change material used as a phase change layer is germanium (Ge), styryl emptying (Sb) and telru Solarium (Te) compound, Karl Kozje arsenide (Chalcogenide) to use a film, made of the knife Kozje arsenide film insulating material and has a characteristic with an unstable adhesive strength.

이처럼, 칼코제나이드막은 절연 물질과의 불안정한 접합성으로 인하여, 상기 칼코제나이드막은 상기 절연막 상에 균일한 박막으로 형성되지 못하고, 후속의 패터닝 공정에서 하부 전극과 쉽게 박리되는 현상을 발생시킨다. Thus, because of the knife Kozje arsenide film unstable bonding properties of the insulation material, does not form a uniform thin film on the knife Kozje arsenide film is the insulating film, and generates the lower electrode and which is easily separated in a subsequent patterning step in the development.

도 2는 금속 물질 및 절연 물질 상에 형성된 상변화막의 물질인 칼코제나이드막의 박막 특성을 보여주는 도면이다. 2 is a view showing a phase change material film, Karl Kozje arsenide thin film properties formed on the metal material and the insulating material.

도시된 바와 같이, 상기 칼코제나이드막은 금속 물질인 TiN막 또는 W막 상에서는 치밀한 결정립들로 이루어진 박막으로 형성된 모습을 볼 수 있으며, 절연 물질인 SiO 2 막 또는 Si 3 N 4 막 상에서는 불균일한 결정립 성장 및 치밀하지 못한 박막으로 형성된 모습을 볼 수 있다. , Can be seen On the knife Kozje arsenide film metal materials of TiN film or a W film formed by a thin film consisting of a dense grain, an insulating material of SiO 2 film or Si 3 N a grain growth nonuniform On 4 film as illustrated and it could not precisely be seen formed by a thin film.

이와 같은, 절연 물질과 상변화막 간의 약한 접합성은 상변화막과 하부 전극 간의 계면의 박리를 유발시켜 안정적인 상변화막을 형성할 수 없으므로, 안정적인 상변화 특성을 얻기가 어렵다. Such a weak bonding between the insulating material and the phase change layer is to cause a interfacial separation between the phase change layer and the lower electrode can not be formed in a stable phase-change film, it is difficult to obtain a stable phase-change properties.

본 발명은 상변화막과 절연 물질 간의 접합 특성을 향상시킬 수 있는 상변화 기억 소자를 제공함에 그 목적이 있다. The present invention is to provide a phase change memory element that can improve the bonding property between the phase change layer and the insulating material it is an object.

본 발명은, 상변화막과 절연막 사이 계면에 계면 접합성을 보강하는 버퍼막;을 포함하는 상변화 기억 소자를 제공한다. The present invention, buffers that enhance interfacial bonding at the interface between the phase change layer and the insulating layer; and provides a phase change memory device comprising: a.

여기서, 상기 절연막은 USG막, PSG막, BPSG막, SOG막, TEOS막 및 HDP막 중 어느 하나의 막으로 형성된 것을 포함한다. Here, the insulating film including the USG film, PSG film, formed in a BPSG film, a SOG film, a TEOS film and the film of any one of the HDP film.

상기 버퍼막은 TiO 2 막, La 2 O 3 막, HfO 2 막, Ta 2 O 5 막, ZrO 2 막 및 Y 2 O 3 막 중 어느 하나의 막으로 형성된 것을 포함한다. Include those wherein the buffer film is formed of a TiO 2 film, La 2 O 3 film, HfO 2 film, Ta 2 O 5 film, ZrO 2 film, and any of Y 2 O 3 layer of the film.

상기 버퍼막은 5∼30Å 두께를 갖는 것을 포함한다. It includes those having the buffer film 5~30Å thickness.

상기 상변화막은 Ge-Sb-Te 또는 In-Sb-Te-Ag로 이루어진 물질인 것을 포함한다. It includes the phase-change film is Ge-Sb-Te or the material made of In-Sb-Te-Ag.

또한, 본 발명은, 다수의 상변화 셀 영역을 갖는 반도체기판; In addition, the present invention, a semiconductor substrate having a plurality of phase change cell areas; 상기 반도체기판 상의 각 상변화 셀 영역에 형성된 하부 전극; A lower electrode formed in each of the phase change cell region of the semiconductor substrate; 상기 하부 전극을 덮도록 반도체기판 상에 형성되며, 상기 하부 전극을 노출시키는 콘택홀을 구비한 절연막; It is formed on the semiconductor substrate to cover the lower electrode, a dielectric film having a contact hole exposing the lower electrode; 상기 콘택홀 내에 형성된 콘택 플러그; Contact plug formed in the contact holes; 상기 콘택 플러그를 포함하여 상기 절연막 상에 형성된 버퍼막; Buffer film including the contact plug formed on said insulating film; 및 상기 버퍼막 상에 형성된 상변화막과 상부전극의 적층패턴;을 포함하는 상변화 기억 소자를 제공한다. And stacking the pattern of the phase change layer and an upper electrode formed on the buffer layer; and provides a phase change memory device comprising: a.

여기서, 상기 절연막은 USG막, PSG막, BPSG막, SOG막, TEOS막 및 HDP막 중 어느 하나의 막으로 형성된 것을 포함한다. Here, the insulating film including the USG film, PSG film, formed in a BPSG film, a SOG film, a TEOS film and the film of any one of the HDP film.

상기 버퍼막은 TiO 2 막, La 2 O 3 막, HfO 2 막, Ta 2 O 5 막, ZrO 2 막 및 Y 2 O 3 막 중 어느 하나의 막으로 형성된 것을 포함한다. Include those wherein the buffer film is formed of a TiO 2 film, La 2 O 3 film, HfO 2 film, Ta 2 O 5 film, ZrO 2 film, and any of Y 2 O 3 layer of the film.

상기 버퍼막은 5∼30Å 두께를 갖는 것을 포함한다. It includes those having the buffer film 5~30Å thickness.

상기 상변화막은 Ge-Sb-Te 또는 In-Sb-Te-Ag로 이루어진 물질인 것을 포함한다. It includes the phase-change film is Ge-Sb-Te or the material made of In-Sb-Te-Ag.

게다가, 본 발명은, 다수의 상변화 셀 영역을 갖는 반도체기판; In addition, the present invention provides a semiconductor substrate having a plurality of phase change cell areas; 상기 반도체기판의 각 상변화 셀 영역 상에 형성된 하부 전극; A lower electrode formed on each of the phase change cell region of the semiconductor substrate; 상기 하부 전극을 덮도록 반도체기판 상에 형성되며, 상기 하부 전극을 노출시키는 콘택홀을 구비한 절연막; It is formed on the semiconductor substrate to cover the lower electrode, a dielectric film having a contact hole exposing the lower electrode; 상기 콘택홀의 전 표면 상에 형성되며, La 2 O 3 막 및 Y 2 O 3 막 중 어느 하나의 막으로 이루어진 버퍼막; Is formed on the entire surface of the contact hole, La 2 O 3 film and a Y 2 O 3 film with a film made of any one of the buffer film; 상기 버퍼막이 형성된 콘택홀 내에 형성된 상변화막; Phase change layer formed in the contact hole, wherein the buffer film is formed; 및 상기 상변화막과 버퍼막 및 절연막 상에 형성된 상부전극;을 포함하는 상변화 기억 소자를 제공한다. And an upper electrode formed on the phase change layer and the buffer layer and the insulating layer; and provides a phase change memory device comprising: a.

여기서, 상기 절연막은 USG막, PSG막, BPSG막, SOG막, TEOS막 및 HDP막 중 어느 하나의 막으로 형성된 것을 포함한다. Here, the insulating film including the USG film, PSG film, formed in a BPSG film, a SOG film, a TEOS film and the film of any one of the HDP film.

삭제 delete

상기 버퍼막은 5∼30Å 두께를 갖는 것을 포함한다. It includes those having the buffer film 5~30Å thickness.

상기 상변화막은 Ge-Sb-Te 또는 In-Sb-Te-Ag로 이루어진 물질인 것을 포함한다. It includes the phase-change film is Ge-Sb-Te or the material made of In-Sb-Te-Ag.

(실시예) (Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. With reference to the accompanying drawings, it will be described in detail preferred embodiments of the invention.

본 발명은, 상변화막과 절연막의 계면에 계면 접합성을 보강하는 버퍼막(buffer layer)이 포함된 상변화 기억 소자를 제조한다. The present invention, to produce a phase change memory device includes a buffer layer (buffer layer) to enhance interfacial bonding at the interface between the phase change layer and the insulating film.

이처럼, 본 발명은 상기 버퍼막으로 인하여 상기 상변화막이 하지층의 영향을 받지 않고 균일하고 치밀한 막으로 증착될 수 있게 되어, 상변화막의 불안정한 형성으로 인하여 하부전극과 상변화막이 박리되는 현상을 억제할 수 있다. Thus, the present invention suppresses the phenomenon that the phase change film is not be able to be uniformly without being affected by the layer and depositing a dense film, a phase-change film, due to the unstable forming the lower electrode and the phase-change film is peeled off due to the buffer layer can do.

따라서, 본 발명은 안정적인 상변화막을 형성할 수 있으므로, 이를 통해, 안정적인 상변화 특성을 얻을 수 있다. Accordingly, the present invention can be formed in a stable phase-change film, through which, it is possible to obtain a stable phase-change properties.

자세하게, 도 3a 내지 도 3e는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 참조하여 설명하도록 한다. In detail, the process as per cross-sectional views illustrating a method of manufacturing a phase change memory device according to an embodiment of the present invention, Figures 3a to 3e, described with reference to this.

도 3a를 참조하면, 다수의 상변화 셀 영역을 갖는 반도체기판(300)의 상기 각 상변화 셀 영역에 하부전극(310)을 형성한다. Referring to Figure 3a, to form the lower electrode 310 in each of the phase change cell areas of a semiconductor substrate 300 having a plurality of phase change cell areas. 상기 하부전극(310)은 금속, 합금, 금속 산화질화물 및 도전성 탄소화합물 중에서 어느 하나의 물질로 형성한다. The lower electrode 310 is formed of one material from the group consisting of metals, alloys, metal oxy-nitride and a conductive carbon compound. 바람직하게는, W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, Ti, Mo, Ta, TaSi, TiW, TiON, TiAlON, WON 및 TaON 중에서 어느 하나의 물질로 형성한다. Preferably, W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, Ti, Mo, Ta, TaSi, TiW, TiON, TiAlON, WON and forms with one of the substances in TaON.

그런다음, 상기 하부전극(310)을 덮도록 반도체기판(300) 상에 절연막(320)을 증착한다. Then, to deposit the insulating film 320 on the semiconductor substrate 300 to cover the lower electrode 310. 상기 절연막(320)은 USG막, PSG막, BPSG막, SOG막, TEOS막 및 HDP막 중에서 어느 하나의 막으로 형성한다. The insulating layer 320 is formed in a USG film, PSG film, BPSG film, SOG film, TEOS film and the HDP film of any one of the film.

도 3b를 참조하면, 상기 절연막(320)을 식각하여 상기 하부전극(310)을 노출시키는 콘택홀(321)을 형성한다. Referring to Figure 3b, to form a contact hole 321 exposing the lower electrode 310 by etching the insulating film 320. 그런다음, 상기 콘택홀(321)이 매립되도록 콘택홀(321)을 포함한 절연막(320) 상에 금속 물질을 증착한 후, 상기 금속 물질을 화학적 기계적 연마(Chemical Mechanical Polishing: 이하, "CMP"라 함)하여 상기 콘택홀(321) 내에 하부전극(310)과 콘택하는 콘택플러그(330)를 형성한다. Then, the contact holes 321 is a buried so that depositing a metallic material on the insulating film 320 including the contact hole 321. Then, the metal material chemical mechanical polishing (Chemical Mechanical Polishing: hereinafter, "CMP" La hereinafter) to form the lower electrode 310 and contacts the contact plug 330 to inside the contact holes 321.

상기 콘택 플러그(330)는 금속, 합금, 금속 산화질화물 및 도전성 탄소화합물 중에서 어느 하나의 물질로 형성한다. The contact plug 330 is formed of one material from the group consisting of metals, alloys, metal oxy-nitride and a conductive carbon compound. 바람직하게는, W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, Ti, Mo, Ta, TaSi, TiW, TiON, TiAlON, WON 및 TaON 중에서 어느 하나의 물질로 형성한다. Preferably, W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, Ti, Mo, Ta, TaSi, TiW, TiON, TiAlON, WON and forms with one of the substances in TaON.

도 3c를 참조하면, 상기 콘택 플러그(330)를 포함한 절연막(320) 상에 버퍼막(340)을 증착한다. Referring to Figure 3c, to deposit the contact plug 330, a buffer layer 340 on the insulating film 320, including. 상기 버퍼막(340)은 TiO 2 막, La 2 O 3 막, HfO 2 막, Ta 2 O 5 막, ZrO 2 막 및 Y 2 O 3 막 중에서 어느 하나의 막으로 형성한다. The buffer film 340 is formed of a TiO 2 film, La 2 O 3 film, HfO 2 film, Ta 2 O 5 film, ZrO 2 in any one of the film layer and the Y 2 O 3 film.

상기 버퍼막(340)은 후속의 상전이시 상변화막으로 전류가 흐를 수 있도록 얇은 두께로 형성하며, 바람직하게는, 5∼30Å 두께를 갖도록 형성한다. The buffer layer 340 to form a thin thickness so that current flows to the phase change layer during the phase change of the next, forming preferably, have a thickness 5~30Å.

도 3d를 참조하면, 상기 버퍼막(340) 상에 상변화 물질(351)과 상부전극용 도전막(361)을 차례로 증착한다. Referring to Figure 3d, and depositing a phase change material 351 and conductive layer 361 for the upper electrode on the buffer film 340 in sequence. 상기 상변화 물질(351)은 Ge-Sb-Te 또는 In-Sb- Te-Ag으로 조합된 물질로 형성한다. The phase change material layer 351 is formed by the combined substances as Ge-Sb-Te or In-Sb- Te-Ag.

여기서, 상기 버퍼막(340)은 상기 상변화 물질(351)과 접합성은 매우 우수하여, 상기 상변화 물질(351)은 상기 버퍼막(340) 상에 치밀한 결정립들로 이루어진 박막으로 형성된다. Here, the buffer layer 340 to the phase change material 351 and bonding properties are excellent, the phase change material 351 is formed into a thin film consisting of a dense grain on the buffer film 340.

이처럼, 상기 상변화 물질은 상기 버퍼막과 접합되면서 안정적인 상변화 물질로 형성하게 되고, 이를 통해, 후속의 패터닝 공정시 상기 하부전극과 상변화막이 박리되는 현상을 억제할 수 있다. Thus, the phase change material as the bonding and the buffer film is formed in a stable phase change material, Through this, it is possible to suppress the phenomenon that when a subsequent patterning step of the lower electrode and the phase-change film is peeled off.

도 4는 금속 물질 또는 절연 물질 상에 상변화 물질이 형성되는 경우에, 상변화 물질의 표면 상태를 설명하기 위한 모폴로지(Mopology) 및 단면도이다. Figure 4 is a morphology (Mopology) and a cross-sectional view for explaining the surface state of the phase change material in the case where the phase change material formed on the metallic material or insulating material.

도시된 바와 같이, 먼저, 상변화 물질이 금속 물질인 TiN 상에 증착된 경우는, 비교적 치밀한 박막의 상변화 물질을 볼 수 있으나, 상변화 물질의 표면에 약간의 크랙이 발생됨을 볼 수 있다. As can be seen, if first, the phase change material is deposited onto a metal material TiN, you can see the phase change material of relatively dense films, but a few cracks on the surface of the phase change material to see balsaengdoem. 그리고, 상기 상변화 물질이 절연 물질인 SiO 2 상에 증착된 경우는, 표면이 매우 거칠며 불균일한 결정립들로 이루어진 상변화 물질을 볼 수 있다. Then, when the phase change material deposited on the SiO 2 insulating materials, can be found a phase change material comprised of crystal grains the surface is very rough and non-uniform. 그리고, 상기 상변화 물질이 절연 물질인 TiO 2 상에 층착된 경우는, 매우 치밀한 박막의 상변화 물질을 볼 수 있으며, 상기 TiN 상에 증착된 경우와 달리 상변화 물질의 표면에는 크랙이 발생되지 않은 모습을 볼 수 있다. Then, when the phase change material cheungchak onto the TiO 2 insulating material, it is possible to see the phase change material of a very dense thin film, the crack is not generated surface of the phase change material different from that deposited on the TiN It can not be seen.

따라서, 본 발명은 절연막 상에 직접 절연막을 형성하지 않고, 절연막 상에 버퍼막으로 TiO 2 막을 형성한 후에, 상변화 물질을 형성함으로써, 상기 상변화 물질을 균일하게 형성할 수 있다. Accordingly, the present invention without forming the insulating film directly on the insulating film, on the insulating film as a buffer layer after the formation of TiO 2 film, by forming the phase change material, it is possible to uniformly form the phase change material.

그러므로, 본 발명은 후속의 패터닝 공정시 상변화 물질과 절연막 간의 불안정한 접합성으로 인하여 하부전극과 상변화 물질이 박리되는 현상을 억제할 수 있게 된다. Therefore, the present invention is possible due to unstable bonding properties between the patterning step of the follow-change material as the insulating film, to suppress the phenomenon in which the lower electrode and the phase change material separation.

결과적으로, 본 발명은 상변화막을 안정적으로 형성할 수 있으므로, 안정적인 상변화 특성을 얻을 수 있게 되고, 그래서, 소자의 신뢰성을 향상시킬 수 있게 된다. Consequently, the present invention can be formed a phase-change film is stable, being able to obtain stable phase change characteristic, and so is the reliability of the element can be improved.

도 3e를 참조하면, 상기 상부전극용 도전막(351)과 상변화 물질(361)을 식각하여 상기 버퍼막(340) 상에 콘택 플러그(330)와 콘택하는 상변화막(350)과 상부전극(360)의 적층패턴을 형성한 후, 상기 버퍼막(340)을 식각한다. Referring to Figure 3e, the upper electrode conductive layer 351 and the phase change layer 350 and the upper electrode to a phase change etching the material 361 to contact with the contact plugs 330 on the buffer film 340, for after forming the laminated pattern of the (360), and etching the buffer layer 340.

도 5a은 상기 절연막과 상변화막 사이에 버퍼막이 개재된 상변화 기억 소자의 상전이 특성을 측정한 그래프이다. Figure 5a is a graph measuring the phase transition properties of the phase change memory element buffer film is interposed between the insulating film and the phase change layer.

도시된 바와 같이, 초기상태가 리셋(RESET) 상태일 때 인가전압을 증가시킴에 따라서 리셋(RESET)->셋(SET)->리셋(RESET)으로 안정적인 상전이 특성이 나타나는 것을 볼 수 있다. As shown, the initial reset state (RESET) when the state in accordance with the increase of the voltage applied to the reset (RESET) - can be seen to appear and stable phase transition characteristics> Reset (RESET) -> set (SET). 즉, 절연막과 상변화막 사이에 절연 물질인 버퍼막을 형성하여도 안정적인 상전이 특성이 나타나는 것을 볼 수 있다. That is, it can be seen that the phase change that can not be avoided and a stable characteristic to form a film of insulating material between the insulating film and the phase change layer buffer.

도 5b는 절연막과 상변화막 사이에 버퍼막이 개재된 상변화 기억 소자의 스위칭에 따른 신뢰성 테스트를 보여주는 그래프이다. Figure 5b is a graph showing the reliability test in accordance with the switching of the phase change memory element through the buffer film between the insulating film and the phase change layer.

도시된 바와 같이, 셋(SET) 상태와 리셋(RESET) 상태의 저항 차이가 100배 이상 차이가 나며, 1000회 이상의 스위칭까지 안정적인 상전이 됨을 알 수 있다. As shown, a set (SET) and a reset state (RESET) hear a resistance difference is more than 100-fold difference in the conditions, it can be seen that the phase transition to the stable over 1000 times switching.

이후, 도시하지는 않았으나, 상기 상부전극용 도전막과 상변화 물질을 식각 하여 상기 버퍼막 상에 콘택 플러그와 콘택하는 상변화막과 상부전극의 적층패턴을 형성한 후, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 실시예에 따른 상변화 기억 소자를 제조한다. Thereafter, although not shown, the upper electrode conductive layer and a phase change after etching the material to form a laminate pattern of the phase change layer and the upper electrode contact plug with contact on said buffer film, of the known series the subsequent steps for a phase change memory device according to an embodiment of the present invention proceeds in turn for example, is prepared.

도 6a 내지 도 6c는 본 발명의 다른 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 참조하여 설명하도록 한다. Process as per cross-sectional views illustrating a method of manufacturing a phase change memory device according to other embodiments of the invention 6a-Fig. 6c, will be described with reference to.

도 6a를 참조하면, 다수의 상변화 셀 영역을 갖는 반도체기판(600)의 상기 각 상변화 셀 영역에 하부전극(610)을 형성한다. Referring to Figure 6a, to form the lower electrode 610 in each of the phase change cell areas of a semiconductor substrate 600 having a plurality of phase change cell areas. 상기 하부전극(610)은 금속, 합금, 금속 산화질화물 및 도전성 탄소화합물 중에서 어느 하나의 물질로 형성한다. The lower electrode 610 is formed of one material from the group consisting of metals, alloys, metal oxy-nitride and a conductive carbon compound. 바람직하게는, W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, Ti, Mo, Ta, TaSi, TiW, TiON, TiAlON, WON 및 TaON 중에서 어느 하나의 물질로 형성한다. Preferably, W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, Ti, Mo, Ta, TaSi, TiW, TiON, TiAlON, WON and forms with one of the substances in TaON.

그런다음, 상기 하부전극(610)을 덮도록 반도체기판(600) 상에 절연막(620)을 증착한다. Then, to deposit the insulating film 620 on the semiconductor substrate 600 to cover the lower electrode 610. 상기 절연막(620)은 USG막, PSG막, BPSG막, SOG막, TEOS막 및 HDP막 중에서 어느 하나의 막으로 형성한다. The insulating film 620 is formed in a USG film, PSG film, BPSG film, SOG film, TEOS film and the HDP film of any one of the film.

도 6b를 참조하면, 상기 절연막(620)을 식각하여 상기 하부전극(610)을 노출시키는 콘택홀(621)을 형성한다. Referring to Figure 6b, to form a contact hole 621 for etching the insulating film 620 exposing the lower electrode 610. 그런다음, 상기 콘택홀(621)을 포함한 절연막(620) 상에 버퍼막(640)을 증착한다. Then, to deposit a buffer layer 640 on the insulating film 620 including the contact holes 621. 상기 버퍼막(640)은 TiO 2 막, La 2 O 3 막, HfO 2 막, Ta 2 O 5 막, ZrO 2 막 및 Y 2 O 3 막 중에서 어느 하나의 막으로 형성한다. The buffer film 640 is formed of a TiO 2 film, La 2 O 3 film, HfO 2 film, Ta 2 O 5 film, ZrO 2 in any one of the film layer and the Y 2 O 3 film.

상기 버퍼막(640)은 후속의 상전이시 상변화막으로 전류가 흐를 수 있도록 얇은 두께로 형성하며, 바람직하게는, 5∼30Å 두께를 갖도록 형성한다. The buffer film 640 is to form a thin thickness so that current flows to the phase change layer during the phase change of the next, forming preferably, have a thickness 5~30Å.

도 6c를 참조하면, 상기 콘택홀(621)이 매립되도록 상기 버퍼막(640) 상에 상변화 물질을 증착한다. Referring to Figure 6c, the phase change material is deposited on the buffer layer 640 such that the contact hole 621 is buried. 상기 상변화 물질은 Ge-Sb-Te 또는 In-Sb-Te-Ag으로 조합된 물질로 증착한다. The phase change material is deposited to a combined material Ge-Sb-Te or In-Sb-Te-Ag. 그런다음, 상기 상변화 물질과 버퍼막(640)을 CMP 하여 상기 버퍼막(640)이 형성된 콘택홀(621) 내에 상변화막(650)을 형성한다. Then, to form a phase change layer 650 in the contact hole 621, the phase change material to the CMP and the buffer film 640 is formed above the buffer film 640. 다음으로, 상기 상변화막(650) 상에 상부전극용 도전막의 증착 및 식각 공정을 통해 상부전극(660)을 형성한다. Next, to form the upper electrode 660 by a deposition and etching process, the conductive film for the upper electrode on the phase change layer (650).

상기 상변화막과 버퍼막의 접합성은 매우 우수하기 때문에, 안정적인 상변화막을 형성할 수 있게 된다. Since the phase-change film and a buffer film bonding properties are excellent, it is possible to form a stable phase-change film.

이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 다른 실시예에 따른 상변화 기억 소자를 제조한다. Then, to prepare a phase-change memory device according to another embodiment of the present invention proceeds not, then the known sequence of the subsequent steps although shown.

이상, 여기에서는 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다. Or more, where it has been described some examples of the invention, the invention this is not limited, those skilled in the art departing If standing many modifications and variations in the spirit of the invention it will be understood that the could achieve.

본 발명은 절연막과 상변화막 사이에 얇은 두께의 버퍼막을 형성함으로써, 절연막과 상변화막 간의 불안정한 접합성에 의한 상변화막의 박리 현상을 억제할 수 있다. The present invention can suppress the change in the film delamination due to unstable bonding properties between the buffer by forming a thin film between the insulating film and the phase change layer, insulating layer and the phase change layer.

따라서, 본 발명은 상기 상변화막을 안정적으로 형성할 수 있으므로, 안정적인 상전이 특성을 확보할 수 있어 소자의 신뢰서을 향상시킬 수 있다. Accordingly, the present invention can be formed reliably prevent the phase change, it is possible to secure a stable phase transition characteristics can be enhanced confidence seoeul of the device.

Claims (15)

  1. 삭제 delete
  2. 삭제 delete
  3. 삭제 delete
  4. 삭제 delete
  5. 삭제 delete
  6. 삭제 delete
  7. 삭제 delete
  8. 삭제 delete
  9. 삭제 delete
  10. 삭제 delete
  11. 다수의 상변화 셀 영역을 갖는 반도체기판; A semiconductor substrate having a plurality of phase change cell areas;
    상기 반도체기판의 각 상변화 셀 영역 상에 형성된 하부 전극; A lower electrode formed on each of the phase change cell region of the semiconductor substrate;
    상기 하부 전극을 덮도록 반도체기판 상에 형성되며, 상기 하부 전극을 노출시키는 콘택홀을 구비한 절연막; It is formed on the semiconductor substrate to cover the lower electrode, a dielectric film having a contact hole exposing the lower electrode;
    상기 콘택홀의 전 표면 상에 형성되며, La 2 O 3 막 및 Y 2 O 3 막 중 어느 하나의 막으로 이루어진 버퍼막; Is formed on the entire surface of the contact hole, La 2 O 3 film and a Y 2 O 3 film with a film made of any one of the buffer film;
    상기 버퍼막이 형성된 콘택홀 내에 형성된 상변화막; Phase change layer formed in the contact hole, wherein the buffer film is formed; And
    상기 상변화막과 버퍼막 및 절연막 상에 형성된 상부전극; An upper electrode formed on the phase change layer and the buffer layer and the insulating film;
    을 포함하는 것을 특징으로 하는 상변화 기억 소자. The phase change memory device comprising a.
  12. 제 11 항에 있어서, 12. The method of claim 11,
    상기 절연막은 USG막, PSG막, BPSG막, SOG막, TEOS막 및 HDP막 중 어느 하나의 막으로 형성된 것을 특징으로 하는 상변화 기억 소자. The phase change memory device in which the insulating film is characterized in that formed in the USG film, PSG film, BPSG film, SOG film, TEOS film and the film of any one of the HDP film.
  13. 삭제 delete
  14. 제 11 항에 있어서, 12. The method of claim 11,
    상기 버퍼막은 5∼30Å 두께를 갖는 것을 특징으로 하는 상변화 기억 소자. The phase change memory element, characterized in that the buffer film having a thickness 5~30Å.
  15. 제 11 항에 있어서, 12. The method of claim 11,
    상기 상변화막은 Ge-Sb-Te 또는 In-Sb-Te-Ag로 이루어진 물질인 것을 특징으로 하는 상변화 기억 소자. The phase change memory element, characterized in that the material consisting of the phase-change film is Ge-Sb-Te or In-Sb-Te-Ag.
KR20070072742A 2007-07-20 2007-07-20 Phase change RAM device KR100891523B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20070072742A KR100891523B1 (en) 2007-07-20 2007-07-20 Phase change RAM device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070072742A KR100891523B1 (en) 2007-07-20 2007-07-20 Phase change RAM device
US12104873 US7687795B2 (en) 2007-07-20 2008-04-17 Phase change memory device with reinforced adhesion force

Publications (2)

Publication Number Publication Date
KR20090009455A true KR20090009455A (en) 2009-01-23
KR100891523B1 true KR100891523B1 (en) 2009-04-06

Family

ID=40264092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070072742A KR100891523B1 (en) 2007-07-20 2007-07-20 Phase change RAM device

Country Status (2)

Country Link
US (1) US7687795B2 (en)
KR (1) KR100891523B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103682089A (en) * 2012-09-11 2014-03-26 中国科学院上海微系统与信息技术研究所 High-speed, high-density and lower power consumption phase-change memory unit and preparation method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005112118A1 (en) 2004-05-14 2005-11-24 Renesas Technology Corp. Semiconductor memory
JP2006352082A (en) * 2005-05-19 2006-12-28 Renesas Technology Corp Semiconductor memory device and its manufacturing method
KR100718156B1 (en) 2006-02-27 2007-05-08 삼성전자주식회사 Phase change random access memory and method of manufacturing the same
US20070102691A1 (en) 2002-02-20 2007-05-10 Campbell Kristy A Silver-selenide/chalcogenide glass stack for resistance variable memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070102691A1 (en) 2002-02-20 2007-05-10 Campbell Kristy A Silver-selenide/chalcogenide glass stack for resistance variable memory
WO2005112118A1 (en) 2004-05-14 2005-11-24 Renesas Technology Corp. Semiconductor memory
JP2006352082A (en) * 2005-05-19 2006-12-28 Renesas Technology Corp Semiconductor memory device and its manufacturing method
KR100718156B1 (en) 2006-02-27 2007-05-08 삼성전자주식회사 Phase change random access memory and method of manufacturing the same

Also Published As

Publication number Publication date Type
US20090020741A1 (en) 2009-01-22 application
KR20090009455A (en) 2009-01-23 application
US7687795B2 (en) 2010-03-30 grant

Similar Documents

Publication Publication Date Title
US7397060B2 (en) Pipe shaped phase change memory
US8168538B2 (en) Buried silicide structure and method for making
US7569844B2 (en) Memory cell sidewall contacting side electrode
US7038261B2 (en) Integrated circuit memory devices having memory cells therein that utilize phase-change materials to support non-volatile data retention
US20070108431A1 (en) I-shaped phase change memory cell
US20070012905A1 (en) Novel phase change random access memory
US20060125108A1 (en) Method of producing a microelectronic electrode structure, and microelectronic electrode structure
US7786460B2 (en) Phase change memory device and manufacturing method
US7262502B2 (en) Phase-change random access memory device and method for manufacturing the same
US20080054244A1 (en) Phase change memory device and method of forming the same
US7037749B2 (en) Methods for forming phase changeable memory devices
US20100203672A1 (en) Methods of manufacturing phase change memory devices
US20070111429A1 (en) Method of manufacturing a pipe shaped phase change memory
US7442602B2 (en) Methods of fabricating phase change memory cells having a cell diode and a bottom electrode self-aligned with each other
US20070108077A1 (en) Spacer Electrode Small Pin Phase Change Memory RAM and Manufacturing Method
US7786464B2 (en) Integrated circuit having dielectric layer including nanocrystals
US20080173858A1 (en) Phase change memory devices including carbon-containing adhesive pattern, and methods of fabricating the same
US7545668B2 (en) Mushroom phase change memory having a multilayer electrode
US20070210348A1 (en) Phase-change memory device and methods of fabricating the same
US20060170027A1 (en) Nonvolatile memory device made of resistance material and method of fabricating the same
US6864503B2 (en) Spacer chalcogenide memory method and device
US20090303780A1 (en) Integrated circuit including an array of diodes coupled to a layer of resistance changing material
US20060197130A1 (en) Phase change memory devices and fabrication methods thereof
US20070160760A1 (en) Methods of forming phase change material thin films and methods of manufacturing phase change memory devices using the same
US20060110878A1 (en) Side wall active pin memory and manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 10