KR100891523B1 - Phase change RAM device - Google Patents

Phase change RAM device Download PDF

Info

Publication number
KR100891523B1
KR100891523B1 KR1020070072742A KR20070072742A KR100891523B1 KR 100891523 B1 KR100891523 B1 KR 100891523B1 KR 1020070072742 A KR1020070072742 A KR 1020070072742A KR 20070072742 A KR20070072742 A KR 20070072742A KR 100891523 B1 KR100891523 B1 KR 100891523B1
Authority
KR
South Korea
Prior art keywords
film
phase change
buffer
lower electrode
insulating
Prior art date
Application number
KR1020070072742A
Other languages
Korean (ko)
Other versions
KR20090009455A (en
Inventor
박남균
박해찬
황철성
최병준
Original Assignee
주식회사 하이닉스반도체
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체, 서울대학교산학협력단 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070072742A priority Critical patent/KR100891523B1/en
Priority to US12/104,873 priority patent/US7687795B2/en
Publication of KR20090009455A publication Critical patent/KR20090009455A/en
Application granted granted Critical
Publication of KR100891523B1 publication Critical patent/KR100891523B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 상변화 기억 소자를 개시한다. 개시된 본 발명의 상변화 기억 소자는, 다수의 상변화 셀 영역을 갖는 반도체기판; 상기 반도체기판의 각 상변화 셀 영역 상에 형성된 하부 전극; 상기 하부 전극을 덮도록 반도체기판 상에 형성되며, 상기 하부 전극을 노출시키는 콘택홀을 구비한 절연막; 상기 콘택홀의 전 표면 상에 형성되며, La2O3막 및 Y2O3막 중 어느 하나의 막으로 이루어진 버퍼막; 상기 버퍼막이 형성된 콘택홀 내에 형성된 상변화막; 및 상기 상변화막과 버퍼막 및 절연막 상에 형성된 상부전극;을 포함한다. The present invention discloses a phase change memory element. The disclosed phase change memory device includes a semiconductor substrate having a plurality of phase change cell regions; A lower electrode formed on each phase change cell region of the semiconductor substrate; An insulating layer formed on the semiconductor substrate to cover the lower electrode and having a contact hole exposing the lower electrode; A buffer film formed on the entire surface of the contact hole and formed of any one of a La 2 O 3 film and a Y 2 O 3 film; A phase change layer formed in the contact hole in which the buffer layer is formed; And an upper electrode formed on the phase change film, the buffer film, and the insulating film.

Description

상변화 기억 소자 {Phase change RAM device}Phase change RAM device

도 1은 종래 상변화 기억 소자를 나타낸 단면도.1 is a cross-sectional view showing a conventional phase change memory device.

도 2는 금속 물질 및 절연 물질 상에 형성된 상변화막의 물질인 칼코제나이드막의 박막 특성을 보여주는 도면.2 is a view showing thin film characteristics of a chalcogenide film, which is a material of a phase change film formed on a metal material and an insulating material.

도 3a 내지 도 3e는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.3A to 3E are cross-sectional views of processes for explaining a method of manufacturing a phase change memory device according to an embodiment of the present invention.

도 4는 물질의 종류에 따라 증착된 상변화 물질의 표면을 나타내는 Mopology 및 단면도.Figure 4 is a Mopology and cross-sectional view showing the surface of the phase change material deposited according to the type of material.

도 5a은 본 발명의 실시예에 따른 상변화 기억 소자의 상전이 특성을 나타낸 그래프.5A is a graph showing the phase transition characteristics of the phase change memory device according to the embodiment of the present invention.

도 5b는 본 발명의 실시예에 따른 상변화 기억 소자의 스위칭 테스트를 나타낸 그래프.5B is a graph illustrating a switching test of a phase change memory device according to an embodiment of the present invention.

도 6a 내지 도 6c는 본 발명의 다른 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도. 6A through 6C are cross-sectional views illustrating processes of manufacturing a phase change memory device according to another exemplary embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

300,600: 반도체기판 310,610: 하부전극300, 600: semiconductor substrate 310, 610: lower electrode

320,620: 절연막 330,630: 콘택 플러그320, 620: insulating film 330, 630: contact plug

340,640: 버퍼막 350,650: 상변화막340,640: buffer film 350,650: phase change film

360,660: 상부전극 321,621: 콘택홀360,660: upper electrode 321, 621: contact hole

351: 상변화 물질 361: 상부전극용 도전막 351: phase change material 361: conductive film for the upper electrode

본 발명은 상변화 기억 소자에 관한 것으로, 보다 상세하게는, 상변화막을 안정적으로 형성할 수 있는 상변화 기억 소자에 관한 것이다.The present invention relates to a phase change memory device, and more particularly, to a phase change memory device capable of stably forming a phase change film.

일반적으로 기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory : RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 롬(Read Only Memory : ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 기억(Flash Memory) 소자를 들 수 있다. Generally, a memory device is a volatile random access memory (RAM) device that loses input information when the power is cut off, and a ROM that keeps the input data stored even when the power is cut off. ) Are largely divided into elements. The volatile RAM devices may include DRAM and SRAM, and the nonvolatile ROM devices may include flash memory devices such as EEPROM (Elecrtically Erasable and Programmable ROM). have.

그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 주기적인 리프레쉬(refresh) 동작을 위해 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움을 갖게 되었다. However, although the DRAM is a very good memory device as is well known, high charge storage capability is required for periodic refresh operation, and for this purpose, it is difficult to achieve high integration since the electrode surface area must be increased.

또한, 상기 플래쉬 기억 소자는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비하여 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화 에 어려움이 있다.In addition, the flash memory device requires a higher operating voltage than the power supply voltage in connection with a structure in which two gates are stacked, and thus a separate boost circuit is required to form a voltage required for write and erase operations. Therefore, there is a difficulty in high integration.

이에, 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되어 왔으며, 그 한 예로 상변화 기억 소자(Phase Change RAM)가 제안되었다. Accordingly, many studies have been conducted to develop new memory devices having characteristics of nonvolatile memory devices and simple structures. For example, a phase change RAM device is proposed. It became.

도 1은 종래의 상변화 기억 소자를 도시한 단면도이다.1 is a cross-sectional view showing a conventional phase change memory element.

도시된 바와 같이, 하부 구조물(미도시)이 구비된 반도체기판(100) 상에 하부 전극(110)이 형성되며, 상기 하부 전극(110) 상에 형성된 절연막(120) 내에 하부 전극(110)과 콘택하는 콘택 플러그(130)가 형성된다. 상기 콘택 플러그(130)와 콘택되도록 상기 콘택 플러그(130)와 절연막(120) 상에 상변화막(150)과 상부전극(160)의 적층패턴이 형성된다.As illustrated, a lower electrode 110 is formed on a semiconductor substrate 100 having a lower structure (not shown), and the lower electrode 110 is formed in the insulating layer 120 formed on the lower electrode 110. A contact plug 130 for contacting is formed. A stack pattern of the phase change layer 150 and the upper electrode 160 is formed on the contact plug 130 and the insulating layer 120 to be in contact with the contact plug 130.

전술한 바와 같이, 상기 상변화 기억 소자는 하부 전극(110)과 상부전극(160) 사이의 전류 흐름을 통해서 상기 상변화막을 비정질 상태 또는 결정질 상태로 변환시켜 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별한다.As described above, the phase change memory device converts the phase change film into an amorphous state or a crystalline state through a current flow between the lower electrode 110 and the upper electrode 160 to use the difference in resistance according to the crystalline and the amorphous state. Determine the information stored in the cell.

이러한, 상기 상변화 기억 소자는 구조가 단순하고, 인접 셀간의 간섭 문제가 없기 때문에 고집적이 가능하며, 수십 ㎱의 빠른 읽기 속도, 수십∼수백 ㎱의 비교적 빠른 쓰기 속도를 가지고 있기 때문에 고속 동작이 가능한 것으로 알려져 있다. Since the phase change memory device has a simple structure and there is no interference problem between adjacent cells, the phase change memory device can be highly integrated, and has a high read speed of several tens of microseconds and a relatively fast write speed of several tens to hundreds of microseconds. It is known.

또한, 상기 상변화 기억 소자는 기존 씨모스 로직(CMOS logic) 공정과의 연계성이 우수하여 생산 비용을 절감할 수 있어서 상용화 측면에서도 매우 가능성이 있는 메모리로 평가받고 있다. In addition, the phase change memory device is highly regarded as a memory which is highly possible in terms of commercialization because it can reduce the production cost due to its excellent connection with a conventional CMOS logic process.

그러나, 전술한 바와 같은, 종래의 상변화 기억 소자에서는 상기 절연막 상에 상기 상변화막이 불안정한 박막으로 형성되면서 후속의 패터닝 공정시 하부 전극과 상변화막이 쉽게 박리되는 현상이 발생되고 있다.However, as described above, in the conventional phase change memory device, the phase change film is formed on the insulating film as an unstable thin film, and the lower electrode and the phase change film are easily peeled off during the subsequent patterning process.

구체적으로는, 상변화막으로 사용되는 상변화 물질로는 게르마늄(Ge), 스티비움(Sb) 및 텔루리움(Te)로 이루어진 화합물인 칼코제나이드(Chalcogenide)막을 이용하는데, 상기 칼코제나이드막은 절연 물질과는 불안정한 접착력을 갖는 특성이 있다.Specifically, as a phase change material used as a phase change film, a chalcogenide film, which is a compound composed of germanium (Ge), stevilium (Sb), and tellurium (Te), is used. It has a property of having an unstable adhesive strength with an insulating material.

이처럼, 칼코제나이드막은 절연 물질과의 불안정한 접합성으로 인하여, 상기 칼코제나이드막은 상기 절연막 상에 균일한 박막으로 형성되지 못하고, 후속의 패터닝 공정에서 하부 전극과 쉽게 박리되는 현상을 발생시킨다.As such, the chalcogenide layer is not formed as a uniform thin film on the insulating layer due to the unstable bonding property with the insulating material, and the chalcogenide layer is easily peeled off from the lower electrode in a subsequent patterning process.

도 2는 금속 물질 및 절연 물질 상에 형성된 상변화막의 물질인 칼코제나이드막의 박막 특성을 보여주는 도면이다.FIG. 2 is a view showing thin film characteristics of a chalcogenide film, which is a material of a phase change film formed on a metal material and an insulating material.

도시된 바와 같이, 상기 칼코제나이드막은 금속 물질인 TiN막 또는 W막 상에서는 치밀한 결정립들로 이루어진 박막으로 형성된 모습을 볼 수 있으며, 절연 물질인 SiO2막 또는 Si3N4막 상에서는 불균일한 결정립 성장 및 치밀하지 못한 박막으로 형성된 모습을 볼 수 있다.As shown, the chalcogenide film may be formed of a thin film of dense grains on the TiN film or the W film, which is a metal material, and uneven grain growth on the SiO 2 film or Si 3 N 4 film, which is an insulating material. And it can be seen that the appearance is formed of a thin film.

이와 같은, 절연 물질과 상변화막 간의 약한 접합성은 상변화막과 하부 전극 간의 계면의 박리를 유발시켜 안정적인 상변화막을 형성할 수 없으므로, 안정적인 상변화 특성을 얻기가 어렵다. Such weak bonding between the insulating material and the phase change film causes peeling of the interface between the phase change film and the lower electrode so that a stable phase change film cannot be formed, and thus it is difficult to obtain stable phase change characteristics.

본 발명은 상변화막과 절연 물질 간의 접합 특성을 향상시킬 수 있는 상변화 기억 소자를 제공함에 그 목적이 있다. It is an object of the present invention to provide a phase change memory device capable of improving the bonding characteristics between a phase change film and an insulating material.

본 발명은, 상변화막과 절연막 사이 계면에 계면 접합성을 보강하는 버퍼막;을 포함하는 상변화 기억 소자를 제공한다.The present invention provides a phase change memory device including a buffer film for reinforcing interface bonding at an interface between a phase change film and an insulating film.

여기서, 상기 절연막은 USG막, PSG막, BPSG막, SOG막, TEOS막 및 HDP막 중 어느 하나의 막으로 형성된 것을 포함한다.Here, the insulating film includes one formed of any one of a USG film, a PSG film, a BPSG film, an SOG film, a TEOS film, and an HDP film.

상기 버퍼막은 TiO2막, La2O3막, HfO2막, Ta2O5막, ZrO2막 및 Y2O3막 중 어느 하나의 막으로 형성된 것을 포함한다.The buffer film includes one formed of any one of a TiO 2 film, a La 2 O 3 film, an HfO 2 film, a Ta 2 O 5 film, a ZrO 2 film, and a Y 2 O 3 film.

상기 버퍼막은 5∼30Å 두께를 갖는 것을 포함한다.The buffer film includes one having a thickness of 5 to 30 microseconds.

상기 상변화막은 Ge-Sb-Te 또는 In-Sb-Te-Ag로 이루어진 물질인 것을 포함한다.The phase change film may include a material consisting of Ge-Sb-Te or In-Sb-Te-Ag.

또한, 본 발명은, 다수의 상변화 셀 영역을 갖는 반도체기판; 상기 반도체기판 상의 각 상변화 셀 영역에 형성된 하부 전극; 상기 하부 전극을 덮도록 반도체기판 상에 형성되며, 상기 하부 전극을 노출시키는 콘택홀을 구비한 절연막; 상기 콘택홀 내에 형성된 콘택 플러그; 상기 콘택 플러그를 포함하여 상기 절연막 상에 형성된 버퍼막; 및 상기 버퍼막 상에 형성된 상변화막과 상부전극의 적층패턴;을 포함하는 상변화 기억 소자를 제공한다.In addition, the present invention is a semiconductor substrate having a plurality of phase change cell region; A lower electrode formed in each phase change cell region on the semiconductor substrate; An insulating layer formed on the semiconductor substrate to cover the lower electrode and having a contact hole exposing the lower electrode; A contact plug formed in the contact hole; A buffer film formed on the insulating film including the contact plug; And a stacked pattern of a phase change layer and an upper electrode formed on the buffer layer.

여기서, 상기 절연막은 USG막, PSG막, BPSG막, SOG막, TEOS막 및 HDP막 중 어느 하나의 막으로 형성된 것을 포함한다.Here, the insulating film includes one formed of any one of a USG film, a PSG film, a BPSG film, an SOG film, a TEOS film, and an HDP film.

상기 버퍼막은 TiO2막, La2O3막, HfO2막, Ta2O5막, ZrO2막 및 Y2O3막 중 어느 하나의 막으로 형성된 것을 포함한다.The buffer film includes one formed of any one of a TiO 2 film, a La 2 O 3 film, an HfO 2 film, a Ta 2 O 5 film, a ZrO 2 film, and a Y 2 O 3 film.

상기 버퍼막은 5∼30Å 두께를 갖는 것을 포함한다.The buffer film includes one having a thickness of 5 to 30 microseconds.

상기 상변화막은 Ge-Sb-Te 또는 In-Sb-Te-Ag로 이루어진 물질인 것을 포함한다.The phase change film may include a material consisting of Ge-Sb-Te or In-Sb-Te-Ag.

게다가, 본 발명은, 다수의 상변화 셀 영역을 갖는 반도체기판; 상기 반도체기판의 각 상변화 셀 영역 상에 형성된 하부 전극; 상기 하부 전극을 덮도록 반도체기판 상에 형성되며, 상기 하부 전극을 노출시키는 콘택홀을 구비한 절연막; 상기 콘택홀의 전 표면 상에 형성되며, La2O3막 및 Y2O3막 중 어느 하나의 막으로 이루어진 버퍼막; 상기 버퍼막이 형성된 콘택홀 내에 형성된 상변화막; 및 상기 상변화막과 버퍼막 및 절연막 상에 형성된 상부전극;을 포함하는 상변화 기억 소자를 제공한다.In addition, the present invention provides a semiconductor substrate comprising a plurality of phase change cell regions; A lower electrode formed on each phase change cell region of the semiconductor substrate; An insulating layer formed on the semiconductor substrate to cover the lower electrode and having a contact hole exposing the lower electrode; A buffer film formed on the entire surface of the contact hole and formed of any one of a La 2 O 3 film and a Y 2 O 3 film; A phase change layer formed in the contact hole in which the buffer layer is formed; And an upper electrode formed on the phase change film, the buffer film, and the insulating film.

여기서, 상기 절연막은 USG막, PSG막, BPSG막, SOG막, TEOS막 및 HDP막 중 어느 하나의 막으로 형성된 것을 포함한다.Here, the insulating film includes one formed of any one of a USG film, a PSG film, a BPSG film, an SOG film, a TEOS film, and an HDP film.

삭제delete

상기 버퍼막은 5∼30Å 두께를 갖는 것을 포함한다.The buffer film includes one having a thickness of 5 to 30 microseconds.

상기 상변화막은 Ge-Sb-Te 또는 In-Sb-Te-Ag로 이루어진 물질인 것을 포함한다.The phase change film may include a material consisting of Ge-Sb-Te or In-Sb-Te-Ag.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은, 상변화막과 절연막의 계면에 계면 접합성을 보강하는 버퍼막(buffer layer)이 포함된 상변화 기억 소자를 제조한다.The present invention provides a phase change memory device including a buffer layer that enhances interfacial bonding at an interface between a phase change film and an insulating film.

이처럼, 본 발명은 상기 버퍼막으로 인하여 상기 상변화막이 하지층의 영향을 받지 않고 균일하고 치밀한 막으로 증착될 수 있게 되어, 상변화막의 불안정한 형성으로 인하여 하부전극과 상변화막이 박리되는 현상을 억제할 수 있다.As such, the present invention enables the phase change film to be deposited as a uniform and dense film without the influence of the underlying layer due to the buffer film, thereby suppressing the phenomenon that the lower electrode and the phase change film are separated due to the unstable formation of the phase change film. can do.

따라서, 본 발명은 안정적인 상변화막을 형성할 수 있으므로, 이를 통해, 안정적인 상변화 특성을 얻을 수 있다.Therefore, the present invention can form a stable phase change film, through which a stable phase change characteristic can be obtained.

자세하게, 도 3a 내지 도 3e는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 참조하여 설명하도록 한다.In detail, FIGS. 3A to 3E are cross-sectional views illustrating processes for manufacturing a phase change memory device according to an exemplary embodiment of the present invention.

도 3a를 참조하면, 다수의 상변화 셀 영역을 갖는 반도체기판(300)의 상기 각 상변화 셀 영역에 하부전극(310)을 형성한다. 상기 하부전극(310)은 금속, 합금, 금속 산화질화물 및 도전성 탄소화합물 중에서 어느 하나의 물질로 형성한다. 바람직하게는, W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, Ti, Mo, Ta, TaSi, TiW, TiON, TiAlON, WON 및 TaON 중에서 어느 하나의 물질로 형성한다.Referring to FIG. 3A, a lower electrode 310 is formed in each phase change cell region of a semiconductor substrate 300 having a plurality of phase change cell regions. The lower electrode 310 is formed of any one material of a metal, an alloy, a metal oxynitride, and a conductive carbon compound. Preferably, W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, Ti, Mo, Ta, TaSi, TiW, TiON, TiAlON, WON and It is formed of any one of TaON.

그런다음, 상기 하부전극(310)을 덮도록 반도체기판(300) 상에 절연막(320)을 증착한다. 상기 절연막(320)은 USG막, PSG막, BPSG막, SOG막, TEOS막 및 HDP막 중에서 어느 하나의 막으로 형성한다. Then, an insulating film 320 is deposited on the semiconductor substrate 300 to cover the lower electrode 310. The insulating film 320 is formed of any one of a USG film, a PSG film, a BPSG film, an SOG film, a TEOS film, and an HDP film.

도 3b를 참조하면, 상기 절연막(320)을 식각하여 상기 하부전극(310)을 노출시키는 콘택홀(321)을 형성한다. 그런다음, 상기 콘택홀(321)이 매립되도록 콘택홀(321)을 포함한 절연막(320) 상에 금속 물질을 증착한 후, 상기 금속 물질을 화학적 기계적 연마(Chemical Mechanical Polishing: 이하, "CMP"라 함)하여 상기 콘택홀(321) 내에 하부전극(310)과 콘택하는 콘택플러그(330)를 형성한다.Referring to FIG. 3B, the insulating layer 320 is etched to form a contact hole 321 exposing the lower electrode 310. Then, after depositing a metal material on the insulating film 320 including the contact hole 321 so that the contact hole 321 is filled, the metal material is referred to as "CMP" The contact plug 330 in contact with the lower electrode 310 is formed in the contact hole 321.

상기 콘택 플러그(330)는 금속, 합금, 금속 산화질화물 및 도전성 탄소화합물 중에서 어느 하나의 물질로 형성한다. 바람직하게는, W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, Ti, Mo, Ta, TaSi, TiW, TiON, TiAlON, WON 및 TaON 중에서 어느 하나의 물질로 형성한다.The contact plug 330 is formed of any one material of a metal, an alloy, a metal oxynitride, and a conductive carbon compound. Preferably, W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, Ti, Mo, Ta, TaSi, TiW, TiON, TiAlON, WON and It is formed of any one of TaON.

도 3c를 참조하면, 상기 콘택 플러그(330)를 포함한 절연막(320) 상에 버퍼막(340)을 증착한다. 상기 버퍼막(340)은 TiO2막, La2O3막, HfO2막, Ta2O5막, ZrO2막 및 Y2O3막 중에서 어느 하나의 막으로 형성한다.Referring to FIG. 3C, a buffer layer 340 is deposited on the insulating layer 320 including the contact plug 330. The buffer film 340 is formed of any one of a TiO 2 film, a La 2 O 3 film, an HfO 2 film, a Ta 2 O 5 film, a ZrO 2 film, and a Y 2 O 3 film.

상기 버퍼막(340)은 후속의 상전이시 상변화막으로 전류가 흐를 수 있도록 얇은 두께로 형성하며, 바람직하게는, 5∼30Å 두께를 갖도록 형성한다.The buffer film 340 is formed to have a thin thickness so that a current can flow to the phase change film during the subsequent phase transition, and is preferably formed to have a thickness of 5 to 30 Å.

도 3d를 참조하면, 상기 버퍼막(340) 상에 상변화 물질(351)과 상부전극용 도전막(361)을 차례로 증착한다. 상기 상변화 물질(351)은 Ge-Sb-Te 또는 In-Sb- Te-Ag으로 조합된 물질로 형성한다. Referring to FIG. 3D, a phase change material 351 and an upper electrode conductive layer 361 are sequentially deposited on the buffer layer 340. The phase change material 351 is formed of a material combined with Ge-Sb-Te or In-Sb-Te-Ag.

여기서, 상기 버퍼막(340)은 상기 상변화 물질(351)과 접합성은 매우 우수하여, 상기 상변화 물질(351)은 상기 버퍼막(340) 상에 치밀한 결정립들로 이루어진 박막으로 형성된다.Here, the buffer layer 340 has excellent adhesion with the phase change material 351, and the phase change material 351 is formed of thin films made of fine grains on the buffer layer 340.

이처럼, 상기 상변화 물질은 상기 버퍼막과 접합되면서 안정적인 상변화 물질로 형성하게 되고, 이를 통해, 후속의 패터닝 공정시 상기 하부전극과 상변화막이 박리되는 현상을 억제할 수 있다.As such, the phase change material may be formed of a stable phase change material while being bonded to the buffer layer, thereby preventing the lower electrode and the phase change film from being peeled off during the subsequent patterning process.

도 4는 금속 물질 또는 절연 물질 상에 상변화 물질이 형성되는 경우에, 상변화 물질의 표면 상태를 설명하기 위한 모폴로지(Mopology) 및 단면도이다.4 is a morphology and cross-sectional view for explaining the surface state of the phase change material when the phase change material is formed on the metal material or the insulating material.

도시된 바와 같이, 먼저, 상변화 물질이 금속 물질인 TiN 상에 증착된 경우는, 비교적 치밀한 박막의 상변화 물질을 볼 수 있으나, 상변화 물질의 표면에 약간의 크랙이 발생됨을 볼 수 있다. 그리고, 상기 상변화 물질이 절연 물질인 SiO2 상에 증착된 경우는, 표면이 매우 거칠며 불균일한 결정립들로 이루어진 상변화 물질을 볼 수 있다. 그리고, 상기 상변화 물질이 절연 물질인 TiO2 상에 층착된 경우는, 매우 치밀한 박막의 상변화 물질을 볼 수 있으며, 상기 TiN 상에 증착된 경우와 달리 상변화 물질의 표면에는 크랙이 발생되지 않은 모습을 볼 수 있다.As shown, first, when the phase change material is deposited on TiN, which is a metal material, a relatively dense thin film of phase change material may be seen, but a slight crack may be generated on the surface of the phase change material. In addition, when the phase change material is deposited on SiO 2, which is an insulating material, a surface change material having a very rough surface and irregular grains may be seen. In addition, when the phase change material is deposited on TiO 2, which is an insulating material, a very dense thin film of phase change material may be seen. You can see it.

따라서, 본 발명은 절연막 상에 직접 절연막을 형성하지 않고, 절연막 상에 버퍼막으로 TiO2 막을 형성한 후에, 상변화 물질을 형성함으로써, 상기 상변화 물질을 균일하게 형성할 수 있다.Therefore, in the present invention, the phase change material can be uniformly formed by forming a phase change material after forming the TiO 2 film as a buffer film on the insulating film without directly forming the insulating film on the insulating film.

그러므로, 본 발명은 후속의 패터닝 공정시 상변화 물질과 절연막 간의 불안정한 접합성으로 인하여 하부전극과 상변화 물질이 박리되는 현상을 억제할 수 있게 된다.Therefore, the present invention can suppress the peeling of the lower electrode and the phase change material due to the unstable bonding between the phase change material and the insulating film during the subsequent patterning process.

결과적으로, 본 발명은 상변화막을 안정적으로 형성할 수 있으므로, 안정적인 상변화 특성을 얻을 수 있게 되고, 그래서, 소자의 신뢰성을 향상시킬 수 있게 된다.As a result, the present invention can stably form a phase change film, thereby obtaining a stable phase change characteristic, thereby improving the reliability of the device.

도 3e를 참조하면, 상기 상부전극용 도전막(351)과 상변화 물질(361)을 식각하여 상기 버퍼막(340) 상에 콘택 플러그(330)와 콘택하는 상변화막(350)과 상부전극(360)의 적층패턴을 형성한 후, 상기 버퍼막(340)을 식각한다. Referring to FIG. 3E, the upper electrode conductive layer 351 and the phase change material 361 are etched to contact the contact plug 330 on the buffer layer 340 and the upper electrode. After the stack pattern 360 is formed, the buffer layer 340 is etched.

도 5a은 상기 절연막과 상변화막 사이에 버퍼막이 개재된 상변화 기억 소자의 상전이 특성을 측정한 그래프이다.FIG. 5A is a graph illustrating phase transition characteristics of a phase change memory device having a buffer film interposed between the insulating film and the phase change film.

도시된 바와 같이, 초기상태가 리셋(RESET) 상태일 때 인가전압을 증가시킴에 따라서 리셋(RESET)->셋(SET)->리셋(RESET)으로 안정적인 상전이 특성이 나타나는 것을 볼 수 있다. 즉, 절연막과 상변화막 사이에 절연 물질인 버퍼막을 형성하여도 안정적인 상전이 특성이 나타나는 것을 볼 수 있다.As shown in the figure, as the applied voltage increases when the initial state is a RESET state, it can be seen that stable phase transition characteristics appear as RESET-> SET-> RESET. That is, even when a buffer film, which is an insulating material, is formed between the insulating film and the phase change film, it can be seen that stable phase transition characteristics appear.

도 5b는 절연막과 상변화막 사이에 버퍼막이 개재된 상변화 기억 소자의 스위칭에 따른 신뢰성 테스트를 보여주는 그래프이다. 5B is a graph illustrating a reliability test according to switching of a phase change memory device having a buffer film interposed between the insulating film and the phase change film.

도시된 바와 같이, 셋(SET) 상태와 리셋(RESET) 상태의 저항 차이가 100배 이상 차이가 나며, 1000회 이상의 스위칭까지 안정적인 상전이 됨을 알 수 있다.As shown, the difference in the resistance between the SET (SET) state and the RESET state is more than 100 times the difference, it can be seen that the stable phase change up to 1000 times or more switching.

이후, 도시하지는 않았으나, 상기 상부전극용 도전막과 상변화 물질을 식각 하여 상기 버퍼막 상에 콘택 플러그와 콘택하는 상변화막과 상부전극의 적층패턴을 형성한 후, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 실시예에 따른 상변화 기억 소자를 제조한다.Subsequently, although not illustrated, the upper electrode conductive layer and the phase change material are etched to form a stacked pattern of the phase change layer and the upper electrode contacting the contact plug on the buffer layer. In order, the phase change memory device according to the embodiment of the present invention is manufactured.

도 6a 내지 도 6c는 본 발명의 다른 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 참조하여 설명하도록 한다.6A through 6C are cross-sectional views of processes for describing a method of manufacturing a phase change memory device according to another exemplary embodiment of the present invention.

도 6a를 참조하면, 다수의 상변화 셀 영역을 갖는 반도체기판(600)의 상기 각 상변화 셀 영역에 하부전극(610)을 형성한다. 상기 하부전극(610)은 금속, 합금, 금속 산화질화물 및 도전성 탄소화합물 중에서 어느 하나의 물질로 형성한다. 바람직하게는, W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, Ti, Mo, Ta, TaSi, TiW, TiON, TiAlON, WON 및 TaON 중에서 어느 하나의 물질로 형성한다.Referring to FIG. 6A, a lower electrode 610 is formed in each phase change cell region of a semiconductor substrate 600 having a plurality of phase change cell regions. The lower electrode 610 is formed of any one material of a metal, an alloy, a metal oxynitride, and a conductive carbon compound. Preferably, W, TiN, TaN, WN, MoN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoSiN, MoAlN, Ti, Mo, Ta, TaSi, TiW, TiON, TiAlON, WON and It is formed of any one of TaON.

그런다음, 상기 하부전극(610)을 덮도록 반도체기판(600) 상에 절연막(620)을 증착한다. 상기 절연막(620)은 USG막, PSG막, BPSG막, SOG막, TEOS막 및 HDP막 중에서 어느 하나의 막으로 형성한다. Then, an insulating film 620 is deposited on the semiconductor substrate 600 to cover the lower electrode 610. The insulating film 620 is formed of any one of a USG film, a PSG film, a BPSG film, an SOG film, a TEOS film, and an HDP film.

도 6b를 참조하면, 상기 절연막(620)을 식각하여 상기 하부전극(610)을 노출시키는 콘택홀(621)을 형성한다. 그런다음, 상기 콘택홀(621)을 포함한 절연막(620) 상에 버퍼막(640)을 증착한다. 상기 버퍼막(640)은 TiO2막, La2O3막, HfO2막, Ta2O5막, ZrO2막 및 Y2O3막 중에서 어느 하나의 막으로 형성한다.Referring to FIG. 6B, the insulating layer 620 is etched to form a contact hole 621 exposing the lower electrode 610. Thereafter, the buffer layer 640 is deposited on the insulating layer 620 including the contact hole 621. The buffer film 640 is formed of any one of a TiO 2 film, a La 2 O 3 film, an HfO 2 film, a Ta 2 O 5 film, a ZrO 2 film, and a Y 2 O 3 film.

상기 버퍼막(640)은 후속의 상전이시 상변화막으로 전류가 흐를 수 있도록 얇은 두께로 형성하며, 바람직하게는, 5∼30Å 두께를 갖도록 형성한다.The buffer film 640 is formed to have a thin thickness so that a current can flow to the phase change film during the subsequent phase transition, and is preferably formed to have a thickness of 5 to 30 Å.

도 6c를 참조하면, 상기 콘택홀(621)이 매립되도록 상기 버퍼막(640) 상에 상변화 물질을 증착한다. 상기 상변화 물질은 Ge-Sb-Te 또는 In-Sb-Te-Ag으로 조합된 물질로 증착한다. 그런다음, 상기 상변화 물질과 버퍼막(640)을 CMP 하여 상기 버퍼막(640)이 형성된 콘택홀(621) 내에 상변화막(650)을 형성한다. 다음으로, 상기 상변화막(650) 상에 상부전극용 도전막의 증착 및 식각 공정을 통해 상부전극(660)을 형성한다. Referring to FIG. 6C, a phase change material is deposited on the buffer layer 640 to fill the contact hole 621. The phase change material is deposited as a material combined with Ge-Sb-Te or In-Sb-Te-Ag. Thereafter, the phase change material and the buffer layer 640 are CMP to form a phase change layer 650 in the contact hole 621 in which the buffer layer 640 is formed. Next, the upper electrode 660 is formed on the phase change layer 650 through the deposition and etching of the conductive layer for the upper electrode.

상기 상변화막과 버퍼막의 접합성은 매우 우수하기 때문에, 안정적인 상변화막을 형성할 수 있게 된다.Since the adhesion between the phase change film and the buffer film is very excellent, a stable phase change film can be formed.

이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 다른 실시예에 따른 상변화 기억 소자를 제조한다.Subsequently, although not shown, a series of known subsequent processes are sequentially performed to manufacture a phase change memory device according to another exemplary embodiment of the present invention.

이상, 여기에서는 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.Hereinbefore, the present invention has been described with reference to some examples, but the present invention is not limited thereto, and those skilled in the art to which the present invention pertains have many modifications and variations without departing from the spirit of the present invention. It will be appreciated that it can be added.

본 발명은 절연막과 상변화막 사이에 얇은 두께의 버퍼막을 형성함으로써, 절연막과 상변화막 간의 불안정한 접합성에 의한 상변화막의 박리 현상을 억제할 수 있다.According to the present invention, by forming a thin buffer film between the insulating film and the phase change film, the peeling phenomenon of the phase change film due to unstable bonding between the insulating film and the phase change film can be suppressed.

따라서, 본 발명은 상기 상변화막을 안정적으로 형성할 수 있으므로, 안정적인 상전이 특성을 확보할 수 있어 소자의 신뢰서을 향상시킬 수 있다.Therefore, since the phase change film can be stably formed, the present invention can ensure stable phase transition characteristics, thereby improving the reliability of the device.

Claims (15)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 다수의 상변화 셀 영역을 갖는 반도체기판; A semiconductor substrate having a plurality of phase change cell regions; 상기 반도체기판의 각 상변화 셀 영역 상에 형성된 하부 전극; A lower electrode formed on each phase change cell region of the semiconductor substrate; 상기 하부 전극을 덮도록 반도체기판 상에 형성되며, 상기 하부 전극을 노출시키는 콘택홀을 구비한 절연막; An insulating layer formed on the semiconductor substrate to cover the lower electrode and having a contact hole exposing the lower electrode; 상기 콘택홀의 전 표면 상에 형성되며, La2O3막 및 Y2O3막 중 어느 하나의 막으로 이루어진 버퍼막; A buffer film formed on the entire surface of the contact hole and formed of any one of a La 2 O 3 film and a Y 2 O 3 film; 상기 버퍼막이 형성된 콘택홀 내에 형성된 상변화막; 및 A phase change layer formed in the contact hole in which the buffer layer is formed; And 상기 상변화막과 버퍼막 및 절연막 상에 형성된 상부전극;An upper electrode formed on the phase change film, the buffer film, and the insulating film; 을 포함하는 것을 특징으로 하는 상변화 기억 소자.Phase change memory device comprising a. 제 11 항에 있어서,The method of claim 11, 상기 절연막은 USG막, PSG막, BPSG막, SOG막, TEOS막 및 HDP막 중 어느 하나의 막으로 형성된 것을 특징으로 하는 상변화 기억 소자.And the insulating film is formed of any one of a USG film, a PSG film, a BPSG film, an SOG film, a TEOS film, and an HDP film. 삭제delete 제 11 항에 있어서,The method of claim 11, 상기 버퍼막은 5∼30Å 두께를 갖는 것을 특징으로 하는 상변화 기억 소자.And said buffer film has a thickness of 5 to 30 microseconds. 제 11 항에 있어서,The method of claim 11, 상기 상변화막은 Ge-Sb-Te 또는 In-Sb-Te-Ag로 이루어진 물질인 것을 특징으로 하는 상변화 기억 소자.And the phase change film is made of Ge-Sb-Te or In-Sb-Te-Ag.
KR1020070072742A 2007-07-20 2007-07-20 Phase change RAM device KR100891523B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070072742A KR100891523B1 (en) 2007-07-20 2007-07-20 Phase change RAM device
US12/104,873 US7687795B2 (en) 2007-07-20 2008-04-17 Phase change memory device with reinforced adhesion force

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070072742A KR100891523B1 (en) 2007-07-20 2007-07-20 Phase change RAM device

Publications (2)

Publication Number Publication Date
KR20090009455A KR20090009455A (en) 2009-01-23
KR100891523B1 true KR100891523B1 (en) 2009-04-06

Family

ID=40264092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070072742A KR100891523B1 (en) 2007-07-20 2007-07-20 Phase change RAM device

Country Status (2)

Country Link
US (1) US7687795B2 (en)
KR (1) KR100891523B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103682089A (en) * 2012-09-11 2014-03-26 中国科学院上海微系统与信息技术研究所 High-speed, high-density and lower power consumption phase-change memory unit and preparation method thereof
CN105098068A (en) * 2014-05-22 2015-11-25 中芯国际集成电路制造(上海)有限公司 Semiconductor device, manufacturing method thereof and electronic device
US20200388753A1 (en) * 2019-06-10 2020-12-10 Intel Corporation Fabrication of stackable embedded edram using a binary alloy based on antimony

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005112118A1 (en) 2004-05-14 2005-11-24 Renesas Technology Corp. Semiconductor memory
JP2006352082A (en) * 2005-05-19 2006-12-28 Renesas Technology Corp Semiconductor memory device and its manufacturing method
US20070102691A1 (en) 2002-02-20 2007-05-10 Campbell Kristy A Silver-selenide/chalcogenide glass stack for resistance variable memory
KR100718156B1 (en) 2006-02-27 2007-05-14 삼성전자주식회사 Phase change random access memory and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070102691A1 (en) 2002-02-20 2007-05-10 Campbell Kristy A Silver-selenide/chalcogenide glass stack for resistance variable memory
WO2005112118A1 (en) 2004-05-14 2005-11-24 Renesas Technology Corp. Semiconductor memory
JP2006352082A (en) * 2005-05-19 2006-12-28 Renesas Technology Corp Semiconductor memory device and its manufacturing method
KR100718156B1 (en) 2006-02-27 2007-05-14 삼성전자주식회사 Phase change random access memory and method of manufacturing the same

Also Published As

Publication number Publication date
US7687795B2 (en) 2010-03-30
KR20090009455A (en) 2009-01-23
US20090020741A1 (en) 2009-01-22

Similar Documents

Publication Publication Date Title
US9620710B2 (en) Self-selecting PCM device not requiring a dedicated selector transistor
JP4786136B2 (en) Phase change memory element and method of forming the same
KR100655082B1 (en) Phase-change memory cell and method of fabricating the same
US7838860B2 (en) Integrated circuit including vertical diode
KR100873878B1 (en) Manufacturing method of phase change memory unit and manufacturing method of phase change memory device using same
KR101019989B1 (en) Phase change Random Access Memory Device and Method of Manufacturing the Same
US7667221B2 (en) Phase change memory devices and methods for fabricating the same
US20070160760A1 (en) Methods of forming phase change material thin films and methods of manufacturing phase change memory devices using the same
US8189372B2 (en) Integrated circuit including electrode having recessed portion
US20060108667A1 (en) Method for manufacturing a small pin on integrated circuits or other devices
JP2008182234A (en) Phase change memory device and method of forming the same
US7888665B2 (en) Integrated circuit including memory cell having cup-shaped electrode interface
US20090185411A1 (en) Integrated circuit including diode memory cells
CN103137863B (en) PCRAM device and its manufacture method
US11094745B2 (en) Variable resistance memory device and method of fabricating the same
KR100967675B1 (en) Phase change RAM device and method of manufacturing the same
US7718464B2 (en) Integrated circuit fabricated using an oxidized polysilicon mask
US7061005B2 (en) Phase-change random access memory device and method for manufacturing the same
US10777745B2 (en) Switching element, variable resistance memory device, and method of manufacturing the switching element
US7760546B2 (en) Integrated circuit including an electrode having an outer portion with greater resistivity
KR100891523B1 (en) Phase change RAM device
KR20080050098A (en) Method of manufacturing phase change ram device
US20070215987A1 (en) Method for forming a memory device and memory device
US11276821B2 (en) Variable resistance memory device
CN111009607B (en) Variable resistance memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 12