KR100879967B1 - Programmable up conversion apparatus - Google Patents
Programmable up conversion apparatus Download PDFInfo
- Publication number
- KR100879967B1 KR100879967B1 KR1020070095215A KR20070095215A KR100879967B1 KR 100879967 B1 KR100879967 B1 KR 100879967B1 KR 1020070095215 A KR1020070095215 A KR 1020070095215A KR 20070095215 A KR20070095215 A KR 20070095215A KR 100879967 B1 KR100879967 B1 KR 100879967B1
- Authority
- KR
- South Korea
- Prior art keywords
- filter
- interpolation
- programmable
- gaussian
- cic
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/0671—Cascaded integrator-comb [CIC] filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0248—Filters characterised by a particular frequency response or filtering method
- H03H17/0282—Sinc or gaussian filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
- H03H17/0657—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is higher than the input sampling frequency, i.e. interpolation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
본 발명은 GMSK 모뎀 적용시스템의 재설정가능 반도체의 구현에 있어서 리소스 사용을 최소화하고 저전력을 사용하는 프로그래머블 업 컨버전 장치에 관한 것이다.The present invention relates to a programmable up-conversion device that minimizes resource use and uses low power in the implementation of a reconfigurable semiconductor of a GMSK modem application system.
재설정가능 반도체(FPGA : Field-Programmable Gate Array)는 프로그램이 가능한 로직 칩의 한 형태이다. 재설정가능 반도체는 PLD(Plogrmmable Logic Device)와 비슷하지만, PLD가 일반적으로 수백 개의 게이트에 제한되는데 반하여 재설정가능 반도체는 수천 개의 게이트를 지원한다. 재설정가능 반도체는 집적회로 설계의 프로토타입 제작용으로 인기가 높으며 특히 설계가 확정되면 성능을 높이기 위해 영구 전자회로를 가진 칩들로 생산된다.A field-programmable gate array (FPGA) is a type of programmable logic chip. Resettable semiconductors are similar to Logrmmable Logic Devices (PLDs), but resettable semiconductors support thousands of gates, while PLDs are typically limited to hundreds of gates. Resettable semiconductors are popular for prototyping integrated circuit designs, especially when chips are built with permanent electronics to increase performance when the design is confirmed.
한편, GMSK(Gaussian Minimum Shift Keying)은 MSK의 일종으로 가우시안 밴드패스 필터(Gaussian Bandpass Filter)를 이용하여 위상(Phase)의 변화를 부드럽게 함으로써 이진 데이터의 급격한 트랜지션(Transition)을 제거하여 반송파의 대역을 감소시킬 수 있는 변조(Modulation) 기법이다. 이러한 GMSK는 MSK 변조 방식에서 발생하는 upper side lobe 에너지 증가를 효율적으로 감소시킬 수 있다. 또 한, 가우시안 필터는 변조 시스템에서 시스템 데이터 레이트(Rate)와 오버샘플링 비율을 결정한다.On the other hand, GMSK (Gaussian Minimum Shift Keying) is a kind of MSK that uses Gaussian Bandpass Filter to smooth the phase change, eliminating the sudden transition of binary data to remove the carrier band. Modulation technique that can be reduced. This GMSK can effectively reduce the upper side lobe energy increase that occurs in MSK modulation. In addition, Gaussian filters determine the system data rate (Rate) and oversampling rate in the modulation system.
디지털 RF/IF 기술은 디지털 영역으로 변환된 RF/IF 신호에 대해 디지털 업/다운 컨버전 및 샘플링 변환을 주목적으로서, RF/IF 신호가 디지털 영역에서 처리되는 것을 가리킨다. 디지털 RF/IF 기술로 RF/IF 신호를 처리하는 것은 유연성 및 선형성, 고성능 등 아날로그에서 처리될 수 없었던 부분을 처리할 수 있는 장점을 가지고 있다. 이러한 디지털 RF/IF 기술은 SDR(Software Defined Radio)의 일종으로 프로그래머블(Programmable)하고 고속 처리가 가능해야 하며 또한 구현되는 기기의 사이즈가 작아야 한다.Digital RF / IF technology refers to the processing of RF / IF signals in the digital domain, primarily for digital up / down conversion and sampling conversion for the RF / IF signals converted to the digital domain. Processing RF / IF signals with digital RF / IF technology has the advantage of being able to handle parts of the analog that cannot be processed, such as flexibility, linearity and high performance. The digital RF / IF technology is a kind of SDR (Software Defined Radio), which should be programmable and capable of high-speed processing, and should have a small device size.
도 1은 종래기술에 따른 GMSK 모뎀 변조방식에 적용되는 고정비율 가우시안 필터의 구조를 도시한 도면이고, 도 2는 종래기술에 따른 GMSK 모뎀 변조방식에서의 프로그래머블 업 컨버전(PUC : Programmable Up Conversion) 장치를 도시한 도면이다.1 is a view showing the structure of a fixed rate Gaussian filter applied to the GMSK modem modulation scheme according to the prior art, Figure 2 is a programmable up conversion (PUC) device in the GMSK modem modulation scheme according to the prior art It is a figure which shows.
프로그래머블 업 컨버전 장치는 가우시안 필터(10), CIC 인터폴레이션 필터(20), Direct Digital Synthesizer(30) 등을 포함한다. 도 2에서 가우시안 필터(10) 및 CIC 인터폴레이션 필터(20)는 모두 고정비율을 적용한다. CIC 인터폴레이션 필터(20)는 송신단에서의 이미지(Image) 성분 이득을 최소화하기 위한 것이다. 이러한 고정비율 가우시안 필터와 프로그래머블 업 컨버전 장치의 구조는 시스템 데이터 레이트에 의해 결정되며, 필터와 이미지 성분 제거 성능이 예상된 채널 환경에 종속적으로 고정된다.The programmable up-conversion device includes a
따라서, 채널 환경에 따른 가우시안 필터의 설계와 이미지 성분 제거에 뛰어난 성능을 보이는 가변가능한 CIC 인터폴레이션 필터와 Half-Band 필터를 가지는 프로그래머블 업 컨버전 장치의 설계가 필요하다.Accordingly, there is a need for a design of a Gaussian filter according to the channel environment and a programmable up conversion device having a variable CIC interpolation filter and a half-band filter that exhibit excellent performance in removing image components.
본 발명의 목적은 GMSK 모뎀 적용시스템의 재설정가능 반도체의 구현에 있어서 리소스 사용을 최소화하고 저전력을 사용하는 프로그래머블 업 컨버전 장치를 제공함에 있다.An object of the present invention is to provide a programmable up-conversion device that minimizes resource use and uses low power in the implementation of a reconfigurable semiconductor of a GMSK modem application system.
본 발명에 따른 프로그래머블 업 컨버전 장치는, 오버샘플링 비율에 대응하여 샘플링 레이트(Rate)가 결정되고, 상기 결정된 샘플링 레이트를 이용하여 수신되는 신호를 필터링하는 가우시안 필터와, 가변적인 필터계수를 적용하여 상기 가우시안 필터로부터 출력되는 신호를 필터링하는 1:(4-N) 인터폴레이션 램(RAM) 필터와, 정수인 계수를 적용하여 상기 인터폴레이션 램 필터로부터 출력된 신호를 필터링하는 인터폴레이션 Modified Half-Band 필터와, (N-1)차 Comb 필터 및 (N-1)차 적분기부(Integrator)부를 포함하여 상기 인터폴레이션 Modified Half-Band 필터로부터 출력되는 신호를 필터링하는 CIC 인터폴레이션 필터를 포함를 포함한다.In the programmable up conversion apparatus according to the present invention, a sampling rate is determined according to an oversampling rate, and a Gaussian filter for filtering a received signal using the determined sampling rate and a variable filter coefficient are applied to the programmable up conversion apparatus. A 1: (4-N) interpolation RAM filter for filtering a signal output from a Gaussian filter, an interpolation Modified Half-Band filter for filtering a signal output from the interpolation RAM filter by applying an integer coefficient, and (N It includes a CIC interpolation filter for filtering the signal output from the interpolation Modified Half-Band filter, including a -1) order Comb filter and (N-1) order integrator.
본 발명에 따르면 GMSK 모뎀 적용시스템의 재설정가능 반도체의 구현에 있어서 리소스 사용을 최소화하고 저전력을 사용하는 프로그래머블 업 컨버전 장치를 제공한다.The present invention provides a programmable up-conversion device that minimizes resource use and uses low power in implementing a resettable semiconductor of a GMSK modem application system.
이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한 다. 도면들 중 동일한 구성 요소들은 가능한 한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의하여야 한다. 하기 설명 및 첨부 도면에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be noted that the same elements in the figures are denoted by the same reference numerals wherever possible. In the following description and the annexed drawings, detailed descriptions of well-known functions and configurations that may unnecessarily obscure the subject matter of the present invention will be omitted.
도 3은 본 발명의 일 실시예에 따른 프로그래머블 업 컨버전 장치의 대략적인 블록도이다.3 is a schematic block diagram of a programmable up conversion apparatus according to an embodiment of the present invention.
프로그래머블 업 컨버전 장치는 가우시안 필터(110), 인터폴레이션 RAM 필터(120), 인터폴레이션 Modified Half-Band Filter(130), 영차 고정 CIC 인터폴레이션 필터(140), Direct Digital Synthesizer(150)를 포함한다.The programmable up-conversion device includes a
도 3에서 가우시안 필터 샘플링 파라미터 및 프로그래머블 업 컨버전 장치를 구성하는 필터들의 파라미터는 DSP(Digital Signal Porcessor) 또는 CPU에서 가변 가능하다.In FIG. 3, the parameters of the Gaussian filter sampling parameter and the filters constituting the programmable up-conversion device may be variable in a DSP or a CPU.
프로그래머블 업 컨버전 장치는 1:(4-N) Plolyphased Filter(120)를 사용하는 것이 바람직하다. 또한, 2:1 인터폴레이션을 위한 Modified Half-Band Filter(130)와 영차 업샘플링 CIC 인터폴레이션 필터(140)를 사용하는 것이 바람직하다. 또한, 프로그래머블 업 컨버전 장치는 시스템 데이터 레이트 최적화와 이미지 성분의 이득 감소를 위하여 가변가능한 업다운 샘플러를 적용하여 수신한 샘플링하는 것이 바람직하다. 상기의 1:2 인터폴레이션 Modified Half-Band 필터(130)와 가변가능한 1:H 영차 CIC 인터폴레이션 필터(140)는 프로그래머블 업 컨버전 장치의 최소 리소스 사용 조건을 만족할 수 있다.The programmable up-conversion device preferably uses a 1: (4-N)
도 3을 참조하여 설명하면 GMSK 변조방식에서 가변가능한 오버샘플링 비율은 가우시안 필터 샘플링을 결정한다. 가우시안 필터 샘플링은 한 주기가 최대 16으로 구현될 수 있으며, 오버샘플링 비율에 대응하여 Gk 샘플링이 결정된다. 1:(4-N) 인터폴레이션 RAM 필터는 메모리 기반의 폴리페이즈(Polyphase) 구조를 가진다. 또한, 1:(4-N) 인터폴레이션 RAM 필터는 가변적인 필터계수를 적용한다. 영차 CIC 인터폴레이션 필터(Zero-Order Hold CIC Interpolation Filter)(140)에서는 입력되는 데이터가 (N-1)차의 Integrator부(미도시)를 통과하여 최종출력된다. Comb 필터(미도시)의 출력은 Integrator부와 동일한 데이터 구간을 가진다. 이때, 데이터가 높은 레이트로 동기된 Integrator부에 인가될 경우, CIC 인터폴레이션 필터가 1:H이므로 H개의 동일한 데이터가 Integrator부에 인가되어 동작하는 효과를 얻을 수 있다. H개의 동일한 데이터 반복은 영차 업샘플링을 의미하므로, CIC 필터에 적용되는 수식에서의 H탭 계수가 1인 Comb 필터와 등가이고, 또한 이것은 1차의 CIC 필터와 등가가 된다. 즉, 부가적인 기능 블록 없이 1차가 감소된 형태의 CIC 필터가 구현 가능해진다.Referring to FIG. 3, the variable oversampling ratio in the GMSK modulation method determines Gaussian filter sampling. Gaussian filter sampling can be implemented with a maximum of 16 periods, and Gk sampling is determined corresponding to the oversampling ratio. The 1: (4-N) interpolated RAM filter has a memory-based polyphase structure. Also, the 1: (4-N) interpolation RAM filter applies a variable filter coefficient. In the zero-order hold
본 발명에 따른 영차 CIC 인터폴레이션 필터(140)와 인터폴레이션 Modified Half-Band 필터(130)는 종래의 필터와 동일한 성능을 가지면서도 저전력, 저리소스를 요하는 인터폴레이션 필터이다. 본 발명에 따른 영차 CIC 인터폴레이션 필터(140)는 Integrator부와 Comb부의 차수가 1차 감소되었을 뿐만 아니라 영차 업샘플러를 사용한다. 즉, 영차 업샘플러를 사용함으로써 1차 업샘플러와 수식적으로 등가를 이루고, 구현시에는 부가적인 기능 블록 없이 1차가 감소된 형태의 CIC 필터로 구현된다.The zero-order
또한, 인터폴레이션 Modified Half-Band 필터(130)는 소수의 계수를 2의 승수 형태로 정수화하여 곱셈기를 사용하지 않는 저리소스 측면에서 효율적인 구조가 된다. 이미지 성분 이득 감소에 사용되는 업다운 샘플러는 가우시안 필터 데이터 레이트에 대응하여 샘플링 비율을 가변함으로써 가우시안 필터 성능 및 이미지 성분 제거 성능 트레이드 오프할 수 있다.In addition, the interpolated Modified Half-
도 4는 본 발명의 일 실시예에 따른 프로그래머블 업 컨버전 장치의 상세 구조를 도시한 도면이다.4 is a diagram illustrating a detailed structure of a programmable up-conversion device according to an embodiment of the present invention.
데이터의 오버샘플링 레이트는 가변 가우시안 필터 샘플링 구조와 PUC에 의하여 결정된다. 도 4의 PUC 구조는 도 3의 구조를 상세히 나타낸 것이다.The oversampling rate of the data is determined by the variable Gaussian filter sampling structure and the PUC. The PUC structure of FIG. 4 illustrates the structure of FIG. 3 in detail.
데이터가 GMSK 가우시안 필터(110)를 통과하면, 오버샘플링 비율이 bps인 신호가 출력되고, 1:(4-N) 인터폴레이션 RAM 필터(120)를 통과하면 오버샘플링 비율은 bps가 된다. 1:2 인터폴레이션 Modified Half-Band 필터(130)를 통과하면 bps가 되고, CIC 인터폴레이션 필터(140)를 통과하면 bps가 된다.If the data passes through the GMSK
이와 같이 오버샘플링된 데이터는 곱셈기에 의하여 DDC(150)으로부터 출력되는 신호와 곱해져 최종출력된다.The oversampled data is multiplied by the signal output from the
도 1은 종래기술에 따른 GMSK 모뎀 변조방식에 적용되는 고정비율 가우시안 필터의 구조를 도시한 도면이다.1 is a diagram illustrating a structure of a fixed rate Gaussian filter applied to a GMSK modem modulation scheme according to the prior art.
도 2는 종래기술에 따른 GMSK 모뎀 변조방식에서의 프로그래머블 업 컨버전(PUC : Programmable Up Conversion) 장치를 도시한 도면이다.FIG. 2 is a diagram illustrating a programmable up conversion (PUC) device in a GMSK modem modulation scheme according to the prior art.
도 3은 본 발명의 일 실시예에 따른 프로그래머블 업 컨버전 장치의 대략적인 블록도이다.3 is a schematic block diagram of a programmable up conversion apparatus according to an embodiment of the present invention.
도 4는 본 발명의 일 실시예에 따른 프로그래머블 업 컨버전 장치의 상세 구조를 도시한 도면이다.4 is a diagram illustrating a detailed structure of a programmable up-conversion device according to an embodiment of the present invention.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070095215A KR100879967B1 (en) | 2007-09-19 | 2007-09-19 | Programmable up conversion apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070095215A KR100879967B1 (en) | 2007-09-19 | 2007-09-19 | Programmable up conversion apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100879967B1 true KR100879967B1 (en) | 2009-01-23 |
Family
ID=40483015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070095215A KR100879967B1 (en) | 2007-09-19 | 2007-09-19 | Programmable up conversion apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100879967B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109801641A (en) * | 2019-03-19 | 2019-05-24 | 深圳锐越微技术有限公司 | Audio rate transformation system and electronic equipment |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040100043A (en) * | 2003-05-21 | 2004-12-02 | 장영범 | Cascaded intergrator comb filter having the interpolated filter and method for designing the filter |
-
2007
- 2007-09-19 KR KR1020070095215A patent/KR100879967B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040100043A (en) * | 2003-05-21 | 2004-12-02 | 장영범 | Cascaded intergrator comb filter having the interpolated filter and method for designing the filter |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109801641A (en) * | 2019-03-19 | 2019-05-24 | 深圳锐越微技术有限公司 | Audio rate transformation system and electronic equipment |
WO2020187280A1 (en) * | 2019-03-19 | 2020-09-24 | 深圳锐越微技术有限公司 | Audio rate conversion system and electronic device |
CN109801641B (en) * | 2019-03-19 | 2021-06-08 | 深圳锐越微技术有限公司 | Audio rate conversion system and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Datta et al. | FPGA implementation of high performance digital down converter for software defined radio | |
JP6090441B2 (en) | Transmitter circuit | |
Mehra et al. | FPGA-based design of high-speed CIC decimator for wireless applications | |
Cordeiro et al. | Gigasample time-interleaved delta-sigma modulator for FPGA-based all-digital transmitters | |
CN101895354B (en) | Method for measuring signal error vector magnitude in digital domain | |
Shanthi et al. | An Efficient FPGA Implementation of Cascade Integrator Comb Filter | |
Dinis et al. | Improving the performance of all-digital transmitter based on parallel delta-sigma modulators through propagation of state registers | |
Kodali et al. | DDC and DUC filters in SDR platforms | |
Happi Tietche et al. | A practical FPGA-based architecture for arbitrary-ratio sample rate conversion | |
KR100879967B1 (en) | Programmable up conversion apparatus | |
JP2012506195A (en) | Transmitting and receiving apparatus for wireless communication system having multistage channel filter | |
US10224968B2 (en) | Digital up-converter and method therefor | |
JP2010130185A (en) | Sampling rate conversion circuit | |
Rajagopal | Power and area efficient decimation filter architectures of wireless receivers | |
Beygi et al. | An FPGA-based irrational decimator for digital receivers | |
KR100879971B1 (en) | Zero-digree upsampling cascaded integrator-comb filter | |
Thiel et al. | Digital asynchronous signal interpolation and clock domain crossing | |
Pinjerla | Sampling Rate Conversion Techniques-A Review | |
Rahate et al. | FPGA based implementation of decimator filter for hearing aid application | |
Pang et al. | A highly efficient digital down converter in wide band digital radar receiver | |
CN109565290B (en) | Digital front end for direct digital radio frequency modulator | |
US7502423B2 (en) | Digital modulator and digital modulation method | |
Karnati et al. | A power-efficient polyphase sharpened CIC filter for sigma-delta ADCs | |
Feng et al. | Low power structure digital up converter design for software radio system | |
Latha et al. | Design of Digital Filters for Multi-standard Transceivers. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20131231 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20151230 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20161228 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20171227 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20190110 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20200103 Year of fee payment: 12 |