KR100878314B1 - Apparatus for Generating Internal Voltages of Semiconductor Integrated Circuit - Google Patents

Apparatus for Generating Internal Voltages of Semiconductor Integrated Circuit Download PDF

Info

Publication number
KR100878314B1
KR100878314B1 KR1020070059373A KR20070059373A KR100878314B1 KR 100878314 B1 KR100878314 B1 KR 100878314B1 KR 1020070059373 A KR1020070059373 A KR 1020070059373A KR 20070059373 A KR20070059373 A KR 20070059373A KR 100878314 B1 KR100878314 B1 KR 100878314B1
Authority
KR
South Korea
Prior art keywords
voltage
reference voltage
temperature
internal
generating
Prior art date
Application number
KR1020070059373A
Other languages
Korean (ko)
Other versions
KR20070078410A (en
Inventor
김경환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070059373A priority Critical patent/KR100878314B1/en
Publication of KR20070078410A publication Critical patent/KR20070078410A/en
Application granted granted Critical
Publication of KR100878314B1 publication Critical patent/KR100878314B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 온도조건에 맞도록 각 내부전압 레벨을 제어하여 반도체 집적회로의 동작성능 저하를 방지할 수 있도록 한 반도체 집적회로의 내부전압 발생장치에 관한 것으로, 온도변화에 따라 상승, 강하 또는 유지되는 기초 기준전압 중 적어도 두 가지의 기초 기준전압을 발생시키는 가변형 기준전압 발생수단; 상기 가변형 기준전압 발생수단에서 출력된 적어도 두 가지의 기초 기준전압을 적어도 두 가지의 내부전압 생성용 기준전압으로 변환하여 출력하는 레벨 시프팅(Level Shifting) 수단; 및 상기 레벨 시프팅 수단에서 출력된 적어도 두 가지의 내부전압 생성용 기준전압을 각각 이용하여 적어도 두 가지의 내부전압을 발생시키는 내부전압 생성수단을 포함한다. 따라서 온도에 따른 반도체 집적회로의 수율 및 성능 저하를 방지할 수 있고 급격한 환경변화에도 정상적인 동작이 가능한 반도체 집적회로 설계를 가능하게 한다.The present invention relates to an internal voltage generator of a semiconductor integrated circuit which controls each internal voltage level in accordance with temperature conditions to prevent deterioration of the operation performance of the semiconductor integrated circuit. Variable reference voltage generating means for generating at least two basic reference voltages of the basic reference voltages; Level shifting means for converting at least two basic reference voltages output from said variable reference voltage generating means into at least two internal voltage generation reference voltages and outputting them; And internal voltage generation means for generating at least two internal voltages by using at least two internal voltage generation reference voltages output from the level shifting means. Therefore, it is possible to prevent a decrease in yield and performance of the semiconductor integrated circuit according to the temperature, and to enable a semiconductor integrated circuit design capable of normal operation even under a sudden environmental change.

온도/기준전압/고전압/코어 전압/기판 바이어스 전압 Temperature / reference voltage / high voltage / core voltage / substrate bias voltage

Description

반도체 집적회로의 내부전압 발생장치{Apparatus for Generating Internal Voltages of Semiconductor Integrated Circuit}Apparatus for Generating Internal Voltages of Semiconductor Integrated Circuit

도 1은 일반적인 메모리 셀의 구조를 나타낸 레이아웃도,1 is a layout diagram illustrating a structure of a general memory cell;

도 2는 일반적인 메모리에서 사용되는 전압들을 비교한 그래프,2 is a graph comparing voltages used in a general memory;

도 3은 종래의 기술에 따른 반도체 집적회로의 내부전압 발생장치를 나타낸 회로도,3 is a circuit diagram illustrating an internal voltage generator of a semiconductor integrated circuit according to the related art;

도 4는 도 3의 기판 바이어스 전압 디텍터의 내부구성을 나타낸 회로도,4 is a circuit diagram illustrating an internal configuration of the substrate bias voltage detector of FIG. 3;

도 5는 도 3의 고전압 디텍터의 내부구성을 나타낸 회로도,5 is a circuit diagram illustrating an internal configuration of the high voltage detector of FIG. 3;

도 6은 종래의 기술에 따른 기준전압 변동을 나타낸 그래프,6 is a graph illustrating a change in reference voltage according to the related art;

도 7은 저온에서의 내부전압 요구조건을 설명하기 위한 그래프,7 is a graph for explaining the internal voltage requirement at low temperature;

도 8은 본 발명에 따른 반도체 집적회로의 내부전압 발생장치의 개념을 나타낸 회로도,8 is a circuit diagram illustrating a concept of an internal voltage generator of a semiconductor integrated circuit according to the present invention;

도 9는 도 8에 따른 가변형 기준전압 발생부의 개념을 설명하기 위한 회로도,9 is a circuit diagram illustrating a concept of a variable reference voltage generator according to FIG. 8;

도 10은 도 8의 가변형 기준전압 발생부의 내부구성을 나타낸 회로도,10 is a circuit diagram illustrating an internal configuration of a variable reference voltage generator of FIG. 8;

도 11은 본 발명의 제 1 실시예에 따른 반도체 집적회로의 내부전압 발생장치를 나타낸 회로도,11 is a circuit diagram showing an internal voltage generator of a semiconductor integrated circuit according to a first embodiment of the present invention;

도 12는 본 발명의 제 2 실시에에 따른 반도체 집적회로의 내부전압 발생장치를 나타낸 회로도,12 is a circuit diagram showing an internal voltage generator of a semiconductor integrated circuit according to a second embodiment of the present invention;

도 13은 본 발명의 제 3 실시예에 따른 반도체 집적회로의 내부전압 발생장치를 나타낸 회로도이다.13 is a circuit diagram illustrating an internal voltage generator of a semiconductor integrated circuit according to a third exemplary embodiment of the present invention.

- 도면의 주요 부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawing-

20: 제 1 가변형 기준전압 발생부20: first variable reference voltage generator

21, 61, 81, 101: 제 1 레벨 시프터21, 61, 81, 101: first level shifter

22, 62, 82, 102: 제 1 내부전압 발생부22, 62, 82, and 102: first internal voltage generator

30: 제 2 가변형 기준전압 발생부30: second variable reference voltage generator

31, 71, 91, 111: 제 2 레벨 시프터31, 71, 91, 111: second level shifter

32, 72, 92, 112: 제 2 내부전압 발생부32, 72, 92, 112: second internal voltage generator

41: 전압 발생부 42: 곱셈기41: voltage generator 42: multiplier

43, 51, 52: BJT(바이폴라 정션 트랜지스터)43, 51, 52: bipolar junction transistor (BJT)

44: 가산기44: adder

60, 100: 온도 반비례형 기준전압 발생부60, 100: temperature inverse type reference voltage generator

70, 90: 온도 비례형 기준전압 발생부70, 90: temperature proportional reference voltage generator

80, 110: 온도 독립형 기준전압 발생부 80, 110: temperature independent reference voltage generator

본 발명은 반도체 집적회로에 관한 것으로, 더욱 상세하게는 반도체 집적회로의 내부전압 발생장치에 관한 것이다.The present invention relates to a semiconductor integrated circuit, and more particularly, to an internal voltage generator of a semiconductor integrated circuit.

현재 반도체 집적회로 특히 반도체 메모리인 DRAM(Dynamic Random Access Memory)에 공급되는 외부전압(VDD)은 계속해서 낮아지는 추세이므로, 온도변화 등에 따라 내부전원들이 변화하는 양을 최대한 억제할 필요가 있다. 또한 각 내부전원들이 변화하는 방향(양 또는 음)도 바람직한 방향으로 제어할 필요가 있다.Currently, since the external voltage VDD supplied to a semiconductor integrated circuit, particularly a DRAM (Dynamic Random Access Memory), is continuously decreasing, it is necessary to minimize the amount of change in the internal power supplies due to temperature changes. It is also necessary to control the direction (positive or negative) in which the respective internal power sources change in the preferred direction.

일반적인 DRAM의 기본적인 메모리 셀 구조는 도 1과 같이, 워드라인(Word line)과 비트라인(Bit line)에 연결된 하나의 트랜지스터와 하나의 커패시터로 되어 있다. 상기 트랜지스터는 크기 대비 성능이 PMOS 트랜지스터에 비해 뛰어난 NMOS 트랜지스터가 사용되고 있다.The basic memory cell structure of a general DRAM includes one transistor and one capacitor connected to a word line and a bit line as shown in FIG. 1. NMOS transistors, which are superior in size / performance to PMOS transistors, are used.

이때 도 2는 DRAM에서 사용되는 전압들의 레벨을 비교한 것으로, 전압레벨을 큰 순으로 나열하면 VPP, VDD, VCORE, VBLP&VCP, VBB이다.In this case, FIG. 2 compares the levels of voltages used in DRAMs, and when the voltage levels are arranged in ascending order, VPP, VDD, VCORE, VBLP & VCP, and VBB.

상기 VDD는 DRAM 외부에서 공급되는 전압이며, 이를 승압 또는 감압하여 상술한 VPP, VCORE, VBLP&VCP, VBB를 생성한다. 상기 VPP는 메모리 셀의 구성요소인 트랜지스터의 문턱전압 손실 보상을 목적으로, 워드 라인(Word Line) 드라이버 및 데이터 아웃 드라이버 등에 필수적으로 사용되는 전압으로서, 상기 VDD를 승압하여 생성되며, VDD+VT(문턱전압)보다 큰 값(내부전압 중 최고값)을 갖는다. 상기 VCORE는 코어 전압 즉, 셀의 데이터 레벨에 해당하는 전압이다. VBLP는 비트라인 프리차지 전압이며, VCP는 셀 플레이트 전압으로서 동일한 레벨이다. 그리고 상기 VBB는 기판 바이어스 전압으로서, 상기 도 1의 트랜지스터의 문턱전압을 조절하여 누설전 류를 제어할 목적으로 음의 값을 갖도록 하여 상기 트랜지스터의 (Bulk)에 인가된다.The VDD is a voltage supplied from the outside of the DRAM and is boosted or reduced to generate the above-described VPP, VCORE, VBLP & VCP, and VBB. The VPP is a voltage essentially used for a word line driver, a data out driver, and the like for the purpose of compensating a threshold voltage loss of a transistor which is a component of a memory cell. The VPP is generated by boosting the VDD, and VDD + VT ( It has a value larger than the threshold voltage (the highest value of the internal voltages). The VCORE is a core voltage, that is, a voltage corresponding to a data level of a cell. VBLP is the bit line precharge voltage and VCP is the same level as the cell plate voltage. The VBB is a substrate bias voltage and is applied to the bulk of the transistor to have a negative value for controlling the leakage current by adjusting the threshold voltage of the transistor of FIG. 1.

이하, 첨부된 도면을 참조하여 종래의 기술에 따른 반도체 집적회로의 내부전압 발생장치를 설명하면 다음과 같다.Hereinafter, an internal voltage generator of a semiconductor integrated circuit according to the related art will be described with reference to the accompanying drawings.

도 3은 종래의 기술에 따른 반도체 집적회로의 내부전압 발생장치를 나타낸 회로도, 도 4는 도 3의 기판 바이어스 전압 디텍터의 내부구성을 나타낸 회로도, 도 5는 도 3의 고전압 디텍터의 내부구성을 나타낸 회로도, 도 6은 종래의 기술에 따른 기준전압 변동을 나타낸 그래프, 도 7은 저온에서의 내부전압 요구조건을 설명하기 위한 그래프이다.3 is a circuit diagram illustrating an internal voltage generator of a semiconductor integrated circuit according to the related art, FIG. 4 is a circuit diagram illustrating an internal configuration of the substrate bias voltage detector of FIG. 3, and FIG. 5 is a diagram illustrating an internal configuration of the high voltage detector of FIG. 3. 6 is a graph showing a variation of the reference voltage according to the related art, and FIG. 7 is a graph for explaining the internal voltage requirement at a low temperature.

종래의 기술에 따른 반도체 집적회로의 내부전압 발생장치는 도 3에 도시된 바와 같이, 외부전압(VDD)이 상승하여 정해진 레벨에 도달하면 기초 기준전압(VREF_BASE)을 발생시키는 기준전압 발생부(10), 상기 기초 기준전압(VREF_BASE)을 코어 전압 및 기판 바이어스 전압 생성을 위한 제 1 기준전압(VREF_C)과 고전압 생성을 위한 제 2 기준전압(VREF_P)으로 변환하여 출력하는 레벨 시프터(11), 상기 제 1 기준전압(VREF_C)을 이용하여 코어 전압(VCORE)을 발생시키는 코어 전압 발생부(12), 상기 제 1 기준전압(VREF_C)을 이용하여 기판 바이어스 전압(VBB)을 발생시키는 기판 바이어스 전압 발생부(13) 및 상기 제 2 기준전압(VREF_P)을 이용하여 고전압(VPP)을 발생시키는 고전압 발생부(14)를 포함하여 구성된다.As shown in FIG. 3, the internal voltage generator of the semiconductor integrated circuit according to the related art generates a reference voltage generator 10 that generates a basic reference voltage VREF_BASE when the external voltage VDD rises to reach a predetermined level. ), The level shifter 11 converting the basic reference voltage VREF_BASE into a first reference voltage VREF_C for generating a core voltage and a substrate bias voltage and a second reference voltage VREF_P for generating a high voltage, and outputting the converted voltage. The core voltage generator 12 generating the core voltage VCORE using the first reference voltage VREF_C and the substrate bias voltage generating the substrate bias voltage VBB using the first reference voltage VREF_C. And a high voltage generator 14 for generating a high voltage VPP using the unit 13 and the second reference voltage VREF_P.

상기 레벨 시프터(11)는 차동 비교기 구조로서, 피드백 동작에 의해 두 입력신호인 상기 기초 기준전압(VREF_BASE)과 저항(R1, R2)에 의해 분압된 전압(VR)값 이 동일하게 유지되며, 제 1 기준전압(VREF_C)값이 상기 R1, R2의 저항비에 의해 결정된다. 또한 제 2 기준전압(VREF_P)은 상기 제 1 기준전압(VREF_C)과 동일한 방식으로 저항비를 조절하여 생성된다. 예를 들어, 상기 저항(R1, R2)에 비해 작은 값의 저항들을 다수개 연결하고 그 노드(Node) 중에서 원하는 전압을 나타내는 노드로부터 출력되도록 하는 것이다.The level shifter 11 has a differential comparator structure in which the basic reference voltage VREF_BASE and the voltage VR divided by the resistors R1 and R2, which are input by the feedback operation, remain the same. The value of one reference voltage VREF_C is determined by the resistance ratios of R1 and R2. In addition, the second reference voltage VREF_P is generated by adjusting the resistance ratio in the same manner as the first reference voltage VREF_C. For example, a plurality of resistors having a smaller value than the resistors R1 and R2 are connected and output from a node representing a desired voltage among the nodes.

상기 코어 전압 발생부(12)는 반전단자(-)에 상기 제 1 기준전압(VREF_C)을 입력받는 비교기(12-1), 게이트에 상기 비교기(12-1)의 출력을 입력받고 상기 게이트 레벨에 따라 외부전압(VDD)을 변환하여 코어 전압(VCORE)을 출력함과 동시에 이를 상기 비교기(12-1)의 비반전단자(+)에 피드백시키는 트랜지스터(12-2)로 구성된다. 이때 코어 전압 발생부(12)는 제 1 기준전압(VREF_C)과 코어 전압(VCORE)을 비교하여 코어 전압(VCORE)이 제 1 기준전압(VREF_C) 이하로 떨어질 때 트랜지스터(12-2)를 턴 온(Turn-on)시켜 외부전압(VDD)으로부터 전류를 공급받아 코어 전압(VCORE)을 상승시키고, 코어 전압(VCORE)이 제 1 기준전압(VREF_C) 이상이 되면 트랜지스터(12-2)를 턴 오프(Turn-off)시켜 코어 전압(VCORE)이 더 이상 상승하지 않도록 하는 방식으로 동작하여 코어 전압(VCORE) 레벨을 유지시킨다.The core voltage generator 12 receives a comparator 12-1 receiving the first reference voltage VREF_C through an inverting terminal (−) and an output of the comparator 12-1 through a gate, and receives the gate level. The transistor 12-2 converts the external voltage VDD to output the core voltage VCORE and feeds it back to the non-inverting terminal + of the comparator 12-1. In this case, the core voltage generator 12 compares the first reference voltage VREF_C and the core voltage VCORE to turn the transistor 12-2 when the core voltage VCORE falls below the first reference voltage VREF_C. The transistor 12-2 is turned on when the current is supplied from the external voltage VDD to increase the core voltage VCORE. When the core voltage VCORE is equal to or greater than the first reference voltage VREF_C, the transistor 12-2 is turned on. Turn off to maintain the core voltage VCORE level in such a way that the core voltage VCORE no longer rises.

상기 기판 바이어스 전압 발생부(13)는 비교기(13-1), 트랜지스터(13-2), 상기 트랜지스터(13-2)에서 출력된 전압(VCORE_BB)을 입력받고 설정레벨 검출을 통해 기판 바이어스 전압 펌프 인에이블 신호를 출력하는 기판 바이어스 전압 디텍터(13-3) 및 상기 기판 바이어스 전압 펌프 인에이블 신호에 의해 구동되어 상기 기판 바이어스 전압(VBB)을 펌핑하기 위한 기판 바이어스 전압 펌프(13-4)로 구성 된다. 이때 비교기(13-1), 트랜지스터(13-2)의 구조는 상기 코어 전압 발생부(12)와 동일하다. 다만 트랜지스터(13-2)에서 출력되는 전압(VCORE_BB)은 그 레벨이 코어 전압(VCORE)과 동일하지만, 소모량이 적기 때문에 상기 코어 전압 발생부(12)에 비해 비교기(13-1), 트랜지스터(13-2)의 사이즈를 작게 구성하여 생성한 전압이므로 상기 코어 전압(VCORE)과 구분된다. 그리고 기판 바이어스 전압 디텍터(13-3)는 도 4와 같이 구성되며, 기판 바이어스 전압(VBB)의 절대값이 작아지면 아래쪽 트랜지스터의 저항성분이 증가하여 'DET' 노드의 전위가 상승하고 'BB_ENb1'을 '로우'(Low)값으로 만들게 된다. 이때 'BB_ENb1'은 상기 트랜지스터(13-2)에서 출력되는 전압(VCORE_BB)과 그라운드 전압(VSS)을 스윙(Swing)하는 신호이므로 레벨 시프터를 통해 외부전압(VDD)과 그라운드 전압(VSS)을 스윙하는 기판 바이어스 전압 펌프 인에이블 신호 'BB_ENb2'로 변환해준다. 상기 'BB_ENb2'가 '로우'값이 되면 상기 기판 바이어스 전압 펌프(13-4)가 동작하게 된다.The substrate bias voltage generator 13 receives a comparator 13-1, a transistor 13-2, and a voltage VCORE_BB output from the transistor 13-2 and receives a substrate bias voltage pump through a set level detection. A substrate bias voltage detector 13-3 for outputting an enable signal and a substrate bias voltage pump 13-4 for driving the substrate bias voltage VBB driven by the substrate bias voltage pump enable signal. do. In this case, the structures of the comparator 13-1 and the transistor 13-2 are the same as those of the core voltage generator 12. However, the voltage VCORE_BB output from the transistor 13-2 has the same level as the core voltage VCORE, but because the amount is small, the comparator 13-1 and the transistor ( 13-2), the voltage is generated by making the size small and is distinguished from the core voltage VCORE. In addition, the substrate bias voltage detector 13-3 is configured as shown in FIG. 4. When the absolute value of the substrate bias voltage VBB decreases, the resistance of the lower transistor increases, so that the potential of the 'DET' node increases and 'BB_ENb1' It will be made low. In this case, since 'BB_ENb1' is a signal swinging the voltage VCORE_BB and the ground voltage VSS output from the transistor 13-2, the external voltage VDD and the ground voltage VSS are swinged through a level shifter. It converts the substrate bias voltage pump enable signal 'BB_ENb2'. When the 'BB_ENb2' becomes 'low', the substrate bias voltage pump 13-4 operates.

상기 코어 전압 생성용 제 1 기준전압(VREF_C)이 어떤 원인에 의해 상승하게 되면 'DET' 노드의 전위도 상승하게 되고 기판 바이어스 전압(VBB)의 절대값이 더욱 커져야 'DET' 노드를 '로우'값으로 만들 수 있으므로 결국, 기판 바이어스 전압(VBB)의 절대값이 상승하는 결과를 초래한다.When the first reference voltage VREF_C for generating the core voltage rises due to any cause, the potential of the 'DET' node also rises and the absolute value of the substrate bias voltage VBB becomes larger so that the 'DET' node is 'low'. Value, which in turn results in an increase in the absolute value of the substrate bias voltage VBB.

상기 고전압 발생부(14)는 상기 제 2 기준전압(VREF_P)을 입력받고 설정레벨 검출을 통해 고전압 펌프 인에이블 신호를 출력하는 고전압 디텍터(14-1) 및 상기 고전압 펌프 인에이블 신호에 의해 구동되어 상기 고전압(VPP)을 펌핑하기 위한 고전압 펌프(14-2)를 포함하여 구성된다. 이때 고전압 디텍터(14-1)는 도 5와 같이 구성되며, 차동 비교기의 두 입력에 'X' 노드의 전압과 제 2 기준전압(VREF_P)이 입력된다. 상기 'X' 노드는 고전압(VPP)이 목표값일 때 제 2 기준전압(VREF_P)과 동일한 전위를 갖도록 저항 분배된 노드이다. 따라서 고전압(VPP)이 목표치보다 낮아지면 상기 'X' 노드도 제 2 기준전압(VREF_P)보다 작아지므로 비교기 동작에 의해 고전압 펌프 인에이블 신호 'PP_EN'을 '하이'(High)로 만들어 고전압 펌프(14-2)가 고전압(VPP)을 펌핑하도록 한다.The high voltage generator 14 is driven by the high voltage detector 14-1 and the high voltage pump enable signal that receive the second reference voltage VREF_P and output a high voltage pump enable signal through detection of a set level. And a high voltage pump 14-2 for pumping the high voltage VPP. In this case, the high voltage detector 14-1 is configured as shown in FIG. 5, and the voltage of the 'X' node and the second reference voltage VREF_P are input to two inputs of the differential comparator. The 'X' node is a node that is resistor-distributed to have the same potential as the second reference voltage VREF_P when the high voltage VPP is a target value. Therefore, when the high voltage VPP is lower than the target value, the 'X' node is also smaller than the second reference voltage VREF_P. Therefore, the high voltage pump enable signal 'PP_EN' is made high by the comparator operation to make the high voltage pump ( 14-2) to pump the high voltage (VPP).

상기 고전압 생성을 위한 제 2 기준전압(VREF_P)이 어떤 원인에 의해서 상승하게 되면 고전압 디텍터(14-1)는 고전압(VPP)이 원래 의도했던 목표치보다 더 높아져야 고전압 펌프 인에이블 신호 'PP_EN'을 '로우'로 만들 수 있으므로 결국, 고전압(VPP)이 상승하는 결과를 초래한다.When the second reference voltage VREF_P for generating the high voltage is raised due to some cause, the high voltage detector 14-1 must be higher than the target value intended for the high voltage VPP to set the high voltage pump enable signal 'PP_EN' to ' Can be made low ', resulting in an increase in the high voltage (VPP).

이때 도 6에 도시된 바와 같이, 기초 기준전압(VREF_BASE)의 변동에 따라 레벨 시프터(11)에서 출력된 기준전압도 변동됨을 알 수 있다. 즉, 기초 기준전압(VREF_BASE)이 강하하면, 고전압 생성을 위한 제 2 기준전압(VREF_P)도 그에 따라 강하하게 된다.In this case, as shown in FIG. 6, it can be seen that the reference voltage output from the level shifter 11 also changes according to the change of the basic reference voltage VREF_BASE. That is, when the base reference voltage VREF_BASE drops, the second reference voltage VREF_P for generating the high voltage also drops accordingly.

한편, 저온 조건(Cold Temperature, 예를 들어, -10℃)에서는 고전압(VPP), 코어 전압(VCORE), 기판 바이어스 전압(VBB)이 일정하더라도 NMOS 트랜지스터의 문턱전압(VTN)이 커지기 때문에 NMOS 트랜지스터의 전류 구동력이 떨어지게 된다. 따라서 저온 조건에서는 도 6과 같이, 고전압(VPP) 및 코어 전압(VCORE)을 상승시키고, 기판 바이어스 전압(VBB)을 강하시키는 것이 반도체 집적회로의 정상적인 동작 에 유리하다.On the other hand, under low temperature conditions (eg, -10 ° C), even though the high voltage VPP, the core voltage VCORE, and the substrate bias voltage VBB are constant, the threshold voltage V TN of the NMOS transistor is increased, so that the NMOS The current driving force of the transistor falls. Therefore, in a low temperature condition, as shown in FIG. 6, it is advantageous for the normal operation of the semiconductor integrated circuit to increase the high voltage VPP and the core voltage VCORE and to decrease the substrate bias voltage VBB.

그러나 종래의 기술에 따르면, 온도조건에 따른 변동을 고려하지 않고 동일한 소오스(Source)로부터 생성된 기준전압을 이용하여 해당 내부전압들을 생성한다. 따라서 저온조건에서 기준전압(VREF_P, VREF_C)을 상승시켜 해당 내부전압 즉, 고전압(VPP)과 코어 전압(VCORE)을 상승시키면, 낮아지거나 해당 레벨을 유지해야 유리한 기판 바이어스 전압(VBB)도 같이 상승하게 되어 반도체 집적회로의 동작성능을 저하시키는 문제점이 있다.However, according to the related art, corresponding internal voltages are generated using reference voltages generated from the same source without considering variation due to temperature conditions. Therefore, when the reference voltages VREF_P and VREF_C are raised in low temperature conditions and the corresponding internal voltages, ie, the high voltage VPP and the core voltage VCORE, are raised, the substrate bias voltage VBB which is advantageous to be lowered or maintained at the corresponding level is also increased. There is a problem in that the operation performance of the semiconductor integrated circuit is reduced.

본 발명은 상기한 문제점을 해결하기 위하여 안출한 것으로서, 온도조건에 맞도록 각 내부전압 레벨을 제어하여 반도체 집적회로의 동작성능 저하를 방지할 수 있도록 한 반도체 집적회로의 내부전압 발생장치를 제공하는 것이 그 목적이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and provides an internal voltage generator of a semiconductor integrated circuit, which can prevent degradation of operation performance of a semiconductor integrated circuit by controlling each internal voltage level according to temperature conditions. For that purpose.

본 발명에 따른 반도체 집적회로의 내부전압 발생장치는 온도변화에 따라 상승, 강하 또는 유지되는 기초 기준전압 중 적어도 두 가지의 기초 기준전압을 발생시키는 가변형 기준전압 발생수단; 상기 가변형 기준전압 발생수단에서 출력된 적어도 두 가지의 기초 기준전압을 적어도 두 가지의 내부전압 생성용 기준전압으로 변환하여 출력하는 레벨 시프팅(Level Shifting) 수단; 및 상기 레벨 시프팅 수단에서 출력된 적어도 두 가지의 내부전압 생성용 기준전압을 각각 이용하여 적어도 두 가지의 내부전압을 발생시키는 내부전압 생성수단을 포함함을 특징으로 한다.An internal voltage generator of a semiconductor integrated circuit according to the present invention includes: variable reference voltage generating means for generating at least two basic reference voltages among basic reference voltages that rise, decrease, or are maintained according to temperature change; Level shifting means for converting at least two basic reference voltages output from said variable reference voltage generating means into at least two internal voltage generation reference voltages and outputting them; And internal voltage generation means for generating at least two internal voltages by using at least two internal voltage generation reference voltages output from the level shifting means.

본 발명에 따른 반도체 집적회로의 내부전압 발생장치는 외부전압을 변환한 코어 전압(VCORE), 고전압(VPP) 및 기판 바이어스 전압(VBB)을 내부전압으로 사용하는 반도체 집적회로에 있어서, 온도감소에 따라 상승된 기초 기준전압을 발생시키는 온도 반비례형 기준전압 발생수단; 상기 온도 반비례형 기준전압 발생수단에서 출력된 기초 기준전압을 코어 전압 및 고전압 생성용 기준전압으로 변환하여 출력하는 제 1 레벨 시프팅(Level Shifting) 수단; 상기 제 1 레벨 시프팅 수단에서 출력된 코어 전압 및 고전압 생성용 기준전압을 이용하여 상기 코어 전압 및 고전압을 발생시키는 제 1 내부전압 발생수단; 온도감소에 따라 강하된 기초 기준전압을 발생시키는 온도 비례형 기준전압 발생수단; 상기 온도 비례형 기준전압 발생수단에서 출력된 기초 기준전압을 기판 바이어스 전압 생성용 기준전압으로 변환하여 출력하는 제 2 레벨 시프팅(Level Shifting) 수단; 및 상기 제 2 레벨 시프팅 수단에서 출력된 기판 바이어스 전압 생성용 기준전압을 이용하여 상기 기판 바이어스 전압을 발생시키는 제 2 내부전압 발생수단을 포함함을 특징으로 한다.The internal voltage generator of a semiconductor integrated circuit according to the present invention is a semiconductor integrated circuit using a core voltage (VCORE), a high voltage (VPP), and a substrate bias voltage (VBB) converted from an external voltage as an internal voltage. Temperature inverse type reference voltage generating means for generating a raised base reference voltage accordingly; First level shifting means for converting a basic reference voltage output from the temperature inverse type reference voltage generating means into a core voltage and a high voltage generation reference voltage and outputting the reference voltage; First internal voltage generating means for generating the core voltage and the high voltage using the core voltage output from the first level shifting means and the reference voltage for generating the high voltage; Temperature proportional reference voltage generating means for generating a basic reference voltage dropped in response to a temperature decrease; Second level shifting means for converting the basic reference voltage output from the temperature proportional reference voltage generating means into a reference voltage for generating a substrate bias voltage; And second internal voltage generation means for generating the substrate bias voltage by using the reference voltage for generating the substrate bias voltage output from the second level shifting means.

본 발명에 따른 반도체 집적회로의 내부전압 발생장치는 외부전압을 변환한 코어 전압(VCORE), 고전압(VPP) 및 기판 바이어스 전압(VBB)을 내부전압으로 사용하는 반도체 집적회로에 있어서, 온도변화에 상관없이 일정한 레벨의 기초 기준전압을 발생시키는 온도 독립형 기준전압 발생수단; 상기 온도 독립형 기준전압 발생수단에서 출력된 기초 기준전압을 코어 전압 및 고전압 생성용 기준전압으로 변환하여 출력하는 제 1 레벨 시프팅(Level Shifting) 수단; 상기 제 1 레벨 시프팅 수단에서 출력된 코어 전압 및 고전압 생성용 기준전압을 이용하여 상기 코어 전압 및 고전압을 발생시키는 제 1 내부전압 발생수단; 온도감소에 따라 강하된 기초 기 준전압을 발생시키는 온도 비례형 기준전압 발생수단; 상기 온도 비례형 기준전압 발생수단에서 출력된 기초 기준전압을 기판 바이어스 전압 생성용 기준전압으로 변환하여 출력하는 제 2 레벨 시프팅(Level Shifting) 수단; 및 상기 제 2 레벨 시프팅 수단에서 출력된 기판 바이어스 전압 생성용 기준전압을 이용하여 상기 기판 바이어스 전압을 발생시키는 제 2 내부전압 발생수단을 포함함을 특징으로 한다.The internal voltage generator of a semiconductor integrated circuit according to the present invention is a semiconductor integrated circuit using a core voltage (VCORE), a high voltage (VPP), and a substrate bias voltage (VBB) converted from an external voltage as an internal voltage. Temperature independent reference voltage generating means for generating a reference voltage at a constant level regardless of; First level shifting means for converting the basic reference voltage output from the temperature independent reference voltage generating means into a core voltage and a reference voltage for generating high voltage and outputting the reference voltage; First internal voltage generating means for generating the core voltage and the high voltage using the core voltage output from the first level shifting means and the reference voltage for generating the high voltage; Temperature proportional reference voltage generating means for generating a basic reference voltage dropped in response to a temperature decrease; Second level shifting means for converting the basic reference voltage output from the temperature proportional reference voltage generating means into a reference voltage for generating a substrate bias voltage; And second internal voltage generation means for generating the substrate bias voltage by using the reference voltage for generating the substrate bias voltage output from the second level shifting means.

본 발명에 따른 반도체 집적회로의 내부전압 발생장치는 외부전압을 변환한 코어 전압(VCORE), 고전압(VPP) 및 기판 바이어스 전압(VBB)을 내부전압으로 사용하는 반도체 집적회로에 있어서, 온도감소에 따라 상승된 기초 기준전압을 발생시키는 온도 반비례형 기준전압 발생수단; 상기 온도 반비례형 기준전압 발생수단에서 출력된 기초 기준전압을 코어 전압 및 고전압 생성용 기준전압으로 변환하여 출력하는 제 1 레벨 시프팅(Level Shifting) 수단; 상기 제 1 레벨 시프팅 수단에서 출력된 코어 전압 및 고전압 생성용 기준전압을 이용하여 상기 코어 전압 및 고전압을 발생시키는 제 1 내부전압 발생수단; 온도변화에 상관없이 일정한 레벨의 기초 기준전압을 발생시키는 온도 독립형 기준전압 발생수단; 상기 온도 독립형 기준전압 발생수단에서 출력된 기초 기준전압을 기판 바이어스 전압 생성용 기준전압으로 변환하여 출력하는 제 2 레벨 시프팅(Level Shifting) 수단; 및 상기 제 2 레벨 시프팅 수단에서 출력된 기판 바이어스 전압 생성용 기준전압을 이용하여 상기 기판 바이어스 전압을 발생시키는 제 2 내부전압 발생수단을 포함함을 특징으로 한다.The internal voltage generator of a semiconductor integrated circuit according to the present invention is a semiconductor integrated circuit using a core voltage (VCORE), a high voltage (VPP), and a substrate bias voltage (VBB) converted from an external voltage as an internal voltage. Temperature inverse type reference voltage generating means for generating a raised base reference voltage accordingly; First level shifting means for converting a basic reference voltage output from the temperature inverse type reference voltage generating means into a core voltage and a high voltage generation reference voltage and outputting the reference voltage; First internal voltage generating means for generating the core voltage and the high voltage using the core voltage output from the first level shifting means and the reference voltage for generating the high voltage; Temperature independent reference voltage generating means for generating a basic reference voltage at a constant level regardless of temperature change; Second level shifting means for converting the basic reference voltage output from the temperature independent reference voltage generating means into a reference voltage for generating a substrate bias voltage; And second internal voltage generation means for generating the substrate bias voltage by using the reference voltage for generating the substrate bias voltage output from the second level shifting means.

본 발명에 따른 실시예들에 대해 설명하기에 앞서, 본 발명의 개념적인 구성 예가 도 8에 도시되어 있다.Prior to describing the embodiments according to the present invention, a conceptual configuration example of the present invention is shown in FIG.

즉, 온도변화에 따라 상승 또는 강하되거나 온도변화에 상관없이 일정한 레벨의 기초 기준전압을 발생시키는 제 1 가변형 기준전압 발생부(20), 상기 제 1 가변형 기준전압 발생부(20)에서 출력된 기초 기준전압을 기설정된 적어도 하나 이상의 내부전압 생성용 기준전압으로 변환하여 출력하는 제 1 레벨 시프터(Level Shifter)(21), 상기 제 1 레벨 시프터(21)에서 출력된 적어도 하나 이상의 내부전압 생성용 기준전압을 각각 이용하여 내부전압을 발생시키는 제 1 내부전압 생성부(22), 온도변화에 따라 상승 또는 강하되거나 온도변화에 상관없이 일정한 레벨의 기초 기준전압을 발생시키는 제 2 가변형 기준전압 발생부(30), 상기 제 2 가변형 기준전압 발생부(30)에서 출력된 기초 기준전압을 기설정된 적어도 하나 이상의 내부전압 생성용 기준전압으로 변환하여 출력하는 제 2 레벨 시프터(Level Shifter)(31), 상기 제 2 레벨 시프터(31)에서 출력된 적어도 하나 이상의 내부전압 생성용 기준전압을 각각 이용하여 내부전압을 발생시키는 제 2 내부전압 생성부(32)를 포함하여 구성된다.That is, the first variable reference voltage generator 20 and the first output variable reference voltage generator 20 that generate a constant reference voltage at a constant level regardless of the temperature change or rise or fall according to the temperature change. A first level shifter 21 for converting a reference voltage into at least one preset internal voltage generation reference voltage and outputting the reference voltage, and at least one internal voltage generation reference output from the first level shifter 21. A first internal voltage generator 22 that generates an internal voltage using voltages respectively, and a second variable reference voltage generator that generates a basic reference voltage of a constant level regardless of temperature change, 30) by converting the basic reference voltage output from the second variable reference voltage generator 30 into at least one preset internal voltage generation reference voltage A second internal voltage generator configured to generate an internal voltage by using a second level shifter 31 for outputting and at least one internal voltage generation reference voltage output from the second level shifter 31; 32).

상기 제 1 가변형 기준전압 발생부(20) 및 제 2 가변형 기준전압 발생부(30)는 그로부터 기인하여 발생되는 해당 내부전압이 해당 온도조건에서 동작특성을 향상시키기 위해 상승, 강하 또는 유지되어야 하느냐에 따라 온도 비례형, 온도 반비례형 또는 온도 독립형 중 하나로 구성된다.The first variable reference voltage generator 20 and the second variable reference voltage generator 30 depend on whether the corresponding internal voltage generated therefrom should be raised, dropped, or maintained in order to improve operating characteristics at the corresponding temperature conditions. Consists of one of temperature proportional, temperature inverse or temperature independent.

이때 온도 비례형은 온도감소에 따라 출력레벨이 강하되고, 온도 반비례형은 온도감소에 따라 출력레벨이 상승되며, 온도 독립형은 온도변화에 상관없이 일정한 출력레벨을 유지한다.At this time, the temperature proportional type decreases the output level according to the temperature decrease, the temperature inverse type increases the output level according to the temperature decrease, and the temperature independent type maintains a constant output level regardless of the temperature change.

즉, 상기 제 1 가변형 기준전압 발생부(20) 및 제 2 가변형 기준전압 발생부(30)는 특정 온도조건 예를 들어, 저온조건에서 내부전압의 상승이 필요하다면 상기 온도 반비례형으로 구성하고, 저온조건에서 내부전압의 강하가 필요하다면 온도 비례형으로 구성하며, 온도에 상관없이 내부전압의 유지가 필요하다면 온도 독립형으로 구성한다.That is, the first variable reference voltage generator 20 and the second variable reference voltage generator 30 may be configured in inverse proportion to the temperature if a rise in the internal voltage is required under a specific temperature condition, for example, a low temperature condition. If it is necessary to drop the internal voltage at low temperature, it is composed of temperature proportional type. If it is necessary to maintain the internal voltage regardless of temperature, it is configured as temperature independent type.

따라서 제 1 가변형 기준전압 발생부(20)가 온도 반비례형으로 구성된다면, 저온조건에서 동작시 기초 기준전압(VREF_BASE)을 원래에 비해 상승시켜 출력하고, 그에 따라 제 1 내부전압 발생부(22)에서 출력되는 내부전압(VINT1, VINT11)도 원래에 비해 상승되어 출력된다. 이와 같은 원리로 제 1 가변형 기준전압 발생부(20)가 온도 비례형으로 구성된다면, 저온조건에서 기초 기준전압(VREF_BASE) 및 내부전압(VINT1, VINT11)이 강하될 것이며, 온도 독립형의 경우 기초 기준전압(VREF_BASE) 및 내부전압(VINT1, VINT11)이 원래의 레벨을 유지할 것이다.Therefore, when the first variable type reference voltage generator 20 is inversely proportional to temperature, the base reference voltage VREF_BASE is increased and output from the original when operating in a low temperature condition, and thus the first internal voltage generator 22 is output. The internal voltages (VINT1, VINT11) output from are also raised compared to the original. In this way, if the first variable reference voltage generator 20 is configured to be temperature proportional, the basic reference voltage VREF_BASE and the internal voltages VINT1 and VINT11 will drop in low temperature conditions. The voltage VREF_BASE and the internal voltages VINT1 and VINT11 will maintain their original levels.

또한 도 8의 본 발명은 가변형 기준전압 발생부(20), 제 1 레벨 시프터(Level Shifter)(21), 및 제 1 내부전압 생성부(22)로 이루어진 세트와, 제 2 가변형 기준전압 발생부(30), 제 2 레벨 시프터(Level Shifter)(31), 및 제 2 내부전압 생성부(32)로 이루어진 세트를 예시하였는데, 이는 예시일 뿐, 필요한 내부전압의 수에 따라 세트의 수는 증가 또는 감소될 수 있다. 그리고 본 발명의 실시예들에 대한 설명이 후술되므로 도 8의 구성에 대한 상세한 설명은 생략하기로 한다.In addition, the present invention of Figure 8 is a set consisting of a variable reference voltage generator 20, a first level shifter (21), and a first internal voltage generator 22, and a second variable reference voltage generator 30, a second level shifter 31, and a second internal voltage generator 32 are illustrated, which is merely an example, and the number of sets increases according to the required number of internal voltages. Or may be reduced. And since the description of the embodiments of the present invention will be described later, a detailed description of the configuration of Figure 8 will be omitted.

한편, 상술한 온도 비례형, 온도 반비례형 또는 온도 독립형 기준전압 발생 부를 구성하는 원리 및 실제 구성예를 도 9 및 도 10을 참조하여 설명한다.On the other hand, the principle and actual configuration of the above-described temperature proportional type, temperature inverse type or temperature independent type reference voltage generator will be described with reference to FIGS. 9 and 10.

도 9는 도 8에 따른 가변형 기준전압 발생부의 개념을 설명하기 위한 회로도, 도 10은 도 8의 가변형 기준전압 발생부의 내부구성을 나타낸 회로도이다.9 is a circuit diagram illustrating a concept of a variable reference voltage generator of FIG. 8, and FIG. 10 is a circuit diagram illustrating an internal configuration of the variable reference voltage generator of FIG. 8.

상기 온도 비례형, 온도 반비례형 또는 온도 독립형으로 구성이 가능한 가변형 기준전압 발생부는 도 9와 같이, 제 1 온도계수에 따른 전압을 발생시키는 전압 발생부(41), 상기 전압 발생부(41)의 출력에 비례상수(K)를 곱하는 곱셈기(42), 제 2 온도계수에 따른 전압(VBE)을 발생시키는 BJT(바이폴라 정션 트랜지스터)(43) 및 상기 곱셈기(42)의 출력과 상기 BJT(43)의 출력을 가산하여 기초 기준전압(VREF_BASE)을 출력하는 가산기(44)로 구성된다. 이때 기초 기준전압(VREF_BASE)은 아래의 수학식 1과 같이 표현된다.The variable reference voltage generator, which can be configured as the temperature proportional type, the temperature inverse type type, or the temperature independent type, includes the voltage generator 41 and the voltage generator 41 for generating a voltage according to the first temperature coefficient as shown in FIG. 9. A multiplier 42 for multiplying the output by a proportional constant K, a BJT (bipolar junction transistor) 43 for generating a voltage V BE according to a second temperature coefficient, and an output of the multiplier 42 and the BJT 43 And an adder 44 for outputting a basic reference voltage VREF_BASE. At this time, the basic reference voltage VREF_BASE is expressed by Equation 1 below.

VREF_BASE = VBE + K*VTHERM VREF_BASE = V BE + K * V THERM

이때 베이스-에미터 전압(VBE)의 온도계수는 약 -2.2mV/℃이고, VTHERM성분의 온도계수는 약 +0.085mV/℃이다. 따라서 비례상수(K)를 조절함으로써 온도 비례형, 온도 반비례형 또는 온도 독립형 기준전압 발생부 구성이 가능하다.At this time, the temperature coefficient of the base-emitter voltage (V BE ) is about -2.2mV / ℃, the temperature coefficient of the V THERM component is about + 0.085mV / ℃. Therefore, by adjusting the proportional constant (K), it is possible to configure a temperature proportional type, temperature inverse type or temperature independent type reference voltage generator.

상기 도 9에 도시된 가변형 기준전압 발생부의 개념을 실제 회로로 구성한 것이 도 10이며, 그 구성을 살펴보면, 제 1 트랜지스터(51), 일단이 상기 제 1 트랜지스터(51)의 에미터와 연결된 제 1 저항(R1), 서로 직렬 연결되고 상기 제 1 저항(R1)의 타단과 병렬 연결된 제 2 및 제 3 저항(R2, R3), 에미터가 상기 제 3 저 항(R3)과 연결된 제 2 트랜지스터(52), 및 비반전단자(+)에 상기 제 1 저항(R1)의 타단과 제 1 트랜지스터(51)의 에미터 사이의 노드가 연결되고 반전단자(-)에 상기 제 2 저항(R2)과 제 3 저항(R3) 사이의 노드가 연결되며 출력단이 상기 제 1 저항(R1)과 제 2 저항(R2) 사이의 노드에 피드백되도록 연결된 비교기(53)를 포함한다.The concept of the variable reference voltage generator shown in FIG. 9 is configured as an actual circuit. Referring to FIG. 10, the first transistor 51 and one end connected to an emitter of the first transistor 51 are illustrated in FIG. Resistor R1, second and third resistors R2 and R3 connected in series with each other and in parallel with the other end of the first resistor R1, and a second transistor having an emitter connected to the third resistor R3 ( 52), and a node between the other end of the first resistor R1 and the emitter of the first transistor 51 is connected to a non-inverting terminal (+) and the second resistor R2 is connected to an inverting terminal (−). A node between the third resistor R3 is connected and an output terminal includes a comparator 53 connected to the node between the first resistor R1 and the second resistor R2.

이때 기초 기준전압(VREF_BASE)은 아래의 수학식 2와 같이 표현된다.At this time, the basic reference voltage VREF_BASE is expressed by Equation 2 below.

VREF_BASE = VBE + (1+R2/R3)ln(n)*VTHERM VREF_BASE = V BE + (1 + R2 / R3) ln (n) * V THERM

이때 제 2 트랜지스터(52)의 'n'값은 제 1 트랜지스터(51)에 대한 에미터 사이즈의 비(Ratio)를 의미하며, '(1+R2/R3)ln(n)'값이 수학식 1의 비례상수 'K'에 해당한다. 따라서 설계자는 'R2, R3 및 n'을 조절하여 기준전압 발생부를 온도 비례형, 온도 반비례형 또는 온도 독립형으로 구성할 수 있다.In this case, the 'n' value of the second transistor 52 means a ratio of the emitter size with respect to the first transistor 51, and the value of (1 + R2 / R3) ln (n) is Corresponds to the proportional constant 'K' of 1. Thus, designers can configure the reference voltage generator as temperature proportional, inversely proportional or temperature independent by adjusting R2, R3 and n.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 집적회로의 내부전압 발생장치의 바람직한 실시예를 설명하면 다음과 같다.Hereinafter, a preferred embodiment of an internal voltage generator of a semiconductor integrated circuit according to the present invention will be described with reference to the accompanying drawings.

도 11은 본 발명에 따른 반도체 집적회로의 내부전압 발생장치의 제 1 실시예를 나타낸 회로도, 도 12는 본 발명에 따른 반도체 집적회로의 내부전압 발생장치의 제 2 실시예를 나타낸 회로도이고, 도 13은 본 발명에 따른 반도체 집적회로의 내부전압 발생장치의 제 3 실시예를 나타낸 회로도이다.FIG. 11 is a circuit diagram showing a first embodiment of an internal voltage generator of a semiconductor integrated circuit according to the present invention. FIG. 12 is a circuit diagram showing a second embodiment of an internal voltage generator of a semiconductor integrated circuit according to the present invention. 13 is a circuit diagram showing a third embodiment of the internal voltage generator of the semiconductor integrated circuit according to the present invention.

- 제 1 실시예 -First Embodiment

본 발명의 제 1 실시예는 코어 전압(VCORE) 및 고전압(VPP)은 저온조건에서 상승하도록 하고, 기판 바이어스 전압(VBB)은 강하하도록 한 것이다.In the first embodiment of the present invention, the core voltage VCORE and the high voltage VPP are raised at low temperature, and the substrate bias voltage VBB is dropped.

그 구성을 살펴보면, 도 11에 도시된 바와 같이 온도감소에 따라 상승된 기초 기준전압(VREF_BASE1)을 발생시키는 온도 반비례형 기준전압 발생부(60), 상기 온도 반비례형 기준전압 발생부(60)에서 출력된 기초 기준전압(VREF_BASE1)을 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)으로 변환하여 출력하는 제 1 레벨 시프터(Level Shifter)(61), 상기 제 1 레벨 시프터(61)에서 출력된 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)을 이용하여 상기 코어 전압(VCORE) 및 고전압(VPP)을 발생시키는 제 1 내부전압 발생부(62), 온도감소에 따라 강하된 기초 기준전압을 발생시키는 온도 비례형 기준전압 발생부(70), 상기 온도 비례형 기준전압 발생부(70)에서 출력된 기초 기준전압(VREF_BASE2)을 기판 바이어스 전압 생성용 기준전압(VREF_B)으로 변환하여 출력하는 제 2 레벨 시프터(71) 및 상기 제 2 레벨 시프터(71)에서 출력된 기판 바이어스 전압 생성용 기준전압(VREF_B)을 이용하여 상기 기판 바이어스 전압(VBB)을 발생시키는 제 2 내부전압 발생부(72)를 포함한다.Looking at the configuration, as shown in FIG. 11, the temperature inverse reference voltage generator 60, which generates an elevated base reference voltage VREF_BASE1 in response to a temperature decrease, in the temperature inverse reference voltage generator 60 A first level shifter 61 for converting the output base reference voltage VREF_BASE1 into a core voltage generation reference voltage VREF_C and a high voltage generation reference voltage VREF_P, and outputting the first level shifter 61 and the first level shifter A first internal voltage generator 62 generating the core voltage VCORE and the high voltage VPP by using the core voltage generation reference voltage VREF_C and the high voltage generation reference voltage VREF_P output from 61; The temperature proportional reference voltage generator 70 which generates the basic reference voltage lowered according to the temperature decrease, and the basic reference voltage VREF_BASE2 output from the temperature proportional reference voltage generator 70 are used to generate the substrate bias voltage. Voltage (VREF_B) A second internal voltage for generating the substrate bias voltage VBB by using the second level shifter 71 and the substrate bias voltage generation reference voltage VREF_B output from the second level shifter 71. It includes a generator 72.

상기 온도 반비례형 기준전압 발생부(60)는 도 10에 도시된 구성을 사용하는데, 온도 반비례형 특성을 만족하도록 제 2 저항(R2), 제 3 저항(R3) 및 제 2 트랜지스터(52)의 에미터 사이즈(n)를 조절하여 온도계수가 음(-)의 값을 갖도록 한다.The temperature inverse type reference voltage generator 60 uses the configuration shown in FIG. 10, and the second resistor R2, the third resistor R3, and the second transistor 52 so as to satisfy the temperature inverse characteristic. Adjust the emitter size (n) so that the temperature coefficient is negative.

상기 제 1 내부전압 발생부(62)는 반전단자(-)에 상기 제 1 레벨 시프터(61)에서 출력된 코어 전압 생성용 기준전압(VREF_C)을 입력받는 비교기(62-1), 게이트 에 상기 비교기(62-1)의 출력을 입력받고 상기 게이트 레벨에 따라 외부전압(VDD)을 변환하여 코어 전압(VCORE)을 출력함과 동시에 이를 상기 비교기(62-1)의 비반전단자(+)에 피드백시키는 트랜지스터(62-2), 상기 제 1 레벨 시프터(61)에서 출력된 고전압 생성용 기준전압(VREF_P)을 입력받고 설정레벨 검출을 통해 고전압 펌프 인에이블 신호를 출력하는 고전압 디텍터(62-3), 및 상기 고전압 펌프 인에이블 신호에 의해 구동되어 상기 고전압(VPP)을 펌핑하기 위한 고전압 펌프(62-4)를 포함한다.The first internal voltage generator 62 receives the core voltage generation reference voltage VREF_C output from the first level shifter 61 through the inverting terminal (-) and the gate to the comparator 62-1. The output of the comparator 62-1 is input, and the external voltage VDD is converted according to the gate level to output the core voltage VCORE, and at the same time, to the non-inverting terminal (+) of the comparator 62-1. A high voltage detector 62-3 which receives the transistor 62-2 for feeding back and the high voltage generation reference voltage VREF_P output from the first level shifter 61 and outputs a high voltage pump enable signal through detection of a set level. And a high voltage pump 62-4 driven by the high voltage pump enable signal to pump the high voltage VPP.

상기 온도 비례형 기준전압 발생부는 도 10에 도시된 구성을 사용하는데, 온도 비례형 특성을 만족하도록 제 2 저항(R2), 제 3 저항(R3) 및 제 2 트랜지스터(52)의 에미터 사이즈(n)를 조절하여 온도계수가 양(+)의 값을 갖도록 한다.The temperature proportional reference voltage generator uses the configuration shown in FIG. 10, and emitter sizes of the second resistor R2, the third resistor R3, and the second transistor 52 so as to satisfy the temperature proportional characteristic. Adjust n) so that the temperature coefficient has a positive value.

상기 제 2 내부전압 발생부(72)는 반전단자(-)에 상기 제 2 레벨 시프터(71)에서 출력된 기판 바이어스 전압 생성용 기준전압(VREF_B)을 입력받는 비교기(72-1), 게이트에 상기 비교기(72-1)의 출력을 입력받고 상기 게이트 레벨에 따라 외부전압(VDD)을 변환하여 출력함과 동시에 상기 비교기(72-1)의 비반전단자(+)에 피드백시키는 트랜지스터(72-2), 상기 트랜지스터(72-2)에서 출력된 전압을 입력받고 설정레벨 검출을 통해 기판 바이어스 전압 펌프 인에이블 신호를 출력하는 기판 바이어스 전압 디텍터(72-3), 및 상기 기판 바이어스 전압 펌프 인에이블 신호에 의해 구동되어 상기 기판 바이어스 전압(VBB)을 펌핑하기 위한 기판 바이어스 전압 펌프(72-4)를 포함한다.The second internal voltage generator 72 is connected to the comparator 72-1 and the gate which receive the reference bias voltage VREF_B for generating the substrate bias voltage output from the second level shifter 71 to the inverting terminal (-). Transistor 72- which receives the output of the comparator 72-1, converts and outputs an external voltage VDD according to the gate level, and feeds back to the non-inverting terminal + of the comparator 72-1. 2) a substrate bias voltage detector 72-3 for receiving a voltage output from the transistor 72-2 and outputting a substrate bias voltage pump enable signal through a set level detection; and the substrate bias voltage pump enable And a substrate bias voltage pump 72-4 driven by a signal to pump the substrate bias voltage VBB.

이와 같이 구성된 본 발명에 따른 제 1 실시예의 동작을 설명하면 다음과 같 다.The operation of the first embodiment according to the present invention configured as described above is as follows.

먼저, 온도 반비례형 기준전압 발생부(60)가 온도가 낮아짐에 따라 온도강하 이전에 비해 상승된 기초 기준전압(VREF_BASE1)을 출력한다.First, the temperature inverse type reference voltage generator 60 outputs a base reference voltage VREF_BASE1 that is higher than before the temperature drop as the temperature decreases.

이어서 제 1 레벨 시프터(61)가 상기 기초 기준전압(VREF_BASE1)을 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)으로 변환하여 출력한다.Subsequently, the first level shifter 61 converts the basic reference voltage VREF_BASE1 into a core voltage generation reference voltage VREF_C and a high voltage generation reference voltage VREF_P.

이때 기초 기준전압(VREF_BASE1)이 원래에 비해 상승하였으므로 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)도 그에 비례하여 상승하게 된다.At this time, since the basic reference voltage VREF_BASE1 has increased from the original, the reference voltage VREF_C for generating the core voltage and the reference voltage VREF_P for generating the high voltage also increase in proportion thereto.

그리고 제 1 내부전압 발생부(62)가 상기 상승된 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)을 이용하여 코어 전압(VCORE) 및 고전압(VPP)을 발생시킨다.The first internal voltage generator 62 generates the core voltage VCORE and the high voltage VPP using the elevated core voltage generation reference voltage VREF_C and the high voltage generation reference voltage VREF_P.

이때 코어 전압(VCORE) 및 고전압(VPP) 역시 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)이 상승하였으므로 그에 비례하여 상승하게 된다.At this time, the core voltage VCORE and the high voltage VPP also increase in proportion to the reference voltage VREF_C for generating the core voltage and the reference voltage VREF_P for generating the high voltage.

한편, 온도 비례형 기준전압 발생부(70)가 온도가 낮아짐에 따라 온도강하 이전에 비해 강하된 기초 기준전압(VREF_BASE2)을 출력한다.On the other hand, the temperature proportional reference voltage generator 70 outputs a basic reference voltage VREF_BASE2 that is lowered than before the temperature drop as the temperature decreases.

이어서 제 2 레벨 시프터(71)가 상기 기초 기준전압(VREF_BASE2)을 기판 바이어스 전압 생성용 기준전압(VREF_B)으로 변환하여 출력한다.Subsequently, the second level shifter 71 converts the basic reference voltage VREF_BASE2 into the substrate bias voltage generation reference voltage VREF_B and outputs the converted reference voltage.

이때 기초 기준전압(VREF_BASE2)이 원래에 비해 강하되었으므로 기판 바이어 스 전압 생성용 기준전압(VREF_B)도 그에 비례하여 강하된다.At this time, since the base reference voltage VREF_BASE2 is lowered than the original, the reference bias voltage VREF_B for generating the substrate bias voltage is also lowered in proportion to the original reference voltage.

그리고 제 2 내부전압 발생부(72)가 상기 강하된 기판 바이어스 전압 생성용 기준전압(VREF_B)을 이용하여 기판 바이어스 전압(VBB)을 발생시킨다.In addition, the second internal voltage generator 72 generates the substrate bias voltage VBB using the dropped reference bias voltage VREF_B.

이때 기판 바이어스 전압(VBB) 역시 기판 바이어스 전압 생성용 기준전압(VREF_B)이 강하되었으므로 그에 비례하여 강하된다.At this time, the substrate bias voltage VBB also drops in proportion to the reference bias voltage VREF_B for generating the substrate bias voltage.

따라서 저온조건에서 반도체 메모리 셀의 NMOS 트랜지스터의 전류 구동력이 떨어지는 문제가 발생하지만, 코어 전압(VCORE) 및 고전압(VPP) 상승 즉, 구동전압 상승을 통해 1차적으로 상기 NMOS 트랜지스터의 구동력을 보강하고, 기판 바이어스 전압(VBB) 강하 즉, 문턱전압 강하를 통해 2차적으로 상기 NMOS 트랜지스터의 구동력을 보강하여 정상적인 동작을 가능하게 한다.Therefore, a problem occurs that the current driving force of the NMOS transistor of the semiconductor memory cell falls under low temperature conditions, but the driving force of the NMOS transistor is primarily reinforced by increasing the core voltage VCORE and the high voltage VPP, that is, driving voltage. The driving force of the NMOS transistor is secondarily enhanced through the substrate bias voltage VBB drop, that is, the threshold voltage drop, to enable normal operation.

- 제 2 실시예 -Second Embodiment

본 발명의 제 2 실시예는 코어 전압(VCORE) 및 고전압(VPP)은 온도변화와 상관없이 일정하게 유지되도록 하고, 기판 바이어스 전압(VBB)은 강하되도록 한 것이다.In the second embodiment of the present invention, the core voltage VCORE and the high voltage VPP are kept constant regardless of the temperature change, and the substrate bias voltage VBB is lowered.

그 구성을 살펴보면, 도 12에 도시된 바와 같이, 온도변화에 상관없이 일정한 기초 기준전압(VREF_BASE1)을 발생시키는 온도 독립형 기준전압 발생부(80), 상기 온도 독립형 기준전압 발생부(80)에서 출력된 기초 기준전압(VREF_BASE1)을 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)으로 변환하여 출력하는 제 1 레벨 시프터(Level Shifter)(81), 상기 제 1 레벨 시프터(81)에 서 출력된 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)을 이용하여 상기 코어 전압(VCORE) 및 고전압(VPP)을 발생시키는 제 1 내부전압 발생부(82), 온도감소에 따라 강하된 기초 기준전압을 발생시키는 온도 비례형 기준전압 발생부(90), 상기 온도 비례형 기준전압 발생부(90)에서 출력된 기초 기준전압(VREF_BASE2)을 기판 바이어스 전압 생성용 기준전압(VREF_B)으로 변환하여 출력하는 제 2 레벨 시프터(91) 및 상기 제 2 레벨 시프터(91)에서 출력된 기판 바이어스 전압 생성용 기준전압(VREF_B)을 이용하여 상기 기판 바이어스 전압(VBB)을 발생시키는 제 2 내부전압 발생부(92)를 포함한다.Looking at the configuration, as shown in Figure 12, the temperature-independent reference voltage generator 80, which generates a constant basic reference voltage (VREF_BASE1) irrespective of temperature changes, the output from the temperature-independent reference voltage generator 80 A first level shifter 81 and a first level shifter 81 for converting the converted basic reference voltage VREF_BASE1 into a core voltage generation reference voltage VREF_C and a high voltage generation reference voltage VREF_P. A first internal voltage generator 82 generating the core voltage VCORE and the high voltage VPP using the core voltage generation reference voltage VREF_C and the high voltage generation reference voltage VREF_P output from A temperature proportional reference voltage generator 90 generating a reference voltage lowered according to a temperature decrease, and a reference voltage VREF_BASE2 output from the temperature proportional reference voltage generator 90 is used as a reference for generating a substrate bias voltage. Voltage (VREF_B) A second internal to generate the substrate bias voltage VBB by using the second level shifter 91 converted to the output voltage and the reference voltage VREF_B generated from the second level shifter 91. And a voltage generator 92.

상기 온도 독립형 기준전압 발생부(80)는 도 10에 도시된 구성을 사용하는데, 온도 독립형 특성을 만족하도록 제 2 저항(R2), 제 3 저항(R3) 및 제 2 트랜지스터(52)의 에미터 사이즈(n)를 조절하여 온도계수가 '0'의 값을 갖도록 한다.The temperature independent reference voltage generator 80 uses the configuration shown in FIG. 10, and emitters of the second resistor R2, the third resistor R3, and the second transistor 52 to satisfy the temperature independent characteristics. Adjust the size n so that the temperature coefficient has a value of '0'.

상기 제 1 내부전압 발생부(82)는 도 11에 도시된 본 발명 제 1 실시예의 제 1 내부전압 발생부(62)의 구성을 사용하는 것이 가능하므로 상세한 설명은 생략하기로 한다.Since the first internal voltage generator 82 may use the configuration of the first internal voltage generator 62 of the first embodiment of the present invention, the detailed description thereof will be omitted.

상기 온도 비례형 기준전압 발생부(90)는 도 10에 도시된 구성을 사용하는데, 온도 비례형 특성을 만족하도록 제 2 저항(R2), 제 3 저항(R3) 및 제 2 트랜지스터(52)의 에미터 사이즈(n)를 조절하여 온도계수가 양(+)의 값을 갖도록 한다.The temperature proportional reference voltage generator 90 uses the configuration shown in FIG. 10, and the second resistor R2, the third resistor R3, and the second transistor 52 may satisfy the temperature proportional characteristic. Adjust the emitter size (n) so that the temperature coefficient is positive.

상기 제 2 내부전압 발생부(92)는 도 11에 도시된 본 발명 제 1 실시예의 제 2 내부전압 발생부(72)의 구성을 사용하는 것이 가능하므로 상세한 설명은 생략하기로 한다.Since the second internal voltage generator 92 may use the configuration of the second internal voltage generator 72 of the first embodiment of the present invention shown in FIG. 11, a detailed description thereof will be omitted.

이와 같이 구성된 본 발명에 따른 제 2 실시예의 동작을 설명하면 다음과 같다.The operation of the second embodiment according to the present invention configured as described above is as follows.

먼저, 온도 독립형 기준전압 발생부(80)가 온도변화에 상관없이 일정한 기초 기준전압(VREF_BASE1)을 출력한다.First, the temperature independent reference voltage generator 80 outputs a constant basic reference voltage VREF_BASE1 regardless of temperature change.

이어서 제 1 레벨 시프터(81)가 상기 기초 기준전압(VREF_BASE1)을 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)으로 변환하여 출력한다.Subsequently, the first level shifter 81 converts the basic reference voltage VREF_BASE1 into a core voltage generation reference voltage VREF_C and a high voltage generation reference voltage VREF_P.

이때 기초 기준전압(VREF_BASE1)이 온도변화에 상관없이 일정하므로 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)도 그에 비례하여 일정한 출력레벨을 유지한다.At this time, since the basic reference voltage VREF_BASE1 is constant regardless of temperature change, the core voltage generation reference voltage VREF_C and the high voltage generation reference voltage VREF_P also maintain a constant output level in proportion thereto.

그리고 제 1 내부전압 발생부(82)가 상기 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)을 이용하여 코어 전압(VCORE) 및 고전압(VPP)을 발생시킨다.The first internal voltage generator 82 generates a core voltage VCORE and a high voltage VPP using the core voltage generation reference voltage VREF_C and the high voltage generation reference voltage VREF_P.

이때 코어 전압(VCORE) 및 고전압(VPP) 역시 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)이 일정하므로 그에 비례하여 일정한 출력레벨을 유지한다.At this time, the core voltage VCORE and the high voltage VPP also maintain a constant output level in proportion to the reference voltage VREF_C for generating the core voltage and the reference voltage VREF_P for generating the high voltage.

한편, 온도 비례형 기준전압 발생부(90)가 온도가 낮아짐에 따라 온도강하 이전에 비해 강하된 기초 기준전압(VREF_BASE2)을 출력한다.Meanwhile, as the temperature is lowered, the temperature proportional reference voltage generator 90 outputs the basic reference voltage VREF_BASE2 that is lowered than before the temperature drop.

이어서 제 2 레벨 시프터(91)가 상기 기초 기준전압(VREF_BASE2)을 기판 바이어스 전압 생성용 기준전압(VREF_B)으로 변환하여 출력한다.Subsequently, the second level shifter 91 converts the basic reference voltage VREF_BASE2 into a substrate bias voltage generation reference voltage VREF_B and outputs the converted reference voltage.

이때 기초 기준전압(VREF_BASE2)이 원래에 비해 강하되었으므로 기판 바이어스 전압 생성용 기준전압(VREF_B)도 그에 비례하여 강하된다.At this time, since the base reference voltage VREF_BASE2 is lowered compared to the original, the reference voltage VREF_B for generating the substrate bias voltage also drops in proportion to it.

그리고 제 2 내부전압 발생부(92)가 상기 강하된 기판 바이어스 전압 생성용 기준전압(VREF_B)을 이용하여 기판 바이어스 전압(VBB)을 발생시킨다.The second internal voltage generator 92 generates the substrate bias voltage VBB using the dropped reference bias voltage VREF_B.

이때 기판 바이어스 전압(VBB) 역시 기판 바이어스 전압 생성용 기준전압(VREF_B)이 강하되었으므로 그에 비례하여 강하된다.At this time, the substrate bias voltage VBB also drops in proportion to the reference bias voltage VREF_B for generating the substrate bias voltage.

따라서 저온조건에서 반도체 메모리 셀의 NMOS 트랜지스터의 전류 구동력이 떨어지는 문제가 발생하지만, 기판 바이어스 전압(VBB) 강하 즉, 문턱전압 강하를 통해 상기 NMOS 트랜지스터의 구동력을 보강하여 정상적인 동작을 가능하게 한다.Therefore, although the current driving force of the NMOS transistor of the semiconductor memory cell is lowered at a low temperature condition, the driving force of the NMOS transistor is enhanced by lowering the substrate bias voltage VBB, that is, the threshold voltage, thereby enabling normal operation.

- 제 3 실시예 -Third embodiment

본 발명의 제 3 실시예는 코어 전압(VCORE) 및 고전압(VPP)은 저온조건에서 상승하도록 하고, 기판 바이어스 전압(VBB)은 온도와 상관없이 일정하게 유지되도록 한 것이다.In the third embodiment of the present invention, the core voltage VCORE and the high voltage VPP are raised at low temperature, and the substrate bias voltage VBB is kept constant regardless of the temperature.

그 구성을 살펴보면, 도 13에 도시된 바와 같이, 온도감소에 따라 상승된 기초 기준전압(VREF_BASE1)을 발생시키는 온도 반비례형 기준전압 발생부(100), 상기 온도 반비례형 기준전압 발생부(100)에서 출력된 기초 기준전압(VREF_BASE1)을 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)으로 변환하여 출력하는 제 1 레벨 시프터(Level Shifter)(101), 상기 제 1 레벨 시프터(101)에서 출력된 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전 압(VREF_P)을 이용하여 상기 코어 전압(VCORE) 및 고전압(VPP)을 발생시키는 제 1 내부전압 발생부(102), 온도변화에 상관없이 일정한 기초 기준전압을 발생시키는 온도 독립형 기준전압 발생부(110), 상기 온도 독립형 기준전압 발생부(110)에서 출력된 기초 기준전압(VREF_BASE2)을 기판 바이어스 전압 생성용 기준전압(VREF_B)으로 변환하여 출력하는 제 2 레벨 시프터(111) 및 상기 제 2 레벨 시프터(111)에서 출력된 기판 바이어스 전압 생성용 기준전압(VREF_B)을 이용하여 상기 기판 바이어스 전압(VBB)을 발생시키는 제 2 내부전압 발생부(112)를 포함한다.Looking at the configuration, as shown in Figure 13, the temperature inverse type reference voltage generator 100 for generating an elevated base reference voltage (VREF_BASE1) according to the temperature decrease, the temperature inverse type reference voltage generator 100 The first level shifter 101 and the first level shifter converting the basic reference voltage VREF_BASE1 output from the core voltage to the reference voltage VREF_C and the high voltage generation reference voltage VREF_P. The first internal voltage generator 102 generating the core voltage VCORE and the high voltage VPP by using the core voltage generation reference voltage VREF_C and the high voltage generation reference voltage VREF_P output from 101. ), The temperature independent reference voltage generator 110 generating a constant basic reference voltage regardless of temperature change, and the basic reference voltage VREF_BASE2 output from the temperature independent reference voltage generator 110 is used as a reference for generating a substrate bias voltage. I'm The substrate bias voltage VBB is generated using the second level shifter 111 that converts the voltage to VREF_B and outputs the reference voltage VREF_B for generating the substrate bias voltage output from the second level shifter 111. And a second internal voltage generator 112.

상기 온도 반비례형 기준전압 발생부(100)는 도 10에 도시된 구성을 사용하는데, 온도 반비례형 특성을 만족하도록 제 2 저항(R2), 제 3 저항(R3) 및 제 2 트랜지스터(52)의 에미터 사이즈(n)를 조절하여 온도계수가 음(-)의 값을 갖도록 한다.The temperature inverse type reference voltage generator 100 uses the configuration shown in FIG. 10, and the second resistor R2, the third resistor R3, and the second transistor 52 so as to satisfy the temperature inverse characteristic. Adjust the emitter size (n) so that the temperature coefficient is negative.

상기 제 1 내부전압 발생부(102)는 도 11에 도시된 본 발명 제 1 실시예의 제 1 내부전압 발생부(62)의 구성을 사용하는 것이 가능하므로 상세한 설명은 생략하기로 한다.Since the first internal voltage generator 102 may use the configuration of the first internal voltage generator 62 of the first embodiment of the present invention, the detailed description thereof will be omitted.

상기 온도 독립형 기준전압 발생부(110)는 도 10에 도시된 구성을 사용하는데, 온도 독립형 특성을 만족하도록 제 2 저항(R2), 제 3 저항(R3) 및 제 2 트랜지스터(52)의 에미터 사이즈(n)를 조절하여 온도계수가 '0'의 값을 갖도록 한다.The temperature independent reference voltage generator 110 uses the configuration shown in FIG. 10, and emitters of the second resistor R2, the third resistor R3, and the second transistor 52 to satisfy the temperature independent characteristics. Adjust the size n so that the temperature coefficient has a value of '0'.

상기 제 2 내부전압 발생부(112)는 도 11에 도시된 본 발명 제 1 실시예의 제 2 내부전압 발생부(72)의 구성을 사용하는 것이 가능하므로 상세한 설명은 생략하기로 한다.Since the second internal voltage generator 112 may use the configuration of the second internal voltage generator 72 of the first embodiment of the present invention shown in FIG. 11, a detailed description thereof will be omitted.

이와 같이 구성된 본 발명에 따른 제 3 실시예의 동작을 설명하면 다음과 같다.The operation of the third embodiment according to the present invention configured as described above is as follows.

먼저, 온도 반비례형 기준전압 발생부(100)가 온도가 낮아짐에 따라 온도강하 이전에 비해 상승된 기초 기준전압(VREF_BASE1)을 출력한다.First, the temperature inverse type reference voltage generator 100 outputs a base reference voltage VREF_BASE1 that is higher than before the temperature drop as the temperature decreases.

이어서 제 1 레벨 시프터(101)가 상기 기초 기준전압(VREF_BASE1)을 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)으로 변환하여 출력한다.Subsequently, the first level shifter 101 converts the basic reference voltage VREF_BASE1 into a core voltage generation reference voltage VREF_C and a high voltage generation reference voltage VREF_P.

이때 기초 기준전압(VREF_BASE1)이 원래에 비해 상승하였으므로 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)도 그에 비례하여 상승하게 된다.At this time, since the basic reference voltage VREF_BASE1 has increased from the original, the reference voltage VREF_C for generating the core voltage and the reference voltage VREF_P for generating the high voltage also increase in proportion thereto.

그리고 제 1 내부전압 발생부(102)가 상기 상승된 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)을 이용하여 코어 전압(VCORE) 및 고전압(VPP)을 발생시킨다.The first internal voltage generator 102 generates a core voltage VCORE and a high voltage VPP using the elevated core voltage generation reference voltage VREF_C and the high voltage generation reference voltage VREF_P.

이때 코어 전압(VCORE) 및 고전압(VPP) 역시 코어 전압 생성용 기준전압(VREF_C) 및 고전압 생성용 기준전압(VREF_P)이 상승하였으므로 그에 비례하여 상승하게 된다.At this time, the core voltage VCORE and the high voltage VPP also increase in proportion to the reference voltage VREF_C for generating the core voltage and the reference voltage VREF_P for generating the high voltage.

한편, 온도 독립형 기준전압 발생부(110)가 온도변화에 상관없이 일정한 기초 기준전압(VREF_BASE2)을 출력한다.Meanwhile, the temperature independent reference voltage generator 110 outputs a constant basic reference voltage VREF_BASE2 regardless of temperature change.

이어서 제 2 레벨 시프터(111)가 상기 기초 기준전압(VREF_BASE2)을 기판 바이어스 전압 생성용 기준전압(VREF_B)으로 변환하여 출력한다.Next, the second level shifter 111 converts the basic reference voltage VREF_BASE2 into a substrate bias voltage generation reference voltage VREF_B and outputs the converted reference voltage.

이때 기초 기준전압(VREF_BASE2)이 온도변화에 상관없이 일정하므로 기판 바이어스 전압 생성용 기준전압(VREF_B)도 그에 따라 일정한 레벨을 유지하게 된다.At this time, since the base reference voltage VREF_BASE2 is constant regardless of temperature change, the reference voltage VREF_B for generating the substrate bias voltage is also maintained accordingly.

그리고 제 2 내부전압 발생부(112)가 상기 기판 바이어스 전압 생성용 기준전압(VREF_B)을 이용하여 기판 바이어스 전압(VBB)을 발생시킨다.The second internal voltage generator 112 generates the substrate bias voltage VBB using the substrate bias voltage generation reference voltage VREF_B.

이때 기판 바이어스 전압(VBB) 역시 기판 바이어스 전압 생성용 기준전압(VREF_B)이 일정하므로 그에 비례하여 일정한 레벨을 유지하게 된다.In this case, the substrate bias voltage VBB also maintains a constant level in proportion to the reference bias voltage VREF_B for generating the substrate bias voltage.

따라서 저온조건에서 반도체 메모리 셀의 NMOS 트랜지스터의 전류 구동력이 떨어지는 문제가 발생하지만, 코어 전압(VCORE) 및 고전압(VPP) 상승 즉, 구동전압 상승을 통해 1차적으로 상기 NMOS 트랜지스터의 구동력을 보강하고, 기판 바이어스 전압(VBB)의 상승을 억제 즉, 문턱전압 상승 억제를 통해 2차적으로 상기 NMOS 트랜지스터의 구동력을 보강하여 정상적인 동작을 가능하게 한다.Therefore, a problem occurs that the current driving force of the NMOS transistor of the semiconductor memory cell falls under low temperature conditions, but the driving force of the NMOS transistor is primarily reinforced by increasing the core voltage VCORE and the high voltage VPP, that is, driving voltage. By suppressing the increase of the substrate bias voltage VBB, that is, suppressing the increase of the threshold voltage, the driving force of the NMOS transistor is secondarily reinforced to enable normal operation.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As such, those skilled in the art will appreciate that the present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof. Therefore, the above-described embodiments are to be understood as illustrative in all respects and not as restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present invention. do.

본 발명에 따른 반도체 집적회로의 내부전압 발생장치는 고전압과 코어 전 압, 그리고 기판 바이어스 전압을 온도조건에 따라 각각 제어하는 것이 가능하게 하므로 다음과 같은 효과를 얻을 수 있다.The internal voltage generator of the semiconductor integrated circuit according to the present invention enables to control the high voltage, the core voltage, and the substrate bias voltage according to the temperature conditions, so that the following effects can be obtained.

첫째, 온도에 따른 반도체 집적회로의 수율 및 성능 저하를 방지할 수 있다.First, it is possible to prevent the yield and performance of the semiconductor integrated circuit with temperature.

둘째, 소자 특성 변화에 민감하지 않은 즉, 급격한 환경변화에도 정상적인 동작이 가능한 반도체 메모리 설계를 가능하게 한다.Second, it is possible to design a semiconductor memory that is not sensitive to changes in device characteristics, that is, it can operate normally even under rapid environmental changes.

Claims (3)

온도변화에 따라 상승, 강하 또는 유지되는 기초 기준전압 중 적어도 두 가지의 기초 기준전압을 발생시키는 가변형 기준전압 발생수단;Variable reference voltage generating means for generating at least two basic reference voltages among the basic reference voltages that rise, decrease, or are maintained according to a temperature change; 상기 가변형 기준전압 발생수단에서 출력된 상기 적어도 두 가지의 기초 기준전압을 적어도 두 가지의 내부전압 생성용 기준전압으로 변환하여 출력하는 레벨 시프팅(Level Shifting) 수단; 및Level shifting means for converting the at least two basic reference voltages output from the variable reference voltage generating means into at least two internal voltage generation reference voltages and outputting the converted reference voltages; And 상기 레벨 시프팅 수단에서 출력된 상기 적어도 두 가지의 내부전압 생성용 기준전압을 각각 이용하여 적어도 두 가지의 내부전압을 발생시키는 내부전압 생성수단을 포함하는 반도체 집적회로의 내부전압 발생장치.And internal voltage generation means for generating at least two internal voltages by using the at least two internal voltage generation reference voltages output from the level shifting means. 제 1 항에 있어서,The method of claim 1, 상기 가변형 기준전압 발생수단은 온도증가에 따라 출력레벨이 상승되는 온도 비례형 기준전압 발생부, 온도증가에 따라 출력레벨이 강하되는 온도 반비례형 기준전압 발생부 또는 온도증가에 상관없이 출력레벨이 유지되는 온도 독립형 기준전압 발생부를 선택적으로 조합하여 구성됨을 특징으로 하는 반도체 집적회로의 내부전압 발생장치.The variable reference voltage generating means maintains the output level irrespective of the temperature proportional reference voltage generator which increases the output level according to temperature increase, the temperature inverse type reference voltage generator which decreases the output level according to temperature increase, or the temperature increase. An internal voltage generator of a semiconductor integrated circuit, characterized in that configured by selectively combining the temperature-independent reference voltage generator. 제 2 항에 있어서,The method of claim 2, 상기 내부전압 생성수단은 상기 적어도 두 가지의 내부전압으로서 코어 전압 및 기판 바이어스 전압을 생성하도록 구성됨을 특징으로 하는 반도체 집적회로의 내부전압 발생장치.And the internal voltage generating means is configured to generate a core voltage and a substrate bias voltage as the at least two internal voltages.
KR1020070059373A 2007-06-18 2007-06-18 Apparatus for Generating Internal Voltages of Semiconductor Integrated Circuit KR100878314B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070059373A KR100878314B1 (en) 2007-06-18 2007-06-18 Apparatus for Generating Internal Voltages of Semiconductor Integrated Circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070059373A KR100878314B1 (en) 2007-06-18 2007-06-18 Apparatus for Generating Internal Voltages of Semiconductor Integrated Circuit

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020050085165A Division KR100738957B1 (en) 2005-09-13 2005-09-13 Apparatus for Generating Internal Voltages of Semiconductor Integrated Circuit

Publications (2)

Publication Number Publication Date
KR20070078410A KR20070078410A (en) 2007-07-31
KR100878314B1 true KR100878314B1 (en) 2009-01-14

Family

ID=38502729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070059373A KR100878314B1 (en) 2007-06-18 2007-06-18 Apparatus for Generating Internal Voltages of Semiconductor Integrated Circuit

Country Status (1)

Country Link
KR (1) KR100878314B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220163622A (en) 2021-06-03 2022-12-12 추연희 One-touch length adjustment tripod

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100738957B1 (en) * 2005-09-13 2007-07-12 주식회사 하이닉스반도체 Apparatus for Generating Internal Voltages of Semiconductor Integrated Circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100738957B1 (en) * 2005-09-13 2007-07-12 주식회사 하이닉스반도체 Apparatus for Generating Internal Voltages of Semiconductor Integrated Circuit

Also Published As

Publication number Publication date
KR20070078410A (en) 2007-07-31

Similar Documents

Publication Publication Date Title
KR100738957B1 (en) Apparatus for Generating Internal Voltages of Semiconductor Integrated Circuit
KR960011557B1 (en) Voltage supply circuit and internal voltage reducing circuit
US7592862B2 (en) Digital temperature sensing device using temperature depending characteristic of contact resistance
US20080042736A1 (en) Temperature dependent internal voltage generator
US7286417B2 (en) Low power dissipation voltage generator
US7834680B2 (en) Internal voltage generation circuit for generating stable internal voltages withstanding varying external conditions
US8441311B2 (en) Voltage regulation circuit
US6218823B1 (en) Differential voltage regulator
US20070183246A1 (en) Internal voltage generation circuit of semiconductor memory device
US8487603B2 (en) Reference voltage generating circuit of semiconductor memory apparatus
US8339871B2 (en) Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment
US20050093581A1 (en) Apparatus for generating internal voltage capable of compensating temperature variation
KR20120098169A (en) Internal voltage generator of semiconductor device
KR100878314B1 (en) Apparatus for Generating Internal Voltages of Semiconductor Integrated Circuit
KR20040105976A (en) An internal voltage generator
US20140028276A1 (en) Internal voltage generator having immunity to ground bouncing
US6751132B2 (en) Semiconductor memory device and voltage generating method thereof
KR20050011275A (en) Circuit for generating internal voltage
US7759928B2 (en) Semiconductor device including an internal voltage generation circuit and a first test circuit
KR20070079111A (en) Circuit for generating reference voltage in semiconductor memory apparatus
KR100748459B1 (en) Vbb level sensing apparatus of semiconductor memory
US8582385B2 (en) Semiconductor memory device
KR20080098572A (en) Internal source voltage generator of semiconductor memory device
JP2000075940A (en) Semiconductor device
US12007800B2 (en) Power voltage supply device with automatic temperature compensation

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20080204

Effective date: 20081031

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 12