KR100876882B1 - Metal line pattern formation method - Google Patents

Metal line pattern formation method Download PDF

Info

Publication number
KR100876882B1
KR100876882B1 KR1020070047021A KR20070047021A KR100876882B1 KR 100876882 B1 KR100876882 B1 KR 100876882B1 KR 1020070047021 A KR1020070047021 A KR 1020070047021A KR 20070047021 A KR20070047021 A KR 20070047021A KR 100876882 B1 KR100876882 B1 KR 100876882B1
Authority
KR
South Korea
Prior art keywords
metal line
line pattern
dummy
cells
patterns
Prior art date
Application number
KR1020070047021A
Other languages
Korean (ko)
Other versions
KR20080100947A (en
Inventor
김호용
유남규
최원존
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070047021A priority Critical patent/KR100876882B1/en
Priority to US12/109,637 priority patent/US8053346B2/en
Priority to JP2008119214A priority patent/JP2008277833A/en
Priority to CN2008101428139A priority patent/CN101312127B/en
Publication of KR20080100947A publication Critical patent/KR20080100947A/en
Application granted granted Critical
Publication of KR100876882B1 publication Critical patent/KR100876882B1/en
Priority to US13/242,188 priority patent/US20120007187A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 메모리의 메탈라인 패턴 형성방법에 관하여 개시한다. 개시된 본 발명은 복수개의 셀로 구성되는 블록으로 서로 다른 전원을 공급하는 제1 메탈 라인 패턴이 형성되고, 상기 제1 메탈라인 패턴 사이에 형성되어 상기 셀들 간의 신호를 전달하는 제2 메탈라인 패턴이 형성되며, 상기 제2 메탈라인 패턴 사이에 형성되는 더미 메탈라인 패턴은 상기 제2 메탈라인 패턴의 길이 방향에 대하여 최소한 둘 이상으로 분할되어 형성됨을 특징으로 하며, 메탈라인 패턴의 밀도 차를 감소시켜 화학 기계적 연마 공정에 의한 디싱을 방지함으로써 메탈라인 패턴의 균일도를 향상시키는 효과가 있다. The present invention relates to a method for forming a metal line pattern of a semiconductor memory. According to the present invention, a first metal line pattern for supplying different powers to a block including a plurality of cells is formed, and a second metal line pattern is formed between the first metal line patterns to transfer a signal between the cells. The dummy metal line pattern formed between the second metal line patterns may be formed by dividing at least two of the dummy metal line patterns in the length direction of the second metal line pattern. By preventing dishing by a mechanical polishing process, there is an effect of improving the uniformity of the metal line pattern.

Description

메탈라인 패턴 형성방법{A method of manufacturing for metal line pattern}A method of manufacturing for metal line pattern}

도 1은 종래 기술에 따른 메탈라인 패턴 형성방법을 나타내는 레이아웃도.1 is a layout showing a metal line pattern forming method according to the prior art.

도 2는 도 1의 A1 부분을 확대한 레이아웃도.FIG. 2 is an enlarged layout view of a portion A1 of FIG. 1. FIG.

도 3은 본 발명에 따른 메탈라인 패턴 형성방법을 나타내는 레이아웃도.3 is a layout showing a metal line pattern forming method according to the present invention.

도 4는 도 3의 B1 부분을 확대한 레이아웃도.4 is an enlarged layout view of a portion B1 of FIG. 3;

본 발명은 반도체 메모리의 레이아웃 방법에 관한 것으로, 더욱 상세하게는 전원을 공급하고 신호를 전달하는 메탈라인 패턴 형성방법에 관한 것이다.The present invention relates to a layout method of a semiconductor memory, and more particularly, to a metal line pattern forming method for supplying power and transmitting a signal.

도 1을 참조하면, 일반적인 반도체 메모리는 페리(Peri) 영역에 단위 셀(UC)이 모여 형성된 블록 셀들(BC1 내지 BC4)이 다수개 배치되는데, 각 블록 셀(BC1 내지 BC4)로 전원 전압 VDD과 접지 전압 VSS를 공급하는 전원 메탈라인 패턴들(1)이 평행하게 배치되고, 블록 셀간의 라우팅 신호를 전달하는 신호 메탈라인 패턴들(2)이 불규칙하게 배치된다. Referring to FIG. 1, in a general semiconductor memory, a plurality of block cells BC1 to BC4 formed by unit cell UC are arranged in a Peri region, and each block cell BC1 to BC4 has a power supply voltage VDD. The power supply metal line patterns 1 for supplying the ground voltage VSS are arranged in parallel, and the signal metal line patterns 2 for transferring the routing signal between block cells are irregularly disposed.

한편, 공정상에서 이들 메탈라인 패턴(1, 2)이 형성된 이후 다른 메탈라인 패턴(미도시)과 절연을 위해 산화막을 형성하고 금속층을 평탄화하기 위한 후속 공정으로 화학 기계적 연마(Chemical Machanical Polishing; CMP) 공정을 수행하는데, 상기와 같이 메탈라인 패턴들(1, 2)이 불규칙하게 배열됨으로써 메탈라인 패턴들(1, 2) 간 발생하는 공간(Space)이 서로 다른 경우, 연마되는 산화막의 단차가 크게 발생하고 심한 경우 메탈 부위까지 식각되는 디싱(Dishing) 현상이 발생하므로 메탈라인 패턴의 안정성을 확보하기 어려운 문제가 있다. On the other hand, after these metal line patterns 1 and 2 are formed in the process, a chemical mechanical polishing (CMP) is performed as a subsequent process for forming an oxide film for insulation with another metal line pattern (not shown) and planarizing the metal layer. As described above, when the metal line patterns 1 and 2 are irregularly arranged as described above, when the spaces generated between the metal line patterns 1 and 2 are different from each other, the step of the oxide layer to be polished is large. In the case of severe occurrence, a dishing phenomenon that is etched to the metal part occurs, thus making it difficult to secure the stability of the metal line pattern.

이를 보완하기 위해, 메탈라인 패턴들(1, 2) 사이에 더미 메탈라인 패턴을 배치하여 화학 기계적 연마(CMP) 공정에서 산화막의 단차를 줄이고자 하였다. In order to compensate for this, a dummy metal line pattern is disposed between the metal line patterns 1 and 2 to reduce the step of the oxide film in the chemical mechanical polishing (CMP) process.

도 1의 A1 부분을 확대한 도 2를 참조하면, 메탈라인 패턴들(1, 2) 사이에 배치되는 더미 메탈라인 패턴(3)은 메탈라인 패턴들(1, 2)의 길이 방향으로 평행하며, 기술(Technology)에 따른 디자인 룰에 정의된 소정의 폭(W)과, 인접한 메탈라인 패턴들(1, 2)의 길이에 대응되는 길이(L)를 갖는 바타입으로 형성된다. Referring to FIG. 2, in which the portion A1 of FIG. 1 is enlarged, the dummy metal line pattern 3 disposed between the metal line patterns 1 and 2 is parallel to the length direction of the metal line patterns 1 and 2. , A bar type having a predetermined width W defined in a design rule according to technology and a length L corresponding to the lengths of the adjacent metal line patterns 1 and 2.

이와같이, 더미 메탈라인 패턴들(3)이 메탈라인 패턴들(1, 2)의 길이에 대응되는 길이(L)로 형성되는 경우, 공정상에서 발생하는 파티클(Paticle)에 의해 도 2의 A2와 같이 메탈라인 패턴(1, 2)이 더미 메탈라인 패턴들(3)을 경유하여 다른 메탈라인 패턴(1, 2)과 경로를 형성함으로써 쇼트(Short)되는 불량이 증가하는 문제가 있다. As such, when the dummy metal line patterns 3 are formed to have a length L corresponding to the lengths of the metal line patterns 1 and 2, as shown in A2 of FIG. Since the metal line patterns 1 and 2 form a path with the other metal line patterns 1 and 2 via the dummy metal line patterns 3, short-circuit defects increase.

그리고, 반도체 메모리가 고집적화되면서 전원을 공급하는 전원 메탈라인 패턴(1) 폭(W)이 감소되어 전원 공급이 불안정해지고, 플로팅(Floating) 상태의 바타입 더미 메탈라인 패턴(3)을 안정적으로 형성하기 어려워져 화학 기계적 연마(CMP) 공정에서 단차가 심해지는 문제가 있다. In addition, as the semiconductor memory is highly integrated, the width W of the power supply metal line pattern 1 for supplying power is reduced, so that the power supply becomes unstable, and stably form the floating bar type dummy metal line pattern 3 in a floating state. There is a problem that it becomes difficult to become difficult and the step becomes severe in the chemical mechanical polishing (CMP) process.

따라서, 본 발명의 목적은 메탈라인 패턴의 밀도 차를 감소시켜 화학 기계적 연마 공정에 의한 디싱을 방지함으로써 메탈라인 패턴의 균일도를 향상시키는 메탈라인 패턴 형성방법을 제공하는 데 있다. Accordingly, an object of the present invention is to provide a metal line pattern forming method for improving the uniformity of the metal line pattern by reducing the density difference of the metal line pattern to prevent dishing by the chemical mechanical polishing process.

본 발명의 다른 목적은 고집적화에 따라 감소되는 전원 메탈라인 패턴을 보완하여 안정적인 전원 공급이 이루어지는 메탈라인 패턴 형성방법을 제공하는 데 있다. Another object of the present invention is to provide a method for forming a metal line pattern that is a stable power supply by supplementing the power metal line pattern is reduced with high integration.

본 발명의 또다른 목적은 메탈라인 패턴 사이에 배치되는 더미 메탈라인 패턴을 포함하는 쇼트 불량을 감소시키는 메탈라인 패턴 형성방법을 제공하는 데 있다. Another object of the present invention is to provide a metal line pattern forming method for reducing short defects including a dummy metal line pattern disposed between the metal line patterns.

본 발명의 또다른 목적은 상기 더미 메탈라인 패턴의 안정적으로 형성하는 메탈라인 패턴 형성방법을 제공하는 데 있다. Still another object of the present invention is to provide a metal line pattern forming method for stably forming the dummy metal line pattern.

상기한 목적을 달성하기 위한 본 발명의 메탈라인 패턴 형성방법은 복수개의 셀로 구성되는 블록으로 서로 다른 전원을 공급하는 제1 메탈 라인 패턴이 형성되고, 상기 제1 메탈라인 패턴 사이에 형성되어 상기 셀들 간의 신호를 전달하는 제2 메탈라인 패턴이 형성되며, 상기 제2 메탈라인 패턴 사이에 형성되는 더미 메탈라인 패턴은 상기 제2 메탈라인 패턴의 길이 방향에 대하여 최소한 둘 이상으로 분할되어 형성됨을 특징으로 한다. Metal line pattern forming method of the present invention for achieving the above object is formed of a block consisting of a plurality of cells a first metal line pattern for supplying different power is formed between the first metal line pattern is formed between the cells A second metal line pattern for transmitting a signal therebetween is formed, the dummy metal line pattern formed between the second metal line pattern is divided into at least two with respect to the longitudinal direction of the second metal line pattern is formed do.

상기 제1 메탈라인 패턴은 상기 제2 메탈라인 패턴과 소정 이격 거리를 두고 상기 제2 메탈라인 패턴 방향으로 확장됨이 바람직하다. The first metal line pattern may extend in the direction of the second metal line pattern at a predetermined distance from the second metal line pattern.

상기 제1 메탈라인 패턴은 인접하며 동일한 전원을 공급하는 다른 제1 메탈라인 패턴과 병합됨이 바람직하다. The first metal line pattern may be merged with another first metal line pattern adjacent to and supplying the same power.

상기 더미 메탈라인 패턴은 상기 방향에 대하여 바타입으로 형성되며, 상기 더미 메탈라인 패턴은 상기 방향에 대하여 수직으로 일측면 이상의 단부가 확장되어 상기 더미 메탈라인 패턴을 지지하는 보조 더미 메탈라인 패턴이 더 형성됨을 특징으로 한다. The dummy metal line pattern may be formed in a bar shape with respect to the direction, and the dummy metal line pattern may further include an auxiliary dummy metal line pattern extending at least one side of the dummy metal line pattern vertically with respect to the direction to support the dummy metal line pattern. Characterized in that formed.

상기 보조 더미 메탈라인 패턴은 인접하여 평행하는 서로 다른 더미 메탈라인 패턴을 연결함이 바람직하다. The auxiliary dummy metal line pattern may connect different dummy metal line patterns adjacent to and parallel to each other.

본 발명의 목적을 달성하기 위한 다른 메탈라인 패턴 형성방법은 복수개의 셀로 구성되는 블록으로 서로 다른 전원을 공급하는 제1 메탈 라인 패턴을 형성하는 제1 단계; 상기 제1 메탈라인 패턴 사이에 상기 셀들 간의 신호를 전달하는 제2 메탈라인 패턴을 형성하는 제2 단계; 상기 제2 메탈라인 패턴 사이에 상기 제2 메탈라인 패턴의 길이 방향에 대하여 최소한 둘 이상으로 분할되는 더미 메탈라인 패턴을 형성하는 제3 단계; 및 상기 제1 메탈라인 패턴을 상기 제2 메탈라인 패턴 방향으로 확장하는 제4 단계;를 포함하여 구성됨을 특징으로 한다. Another metal line pattern forming method for achieving the object of the present invention comprises the first step of forming a first metal line pattern for supplying different power to the block consisting of a plurality of cells; Forming a second metal line pattern transferring a signal between the cells between the first metal line pattern; A third step of forming a dummy metal line pattern between the second metal line patterns, the dummy metal line pattern being divided into at least two with respect to the length direction of the second metal line pattern; And a fourth step of extending the first metal line pattern in the direction of the second metal line pattern.

상기 더미 메탈라인 패턴은 상기 방향에 대하여 바타입으로 형성되며, 상기 더미 메탈라인 패턴은 상기 방향에 대하여 수직으로 일측면 이상의 단부가 확장되어 상기 더미 메탈라인 패턴을 지지하는 보조 더미 메탈라인 패턴이 더 형성됨이 바람직하다. The dummy metal line pattern may be formed in a bar shape with respect to the direction, and the dummy metal line pattern may further include an auxiliary dummy metal line pattern extending at least one side of the dummy metal line pattern vertically with respect to the direction to support the dummy metal line pattern. Preferably formed.

상기 보조 더미 메탈라인 패턴은 인접하여 평행하는 서로 다른 더미 메탈라인 패턴을 연결함이 바람직하다. The auxiliary dummy metal line pattern may connect different dummy metal line patterns adjacent to and parallel to each other.

상기 제1 메탈라인 패턴은 상기 제2 메탈라인 패턴과 최소 이격 거리를 두고 상기 제2 메탈라인 패턴 방향으로 확장되며, 상기 제1 메탈라인 패턴은 인접하며 동일한 전원을 공급하는 다른 제1 메탈라인 패턴과 병합됨이 바람직하다. The first metal line pattern extends in the direction of the second metal line pattern with a minimum distance from the second metal line pattern, and the first metal line pattern is adjacent to another first metal line pattern to supply the same power. It is preferred to merge with.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다. Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

본 발명은 메탈라인 패턴 형성방법에 관한 것으로, 전원을 공급하는 전원 메탈라인 패턴과 신호를 전달하는 신호 메탈라인 패턴 및 이를 사이에 배치되어 패턴의 균일도를 향상시키는 더미 메탈라인 패턴에 관하여 개시한다. The present invention relates to a method for forming a metal line pattern, and relates to a power metal line pattern for supplying power, a signal metal line pattern for transmitting a signal, and a dummy metal line pattern disposed therebetween to improve uniformity of the pattern.

도 3 내지 도 4를 참조하면, 본 발명의 실시예에 따른 반도체 메모리는 페리(Peri) 영역에 단위 셀(UC)이 모여 형성된 블록 셀들(BC11 내지 BC14)이 다수개 배치되는데, 각 블록 셀(BC11 내지 BC14)은 전원 전압 VDD과 접지 전압 VSS를 공급하는 전원 메탈라인 패턴들(10)이 평행하게 배치되고, 이들 전원 메탈라인 패턴들(10) 사이에 블록 셀간의 라우팅 신호를 전달하는 신호 메탈라인 패턴들(20)이 불규칙하게 배치된다. 그리고, 신호 메탈라인 패턴들(20) 사이에 최소한 어느 한 방향에 대하여 둘 이상 전기적으로 분할된 더미 메탈라인 패턴들(30)이 배치된다. 3 to 4, in the semiconductor memory according to an embodiment of the present invention, a plurality of block cells BC11 to BC14 in which unit cells UC are formed in a Peri region is arranged. BC11 to BC14 include power metal line patterns 10 for supplying a power voltage VDD and a ground voltage VSS in parallel, and a signal metal for transferring routing signals between block cells between the power metal line patterns 10. The line patterns 20 are irregularly arranged. In addition, the dummy metal line patterns 30 electrically separated from each other in at least one direction are disposed between the signal metal line patterns 20.

여기서, 전원 메탈라인 패턴(10)은 신호 메탈라인 패턴(20)과 커플링 효과(Coupling Effect)를 최소화시키는 이격 거리(D1)를 두고 인접한 신호 메탈라인 패턴(20) 방향으로 확장된다. Here, the power metal line pattern 10 extends in the direction of the adjacent signal metal line pattern 20 with a separation distance D1 that minimizes the coupling effect with the signal metal line pattern 20.

또한, 전원 메탈라인 패턴(10)은 인접하여 동일한 전원을 공급하는 다른 전원 메탈라인 패턴(10), 즉 전원 전압 VDD를 공급하는 전원 메탈라인 패턴(10)과 인접하는 다른 전원 메탈라인 패턴(10)이 전원 전압 VDD를 공급하는 경우 이들을 병합하여 확장된다. 그 반대의 경우도 마찬가지로 병합된다. In addition, the power supply metal line pattern 10 is adjacent to another power supply metal line pattern 10 that supplies the same power, that is, the power supply metal line pattern 10 that supplies the power supply voltage VDD and the other power supply metal line pattern 10 adjacent to the power supply metal line pattern 10. ) Expands by merging them when supplying the supply voltage VDD. The reverse is also merged.

이와 같이, 전원 메탈라인 패턴(10)은 신호 메탈라인 패턴(20) 방향으로 확장되고, 인접하여 동일한 전원을 공급하는 다른 전원 메탈라인 패턴(10)과 병합되게 형성하여 고집적화에 따라 감소되는 전원 메탈라인 패턴(10)의 크기를 증대시켜 안정적인 전원을 공급할 수 있게 된다. As described above, the power metal line pattern 10 extends in the direction of the signal metal line pattern 20 and is formed to be merged with other power metal line patterns 10 adjacent to supply the same power, thereby reducing the power metal. By increasing the size of the line pattern 10 it is possible to supply a stable power.

한편, 더미 메탈라인 패턴(30)은 신호 메탈라인 패턴(20)의 길이 방향으로 분할되는데, 분할된 더미 메탈라인 패턴(30)은 기술(Technology)에 따른 디자인 룰에 정의된 소정의 폭(W1)을 가지며, 길이(L1)는 적용되는 기술 분야에 의해 미리 설정된 최대 분할 길이보다 크지 않게 배치되는 바타입으로 형성된다. Meanwhile, the dummy metal line pattern 30 is divided in the length direction of the signal metal line pattern 20, and the divided dummy metal line pattern 30 has a predetermined width W1 defined in the design rule according to technology. ), And the length L1 is formed into a bar type arranged not to be larger than the maximum dividing length preset by the technical field to which it is applied.

그리고, 더미 메탈라인 패턴(30)은 단부에 신호 메탈라인 패턴(20)의 길이 방향에 대하여 수직 방향으로 확장되며, 인접한 다른 더미 메탈라인 패턴(30)이 있을 경우 서로 연결하여 더미 메탈라인 패턴(30)을 지지하는 보조 더미 메탈라인(32) 패턴이 배치된다. The dummy metal line pattern 30 extends in the vertical direction with respect to the length direction of the signal metal line pattern 20 at an end thereof, and when there are other adjacent dummy metal line patterns 30, the dummy metal line pattern 30 is connected to each other. The auxiliary dummy metal line 32 pattern supporting 30 is disposed.

바람직하게는, 보조 더미 메탈라인 패턴(32)의 폭(W2)은 적용되는 기술 분야에 의해 미리 설정된 최대 확장 폭보다 크지 않게 배치된다. Preferably, the width W2 of the auxiliary dummy metal line pattern 32 is disposed no greater than the maximum extension width preset by the technical field to which it is applied.

즉, 더미 메탈라인 패턴(30)은 양단부에 보조 더미 메탈라인 패턴(32)이 연결되는 경우 다각형을 형성하며 다각형 내부는 사각형의 빈공간이 존재한다. That is, the dummy metal line pattern 30 forms a polygon when the auxiliary dummy metal line pattern 32 is connected at both ends thereof, and there is a rectangular empty space inside the polygon.

이와 같이, 더미 메탈라인 패턴(30)은 신호 메탈라인 패턴(20)과 평행하며, 분할되어 배치됨으로써, 도 4의 B2와 같이, 공정상 파티클(Paticle)이 발생하여도 더미 메탈라인 패턴들(30)을 경우하여 서로 다른 메탈라인 패턴(10, 20)이 쇼트(Short)되는 불량은 감소하게 된다. As described above, since the dummy metal line pattern 30 is parallel to the signal metal line pattern 20 and is divided and disposed, even when particles are generated in the process as shown in B2 of FIG. 4, dummy metal line patterns ( In the case of 30), defects in which the different metal line patterns 10 and 20 are shortened are reduced.

그리고, 더미 메탈라인 패턴(30)의 길이(L1)가 종래에 비해 짧아지므로 폭(W1)이 감소하더라도 안정적으로 형성하기가 쉬워지며, 이에 더하여, 더미 메탈라인 패턴(30)의 단부에 배치되는 보조 더미 메탈라인 패턴(32)으로 인해 더미 메탈라인 패턴(30)은 더욱 안정적으로 지지 될 수 있다. In addition, since the length L1 of the dummy metal line pattern 30 is shorter than in the related art, it is easy to form it stably even if the width W1 decreases. In addition, the length L1 of the dummy metal line pattern 30 is disposed at the end of the dummy metal line pattern 30. Due to the auxiliary dummy metal line pattern 32, the dummy metal line pattern 30 may be more stably supported.

상술한 바와 같이, 전원 메탈라인 패턴(10)과 신호 메탈라인 패턴(20)의 사이의 공간에 전원 메탈라인 패턴(10)을 확장하고, 신호 메탈라인 패턴(20) 사이의 공간에 분할되어 안정적인 더미 메탈라인 패턴(30)을 배치하여 전체적인 메탈라인 패턴의 밀도 차를 감소시킴으로써 화학 기계적 연마(CMP) 공정에서 산화막의 단차가 줄어 디싱 현상을 방지하여 메탈라인 패턴의 균일도를 개선할 수 있다. As described above, the power supply metal line pattern 10 is extended to a space between the power supply metal line pattern 10 and the signal metal line pattern 20, and divided into a space between the signal metal line pattern 20 and stable. By disposing the dummy metal line pattern 30 to reduce the density difference of the overall metal line pattern, the step difference of the oxide layer may be reduced in the chemical mechanical polishing (CMP) process to prevent dishing, thereby improving the uniformity of the metal line pattern.

따라서, 본 발명에 의하면, 메탈라인 패턴의 밀도 차를 감소시키는 메탈라인 패턴 형성방법을 제공함으로써 화학 기계적 연마 공정에 의한 디싱을 방지함으로써 메탈라인 패턴의 균일도를 향상시키는 효과가 있다. Therefore, according to the present invention, by providing a method for forming a metal line pattern to reduce the difference in density of the metal line pattern, there is an effect of improving the uniformity of the metal line pattern by preventing dishing by a chemical mechanical polishing process.

또한, 본 발명에 의하면, 고집적화에 따라 감소되는 전원 메탈라인 패턴의 크기를 보완하는 메탈라인 패턴 형성방법을 제공함으로써 반도체 메모리에 안정적으로 전원을 공급하는 효과가 있다. In addition, according to the present invention, there is an effect of providing a stable power supply to the semiconductor memory by providing a method for forming a metal line pattern to compensate for the size of the power source metal line pattern is reduced with high integration.

또한, 본 발명에 의하면, 메탈라인 패턴 사이에 최소한 어느 한 방향에 대하여 둘 이상 전기적으로 분할된 더미 메탈라인 패턴을 배치하는 메탈라인 패턴 형성방법을 제공함으로써 더미 메탈라인 패턴을 포함하는 메탈라인 쇼트 불량을 감소시키는 효과가 있다. In addition, according to the present invention, by providing a metal line pattern forming method for arranging two or more electrically divided dummy metal line patterns in at least one direction between the metal line pattern, metal line short failure including the dummy metal line pattern Has the effect of reducing

또한, 본 발명에 의하면, 상기 더미 메탈라인 패턴을 지지하는 보조 더미 메탈라인 패턴을 배치하는 메탈라인 패턴 형성방법을 제공함으로써 더미 메탈라인 패턴 형성을 안정시키는 효과가 있다. In addition, according to the present invention, there is an effect of stabilizing the formation of the dummy metal line pattern by providing a metal line pattern forming method for arranging the auxiliary dummy metal line pattern for supporting the dummy metal line pattern.

Claims (12)

삭제delete 복수개의 셀로 구성되는 블록으로 서로 다른 전원을 공급하는 제1 메탈 라인 패턴이 형성되고, 상기 제1 메탈라인 패턴 사이에 형성되어 상기 셀들 간의 신호를 전달하는 제2 메탈라인 패턴이 형성되며, 상기 제2 메탈라인 패턴 사이에 형성되는 더미 메탈라인 패턴은 상기 제2 메탈라인 패턴의 길이 방향에 대하여 최소한 둘 이상으로 분할되어 형성되고,A first metal line pattern for supplying different powers is formed as a block composed of a plurality of cells, and a second metal line pattern is formed between the first metal line patterns to transfer a signal between the cells. The dummy metal line pattern formed between the two metal line patterns is formed by dividing at least two or more with respect to the length direction of the second metal line pattern, 상기 제1 메탈라인 패턴은 상기 제2 메탈라인 패턴과 소정 이격 거리를 두고 상기 제2 메탈라인 패턴 방향으로 확장됨을 특징으로 하는 메탈라인 패턴 형성방법.And the first metal line pattern extends in the direction of the second metal line pattern at a predetermined distance from the second metal line pattern. 복수개의 셀로 구성되는 블록으로 서로 다른 전원을 공급하는 제1 메탈 라인 패턴이 형성되고, 상기 제1 메탈라인 패턴 사이에 형성되어 상기 셀들 간의 신호를 전달하는 제2 메탈라인 패턴이 형성되며, 상기 제2 메탈라인 패턴 사이에 형성되는 더미 메탈라인 패턴은 상기 제2 메탈라인 패턴의 길이 방향에 대하여 최소한 둘 이상으로 분할되어 형성되고,A first metal line pattern for supplying different powers is formed as a block composed of a plurality of cells, and a second metal line pattern is formed between the first metal line patterns to transfer a signal between the cells. The dummy metal line pattern formed between the two metal line patterns is formed by dividing at least two or more with respect to the length direction of the second metal line pattern, 상기 제1 메탈라인 패턴은 인접하며 동일한 전원을 공급하는 다른 제1 메탈라인 패턴과 병합됨을 특징으로 하는 메탈라인 패턴 형성방법.And the first metal line pattern is adjacent to and merged with another first metal line pattern supplying the same power. 삭제delete 복수개의 셀로 구성되는 블록으로 서로 다른 전원을 공급하는 제1 메탈 라인 패턴이 형성되고, 상기 제1 메탈라인 패턴 사이에 형성되어 상기 셀들 간의 신호를 전달하는 제2 메탈라인 패턴이 형성되며, 상기 제2 메탈라인 패턴 사이에 형성되는 더미 메탈라인 패턴은 상기 제2 메탈라인 패턴의 길이 방향에 대하여 최소한 둘 이상으로 분할되어 형성되고,A first metal line pattern for supplying different powers is formed as a block composed of a plurality of cells, and a second metal line pattern is formed between the first metal line patterns to transfer a signal between the cells. The dummy metal line pattern formed between the two metal line patterns is formed by dividing at least two or more with respect to the length direction of the second metal line pattern, 상기 더미 메탈라인 패턴은 상기 방향에 대하여 수직으로 일측면 이상의 단부가 확장되어 상기 더미 메탈라인 패턴을 지지하는 보조 더미 메탈라인 패턴이 더 형성됨을 특징으로 하는 메탈라인 패턴 형성방법.The dummy metal line pattern is a metal line pattern forming method characterized in that the auxiliary dummy metal line pattern for supporting the dummy metal line pattern is further formed by extending the end of at least one side perpendicular to the direction. 제 5 항에 있어서, The method of claim 5, wherein 상기 보조 더미 메탈라인 패턴은 인접하여 평행하는 서로 다른 더미 메탈라인 패턴을 연결함을 특징으로 하는 메탈라인 패턴 형성방법.The auxiliary dummy metal line pattern is a metal line pattern forming method characterized in that for connecting adjacent to each other parallel dummy metal line pattern. 삭제delete 삭제delete 복수개의 셀로 구성되는 블록으로 서로 다른 전원을 공급하는 제1 메탈 라인 패턴을 형성하는 제1 단계;A first step of forming a first metal line pattern for supplying different power to the block consisting of a plurality of cells; 상기 제1 메탈라인 패턴 사이에 상기 셀들 간의 신호를 전달하는 제2 메탈라인 패턴을 형성하는 제2 단계;Forming a second metal line pattern transferring a signal between the cells between the first metal line pattern; 상기 제2 메탈라인 패턴 사이에 상기 제2 메탈라인 패턴의 길이 방향에 대하여 최소한 둘 이상으로 분할되는 더미 메탈라인 패턴을 형성하는 제3 단계; 및A third step of forming a dummy metal line pattern between the second metal line patterns, the dummy metal line pattern being divided into at least two with respect to the length direction of the second metal line pattern; And 상기 제1 메탈라인 패턴을 상기 제2 메탈라인 패턴 방향으로 확장하는 제4 단계;를 포함하며,And extending the first metal line pattern in the direction of the second metal line pattern. 상기 더미 메탈라인 패턴은 상기 방향에 대하여 수직으로 일측면 이상의 단부가 확장되어 상기 더미 메탈라인 패턴을 지지하는 보조 더미 메탈라인 패턴이 더 형성됨을 특징으로 하는 메탈라인 패턴 형성방법.The dummy metal line pattern is a metal line pattern forming method characterized in that the auxiliary dummy metal line pattern for supporting the dummy metal line pattern is further formed by extending the end of at least one side perpendicular to the direction. 제 9 항에 있어서, The method of claim 9, 상기 보조 더미 메탈라인 패턴은 인접하여 평행하는 서로 다른 더미 메탈라인 패턴을 연결함을 특징으로 하는 메탈라인 패턴 형성방법.The auxiliary dummy metal line pattern is a metal line pattern forming method characterized in that for connecting adjacent to each other parallel dummy metal line pattern. 복수개의 셀로 구성되는 블록으로 서로 다른 전원을 공급하는 제1 메탈 라인 패턴을 형성하는 제1 단계;A first step of forming a first metal line pattern for supplying different power to the block consisting of a plurality of cells; 상기 제1 메탈라인 패턴 사이에 상기 셀들 간의 신호를 전달하는 제2 메탈라인 패턴을 형성하는 제2 단계;Forming a second metal line pattern transferring a signal between the cells between the first metal line pattern; 상기 제2 메탈라인 패턴 사이에 상기 제2 메탈라인 패턴의 길이 방향에 대하여 최소한 둘 이상으로 분할되는 더미 메탈라인 패턴을 형성하는 제3 단계; 및A third step of forming a dummy metal line pattern between the second metal line patterns, the dummy metal line pattern being divided into at least two with respect to the length direction of the second metal line pattern; And 상기 제1 메탈라인 패턴을 상기 제2 메탈라인 패턴 방향으로 확장하는 제4 단계;를 포함하며,And extending the first metal line pattern in the direction of the second metal line pattern. 상기 제1 메탈라인 패턴은 상기 제2 메탈라인 패턴과 최소 이격 거리를 두고 상기 제2 메탈라인 패턴 방향으로 확장됨을 특징으로 하는 메탈라인 패턴 형성방법.And the first metal line pattern extends in the direction of the second metal line pattern at a minimum distance from the second metal line pattern. 복수개의 셀로 구성되는 블록으로 서로 다른 전원을 공급하는 제1 메탈 라인 패턴을 형성하는 제1 단계;A first step of forming a first metal line pattern for supplying different power to the block consisting of a plurality of cells; 상기 제1 메탈라인 패턴 사이에 상기 셀들 간의 신호를 전달하는 제2 메탈라인 패턴을 형성하는 제2 단계;Forming a second metal line pattern transferring a signal between the cells between the first metal line pattern; 상기 제2 메탈라인 패턴 사이에 상기 제2 메탈라인 패턴의 길이 방향에 대하여 최소한 둘 이상으로 분할되는 더미 메탈라인 패턴을 형성하는 제3 단계; 및A third step of forming a dummy metal line pattern between the second metal line patterns, the dummy metal line pattern being divided into at least two with respect to the length direction of the second metal line pattern; And 상기 제1 메탈라인 패턴을 상기 제2 메탈라인 패턴 방향으로 확장하는 제4 단계;를 포함하며,And extending the first metal line pattern in the direction of the second metal line pattern. 상기 제1 메탈라인 패턴은 인접하며 동일한 전원을 공급하는 다른 제1 메탈라인 패턴과 병합됨을 특징으로 하는 메탈라인 패턴 형성방법.And the first metal line pattern is adjacent to and merged with another first metal line pattern supplying the same power.
KR1020070047021A 2007-04-30 2007-05-15 Metal line pattern formation method KR100876882B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070047021A KR100876882B1 (en) 2007-05-15 2007-05-15 Metal line pattern formation method
US12/109,637 US8053346B2 (en) 2007-04-30 2008-04-25 Semiconductor device and method of forming gate and metal line thereof with dummy pattern and auxiliary pattern
JP2008119214A JP2008277833A (en) 2007-04-30 2008-04-30 Semiconductor device and method for manufacturing gate thereof, and metal line
CN2008101428139A CN101312127B (en) 2007-04-30 2008-04-30 Semiconductor device and its grid and metal line forming method
US13/242,188 US20120007187A1 (en) 2007-04-30 2011-09-23 Semiconductor device and method of forming gate and metal line thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070047021A KR100876882B1 (en) 2007-05-15 2007-05-15 Metal line pattern formation method

Publications (2)

Publication Number Publication Date
KR20080100947A KR20080100947A (en) 2008-11-21
KR100876882B1 true KR100876882B1 (en) 2008-12-31

Family

ID=40287278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070047021A KR100876882B1 (en) 2007-04-30 2007-05-15 Metal line pattern formation method

Country Status (1)

Country Link
KR (1) KR100876882B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100215832B1 (en) * 1996-12-27 1999-08-16 구본준 An interconnection of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100215832B1 (en) * 1996-12-27 1999-08-16 구본준 An interconnection of semiconductor device

Also Published As

Publication number Publication date
KR20080100947A (en) 2008-11-21

Similar Documents

Publication Publication Date Title
US8053346B2 (en) Semiconductor device and method of forming gate and metal line thereof with dummy pattern and auxiliary pattern
JP5292005B2 (en) Semiconductor integrated circuit
US7458051B2 (en) ECO cell for reducing leakage power
CN101836329B (en) Antenna device and wireless communication equipment using the same
US7808804B2 (en) Power line layout
JP2014229694A (en) Semiconductor device and manufacturing method of the same
US8359555B2 (en) Arranging virtual patterns in semiconductor layout
CN112133699A (en) Active area structure and forming method thereof
KR100876882B1 (en) Metal line pattern formation method
US20200075840A1 (en) Magnetoresistive memory cell and method for fabricating the same
US20070200238A1 (en) Semiconductor integrated circuit apparatus and method of designing the same
US7031183B2 (en) MRAM device integrated with other types of circuitry
US20130240954A1 (en) Semiconductor integrated circuit chip and layout method for the same
US9230913B1 (en) Metallization layers configured for reduced parasitic capacitance
US8030773B2 (en) Semiconductor integrated circuit device comprising different level interconnection layers connected by conductor layers including conductor layer for redundancy
JP2003218206A (en) Semiconductor integrated circuit device and designing method therefor
JP2007311539A (en) Semiconductor device
CN113448012A (en) Corner structure for optical fiber groove
CN100358108C (en) Semiconductor device capable of preventing pattern from damage
CN101252103B (en) Flash memory device and method of forming the device
TW201626543A (en) Three-dimensional semiconductor device and method of manufacturing the same
US20230130939A1 (en) Electromagnetically insulated superconducting qubit device
US7400213B2 (en) System and method for configuring conductors within an integrated circuit to reduce impedance variation caused by connection bumps
US20240006314A1 (en) Hybrid buried power rail structure with dual front side and backside processing
US7312486B1 (en) Stripe board dummy metal for reducing coupling capacitance

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee