KR100871018B1 - Method of Circuit Modeling for Printed Circuit Board - Google Patents

Method of Circuit Modeling for Printed Circuit Board Download PDF

Info

Publication number
KR100871018B1
KR100871018B1 KR1020070030988A KR20070030988A KR100871018B1 KR 100871018 B1 KR100871018 B1 KR 100871018B1 KR 1020070030988 A KR1020070030988 A KR 1020070030988A KR 20070030988 A KR20070030988 A KR 20070030988A KR 100871018 B1 KR100871018 B1 KR 100871018B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
inductor
resistance
cell
Prior art date
Application number
KR1020070030988A
Other languages
Korean (ko)
Other versions
KR20080088254A (en
Inventor
김흥규
어영선
송광욱
최봉규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070030988A priority Critical patent/KR100871018B1/en
Publication of KR20080088254A publication Critical patent/KR20080088254A/en
Application granted granted Critical
Publication of KR100871018B1 publication Critical patent/KR100871018B1/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement

Abstract

본 발명은 포트의 추가가 자유롭고 파워/그라운드 평판의 특성 계산 시간을 줄이며, 고주파 특성에 적합한 인쇄회로기판의 회로 모델링 방법에 관한 것이다.The present invention relates to a circuit modeling method of a printed circuit board free of the addition of ports, reducing the calculation time of power / ground plate characteristics, and suitable for high frequency characteristics.

고주파, S 파라미터, 스킨 이펙트 High Frequency, S Parameters, Skin Effects

Description

인쇄회로기판의 회로 모델링 방법{Method of Circuit Modeling for Printed Circuit Board}Circuit Modeling Method for Printed Circuit Boards {Method of Circuit Modeling for Printed Circuit Board}

도 1은 회로를 모델링 하기 위한 인쇄회로기판의 분할 방법을 나타내는 도면.1 is a diagram illustrating a method of dividing a printed circuit board for modeling a circuit.

도 2는 도 1에 의해 모델링 된 셀의 등가 회로를 나타내는 도면.2 shows an equivalent circuit of the cell modeled by FIG.

도 3은 본 발명의 실시 예에 따른 인쇄회로기판의 회로 모델링 방법을 나타내는 도면.3 is a diagram illustrating a circuit modeling method of a printed circuit board according to an exemplary embodiment of the present invention.

도 4 내지 도 7은 절연체의 비유전율을 측정하기 위한 방법을 나타내는 도면.4 to 7 show a method for measuring the dielectric constant of an insulator.

도 8은 주파수에 따른 저항값의 변화를 나타내는 도면.8 is a view showing a change in resistance value with frequency.

도 9는 주파수에 따른 저항값의 변화를 저항이 커지는 비율에 따라 나타내는 도면.9 is a diagram showing a change in resistance value according to frequency according to a rate at which the resistance increases.

도 10 및 도 11은 본 발명의 실시 예에 따른 인쇄회로기판의 회로 모델링 방법에 의한 S 파라미터, 종래 기술에 의한 S 파라미터 및 실제 측정된 S 파라미터를 비교한 도면.10 and 11 are diagrams comparing S parameters by a circuit modeling method of a printed circuit board according to an exemplary embodiment of the present disclosure, S parameters according to the prior art, and actual measured S parameters.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

2, 102 : 노드 6, 106 : 파워 플레인2, 102: node 6, 106: power plane

8, 108 : 그라운드 플레인 10, 110, 114 : 절연체8, 108: ground plane 10, 110, 114: insulator

104a, 104b : 셀 112 : 솔더 레지스트104a, 104b: Cell 112: Solder Resist

본 발명은 인쇄회로기판의 회로 모델링 방법에 관한 것으로, 특히 포트의 추가가 자유롭고 파워/그라운드 평판의 특성 계산 시간을 줄이며, 고주파 특성에 적합한 인쇄회로기판의 회로 모델링 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit modeling method of a printed circuit board. More particularly, the present invention relates to a circuit modeling method of a printed circuit board suitable for high frequency characteristics.

집적회로의 집적도 및 동작 주파수가 증가함에 따라 집적회로 반도체의 입출력 버퍼와 코어로직의 동시 스위칭 노이즈(SSN)는 시그널의 글리치, 타이밍 에러, 지터, 로직 에러 등의 심각한 문제를 야기하고 있다.As the integration density and operating frequency of an integrated circuit increase, simultaneous switching noise (SSN) of an input / output buffer and a core logic of an integrated circuit semiconductor causes serious problems such as signal glitch, timing error, jitter, and logic error.

이러한, 동시 스위칭 노이즈는 인쇄회로기판의 파워/그라운드에서 발생 되는데 기준 전압의 5~10% 내에서 관리되어야 한다.This simultaneous switching noise is generated at the power / ground of the printed circuit board and must be managed within 5-10% of the reference voltage.

일반적으로 패키지의 파워/그라운드 평판 즉, 절연체의 양면에 파워 플레인(Power Plane) 및 그라운드 플레인(Ground Plane)이 적층 된 인쇄회로기판은 3차원 필드 해석기(도는 2.5차원 필드 해석기)를 사용하여 인쇄회로기판을 작은 조각으로 나눈 후 각각의 조각에 대해 E 필드와 H 필드를 계산한 후 고주파 특성을 S 파라미터를 이용해 추출하여 회로 모델을 형성한 후 회로 모델을 시뮬레이션하여 동시 스위칭 노이즈를 평가하였다.In general, a printed circuit board in which power planes and ground planes are stacked on both sides of a package's power / ground plate, that is, an insulator, is printed circuit using a three-dimensional field analyzer (or 2.5-dimensional field analyzer). After dividing the board into small pieces, the E and H fields were calculated for each piece, and the high frequency characteristics were extracted using the S parameter to form a circuit model. The circuit model was simulated to evaluate the simultaneous switching noise.

그러나, 이러한 필드-해석기를 이용한 방법은 고성능의 컴퓨터가 필요할 뿐만 아니라 계산시간이 많이 걸리는 문제가 있다.However, the method using the field-analyzer not only requires a high-performance computer but also requires a lot of computation time.

또한, 필드-해석기를 이용한 방법은 회로 특성을 알고자 하는 부분이 추가될 때 즉, 포트가 추가될 때 시뮬레이션 과정을 다시 거쳐야 하는 문제가 있다.In addition, the method using the field-analyzer has a problem that the simulation process must be repeated again when a part to know the circuit characteristics is added, that is, when a port is added.

이에 따라, 도 1에 도시된 바와 같이 파워/그라운드 평판을 그물 형태로 나누고 나누어진 조각을 전송선로 즉, 저항(R), 인덕터(L), 커패시터(C) 및 컨덕턴스(G)로 변환하여 파워/그라운드 평판을 회로 모델링 하는 방법이 제시되었다.Accordingly, as shown in FIG. 1, the power / ground plate is divided into a net shape, and the divided pieces are converted into a transmission line, that is, a resistor (R), an inductor (L), a capacitor (C), and a conductance (G). A method of circuit modeling a ground plate is presented.

도 1은 종래 기술에 따른 인쇄회로기판의 회로 모델링 방법을 나타내는 도면이다.1 is a view showing a circuit modeling method of a printed circuit board according to the prior art.

도 1을 참조하면, 종래 기술에 따른 인쇄회로기판의 회로 모델링 방법은 절연체(10)의 양면에 그라운드 플레인(Ground Plane)(8)과 파워 플레인(Power Plane)(6)이 적층 된 인쇄회로기판을 일변이 동일한 크기를 갖도록 그물 형태로 나눈다. 이때, 인쇄회로기판은 인쇄회로기판의 관심 주파수에 대한 파장의 1/10 이하가 되도록 그물 형태로 나눈다. 여기서, 관심 주파수라 함은 인쇄회로기판을 동작시키기 위한 동작 주파수와 그 정수 배의 주파수를 의미한다.Referring to FIG. 1, a circuit modeling method of a printed circuit board according to the related art includes a printed circuit board in which a ground plane 8 and a power plane 6 are stacked on both surfaces of an insulator 10. Divide into nets so that one side has the same size. At this time, the printed circuit board is divided into a net form so as to be less than 1/10 of the wavelength with respect to the frequency of interest of the printed circuit board. Here, the frequency of interest means an operating frequency for operating the printed circuit board and a frequency of an integer multiple thereof.

이와 같이 인쇄회로기판을 그물 형태로 나눌 때 구획되는 부분들에는 도 1 (b)에 도시된 바와 같이 노드(2)가 형성되고, 각 노드(2)와 노드(2) 사이에 셀이 형성되며, 각각의 셀은 절연체의 크기, 유전 상수 및 도체의 크기에 따라 저항(R), 인덕터(L) 및 커패시터(C)가 결정되게 된다.As shown in FIG. 1 (b), the nodes 2 are formed in the divided portions when the printed circuit board is divided into a net shape, and a cell is formed between each node 2 and the node 2. In each cell, the resistance (R), inductor (L), and capacitor (C) are determined according to the size of the insulator, the dielectric constant, and the size of the conductor.

이때, 각 셀 중 인쇄회로기판의 가장자리에 위치한 셀은 하프 셀(half cell)로 설정되고, 하프 셀을 제외한 나머지 셀은 풀 셀(full cell)로 설정된다.At this time, one of the cells located at the edge of the printed circuit board is set to a half cell (half cell), the remaining cells except the half cell is set to a full cell (full cell).

각 셀을 설정한 후에는 절연체(10)의 크기와 유전상수, 그리고 그라운드 플레인(8) 및 파워 플레인(6)의 크기에 따라 저항(R), 인덕터(L) 및 커패시터(C)의 값을 설정한 후 각 셀을 저항(R), 인덕터(L) 및 커패시터(C)를 포함하는 등가 회로로 변환한다. 여기서, 셀의 등가 회로는 하나의 주파수만을 고려하여 형성한다. After setting each cell, the values of the resistors (R), inductors (L), and capacitors (C) are determined according to the size and dielectric constant of the insulator (10), and the size of the ground plane (8) and the power plane (6). After setting, each cell is converted into an equivalent circuit including a resistor (R), an inductor (L), and a capacitor (C). Here, the equivalent circuit of the cell is formed considering only one frequency.

이때, 하프 셀의 저항 및 인덕터는 도 2에 도시된 바와 같이 풀 셀의 저항 및 인덕터의 두 배의 크기를 갖도록 형성되며, 하프 셀의 커패시터는 풀 셀의 커패시터의 절반의 용량을 갖도록 형성된다.In this case, the resistor and inductor of the half cell are formed to have twice the size of the resistor and inductor of the full cell, and the capacitor of the half cell is formed to have the capacity of half of the capacitor of the full cell.

그러나, 이와 같은 종래의 인쇄회로기판의 회로 모델링 방법은 하나의 주파수에 대해 회로 모델을 형성하기 때문에 스킨 이펙트 등을 반영하지 못하는 문제가 있다.However, such a circuit modeling method of the conventional printed circuit board has a problem in that it does not reflect the skin effect or the like because a circuit model is formed for one frequency.

또한, 종래의 인쇄회로기판의 회로 모델링 방법은 하나의 주파수에 대해 회로 모델을 형성하기 때문에 고주파에서의 현상을 제대로 반영하지 못하는 문제가 있다.In addition, the circuit modeling method of the conventional printed circuit board has a problem that does not properly reflect the phenomenon at high frequency because the circuit model is formed for one frequency.

따라서, 본 발명은 포트의 추가가 자유롭고 파워/그라운드 평판의 특성 계산 시간을 줄이며, 고주파 특성에 적합한 인쇄회로기판의 회로 모델링 방법을 제공하 는 데 있다.Accordingly, the present invention provides a circuit modeling method of a printed circuit board free of the addition of ports, reducing the calculation time of power / ground plate characteristics, and suitable for high frequency characteristics.

상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 인쇄회로기판의 회로 모델링 방법은 a) 절연체의 양면에 그라운드 플레인 및 파워 플레인이 적층 된 인쇄회로기판을 관심 주파수에 대한 파장의 1/10 이하로 매트릭스 형태로 분할하는 단계; 및 b) 분할되는 부분이 만나는 노드와 노드 사이에 존재하는 셀을 주파수에 따라 서로 다른 인덕턴스를 갖는 n개의 인덕터가 직렬 연결되고, 상기 n개의 인덕터 양단에 n+1개의 저항이 병렬 연결되며, 상기 저항 중 첫 번째 저항의 일측과 상기 인덕터 중 첫 번째 인덕터의 공통단과 접지 사이에 외부 인덕터 및 제 1 커패시터가 직렬 연결되고, 상기 n+1개 저항의 공통단인 첫 번째 저항의 타측과 상기 접지 사이에 제 2 커패시터가 직렬 연결된 회로로 모델링 하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, a circuit modeling method of a printed circuit board according to an embodiment of the present invention is a) less than 1/10 of the wavelength to the frequency of interest for a printed circuit board laminated with both the ground plane and power plane on both sides of the insulator Dividing into a matrix form; And b) n inductors having different inductances in series according to the frequency of the cells between the nodes where the divided portions meet, and n + 1 resistors are connected in parallel across the n inductors. An external inductor and a first capacitor are connected in series between one side of the first resistor of the resistor and the common terminal of the first inductor of the inductor and the ground, and between the other side of the first resistor which is the common terminal of the n + 1 resistors and the ground. And modeling the second capacitor as a circuit connected in series.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 실시 예에 따른 인쇄회로기판의 회로 모델링 방법을 나타내는 도면이다.3 is a diagram illustrating a circuit modeling method of a printed circuit board according to an exemplary embodiment of the present invention.

도 3을 참조하면, 본 발명의 실시 예에 따른 인쇄회로기판의 회로 모델링 방법은 절연체의 양면에 그라운드 플레인(108) 및 파워 플레인(106)이 적층 된 인쇄회로기판을 관심 주파수에 대한 파장의 1/10 이하가 되도록 일변이 동일한 매트릭 스 형태로 구획한다. Referring to FIG. 3, a circuit modeling method of a printed circuit board according to an exemplary embodiment of the present invention uses a printed circuit board having a ground plane 108 and a power plane 106 stacked on both sides of an insulator to have a wavelength of interest for a frequency of interest. Partition into one matrix with one side equal to or less than / 10.

인쇄회로기판을 매트릭스 형태로 구획할 때 구획되는 부분들에는 노드(102)가 형성되고, 노드(102)와 노드(102) 사이에 셀(104a, 104b)이 형성되고, 셀(104a, 104b) 중 인쇄회로기판의 가장자리에 형성된 셀을 하프 셀(104a), 하프 셀(104a)을 제외한 나머지 셀을 풀 셀(104b)로 설정한다.When the printed circuit board is partitioned into a matrix, nodes 102 are formed in the partitioned portions, cells 104a and 104b are formed between the nodes 102 and 102, and the cells 104a and 104b are formed. The cells formed at the edges of the printed circuit board are set to the full cells 104b except for the half cells 104a and the half cells 104a.

이때, 셀(104a, 104b)은 저항, 인덕터 및 커패시터를 포함하는 회로로 모델링 되는데 도 3 (a)에 도시된 바와 같이 원형 형태로 형성되는 파워 플레인(106) 및 그라운드 플레인(108)에서 바깥부분으로 전류가 몰려 발생 되는 스킨 이펙트(skin effect)를 반영하기 위해 다수의 주파수를 고려하여 모델링 한다.In this case, the cells 104a and 104b are modeled as a circuit including a resistor, an inductor, and a capacitor, and the outer portions of the power plane 106 and the ground plane 108 are formed in a circular shape as shown in FIG. In order to reflect the skin effect (skin effect) generated by the current flow, it is modeled by considering a plurality of frequencies.

이를 위해, 각각의 셀(104a, 104b)은 다수의 주파수에 따른 특성을 분석하기 위해 각 주파수에 따른 다수개의 저항(R1, R2, R3, R4)과 인덕터(L1, L2, L3)가 사다리 형태로 연결된다. 또한, 각각의 셀(104a, 104b)은 노드(102)에서의 커패시터 특성을 나타내기 위해 셀의 양단에 커패시터(C/4)가 형성된다.To this end, each cell (104a, 104b) is a ladder form a plurality of resistors (R1, R2, R3, R4) and inductors (L1, L2, L3) according to each frequency in order to analyze the characteristics according to a plurality of frequencies Leads to. In addition, each cell 104a, 104b has a capacitor C / 4 formed at both ends of the cell to represent the capacitor characteristics at node 102.

다시 말해, 각각의 셀(104a, 104b)은 도 3 (b)에 도시된 바와 같이 주파수에 따라 서로 다른 인덕턴스를 갖는 인덕터(L1, L2, L3)가 직렬로 연결되고, 직렬 연결된 3개의 인덕터(L1, L2, L3)의 양단에 주파수에 따라 서로 다른 저항값을 갖는 4개의 저항(R1, R2, R3, R4)이 병렬 연결되며, 제 1 저항(R1)의 일측 및 제 1 인덕터(L1)의 공통단과 접지 사이에 외부 인덕터(Lext) 및 제 1 커패시터(C/4)가 직렬로 연결되고, 4개의 저항(R1, R2, R3, R4)이 공통으로 연결된 제 1 저항(R1)의 타측과 접지 사이에 제 2 커패시터(C/4)가 연결된 회로로 모델링 된다.In other words, each of the cells 104a and 104b has three inductors L1, L2 and L3 having inductances different in frequency according to frequency as shown in FIG. Four resistors R1, R2, R3, and R4 having different resistance values according to frequency are connected in parallel at both ends of L1, L2, and L3, one side of the first resistor R1 and the first inductor L1. An external inductor (L ext ) and a first capacitor (C / 4) are connected in series between the common terminal of the terminal and ground, and four resistors (R1, R2, R3, and R4) of the first resistor (R1) are connected in common. It is modeled as a circuit in which the second capacitor C / 4 is connected between the other side and ground.

여기서는 주파수에 따른 인덕터 및 저항의 구성을 각각 3개 및 4개로 한정하였으나 이는 측정하고자 하는 주파수의 특성에 따라 변경될 수 있다.In this case, the inductor and the resistance of the frequency is limited to three and four, respectively, but this can be changed according to the characteristics of the frequency to be measured.

다시 말해, 인덕터 및 저항은 측정하고자 하는 주파수의 따라 각각 n개 및 n+1개로 구성할 수도 있다.In other words, inductors and resistors may be configured as n and n + 1, respectively, depending on the frequency to be measured.

이때, 각각의 셀(104a, 104b) 중 하프 셀(104a)의 저항, 인덕터 및 외부 인덕터는 풀 셀(104b)의 저항, 인덕터 및 외부 인덕터의 2배 크기를 값을 갖고, 하프 셀(104a)의 커패시터는 풀 셀(104b)의 커패시터 용량의 1/2 용량을 갖는다.At this time, the resistance, the inductor and the external inductor of the half cell 104a of each of the cells 104a and 104b have twice the size of the resistance, the inductor and the external inductor of the full cell 104b, and the half cell 104a The capacitor of has a capacity of 1/2 of the capacitor capacity of the full cell 104b.

여기서, 저항, 인덕터 및 커패시터의 크기는 절연체(110)의 크기 및 유전상수와 그라운드 플레인(108) 및 파워 플레인(106) 사이의 거리에 따라 결정되게 된다.Here, the sizes of the resistors, inductors, and capacitors are determined according to the size and dielectric constant of the insulator 110 and the distance between the ground plane 108 and the power plane 106.

또한, 저항(R1, R2, R3, R4)은 도 3 (a)에 도시된 원형 형태의 도선에서 가장자리로 갈수록 큰 값을 갖고, 인덕터(L1, L2, L3)는 가장자리로 갈수록 작은 값을 갖는다.In addition, the resistors R1, R2, R3, and R4 have a larger value toward the edges in the circular shaped wire shown in FIG. 3A, and the inductors L1, L2, and L3 have smaller values toward the edges. .

이는 주파수가 클수록 원형 형태의 도선에서 가장자리로 인덕턴스가 커지기 때문이다.This is because the higher the frequency, the greater the inductance from the circular conductor to the edge.

이때, 도선은 파워 플레인(106) 및/또는 그라운드 플레인(108)을 의미한다.In this case, the conductive lines mean power plane 106 and / or ground plane 108.

이와 같은 인쇄회로기판의 회로 모델링을 이용하여 인쇄회로기판의 S 파라미터를 측정하여 인쇄회로기판의 특성을 측정하는 방법을 설명하면 다음과 같다.Referring to the method of measuring the characteristics of the printed circuit board by measuring the S parameters of the printed circuit board using the circuit modeling of the printed circuit board as follows.

먼저, 도 3 (b)의 저항(R1, R2, R3, R4), 인덕터(L1, L2, L3), 외부 인덕 터(Lext) 및 커패시터(C/4)는 수학식 1 내지 수학식 5에 의해 설정된다.First, the resistors R1, R2, R3, and R4, the inductors L1, L2, and L3, the external inductor L ext , and the capacitor C / 4 of FIG. 3B are represented by Equations 1 to 5 below. Is set by.

Figure 112007024717114-pat00001
Figure 112007024717114-pat00002
,
Figure 112007024717114-pat00001
Figure 112007024717114-pat00002
,

여기서, ξR은 저항이 커지는 비율을 나타내는 값이다.Here, ξ R is a value representing the rate at which the resistance increases.

이러한, ξR은 도선의 전도도 및 형상에 따라 다른 값을 갖고, 측정장치 예를 들어, VNA(Vector Network Analyzer)를 통해 추출된 저항값과 비교하여 최적 값을 도출할 수 있으며, ξR의 측정 방법은 후술하기로 한다.The ξ R has a different value depending on the conductivity and shape of the conductor, and the optimal value can be derived by comparing the resistance value extracted through a measuring device, for example, a VNA (Vector Network Analyzer), and measuring the ξ R. The method will be described later.

수학식 1에 개시된 바와 같이 저항은 원형 형상의 도선에서 가장자리로 갈수록 큰 값을 갖는다.As disclosed in Equation 1, the resistance has a larger value toward the edge in a circular conductive line.

Figure 112007024717114-pat00003
,
Figure 112007024717114-pat00003
,

Figure 112007024717114-pat00004
,
Figure 112007024717114-pat00004
,

Figure 112007024717114-pat00005
,
Figure 112007024717114-pat00006
,
Figure 112007024717114-pat00005
,
Figure 112007024717114-pat00006
,

Figure 112007024717114-pat00007
,
Figure 112007024717114-pat00008
Figure 112007024717114-pat00007
,
Figure 112007024717114-pat00008

여기서, ξL은 인덕터가 커지는 비율, σ는 도체의 도전율, t1 및 t2는 도체의 두께, δhf는 관심 주파수에서의 최대 주파수에 대한 표면 두께, δx는 금속 거칠기에 따른 저항변화 상수, Llf internal는 저주파에 대한 내부 인덕터, Llf total는 저주파에 대한 전체 인덕터, Lhf extenal는 고주파에 대한 외부 인덕터를 나타내는 값이다.Where ξ L is the rate at which the inductor grows, σ is the conductivity of the conductor, t 1 and t 2 are the thickness of the conductor, δ hf is the surface thickness for the maximum frequency at the frequency of interest, and δ x is the resistance change constant depending on the metal roughness. Where L lf internal is the internal inductor for low frequencies, L lf total is the total inductor for low frequencies, and L hf extenal is the external inductor for high frequencies.

이때, 인덕터는 도선의 전도도 및 형상에 따라 다른 값을 갖고, 원형 형상의 도선에서 가장자리로 갈수록 작은 값을 갖는다.In this case, the inductor has a different value according to the conductivity and shape of the conductive wire, and has a smaller value toward the edge of the circular conductive wire.

그리고, t1 및 t2는 인쇄회로기판을 절단 한 후 현미경을 이용하여 측정할 수 있고, δx는 TDR(Time Domain Reflectometer)/TDT(Time Domain Transmission) 및 VNA 측정을 통해 얻을 수 있다.In addition, t 1 and t 2 may be measured by using a microscope after cutting the printed circuit board, and δ x may be obtained through TDR (Time Domain Reflectometer) / TDT (Time Domain Transmission) and VNA measurements.

여기서, δx의 측정방법은 후술하기로 한다.Here, the measuring method of δ x will be described later.

또한, Llf internal 및αL은 주파수에 따라 변하고, Lhf extenal는 주파수에 관계없이 일정한 값을 갖는다.In addition, L lf internal and α L change with frequency, and L hf extenal has a constant value regardless of frequency.

Figure 112007024717114-pat00009
Figure 112007024717114-pat00009

Figure 112007024717114-pat00010
Figure 112007024717114-pat00011
,
Figure 112007024717114-pat00010
Figure 112007024717114-pat00011
,

Figure 112007024717114-pat00012
Figure 112007024717114-pat00013
,
Figure 112007024717114-pat00012
Figure 112007024717114-pat00013
,

여기서, εr은 절연체의 비유전율, d는 절연체의 두께, t는 t1과 t2의 평균값, l은 셀의 가로 크기, w는 셀의 세로 크기, μ는 투자율을 나타낸다.Where ε r is the dielectric constant of the insulator, d is the thickness of the insulator, t is the average value of t 1 and t 2 , l is the horizontal size of the cell, w is the vertical size of the cell, and μ is the permeability.

이때, d는 기판을 절단한 후 현미경을 이용하여 측정할 수 있고, εr은 도 4 내지 도 7에 도시된 바와 같이 TDR/TDT 및 VNA 측정을 통해 얻을 수 있다.At this time, d can be measured by using a microscope after cutting the substrate, ε r can be obtained through TDR / TDT and VNA measurement as shown in Figures 4 to 7.

εr의 측정방법을 살펴보면, 먼저 도 4 및 도 5와 같은 구조의 마이크로 스트립 라인을 설계한 후 TDT 방법으로 파의 전달시간을 측정한 후, 측정된 파의 전달 시간을 수학식 6에 대입함으로써 유효(effective) εr값을 측정할 수 있게 된다.Looking at the measurement method of ε r , first, by designing a microstrip line of the structure as shown in Figs. 4 and 5 and measuring the propagation time of the wave by TDT method, by substituting the measured propagation time into The effective ε r value can be measured.

이때, 파워 플레인(106)을 보호하는 솔더 레지스트(112)를 제외한 절연체(110) 예를 들면, FR-4 에폭시 만의 εr값을 측정할 경우에는 상용 필드 해석기를 사용하여 도 5에 도시된 바와 같이 솔더 레지스트(112) 및 FR-4를 포함하는 인쇄회로기판의 커패시턴스 값과 도 6에 도시된 바와 같이 하나의 절연체(114)로 형성된 인쇄회로기판의 커패시턴스 값을 비교하여 FR-4 에폭시(110) 만의 εr값을 추출할 수 있다.In this case, when measuring the ε r value of the insulator 110, for example, FR-4 epoxy, except for the solder resist 112 protecting the power plane 106, a commercial field analyzer is used as shown in FIG. 5. As shown in FIG. 6, the capacitance value of the printed circuit board including the solder resist 112 and the FR-4 is compared with the capacitance value of the printed circuit board formed of one insulator 114 as shown in FIG. 6. ) Ε r can be extracted.

Figure 112007024717114-pat00014
Figure 112007024717114-pat00014

여기서, tf는 파의 전달시간, C는 빛의 속도, l은 마이크로 스트립 라인의 길이이다.Where t f is the wave propagation time, C is the speed of light, and l is the length of the microstrip line.

또한, δx 및 ξR은 주파수별 저항값으로부터 추출할 수 있다.In addition, δ x and ξ R can be extracted from the resistance value for each frequency.

먼저, δx값을 추출하기 위해 도 4에 도시된 바와 같이 길이가 다른 마이크로 스트립 라인을 VNA를 이용하여 S11 및 S21 값을 측정한다. 이때, 측정된 S11 및 S21 값을 수학식 7 내지 수학식 10에 대입하면 도 8에 도시된 바와 같이 주파수에 따른 저항값을 얻을 수 있다.First, using a VNA to a length of another micro-strip line as shown in Figure 4 in order to extract the δ x value measures the S 11 and S 21 values. In this case, when the measured values of S 11 and S 21 are substituted into Equations 7 to 10, resistance values according to frequencies may be obtained as shown in FIG. 8.

이때, 도 8로부터 저항값이 수학식 10으로 표현되는 스킨 이펙트(도 8에서 Region 1과 Region 2의 경계)를 벗어나는 주파수를 결정한 후 결정된 주파수를 수 학식 11에 대입하여 측정값에 근접한 δx값을 설정한다.In this case, after determining a frequency outside the skin effect (the boundary between Region 1 and Region 2 in FIG. 8) where the resistance value is represented by Equation 10 from FIG. 8, the determined frequency is substituted into Equation 11, and the value δ x close to the measured value. Set.

또한, ξR값은 도 3에 도시된 회로 모델로부터 도 9에 도시된 바와 같이 ξR값을 변경시키면서 측정값과 가장 근접한 ξR값을 추출한다.Also, ξ R value and extracts the the closest ξ R value and the measured value while changing the value ξ R as shown in Figure 9 from the circuit model shown in Fig.

Figure 112007024717114-pat00015
,
Figure 112007024717114-pat00015
,

Figure 112007024717114-pat00016
Figure 112007024717114-pat00016

Figure 112007024717114-pat00017
Figure 112007024717114-pat00017

Figure 112007024717114-pat00018
Figure 112007024717114-pat00018

Figure 112007024717114-pat00019
Figure 112007024717114-pat00019

도 10 및 도 11은 본 발명의 실시 예에 따른 인쇄회로기판의 회로 모델링 방법에 의한 S 파라미터, 종래 기술에 의한 S 파라미터 및 실제 측정된 S 파라미터를 비교한 도면이다.10 and 11 are diagrams comparing S parameters by a circuit modeling method of a printed circuit board according to an exemplary embodiment of the present disclosure, S parameters according to the prior art, and actual measured S parameters.

도 10 및 도 11에 도시된 바와 같이 본 발명의 실시 예에 따른 인쇄회로기판의 회로 모델링 방법에 의한 S 파라미터 값이 종래의 전송선로에 따른 S 파라미터의 값보다 실제 측정된 S 파라미터와 더욱 일치함을 볼 수 있다.As shown in FIGS. 10 and 11, the S parameter value by the circuit modeling method of the printed circuit board according to the exemplary embodiment of the present invention is more consistent with the S parameter actually measured than the S parameter value according to the conventional transmission line. Can be seen.

이상 설명한 바와 같이, 본 발명의 실시 예에 따른 인쇄회로기판의 회로 모델링 방법은 스킨 이펙트를 고려해 주파수에 따른 저항 및 인덕터를 사다리 모양으로 형성하여 각 셀에 대한 회로 모델을 형성함으로써 절연체 양면에 파워 플레인 및 그라운드 플레인이 적층 된 인쇄회로기판의 특성을 계산하는 계산시간을 줄일 수 있게 된다.As described above, the circuit modeling method of the printed circuit board according to the embodiment of the present invention forms a circuit model for each cell by forming a ladder and a resistor and an inductor according to frequency in consideration of the skin effect to form a power plane on both sides of the insulator. And it is possible to reduce the calculation time for calculating the characteristics of the printed circuit board laminated the ground plane.

또한, 본 발명의 실시 예에 따른 인쇄회로기판의 회로 모델링 방법은 스킨 이펙트를 고려해 주파수에 따른 저항 및 인덕터를 사다리 모양으로 형성하여 각 셀에 대한 회로 모델을 형성함으로써 측정하고자 하는 부분에 포트를 추가하더라도 재 계산과정 없이 회로 특성을 알고자 하는 부분의 특성을 계산할 수 있게 된다.In addition, in the circuit modeling method of a printed circuit board according to an embodiment of the present invention, a port is added to a portion to be measured by forming a circuit model for each cell by forming a ladder and an inductor according to frequency in consideration of a skin effect. Even if it is possible to calculate the characteristics of the part to know the circuit characteristics without recalculation process.

그리고, 본 발명의 실시 예에 따른 인쇄회로기판의 회로 모델링 방법은 주파수에 따른 저항 및 인덕터를 사다리 모양으로 형성하여 각 셀에 대한 회로 모델을 형성함으로써 고주파에서의 회로 특성을 더욱 정확하게 측정할 수 있게 된다.In addition, the circuit modeling method of the printed circuit board according to an embodiment of the present invention forms a circuit model for each cell by forming a ladder and a resistor according to frequency so that the circuit characteristics at high frequency can be measured more accurately. do.

상술한 바와 같이, 본 발명은 스킨 이펙트를 고려해 주파수에 따른 저항 및 인덕터를 사다리 모양으로 형성하여 각 셀에 대한 회로 모델을 형성함으로써 절연체 양면에 파워 플레인 및 그라운드 플레인이 적층 된 인쇄회로기판의 특성을 계산하는 계산시간을 줄일 수 있다.As described above, the present invention forms a circuit model for each cell by forming a ladder and a resistor according to the frequency in consideration of the skin effect to form characteristics of a printed circuit board having power planes and ground planes stacked on both sides of an insulator. The calculation time to calculate can be shortened.

또한, 본 발명은 스킨 이펙트를 고려해 주파수에 따른 저항 및 인덕터를 사다리 모양으로 형성하여 각 셀에 대한 회로 모델을 형성함으로써 측정하고자 하는 부분에 포트를 추가하더라도 재 계산과정 없이 회로 특성을 알고자 하는 부분의 특성을 계산할 수 있다.In addition, the present invention forms a circuit model for each cell by forming a ladder and a resistor according to the frequency in consideration of the skin effect to form a circuit model for each part even if the port to be added to the part to know the circuit characteristics without recalculation process We can calculate the property of.

그리고, 본 발명은 주파수에 따른 저항 및 인덕터를 사다리 모양으로 형성하여 각 셀에 대한 회로 모델을 형성함으로써 고주파에서의 회로 특성을 더욱 정확하게 측정할 수 있다.In addition, the present invention can more accurately measure the circuit characteristics at a high frequency by forming a ladder and a circuit model for each cell by forming a ladder and a resistor according to frequency.

Claims (6)

a) 절연체의 양면에 그라운드 플레인 및 파워 플레인이 적층 된 인쇄회로기판을 관심 주파수에 대한 파장의 1/10 이하로 매트릭스 형태로 분할하는 단계; 및a) dividing a printed circuit board having a ground plane and a power plane stacked on both sides of an insulator in a matrix form at one tenth or less of a wavelength with respect to a frequency of interest; And b) 분할되는 부분이 만나는 노드와 노드 사이에 존재하는 셀을 주파수에 따라 서로 다른 인덕턴스를 갖는 n개의 인덕터가 직렬 연결되고, 상기 n개의 인덕터 양단에 n+1개의 저항이 병렬 연결되며, 상기 저항 중 첫 번째 저항의 일측과 상기 인덕터 중 첫 번째 인덕터의 공통단과 접지 사이에 외부 인덕터 및 제 1 커패시터가 직렬 연결되고, 상기 n+1개 저항의 공통단인 첫 번째 저항의 타측과 상기 접지 사이에 제 2 커패시터가 직렬 연결된 회로로 모델링 하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 회로 모델링 방법.b) n inductors having different inductances are connected in series according to the frequency of the cells between the nodes where the divided parts meet, and n + 1 resistors are connected in parallel across the n inductors. An external inductor and a first capacitor are connected in series between one side of a first resistor and a common terminal of the first inductor of the inductor and a ground, and between the other side of the first resistor, which is a common terminal of the n + 1 resistors, and the ground. And modeling the second capacitor as a series-connected circuit. 제 1 항에 있어서,The method of claim 1, 상기 n개의 인덕터는 상기 그라운드 플레인 및 파워 플레인의 중심부에서 가장자리로 갈수록 작은 인덕턴스 값을 갖는 것을 특징으로 하는 인쇄회로기판의 회로 모델링 방법.And the n inductors have smaller inductance values from the center of the ground plane and the power plane to the edges of the n inductors. 제 1 항에 있어서,The method of claim 1, 상기 n+1개의 저항은 상기 그라운드 플레인 및 파워 플레인의 중심부에서 가장자리로 갈수록 큰 저항값을 갖는 것을 특징으로 하는 인쇄회로기판의 회로 모델 링 방법.And the n + 1 resistors have a larger resistance value toward the edge from the center of the ground plane and the power plane. 제 1 항에 있어서,The method of claim 1, 상기 b) 단계는 상기 셀 중 상기 인쇄회로기판의 가장자리에 위치하는 셀을 하프 셀로 설정하고, 상기 하프 셀을 제외한 나머지 셀을 풀 셀로 설정하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 회로 모델링 방법.The step b) includes the step of setting a cell located at the edge of the printed circuit board of the cells as a half cell, and setting the remaining cells other than the half cell as a full cell, the circuit modeling of the printed circuit board Way. 제 4 항에 있어서,The method of claim 4, wherein 상기 하프 셀의 저항, 인덕터 및 외부 인덕터는 상기 풀 셀의 저항, 인덕터 및 외부 인덕터의 값보다 2배 크고, 상기 하프 셀의 커패시터는 상기 풀 셀의 커패시터의 1/2인 것을 특징으로 하는 인쇄회로기판의 회로 모델링 방법.Printed circuit, characterized in that the half cell resistance, inductor and external inductor is twice as large as the full cell resistance, inductor and external inductor, and the half cell capacitor is 1/2 of the full cell capacitor. Circuit modeling method of the board. 제 1 항에 있어서,The method of claim 1, 상기 인쇄회로기판의 저항은 VNA에 의해 측정되고, 상기 측정된 저항을 이용하여 스킨 이펙트 범위를 계산하여 금속 거칠기에 따른 저항변화 상수, 저항이 커지는 비율 및 인덕터가 커지는 비율을 결정하는 것을 특징으로 하는 인쇄회로기판의 회로 모델링 방법.The resistance of the printed circuit board is measured by VNA, and the skin effect range is calculated using the measured resistance to determine a resistance change constant according to metal roughness, a rate of increasing resistance, and a rate of increasing inductor. Circuit modeling method of printed circuit board.
KR1020070030988A 2007-03-29 2007-03-29 Method of Circuit Modeling for Printed Circuit Board KR100871018B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070030988A KR100871018B1 (en) 2007-03-29 2007-03-29 Method of Circuit Modeling for Printed Circuit Board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070030988A KR100871018B1 (en) 2007-03-29 2007-03-29 Method of Circuit Modeling for Printed Circuit Board

Publications (2)

Publication Number Publication Date
KR20080088254A KR20080088254A (en) 2008-10-02
KR100871018B1 true KR100871018B1 (en) 2008-11-27

Family

ID=40150563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070030988A KR100871018B1 (en) 2007-03-29 2007-03-29 Method of Circuit Modeling for Printed Circuit Board

Country Status (1)

Country Link
KR (1) KR100871018B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108897929B (en) * 2018-06-13 2022-02-18 郑州云海信息技术有限公司 Power plane frequency domain impedance simulation method, system and terminal

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980067891A (en) 1997-02-13 1998-10-15 김광호 Line Patterning Method of Printed Circuit Board for TFT LCD Module
KR20010060218A (en) 1999-10-28 2001-07-06 가네꼬 히사시 Method for designing a power supply decoupling circuit
KR20030078462A (en) 2002-03-29 2003-10-08 주식회사 엘지이아이 Ir drop analysis method of asic design
KR20050019239A (en) 2003-08-18 2005-03-03 삼성전자주식회사 Simulation method for determining arrangement of decoupling element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980067891A (en) 1997-02-13 1998-10-15 김광호 Line Patterning Method of Printed Circuit Board for TFT LCD Module
KR20010060218A (en) 1999-10-28 2001-07-06 가네꼬 히사시 Method for designing a power supply decoupling circuit
KR20030078462A (en) 2002-03-29 2003-10-08 주식회사 엘지이아이 Ir drop analysis method of asic design
KR20050019239A (en) 2003-08-18 2005-03-03 삼성전자주식회사 Simulation method for determining arrangement of decoupling element

Also Published As

Publication number Publication date
KR20080088254A (en) 2008-10-02

Similar Documents

Publication Publication Date Title
US7340703B2 (en) Test structures and method for interconnect impedance property extraction
Wang et al. An efficient approach for power delivery network design with closed-form expressions for parasitic interconnect inductances
Kim et al. Analysis and modeling of hybrid planar-type electromagnetic-bandgap structures and feasibility study on power distribution network applications
Wu et al. Delaunay–Voronoi modeling of power-ground planes with source port correction
Zhao et al. System level power integrity analysis with physics-based modeling methodology
Che et al. Investigation of segmentation method for enhancing high frequency simulation accuracy of Q3D extractor
KR100871018B1 (en) Method of Circuit Modeling for Printed Circuit Board
US20060047490A1 (en) Hierarchical method of power supply noise and signal integrity analysis
Duan et al. Fast and concurrent simulations for SI, PI, and EMI analysis of multilayer printed circuit boards
Hardock et al. Using via stubs in periodic structures for microwave filter design
Jackson et al. Microwave-circuit modeling of high lead-count plastic packages
Kim et al. High-frequency-measurement-based circuit modeling and power/ground integrity evaluation of integrated circuit packages
Eged et al. Analytical calculation of the impedance of lossy power/ground planes
Ponnapalli et al. A package analysis tool based on a method of moments surface formulation
Fizesan et al. MATLab platform to calculate the transfer impedance of power and ground planes
Engin et al. Finite difference modeling of multiple planes in packages
Mao et al. Memory DIMM DC power distribution analysis and design
Zhang et al. Modeling multilayer power distribution network by systematically incorporating via and cavity models
Engin et al. Causal modeling and extraction of dielectric constant and loss tangent for thin dielectrics
Li et al. On the accuracy of cross-talk modeling in high-speed digital circuits using the accelerated boundary element method
Engin et al. Dielectric constant and loss tangent characterization of thin high-K dielectrics using corner-to-corner plane probing
Yeo et al. A comparative study of different plane modelling methodologies for high density electronic packages
Engin et al. Frequency-dependent dielectric constant and loss Tangent characterization of thin dielectrics using a rapid solver
Broydé et al. A Passive analytical per-unit-length internal impedance matrix model for multiconductor interconnections
Bačmaga et al. High-Frequency Model of a Setup for Time-Domain Inductor Characterization

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee