KR100870395B1 - Apparatus for driving lcd - Google Patents

Apparatus for driving lcd Download PDF

Info

Publication number
KR100870395B1
KR100870395B1 KR1020020037961A KR20020037961A KR100870395B1 KR 100870395 B1 KR100870395 B1 KR 100870395B1 KR 1020020037961 A KR1020020037961 A KR 1020020037961A KR 20020037961 A KR20020037961 A KR 20020037961A KR 100870395 B1 KR100870395 B1 KR 100870395B1
Authority
KR
South Korea
Prior art keywords
pmos transistor
high voltage
voltage
output
terminal
Prior art date
Application number
KR1020020037961A
Other languages
Korean (ko)
Other versions
KR20040003298A (en
Inventor
신순하
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020037961A priority Critical patent/KR100870395B1/en
Publication of KR20040003298A publication Critical patent/KR20040003298A/en
Application granted granted Critical
Publication of KR100870395B1 publication Critical patent/KR100870395B1/en

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04F—FINISHING WORK ON BUILDINGS, e.g. STAIRS, FLOORS
    • E04F15/00—Flooring
    • E04F15/18—Separately-laid insulating layers; Other additional insulating measures; Floating floors
    • E04F15/20—Separately-laid insulating layers; Other additional insulating measures; Floating floors for sound insulation
    • E04F15/203—Separately-laid layers for sound insulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04F—FINISHING WORK ON BUILDINGS, e.g. STAIRS, FLOORS
    • E04F2290/00—Specially adapted covering, lining or flooring elements not otherwise provided for
    • E04F2290/04—Specially adapted covering, lining or flooring elements not otherwise provided for for insulation or surface protection, e.g. against noise, impact or fire
    • E04F2290/041—Specially adapted covering, lining or flooring elements not otherwise provided for for insulation or surface protection, e.g. against noise, impact or fire against noise

Abstract

본 발명의 LCD 구동 장치는, 일반 PMOS 소자를 이용함으로써, 고전압 PMOS 트랜지스터의 크기를 증가시키지 않고도 안정성있는 동작을 제공하는 LCD 구동 장치를 제공하는데 그 목적이 있다.An LCD driving apparatus of the present invention has an object to provide an LCD driving apparatus that provides stable operation without increasing the size of a high voltage PMOS transistor by using a general PMOS device.

상기 목적을 달성하기 위하여 본 발명은, 전단 채널의 출력 신호를 입력받아 다음 채널로 출력하는 방식으로 구성된 시프트 레지스터; 기준 전압을 인가받고, 상기 시프트 레지스터의 출력 신호를 입력으로 받아 상기 기준 전압에 따라 최저 전압이 보장된 전압 레벨만큼 변환하는 레벨 시프터; 및 상기 레벨 시프터의 출력 신호를 입력으로 받아 게이트 구동 신호로 출력하는 출력 버퍼를 포함한다.In order to achieve the above object, the present invention includes a shift register configured to receive an output signal of a front channel and output to a next channel; A level shifter receiving a reference voltage and receiving an output signal of the shift register as an input and converting the lowest voltage by a guaranteed voltage level according to the reference voltage; And an output buffer receiving the output signal of the level shifter as an input and outputting the output signal as a gate driving signal.

레벨 시프터, 고전압, PMOS, NMOS, LCDLevel Shifter, High Voltage, PMOS, NMOS, LCD

Description

ＬＣＤ 구동 장치{APPARATUS FOR DRIVING LCD} LCD driving device {APPARATUS FOR DRIVING LCD}             

도 1은 종래의 LCD 구동 장치를 나타낸 블록도,1 is a block diagram showing a conventional LCD driving apparatus,

도 2는 종래의 기술에 따른 레벨 시프터를 나타낸 회로도,2 is a circuit diagram showing a level shifter according to the prior art;

도 3은 본 발명의 일 실시예에 의한 LCD 구동 장치를 나타낸 블록도,3 is a block diagram showing an LCD driving apparatus according to an embodiment of the present invention;

도 4는 본 발명의 일 실시예에 의한 LCD 구동 장치 내에 장착된 레벨 시프터를 나타낸 회로도.4 is a circuit diagram showing a level shifter mounted in an LCD driving apparatus according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

310 : 시프트 레지스터 320 : 레벨 시프터310: shift register 320: level shifter

330 : 출력 버퍼
330 output buffer

본 발명은, ＬＣＤ 구동 장치에 관한 것으로, 특히, LCD 구동 칩에서 게이트 드라이버 및 고 전압(High Voltage) 소자를 이용한 레벨 시프터(Level shifter)를 장착한 ＬＣＤ 구동 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an LCD drive device, and more particularly, to an LCD drive device equipped with a level shifter using a gate driver and a high voltage element in an LCD drive chip.                         

일반적으로, 액정 표시 장치(Thin Film Transistor Liquid Crystal Display ; TFT LCD)의 한 세트에는 대략 3 ~ 4개의 게이트 드라이버 칩이 실장되어 사용된다.Generally, approximately three to four gate driver chips are mounted and used in one set of thin film transistor liquid crystal displays (TFT LCDs).

도 1은 종래의 LCD 구동 장치를 나타낸 블록도로서, 이러한 종래의 LCD 구동 장치는, 외부로부터 입력되는 캐리 입력 신호를 제1 전단 채널로 입력받고, 나머지 채널의 입력 신호는 바로 전단 채널의 출력을 받도록 구성되며, 마지막 채널의 출력 신호는 다음 칩의 첫번째 채널의 입력으로 사용하기 위하여 외부의 캐리 신호로 출력되는 복수개의 시프트 레지스터(110a~110d), 해당 채널의 각각의 시프트 레지스터(110a~110d)의 출력 신호를 입력으로 받아 출력되는 전압 레벨만큼 변환하는 복수개의 레벨 시프터(120a~120d); 및 해당 채널의 레벨 시프터(120a~120d)의 출력 신호를 입력으로 받아 게이트 구동 신호로 출력하는 복수개의 출력 버퍼(130a~130d)를 포함한다.
FIG. 1 is a block diagram showing a conventional LCD driving apparatus. The conventional LCD driving apparatus receives a carry input signal input from the outside through a first front end channel, and input signals of the remaining channels directly output the front end channel. The output signal of the last channel is a plurality of shift registers (110a ~ 110d) output as an external carry signal for use as the input of the first channel of the next chip, each shift register (110a ~ 110d) of the corresponding channel A plurality of level shifters 120a to 120d for receiving an output signal of the input signal and converting the output signal by an output voltage level; And a plurality of output buffers 130a to 130d which receive output signals of the level shifters 120a to 120d of the corresponding channel as inputs and output the output signals as gate driving signals.

도 2는 종래의 기술에 따른 레벨 시프터(120a~120d)를 나타낸 회로도로서, 이러한 종래의 레벨 시프터(120a~120d)는, 소스 단자는 제1 단계 전압(VDD)에 연결되고, 게이트 단자는 시프트 레지스터의 입력 신호(A)를 받는 제1 고전압 PMOS 트랜지스터(121); 소스 단자는 제1 단계 전압(VDD)에 연결되고, 게이트 단자는 시프트 레지스터의 반전된 입력 신호(B)를 받는 제2 고전압 PMOS 트랜지스터(122); 드레인 단자는 제1 고전압 PMOS 트랜지스터(121)의 드레인 단자에 연결되고, 게이트 단자 는 제2 고전압 PMOS 트랜지스터(122)의 드레인 단자에 연결되며, 소스 단자는 제2 단계 전압(VEE)에 연결된 제1 고전압 NMOS 트랜지스터(123); 및 드레인 단자는 제2 고전압 PMOS 트랜지스터(122)의 드레인 단자에 연결되고, 게이트 단자는 제1 고전압 PMOS 트랜지스터(121)의 드레인 단자에 연결되며, 소스 단자는 제2 단계 전압(VEE)에 연결된 제2 고전압 NMOS 트랜지스터(124)를 포함한다.FIG. 2 is a circuit diagram showing the level shifters 120a to 120d according to the related art, in which the source level shifters 120a to 120d have a source terminal connected to the first step voltage V DD and a gate terminal A first high voltage PMOS transistor 121 receiving an input signal A of the shift register; A source terminal is connected to the first step voltage V DD and the gate terminal is a second high voltage PMOS transistor 122 which receives the inverted input signal B of the shift register; The drain terminal is connected to the drain terminal of the first high voltage PMOS transistor 121, the gate terminal is connected to the drain terminal of the second high voltage PMOS transistor 122, and the source terminal is connected to the second step voltage V EE . 1 high voltage NMOS transistor 123; And the drain terminal is connected to the drain terminal of the second high voltage PMOS transistor 122, the gate terminal is connected to the drain terminal of the first high voltage PMOS transistor 121, and the source terminal is connected to the second step voltage V EE . A second high voltage NMOS transistor 124 is included.

상술한 종래의 LCD 구동 장치의 동작에 관하여, 도 1 및 도 2를 참조하면, 시프트 레지스터(110a~110d)의 입력 신호(A)가 제2 논리 단계(High, 즉, VDD)이고, 시프트 레지스터(110a~110d)의 반전된 입력 신호(B)가 제1 논리 단계(Low, 즉, VSS)이면, 레벨 시프터(120a~120d)에 장착된 제1 고전압 PMOS 트랜지스터(121)는 턴 오프(Off)되고, 제2 고전압 PMOS 트랜지스터(122)는 턴 온(On)되면서 제1 출력 전압(D)은 제2 논리 단계(High)가 되고, 제1 고전압 NMOS 트랜지스터(123)는 턴 온(On)된다. 그러나, 제2 고전압 NMOS 트랜지스터(124)는 아직 턴 오프(Off) 상태이므로, 제2 출력 전압(C)은 제2 단계 전압(VEE)으로 떨어지고 제1 출력 전압(D)은 제2 논리 단계(High)인 상태이다.Regarding the operation of the conventional LCD driving apparatus described above, referring to FIGS. 1 and 2, the input signal A of the shift registers 110a to 110d is the second logic step High, that is, V DD , and shifts. If the inverted input signal B of the registers 110a-110d is the first logic stage Low, that is, V SS , the first high voltage PMOS transistor 121 mounted in the level shifters 120a-120d is turned off. (Off), the second high voltage PMOS transistor 122 is turned on while the first output voltage D is turned into a second logic step High, and the first high voltage NMOS transistor 123 is turned on. On). However, since the second high voltage NMOS transistor 124 is still turned off, the second output voltage C falls to the second step voltage V EE and the first output voltage D is the second logic step. (High).

그러나, 상술한 레벨 시프터를 장착한 LCD 구동 장치에 있어서는, 입력 신호 및 반전된 입력 신호가 스위칭되는 순간, 두 개의 고전압 NMOS 트랜지스터가 동시에 턴 온되는 경우가 생길 수 있어, 상단의 고전압 PMOS 트랜지스터의 크기를 상당히 증가시켜야 하므로 전체 칩의 크기가 커지는 문제점이 있다.However, in the LCD driving apparatus equipped with the above-described level shifter, two high voltage NMOS transistors may be turned on at the same time when the input signal and the inverted input signal are switched, so that the size of the upper high voltage PMOS transistor is at the same time. Since the size must be increased considerably, the size of the entire chip becomes large.

상기 문제점을 해결하기 위하여 안출된 본 발명은, 일반 PMOS 소자를 이용함으로써, 고전압 PMOS 트랜지스터의 크기를 증가시키지 않고도 안정성있는 동작을 제공하는 LCD 구동 장치를 제공하는데 그 목적이 있다.
Disclosure of Invention The present invention devised to solve the above problems has an object of the present invention to provide an LCD driving apparatus that provides stable operation without increasing the size of a high voltage PMOS transistor by using a general PMOS device.

상기 목적을 달성하기 위하여 본 발명의 LCD 구동 장치는, 전단 채널의 출력 신호를 입력받아 다음 채널로 출력하는 방식으로 구성된 시프트 레지스터; 기준 전압을 인가받고, 상기 시프트 레지스터의 출력 신호를 입력으로 받아 상기 기준 전압에 따라 최저 전압이 보장된 전압 레벨만큼 변환하는 레벨 시프터; 및 상기 레벨 시프터의 출력 신호를 입력으로 받아 게이트 구동 신호로 출력하는 출력 버퍼를 포함한다.
In order to achieve the above object, the LCD driving apparatus of the present invention comprises: a shift register configured to receive an output signal of a front channel and output the output signal to a next channel; A level shifter receiving a reference voltage and receiving an output signal of the shift register as an input and converting the lowest voltage by a guaranteed voltage level according to the reference voltage; And an output buffer receiving the output signal of the level shifter as an input and outputting the output signal as a gate driving signal.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 본 발명의 가장 바람직한 실시예들을 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention. .

먼저, 도 3은 본 발명의 일 실시예에 의한 LCD 구동 장치를 나타낸 블록도로서, 이러한 본 발명의 LCD 구동 장치는, 시프트 레지스터(310), 레벨 시프터(320) 및 출력 버퍼(330)를 포함한다.First, FIG. 3 is a block diagram showing an LCD driving apparatus according to an embodiment of the present invention. The LCD driving apparatus of the present invention includes a shift register 310, a level shifter 320, and an output buffer 330. do.

시프트 레지스터(310)는, 전단 채널의 출력 신호를 입력받아 다음 채널로 출 력하는 방식으로 구성되고, 후술하는 레벨 시프터(320)로 신호를 출력하는 역할을 한다. 여기서, 상기 시프트 레지스터(310)의 마지막 채널의 출력 신호는 다음 칩의 첫번째 채널의 입력으로 사용하기 위하여 외부의 캐리 신호로 출력된다.The shift register 310 is configured in such a manner that the output signal of the front channel is input to the next channel, and outputs the signal to the level shifter 320 to be described later. Here, the output signal of the last channel of the shift register 310 is output as an external carry signal for use as an input of the first channel of the next chip.

또한, 레벨 시프터(320)는, 기준 전압((VSS-K)V)을 인가받고, 상기 시프트 레지스터(310)의 출력 신호를 입력으로 받아 상기 기준 전압((VSS-K)V)에 따라 최저 전압이 보장된 전압 레벨만큼 변환하여 후술하는 출력 버퍼(330)로 출력하는 역할을 한다. 여기서, 상기 기준 전압((VSS-K)V)의 바람직한 K값은 2V이다.In addition, the level shifter 320 receives a reference voltage (V SS -K) V and receives an output signal of the shift register 310 as an input to the reference voltage (V SS -K) V. Accordingly, the minimum voltage is converted to a guaranteed voltage level and output to the output buffer 330 which will be described later. Here, a preferable K value of the reference voltage ((V SS -K) V) is 2V.

한편, 출력 버퍼(330)는, 상기 레벨 시프터(320)의 출력 신호를 입력으로 받아 게이트 구동 신호로 출력하는 역할을 한다.
The output buffer 330 receives the output signal of the level shifter 320 as an input and outputs the output signal as a gate driving signal.

도 4는 본 발명의 일 실시예에 의한 LCD 구동 장치 내에 장착된 레벨 시프터(320)를 나타낸 회로도로서, 이러한 본 발명의 LCD 구동 장치 내에 장착된 레벨 시프터(320)에 관하여 설명하면 다음과 같다.4 is a circuit diagram illustrating a level shifter 320 mounted in the LCD driving apparatus according to an exemplary embodiment of the present invention. The level shifter 320 mounted in the LCD driving apparatus of the present invention will be described below.

제1 PMOS 트랜지스터(321)는, 소스 단자는 제1 단계 전압(VDD)에 연결되고, 게이트 단자는 상기 시프트 레지스터(310)로부터의 입력 신호(A)를 받는다.In the first PMOS transistor 321, a source terminal is connected to the first step voltage V DD , and a gate terminal receives an input signal A from the shift register 310.

또한, 제2 PMOS 트랜지스터(322)는, 소스 단자는 제1 단계 전압(VDD)에 연결되고, 게이트 단자는 상기 시프트 레지스터(310)로부터의 반전된 입력 신호(B)를 받는다. In addition, the second PMOS transistor 322 has a source terminal connected to the first step voltage V DD and a gate terminal receives the inverted input signal B from the shift register 310.

한편, 제1 고전압 PMOS 트랜지스터(323)는, 소스 단자는 상기 제1 PMOS 트랜지스터(321)의 드레인 단자에 연결되고, 게이트 단자로 상기 기준 전압(VSS-K)을 입력받는다.Meanwhile, the first high voltage PMOS transistor 323 has a source terminal connected to the drain terminal of the first PMOS transistor 321 and receives the reference voltage V SS -K as a gate terminal.

또한, 제2 고전압 PMOS 트랜지스터(324)는, 소스 단자는 상기 제1 PMOS 트랜지스터(321)의 드레인 단자에 연결되고, 게이트 단자는 상기 제1 고전압 PMOS 트랜지스터(323)의 게이트 단자에 연결된다.In addition, the second high voltage PMOS transistor 324 has a source terminal connected to the drain terminal of the first PMOS transistor 321, and a gate terminal connected to the gate terminal of the first high voltage PMOS transistor 323.

한편, 제1 고전압 NMOS 트랜지스터(325)는, 드레인 단자는 제1 고전압 PMOS 트랜지스터(323)의 드레인 단자에 연결되고, 게이트 단자는 제2 고전압 PMOS 트랜지스터(324)의 드레인 단자에 연결되며, 소스 단자는 제2 단계 전압(VEE)에 연결된다.Meanwhile, in the first high voltage NMOS transistor 325, a drain terminal is connected to the drain terminal of the first high voltage PMOS transistor 323, and a gate terminal is connected to the drain terminal of the second high voltage PMOS transistor 324. Is connected to the second step voltage V EE .

또한, 제2 고전압 NMOS 트랜지스터(326)는, 드레인 단자는 제2 고전압 PMOS 트랜지스터(324)의 드레인 단자에 연결되고, 게이트 단자는 제1 고전압 PMOS 트랜지스터(323)의 드레인 단자에 연결되며, 소스 단자는 제2 단계 전압(VEE)에 연결된다.
In addition, the second high voltage NMOS transistor 326 has a drain terminal connected to a drain terminal of the second high voltage PMOS transistor 324, a gate terminal connected to a drain terminal of the first high voltage PMOS transistor 323, and a source terminal. Is connected to the second step voltage V EE .

상술한 본 발명의 LCD 구동 장치의 동작에 관하여 도 3 및 도 4를 참조하여 설명하면 다음과 같다.The operation of the LCD driving apparatus of the present invention described above will be described with reference to FIGS. 3 and 4 as follows.

상기 시프트 레지스터(310)로부터의 입력 신호(A)는 제2 논리 단계(High)이고, 상기 시프트 레지스터(310)로부터의 반전된 입력 신호(B)는 제1 논리 단계(Low)이면, 제1 PMOS 트랜지스터(321)는 턴 오프되고, 제2 PMOS 트랜지스터(322)는 턴 온된다. 그러면, 제2 PMOS 트랜지스터(322)의 소스 단자는 제2 논리 단계(High)가 되고, 제2 고전압 PMOS 트랜지스터(324)의 게이트 단자는 기준 전압으로 묶여 있으므로, 제2 고전압 PMOS 트랜지스터(324)의 게이트-소스간 전압(VGS)은 대략 -5V(K가 2V인 경우)가 되고, 이 값은 문턱 전압(Vth)인 -1.5V보다 작으므로 제2 고전압 PMOS 트랜지스터(324)는 턴 온된다. 이 때, 제2 출력 전압(F)은, 제2 논리 단계(High)가 되고, 제1 고전압 NMOS 트랜지스터(325)는 턴 온되므로, 제1 출력 전압(E)은 제1 논리 단계(Low)가 된다. 즉, 제2 고전압 PMOS 트랜지스터(324)의 게이트 단자가 항상 기준 전압(VSS-K)으로 묶여 있으므로, 제2 고전압 PMOS 트랜지스터(324)의 소스 단자는 (VSS-K-Vth)보다 내려갈 수 없다. 따라서, 일반 PMOS 트랜지스터를 고전압에 쓰더라도 장치가 파괴될 염려가 없다. 또한, 시프트 레지스터(310)로부터의 입력 신호(A)가 제1 논리 단계(Low)로, 상기 시프트 레지스터(310)로부터의 반전된 입력 신호(B)는 제2 논리 단계(High)로 스위칭하면, 제1 PMOS 트랜지스터(321)는 턴 온되고, 제2 PMOS 트랜지스터(322)는 턴 오프되고, 상술한 바와 같은 방식으로 제1 고전압 PMOS 트랜지스터(323)가 턴온되면서, 제1 출력 전압(E)이 제2 논리 단계(High)가 되고, 제2 고전압 NMOS 트랜지스터(326)가 턴온되면, 제2 출력 전압(F)이 제2 단계 전압(VEE)이 된다. 상기 제1 출력 전압(E) 및 제2 출력 전압(F)은 출력 버퍼(330)로 입력되어 구동 신호로서 출력된다.If the input signal A from the shift register 310 is the second logic step High and the inverted input signal B from the shift register 310 is the first logic step Low, the first The PMOS transistor 321 is turned off and the second PMOS transistor 322 is turned on. Then, the source terminal of the second PMOS transistor 322 is a second logic step (High), the gate terminal of the second high voltage PMOS transistor 324 is tied to the reference voltage, so that the second high voltage PMOS transistor 324 The gate-source voltage V GS becomes approximately -5V (when K is 2V), and this value is less than -1.5V, the threshold voltage V th , so that the second high voltage PMOS transistor 324 is turned on. do. At this time, since the second output voltage F becomes the second logic step High and the first high voltage NMOS transistor 325 is turned on, the first output voltage E is the first logic step Low. Becomes That is, since the gate terminal of the second high voltage PMOS transistor 324 is always tied to the reference voltage V SS -K, the source terminal of the second high voltage PMOS transistor 324 can not go lower than (V SS -KV th ). . Therefore, even if a general PMOS transistor is used at a high voltage, there is no fear of device destruction. Further, if the input signal A from the shift register 310 switches to the first logic step Low and the inverted input signal B from the shift register 310 switches to the second logic step High, The first PMOS transistor 321 is turned on, the second PMOS transistor 322 is turned off, and the first high voltage PMOS transistor 323 is turned on in the same manner as described above. When the second high voltage NMOS transistor 326 is turned on, the second output voltage F becomes the second step voltage V EE . The first output voltage E and the second output voltage F are input to the output buffer 330 and output as a driving signal.

이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지로 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.
The present invention described above is capable of various substitutions, modifications, and changes without departing from the technical spirit of the present invention for those skilled in the art to which the present invention pertains. It is not limited to the drawings shown.

본 발명은, 종래의 레벨 시프터에 일반 트랜지스터를 추가하여 고전압 소자의 크기를 바람직하게는 1/5.5로 줄임으로써 전체적인 칩의 크기를 효과적으로 줄이는 이점이 있다.The present invention has the advantage of effectively reducing the size of the overall chip by adding a general transistor to the conventional level shifter to reduce the size of the high voltage device, preferably to 1 / 5.5.

Claims (4)

전단 채널의 출력 신호를 입력받아 다음 채널로 출력하는 방식으로 구성된 시프트 레지스터;A shift register configured to receive an output signal of a front channel and output the output signal to a next channel; 기준 전압을 인가받고, 상기 시프트 레지스터의 출력 신호를 입력으로 받아 상기 기준 전압에 따라 최저 전압이 보장된 전압 레벨만큼 변환하는 레벨 시프터; 및A level shifter receiving a reference voltage and receiving an output signal of the shift register as an input and converting the lowest voltage by a guaranteed voltage level according to the reference voltage; And 상기 레벨 시프터의 출력 신호를 입력으로 받아 게이트 구동 신호로 출력하는 출력 버퍼를 포함하고, An output buffer which receives the output signal of the level shifter as an input and outputs it as a gate driving signal; 상기 레벨 시프터는,The level shifter, 소스 단자는 제1 단계 전압에 연결되고, 게이트 단자는 상기 시프트 레지스터로부터의 입력 신호를 받는 제1 PMOS 트랜지스터;A first PMOS transistor having a source terminal connected to a first step voltage and a gate terminal receiving an input signal from the shift register; 소스 단자는 제1 단계 전압에 연결되고, 게이트 단자는 상기 시프트 레지스터로부터의 반전된 입력 신호를 받는 제2 PMOS 트랜지스터;A second PMOS transistor having a source terminal connected to a first step voltage and a gate terminal receiving an inverted input signal from the shift register; 소스 단자는 상기 제1 PMOS 트랜지스터의 드레인 단자에 연결되고, 게이트 단자로 상기 기준 전압을 입력받는 제1 고전압 PMOS 트랜지스터;A first high voltage PMOS transistor connected to a drain terminal of the first PMOS transistor and receiving the reference voltage through a gate terminal; 소스 단자는 상기 제1 PMOS 트랜지스터의 드레인 단자에 연결되고, 게이트 단자는 상기 제1 고전압 PMOS 트랜지스터의 게이트 단자에 연결된 제2 고전압 PMOS 트랜지스터;A second high voltage PMOS transistor having a source terminal connected to a drain terminal of the first PMOS transistor and a gate terminal connected to a gate terminal of the first high voltage PMOS transistor; 드레인 단자는 제1 고전압 PMOS 트랜지스터의 드레인 단자에 연결되고, 게이트 단자는 제2 고전압 PMOS 트랜지스터의 드레인 단자에 연결되며, 소스 단자는 제2 단계 전압에 연결된 제1 고전압 NMOS 트랜지스터; 및A first high voltage NMOS transistor connected to a drain terminal of the first high voltage PMOS transistor, a gate terminal to a drain terminal of the second high voltage PMOS transistor, and a source terminal of the first high voltage PMOS transistor; And 드레인 단자는 제2 고전압 PMOS 트랜지스터의 드레인 단자에 연결되고, 게이트 단자는 제1 고전압 PMOS 트랜지스터의 드레인 단자에 연결되며, 소스 단자는 제2 단계 전압에 연결된 제2 고전압 NMOS 트랜지스터The second high voltage NMOS transistor is connected to the drain terminal of the second high voltage PMOS transistor, the gate terminal is connected to the drain terminal of the first high voltage PMOS transistor, and the source terminal is connected to the second step voltage. 를 포함하는 LCD 구동 장치.LCD driving device comprising a. 삭제delete 제1항에 있어서, The method of claim 1, 상기 기준 전압은 VSS - K인 LCD 구동 장치.And the reference voltage is V SS -K. 여기서, VSS는 제1 논리 단계인 전압이고, K는 2V 임 Where V SS is the voltage being the first logic step and K is 2V 삭제delete
KR1020020037961A 2002-07-02 2002-07-02 Apparatus for driving lcd KR100870395B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020037961A KR100870395B1 (en) 2002-07-02 2002-07-02 Apparatus for driving lcd

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020037961A KR100870395B1 (en) 2002-07-02 2002-07-02 Apparatus for driving lcd

Publications (2)

Publication Number Publication Date
KR20040003298A KR20040003298A (en) 2004-01-13
KR100870395B1 true KR100870395B1 (en) 2008-11-25

Family

ID=37314319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020037961A KR100870395B1 (en) 2002-07-02 2002-07-02 Apparatus for driving lcd

Country Status (1)

Country Link
KR (1) KR100870395B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666637B1 (en) 2005-08-26 2007-01-10 삼성에스디아이 주식회사 Emission driver of organic electroluminescence display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030006044A (en) * 2001-07-11 2003-01-23 센츄리 세미컨덕터 주식회사 Single-ended high-voltage level shifter for a TFT-LCD gate driver

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030006044A (en) * 2001-07-11 2003-01-23 센츄리 세미컨덕터 주식회사 Single-ended high-voltage level shifter for a TFT-LCD gate driver

Also Published As

Publication number Publication date
KR20040003298A (en) 2004-01-13

Similar Documents

Publication Publication Date Title
US6335721B1 (en) LCD source driver
KR101064186B1 (en) Level shifter, and display device having the same
US20060214686A1 (en) Level shifting circuit and display element driving circuit using same
US20110175942A1 (en) Gamma Reference Voltage Output Circuit of Source Driver
KR100195276B1 (en) Liquid crystal display device included a driving circuit and its driving method
US7561655B2 (en) Shift register circuit and method of operating the same
US7920668B2 (en) Systems for displaying images by utilizing vertical shift register circuit to generate non-overlapped output signals
US5376926A (en) Liquid crystal driver circuit
US8537153B2 (en) Source driver having multiplexers positioned between differential amplifiers and buffers and associated driving method
US20030218605A1 (en) Drive circuit and display unit for driving a display device and portable equipment
US20040217799A1 (en) Semiconductor circuit device
KR100870395B1 (en) Apparatus for driving lcd
US7123236B2 (en) Level shifter with body-biased circuit
US8237649B2 (en) Liquid crystal driving device
US20110032237A1 (en) Circuit structure
US7184013B2 (en) Semiconductor circuit in which power consumption is reduced and semiconductor circuit system using the same
US20060208996A1 (en) Semiconductor circuit
US11120767B2 (en) Source driving circuit and method for driving the same, and display apparatus
US7002373B2 (en) TFT LCD gate driver circuit with two-transistion output level shifter
KR100930491B1 (en) Gate drive circuit and liquid crystal display device having the same
KR100492986B1 (en) Tft lcd gate driving circuit
JP2000267064A (en) Semiconductor integrated circuit device
US20080309681A1 (en) Device and method for driving liquid crystal display panel
JP3407371B2 (en) Drive circuit and display device
US6876254B2 (en) Dual amplifier circuit and TFT display driving circuit using the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 12