KR100868553B1 - Interconnect structures and fabrication method thereof - Google Patents

Interconnect structures and fabrication method thereof Download PDF

Info

Publication number
KR100868553B1
KR100868553B1 KR1020060079691A KR20060079691A KR100868553B1 KR 100868553 B1 KR100868553 B1 KR 100868553B1 KR 1020060079691 A KR1020060079691 A KR 1020060079691A KR 20060079691 A KR20060079691 A KR 20060079691A KR 100868553 B1 KR100868553 B1 KR 100868553B1
Authority
KR
South Korea
Prior art keywords
conductor
cobalt
layer
dielectric layer
copper
Prior art date
Application number
KR1020060079691A
Other languages
Korean (ko)
Other versions
KR20070023566A (en
Inventor
치엔 슈에 시
밍 싱 차이
헝 웬 수
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority to KR1020060079691A priority Critical patent/KR100868553B1/en
Publication of KR20070023566A publication Critical patent/KR20070023566A/en
Application granted granted Critical
Publication of KR100868553B1 publication Critical patent/KR100868553B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 상호접속을 위한 구리 상호접속 구조들을 제공한다. 상호접속 구조는 유전체층의 비아/트렌치에 채워진 구리를 갖는 다마신 구조에서 구리 오목부를 갖는다. 또한, 상호접속 구조는 구리 오목부로 채워진 금속 캡을 가질 수 있다. The present invention provides copper interconnect structures for interconnect. The interconnect structure has copper recesses in the damascene structure with copper filled in the vias / trench of the dielectric layer. The interconnect structure may also have a metal cap filled with copper recesses.

다마신 구조, 상호접속 구조, 비아, 트렌치 Damascene structure, interconnect structure, via, trench

Description

상호접속 장치 및 그 제조방법{Interconnect structures and fabrication method thereof}Interconnect structure and fabrication method

도 1a 내지 도 1h는 본 발명의 실시예에 따른 상호접속 구조를 형성하기 위한 방법을 도시하는 단면도들.1A-1H are cross-sectional views illustrating a method for forming an interconnect structure in accordance with an embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10: 반도체 기판 20: 금속 상호접속10: semiconductor substrate 20: metal interconnect

30: 유전체층 32: 비아부30 dielectric layer 32 via portion

34: 트렌치부 60: 다마신 구조34: trench portion 60: damascene structure

본 발명은 일반적으로, 구리 상호접속 구조에 관한 것으로, 특히 다마신 구조(damascene structure)로 형성된 구리 오목부(copper recess)에 관한 것이다. FIELD OF THE INVENTION The present invention relates generally to copper interconnect structures, and more particularly to copper recesses formed of damascene structures.

칩 제조자들은 높은 칩 동작 속도를 달성하기 위해 제조 공정들을 향상시키기 위해 지속적으로 노력하고 있다. 반도체 공정 기술들이 발전함에 따라, 다중레벨 상호접속의 RC 지연에 의해 동작 속도는 느려지게 된다. RC 지연은 다중레벨 상호접속의 저항(resistance)과 용량(resistance)의 곱이다. 구리는 저저항으로 인해 다중레벨 상호접속에 사용되는 최상의 선택들 중 하나이다. Chip manufacturers are constantly working to improve manufacturing processes to achieve high chip operating speeds. As semiconductor processing technologies advance, the operating speed is slowed down by the RC delay of the multilevel interconnect. RC delay is the product of the resistance and capacitance of a multilevel interconnect. Copper is one of the best choices for multilevel interconnects due to its low resistance.

종래의 구리 상호접속 공정에서, 질화물층과 같은 유전체 정지층은 구리 CMP(chemical mechanical polishing) 후에 침착된다. 구리와 정치층 상이의 불량한 인터페이스는 신뢰도에 있어 주요 방해물이다. 구리와 정치층 사이의 인터페이스를 향상시키기 위해, W, Co, CoWP, 및 CoWB와 같은 금속 캡핑이 제안되어 왔다. 이러한 금속 캡핑은 종종 선택적인 성장에 의해 형성되므로, 제어가 용이하지 않고 금속 캡핑의 측면 성장을 일으킨다. 금속 캡핑의 측면 성장으로 인한 누설 전류는 매우 중요하다. In conventional copper interconnect processes, dielectric stop layers, such as nitride layers, are deposited after copper chemical mechanical polishing (CMP). Poor interfaces between the copper and the stationary layer are major obstacles to reliability. In order to improve the interface between copper and the stationary layer, metal cappings such as W, Co, CoWP, and CoWB have been proposed. Such metal capping is often formed by selective growth, which is not easy to control and causes lateral growth of the metal capping. Leakage current due to lateral growth of metal capping is very important.

본 발명의 실시예들은 상호접속 구조를 제공한다. 상호접속 구조는 다마신 구조 및 마다신 구조 내의 구리 도체를 포함한다. 다마신 구조는 유전체층 내의 비아 및/또는 트렌치를 포함한다. 도체의 상부 표면은 유전체층의 상부 표면보다 낮고, 그에 따라, 도체 오목부는 형성된다. Embodiments of the present invention provide an interconnect structure. The interconnect structure includes a copper conductor in the damascene structure and the madacine structure. The damascene structure includes vias and / or trenches in the dielectric layer. The upper surface of the conductor is lower than the upper surface of the dielectric layer, whereby the conductor recess is formed.

본 발명의 실시예들은 부가적으로 또 다른 상호접속 구조를 제공한다. 상호접속 구조는 도체 오목부를 넘치지 않고 다마신 구조 내의 도체 오목부와 도체 오목부 상의 도체 캡을 포함한다. Embodiments of the present invention additionally provide another interconnect structure. The interconnect structure includes a conductor recess in the damascene structure and a conductor cap on the conductor recess without overflowing the conductor recess.

본 발명의 실시예들은 또한, 상호접속 구조를 제조하기 위한 방법을 제공한다. 비아/트렌치는 유전체층 내에 형성된다. 비아/트렌치는 실질적으로 구리 도체로 가득 채워진다. 그후에, 구리 도체의 상부 표면이 유전체층의 상부 표면보다 아래에 있도록 구리 제거 공정이 수행된다. 그러므로, 구리 오목부가 형성된다. Embodiments of the present invention also provide a method for manufacturing an interconnect structure. Via / trench is formed in the dielectric layer. The via / trench is substantially filled with copper conductors. Thereafter, a copper removal process is performed such that the top surface of the copper conductor is below the top surface of the dielectric layer. Therefore, a copper recess is formed.

상호접속 구조가 구리 오목부를 포함하므로, 구리 오목부 내의 금속 캡의 선택적인 성장은 잘 제어될 수 있다. 금속 캡의 측면 성장이 일어나지 않고, 그에 따라, 단락이나 누설의 문제가 일어나지 않는다. Since the interconnect structure comprises copper recesses, selective growth of the metal caps in the copper recesses can be well controlled. Lateral growth of the metal cap does not occur, and thus no short circuit or leakage problem occurs.

본 발명의 실시예들은 이하에서, 설명만을 위한 것이며 본 발명을 제한하고자 하는 것이 아닌, 상세한 설명 및 첨부된 도면으로부터 충분히 이해될 것이다. Embodiments of the present invention will be fully understood from the following detailed description and the accompanying drawings, which are provided for illustrative purposes only and are not intended to limit the present invention.

도 1a에 도시된 바와 같이, 반도체 기판(10)이 제공된다. 절연층(25), 즉 산화 실리콘 내에 패턴화된 금속 상호접속(20)이 또한 도 1a에 도시되어 있다. 부가적으로, 유전체층(30)이 침착되고, 비아부(32) 및 트렌치부(34)로 패턴화된다. 그러므로, 비아부(32) 및 트렌치부(34)를 포함하는 이중 다마신 구조(60)가 형성된다. 이중 다마신 구조가 도 1a 내지 도 1h에 도시되어 있지만, 다른 유형들의 상호접속 특징부들이 통상적으로 이러한 기술을 사용하여 금속화된다. As shown in FIG. 1A, a semiconductor substrate 10 is provided. An insulating layer 25, ie, a metal interconnect 20 patterned in silicon oxide, is also shown in FIG. 1A. Additionally, dielectric layer 30 is deposited and patterned into vias 32 and trenches 34. Therefore, a dual damascene structure 60 is formed that includes vias 32 and trenches 34. Although dual damascene structures are shown in FIGS. 1A-1H, other types of interconnect features are typically metallized using this technique.

도 1b에 도시된 바와 같이, 바람직하게는 탄탈늄(Ta) 또는 질화 탄탈늄(TaN)을 포함하는 도전 장벽층(42)은 유전체층(30)의 상부 표면 위에 침착되고, 비아부(32)와 트렌치부(34)의 표면들을 라이닝(lining)한다. 시드층(seed layer:44), 예컨대 구리 시드층이 도 1b에 도시된 바와 같이, 도전 장벽층(42) 상에 침착된다. As shown in FIG. 1B, a conductive barrier layer 42, preferably comprising tantalum (Ta) or tantalum nitride (TaN), is deposited over the top surface of the dielectric layer 30, and with the via portion 32. Lining the surfaces of the trench portion 34. A seed layer 44, such as a copper seed layer, is deposited on the conductive barrier layer 42, as shown in FIG. 1B.

도 1c에 도시된 바와 같이, 비아/트렌치는 무전해도금(electroless plating) 또는 전해도금과 같은 도금 공정에 의해 도체(50), 예컨대 구리 또는 구리 합금으로 가득 채워진다. 결국, 구리 도체(50)는 도전 장벽층(42)을 통해 아래에 놓이는 금속 상호접속(20)에 전기 전속한다. As shown in FIG. 1C, vias / trenches are filled with conductor 50, such as copper or a copper alloy, by a plating process such as electroless plating or electroplating. As a result, the copper conductor 50 electrically transfers through the conductive barrier layer 42 to the underlying metal interconnect 20.

후속하여, 구리 도체(50)를 제거하고 상부 표면을 평활화하기 위해 CMP(chemical mechanical polishing) 공정이 수행되어, 구리 도체의 나머지 부분(50')은 도 1d에 도시된 바와 같이, 유전체층(30) 상의 도전 장벽층(42)(또는, 존재한다면, 시드층(44))의 표면과 실질적으로 동일 평면이다. 그 후에, 유전체층(30) 상의 시드층(44) 및 도전 장벽층(42)은 도 1e에 도시된 바와 같이, 에칭 또는 다른 CMP 공정에 의해 제거된다. 그러므로, 구리 도체(50')의 상부 표면은 유전체층(30)의 상부 표면보다 약간 높다. Subsequently, a chemical mechanical polishing (CMP) process is performed to remove the copper conductor 50 and smooth the top surface, so that the remaining portion 50 'of the copper conductor is divided into the dielectric layer 30, as shown in FIG. It is substantially coplanar with the surface of the conductive barrier layer 42 (or seed layer 44, if present) on the phase. Thereafter, the seed layer 44 and the conductive barrier layer 42 on the dielectric layer 30 are removed by etching or other CMP process, as shown in FIG. 1E. Therefore, the upper surface of the copper conductor 50 'is slightly higher than the upper surface of the dielectric layer 30.

도 1f에 도시된 바와 같이, 20Å 내지 200Å의 깊이를 갖는 도체(50')의 오목부(52)가 형성된다. 구리 오목부(52)는 CMP 공정에 의해 형성될 수 있다. 바람직하게는, CMP 공정은 과산화수소(H202), 질산(nitric acid), 하이포아염소산(hypochlorous acid), 크롬산(chromic acid), 암모니아, 암모늄염, 및 알루미나(Al2O3)와 DI 워터(deionized water: H20) 더하기 BTA(BenzoTriAzole)과 같은 연마제의 슬러리(slurry)로 수행된다. As shown in FIG. 1F, a recess 52 of the conductor 50 ′ having a depth of 20 μs to 200 μs is formed. The copper recess 52 may be formed by a CMP process. Preferably, the CMP process comprises hydrogen peroxide (H 2 0 2 ), nitric acid, hypochlorous acid, chromic acid, ammonia, ammonium salts, and alumina (Al 2 O 3 ) and DI water. (deionized water: H 2 0) plus a slurry of abrasive such as BenzoTriAzole (BTA).

도체 오목부(52)는 또한 유전체층(30) 상엣 도전 장벽층을 제거한 후에 수행되는 세정 공정에 의해 형성될 수 있다. 세정 공정은 산 환경(acid environment)에서 수행되고, 상기 산은 질산(nitric acid), 하이포아염소산(hypochlorous acid), 크롬산(chromic acid) 등을 포함할 수 있다. Conductor recess 52 may also be formed by a cleaning process performed after removing the conductive barrier layer over dielectric layer 30. The cleaning process is performed in an acid environment, and the acid may include nitric acid, hypochlorous acid, chromic acid, and the like.

또한, 도 1g에 도시된 바와 같이, 도전 캡(54)은 도체 오목부(52)를 채우기 위해 형성된다. 통상적으로, 도전 캡(54)은 도전 물질이 구리 도체(50')의 표면 상 에 및 상기 오목부 내에만 형성되도록 선택적 성장에 의해 형성된다. 바람직한 실시예에서, 도전 캡(54)의 표면은 둘러싸인 유전체층(30)과 실질적으로 동일하다. 바람직하게는, 도전 캡층(54)의 표면은 주변 유전체층(30)의 표면 위에 있지 않다. 도전 캡(54)은 CVD에 의해 형성된 텅스텐층과 같은 임의의 적절한 도전 재료일 수 있다. 양호한 도전 캡(54)은 코발트 함유 캡이다. 코발트 함유 캡은 금속 코발트(Co), 코발트 텅스텐(CoW), 코발트 텅스텐 인화물(CoWP) 또는 코발트 텅스텐 붕소화물(CoWB)일 수 있다. 구리 오목부(52)를 형성하기 위해 유전체층 상의 도전 장벽층을 제거한 후의 세정 공정이나 부가적인 CMP 공정이 없으면, 구리 오목부(52)는 또한 도전 캡(54)의 형성 전에 사전-캡 세정 공정(pre-cap clean process) 동안 형성될 수 있다. 사전-캡 세정 공정은 산 환경에서 수행되고, 상기 산은 질산, 하이포아염소산, 크롬산 등을 포함한다. In addition, as shown in FIG. 1G, the conductive cap 54 is formed to fill the conductor recess 52. Typically, the conductive cap 54 is formed by selective growth such that the conductive material is formed only on the surface of the copper conductor 50 'and within the recess. In a preferred embodiment, the surface of the conductive cap 54 is substantially the same as the enclosed dielectric layer 30. Preferably, the surface of the conductive cap layer 54 is not above the surface of the peripheral dielectric layer 30. Conductive cap 54 may be any suitable conductive material, such as a tungsten layer formed by CVD. Preferred conductive cap 54 is a cobalt containing cap. The cobalt containing cap may be metal cobalt (Co), cobalt tungsten (CoW), cobalt tungsten phosphide (CoWP) or cobalt tungsten boride (CoWB). If there is no cleaning process or additional CMP process after removing the conductive barrier layer on the dielectric layer to form the copper recess 52, the copper recess 52 may also be a pre-cap cleaning process prior to the formation of the conductive cap 54. during the pre-cap clean process. The pre-cap cleaning process is carried out in an acidic environment, the acid comprising nitric acid, hypochlorous acid, chromic acid and the like.

본 발명의 또 다른 실시예는 상호접속 구조를 제공한다. 도 1f에 도시된 바와 같이, 상호접속 구조는 유전체층(30)의 비아/트렌치에 채워진 구리 도체(50')를 갖는 다마신 구조에서 구리 오목부(52)를 포함한다. 구리 오목부의 양호한 깊이는 약 20Å 내지 200Å이다. Yet another embodiment of the present invention provides an interconnect structure. As shown in FIG. 1F, the interconnect structure includes a copper recess 52 in a damascene structure with a copper conductor 50 ′ filled in vias / trench of dielectric layer 30. The preferred depth of the copper recess is about 20 kPa to 200 kPa.

또한, 본 발명에 따른 상호접속 구조의 또 다른 실시예는, 도 1g에 도시된 바와 같이, 구리 도체(50') 상에 형성된 캡(54)을 포함한다. 상기 캡(54)은 CVD에 의해 형성된 텅스텐층과 같은 임의의 적절한 도전 재료일 수 있다. 바람직하게는, 도전 캡(54)은 코발트, 예를 들면 금속 코발트(Co), 코발트 텅스텐(CoW), 코발트 텅스텐 인화물(CoWP), 코발트 텅스텐 붕소화물(CoWB) 또는 그 조합을 포함한다. Yet another embodiment of an interconnect structure according to the present invention includes a cap 54 formed on a copper conductor 50 ', as shown in FIG. 1G. The cap 54 may be any suitable conductive material, such as a tungsten layer formed by CVD. Preferably, conductive cap 54 comprises cobalt, for example metal cobalt (Co), cobalt tungsten (CoW), cobalt tungsten phosphide (CoWP), cobalt tungsten boride (CoWB), or combinations thereof.

구리 접속 구조가 구리 오목부를 포함하므로, 구리 오목부 상의 도전 캡의 선택적 성장이 잘 제어될 수 있다. 도전 캡의 측면 성장이 일어나지 않으므로, 단락이나 누설의 문제가 발생하지 않는다. 양호한 실시예에서, 도 1h에 도시된 바와 같이, 도전 캡(54)과 유전체층(30)을 덮는 에칭 정지층(56)이 형성될 수 있다. 코발트 함유 캡(54)은 또한 구리 도체(50')와 상기 에칭 정지층(56) 사이의 인터페이스를 향상시킨다. Since the copper connection structure includes copper recesses, selective growth of the conductive cap on the copper recesses can be well controlled. Since the lateral growth of the conductive cap does not occur, there is no problem of short circuit or leakage. In a preferred embodiment, as shown in FIG. 1H, an etch stop layer 56 may be formed that covers the conductive cap 54 and the dielectric layer 30. Cobalt containing cap 54 also enhances the interface between copper conductor 50 'and the etch stop layer 56.

본 발명은 예로써 양호한 실시예로써 설명되었지만, 본 발명은 그에 제한되지 않음을 이해할 것이다. 대조적으로, (당해 기술분야의 당업자에게 명백한 바와 같이) 다양한 변형예들 및 유사한 배열들을 포괄하도록 의도된다. 그러므로, 청구범위의 범위는 이러한 병형예들 및 유사한 배열들 모두를 포함하도록 최광으로 이해되어야 한다. While the present invention has been described by way of example in the preferred embodiments, it will be understood that the invention is not so limited. In contrast, it is intended to cover various modifications and similar arrangements (as will be apparent to those skilled in the art). Therefore, the scope of the claims should be construed broadly to encompass all of these forms and similar arrangements.

본 발명은 일반적으로, 구리 상호접속 구조에 관한 것으로, 특히 다마신 구조로 형성된 구리 오목부를 제공한다. The present invention generally relates to copper interconnect structures, in particular providing copper recesses formed of damascene structures.

Claims (10)

상호접속 장치로서, As an interconnect device, 유전체층 내에 비아(via) 및 트렌치(trench) 중 적어도 하나를 포함하는 다마신 구조;A damascene structure comprising at least one of vias and trenches in the dielectric layer; 상기 비아 및 트렌치 중 적어도 하나의 표면에 함께 라이닝(lining)된, 하측의 도전 장벽층 및 상측의 시드층; A lower conductive barrier layer and an upper seed layer lining together on at least one of the via and trench surfaces; 상기 시드층의 일부분을 덮고 있는 상기 비아 및 트렌치 중 적어도 하나로 채워진 구리 또는 구리 합금을 포함하는 도체로서, 상기 도체의 상부 표면은 상기 유전체층, 상기 도전 장벽층, 및 상기 시드층의 상부 표면들보다 낮은, 상기 도체; 및A conductor comprising copper or a copper alloy filled with at least one of the vias and trenches covering a portion of the seed layer, the top surface of the conductor being lower than the top surfaces of the dielectric layer, the conductive barrier layer, and the seed layer. , The conductor; And 상기 도체 상의 코발트 함유 캡(cobalt-comprising cap)으로서, 상기 코발트 함유 캡은 금속 코발트(Co), 코발트 텅스텐(CoW), 코발트 텅스텐 인화물(CoWP) 또는 코발트 텅스텐 붕소화물(CoWB)을 포함하는, 상기 코발트 함유 캡을 포함하는, 상호접속 장치.A cobalt-comprising cap on the conductor, wherein the cobalt-containing cap comprises metal cobalt (Co), cobalt tungsten (CoW), cobalt tungsten phosphide (CoWP) or cobalt tungsten boride (CoWB) An interconnect device comprising a cobalt containing cap. 제 1 항에 있어서, 상기 도체와 상기 유전체층의 상부 표면들 사이의 거리는 20Å 내지 200Å인, 상호접속 장치.The interconnect device of claim 1, wherein a distance between the conductor and top surfaces of the dielectric layer is between 20 kV and 200 kV. 제 1 항에 있어서, 상기 캡 층의 상부 표면은 상기 유전체층의 상부 표면과 동일한, 상호접속 장치.The interconnect device of claim 1, wherein the top surface of the cap layer is the same as the top surface of the dielectric layer. 제 1 항에 있어서, 상기 코발트 함유 캡 및 상기 유전체층 위에 놓이는 에칭 정지층을 더 포함하는, 상호접속 장치.The interconnect device of claim 1, further comprising an etch stop layer overlying the cobalt containing cap and the dielectric layer. 상호접속 장치를 제조하는 방법으로서, As a method of manufacturing an interconnect device, 다마신 구조를 유전체층에 형성하는 단계;Forming a damascene structure in the dielectric layer; 상기 다마신 구조에 라이닝(lining)된, 하측의 도전 장벽층 및 상측의 시드층을 함께 형성하는 단계;Forming together a lower conductive barrier layer and an upper seed layer lining the damascene structure; 도체와 같은 구리 또는 구리 합금으로 상기 다마신 구조를 채우고 상기 시드층을 덮는 단계;Filling the damascene structure with a copper or copper alloy such as a conductor and covering the seed layer; 상기 시드층의 상부 표면과 같은 높이가 되도록 상기 도체와 같은 구리 또는 구리 합금을 제거하는 단계;Removing copper or copper alloy, such as the conductor, to be flush with the top surface of the seed layer; 상기 다마신 구조의 입구 가장 자리 부분에 형성된 시드층 및 도전 장벽층을 제거하여, 상기 가장 자리 부분의 유전체층의 상부 표면을 노출시키는 단계;Removing the seed layer and the conductive barrier layer formed at the inlet edge portion of the damascene structure to expose the top surface of the dielectric layer at the edge portion; 상기 시드층 및 상기 도전 장벽층에 둘러싸인 도체의 상부 표면을 식각하여, 상기 유전체층, 상기 도전 장벽층, 및 상기 시드층의 상부 표면들보다 아래에 놓이도록 오목하게 하는 단계; 및Etching the top surface of the conductor surrounded by the seed layer and the conductive barrier layer to concave below the dielectric layer, the conductive barrier layer, and top surfaces of the seed layer; And 상기 오목하게된 도체에서의 선택적인 성장에 의해 코발트 함유 캡을 형성하는 단계로서, 상기 코발트 함유 캡은 금속 코발트(Co), 코발트 텅스텐(CoW), 코발트 텅스텐 인화물(CoWP) 또는 코발트 텅스텐 붕소화물(CoWB)을 포함하는, 상기 코발트 함유 캡 형성 단계를 포함하는, 상호접속 장치 제조방법.Forming cobalt-containing caps by selective growth in the concave conductor, wherein the cobalt-containing caps are made of metal cobalt (Co), cobalt tungsten (CoW), cobalt tungsten phosphide (CoWP) or cobalt tungsten boride ( Forming a cobalt-containing cap, comprising: CoWB). 제 5 항에 있어서, 상기 도체는 과산화수소(H202), 질산(nitric acid), 하이포아염소산(hypochlorous acid), 크롬산(chromic acid), 암모니아, 암모늄염, 및 연마제의 슬러리(slurry)를 이용한 CMP 공정에 의해 오목하게 되는, 상호접속 장치 제조방법.The method of claim 5, wherein the conductor is a hydrogen peroxide (H 2 0 2 ), nitric acid (nitric acid), hypochlorous acid (hypochlorous acid), chromic acid (chromic acid), ammonia, ammonium salt, and using a slurry of the abrasive (slurry) A method for manufacturing an interconnect device, which is recessed by a CMP process. 제 5 항에 있어서,The method of claim 5, wherein 상기 도체의 상부 표면이 상기 유전체층 상의 상기 도전 장벽층 및 시드층 중 적어도 하나의 상부 표면과 동일평면이 되도록 CMP(chemical mechanical polishing) 공정을 수행하는 단계; 및Performing a chemical mechanical polishing (CMP) process such that an upper surface of the conductor is coplanar with an upper surface of at least one of the conductive barrier layer and the seed layer on the dielectric layer; And 상기 도체의 표면을 오목하게 하기 전에 상기 유전체층 상의 상기 도전 장벽층 및 시드층 중 적어도 하나를 제거하는 단계를 더 포함하는, 상호접속 장치 제조방법.Removing at least one of the conductive barrier layer and the seed layer on the dielectric layer prior to concave the surface of the conductor. 제 5 항에 있어서, 상기 코발트 함유 캡은 상기 오목하게된 도체를 넘치지 않고 상기 오목하게된 도체 상에 형성되는, 상호접속 장치 제조방법.6. The method of claim 5 wherein the cobalt containing cap is formed on the concave conductor without overflowing the concave conductor. 제 5 항에 있어서, 상기 도체는 산 환경(acid environment)에서 수행되는 세정공정에 의해 오목하게 되고, 상기 산은 상기 코발트 함유 캡의 형성 전에 질산, 하이포아염소산, 크롬산을 포함하는, 상호접속 장치 제조방법.6. The interconnect device manufacturing of claim 5, wherein the conductor is concave by a cleaning process performed in an acid environment, wherein the acid comprises nitric acid, hypochlorous acid, and chromic acid before formation of the cobalt containing cap. Way. 제 5 항에 있어서, 상기 코발트 함유 캡 및 상기 유전체층을 덮는 에칭 정지층을 형성하는 단계를 더 포함하는, 상호접속 장치 제조방법.6. The method of claim 5, further comprising forming an etch stop layer overlying the cobalt containing cap and the dielectric layer.
KR1020060079691A 2005-08-23 2006-08-23 Interconnect structures and fabrication method thereof KR100868553B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060079691A KR100868553B1 (en) 2005-08-23 2006-08-23 Interconnect structures and fabrication method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/209,891 2005-08-23
KR1020060079691A KR100868553B1 (en) 2005-08-23 2006-08-23 Interconnect structures and fabrication method thereof

Publications (2)

Publication Number Publication Date
KR20070023566A KR20070023566A (en) 2007-02-28
KR100868553B1 true KR100868553B1 (en) 2008-11-13

Family

ID=41647534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060079691A KR100868553B1 (en) 2005-08-23 2006-08-23 Interconnect structures and fabrication method thereof

Country Status (1)

Country Link
KR (1) KR100868553B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842986B2 (en) * 2015-12-15 2017-12-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020010505A (en) * 2000-07-26 2002-02-04 이데이 노부유끼 Semiconductor device and manufacturing method thereof
KR20030049027A (en) * 2001-12-13 2003-06-25 아남반도체 주식회사 Fabrication method of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020010505A (en) * 2000-07-26 2002-02-04 이데이 노부유끼 Semiconductor device and manufacturing method thereof
KR20030049027A (en) * 2001-12-13 2003-06-25 아남반도체 주식회사 Fabrication method of semiconductor device

Also Published As

Publication number Publication date
KR20070023566A (en) 2007-02-28

Similar Documents

Publication Publication Date Title
JP5528027B2 (en) Wiring structure manufacturing method
US6417094B1 (en) Dual-damascene interconnect structures and methods of fabricating same
US6528884B1 (en) Conformal atomic liner layer in an integrated circuit interconnect
US6509267B1 (en) Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer
US6657304B1 (en) Conformal barrier liner in an integrated circuit interconnect
US6218290B1 (en) Copper dendrite prevention by chemical removal of dielectric
US6972253B2 (en) Method for forming dielectric barrier layer in damascene structure
US20060205204A1 (en) Method of making a semiconductor interconnect with a metal cap
US10629478B2 (en) Dual-damascene formation with dielectric spacer and thin liner
WO2000019524A9 (en) Ic interconnect structures and methods for making same
US8853074B2 (en) Method of manufacturing semiconductor device
US9666529B2 (en) Method and structure to reduce the electric field in semiconductor wiring interconnects
KR20120106545A (en) Methods of forming integrated circuit devices having damascene interconnects therein with metal diffusion barrier layers and devices formed thereby
CN102511078A (en) Semiconductor device having a copper plug
US20070173061A1 (en) Copper metal interconnection with a local barrier metal layer
US20020111013A1 (en) Method for formation of single inlaid structures
US6348732B1 (en) Amorphized barrier layer for integrated circuit interconnects
US6518648B1 (en) Superconductor barrier layer for integrated circuit interconnects
KR100868553B1 (en) Interconnect structures and fabrication method thereof
US6261952B1 (en) Method of forming copper interconnects with reduced in-line diffusion
US6162727A (en) Chemical treatment for preventing copper dendrite formation and growth
US6177349B1 (en) Preventing Cu dendrite formation and growth
US6498397B1 (en) Seed layer with annealed region for integrated circuit interconnects
US6197690B1 (en) Chemically preventing Cu dendrite formation and growth by double sided scrubbing
US6479898B1 (en) Dielectric treatment in integrated circuit interconnects

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131023

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141023

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171023

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181024

Year of fee payment: 11