KR100866935B1 - Plasma processing apparatus and plasma processing method - Google Patents

Plasma processing apparatus and plasma processing method Download PDF

Info

Publication number
KR100866935B1
KR100866935B1 KR1020070018938A KR20070018938A KR100866935B1 KR 100866935 B1 KR100866935 B1 KR 100866935B1 KR 1020070018938 A KR1020070018938 A KR 1020070018938A KR 20070018938 A KR20070018938 A KR 20070018938A KR 100866935 B1 KR100866935 B1 KR 100866935B1
Authority
KR
South Korea
Prior art keywords
sample
film
plasma
temperature
disposed
Prior art date
Application number
KR1020070018938A
Other languages
Korean (ko)
Other versions
KR20080078986A (en
Inventor
스스무 다우치
아키타카 마키노
세이이치 와타나베
나오키 야스이
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Priority to KR1020070018938A priority Critical patent/KR100866935B1/en
Publication of KR20080078986A publication Critical patent/KR20080078986A/en
Application granted granted Critical
Publication of KR100866935B1 publication Critical patent/KR100866935B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 게이트구조를 구성하기 위한 다층막의 구조를 고정밀도, 고효율로 에칭할 수 있는 플라즈마처리장치, 또는 플라즈마처리방법을 제공하는 것이다. The present invention provides a plasma processing apparatus or a plasma processing method capable of etching a structure of a multilayer film for forming a gate structure with high precision and high efficiency.

이를 위한 본 발명은 감압된 방전실(117)에서 시료대(112) 위의 시료의 처리를 행할 때에, 처리실에 접속된 압력조정에 사용하는 압력계(133) 및 배기용 주펌프(130)를 사용하여 0.1 Pa 이하의 상태 또한 시료대(112)를 온도 조절한 상태에서 다층막(High-k, 메탈 게이트를 포함한다)의 에칭을 행하는 플라즈마처리방법이다. To this end, the present invention uses a pressure gauge 133 and an exhaust main pump 130 used for pressure adjustment connected to the processing chamber when processing the sample on the sample stage 112 in the pressure-reduced discharge chamber 117. This is a plasma processing method for etching a multi-layer film (including high-k, metal gate) in a state of 0.1 Pa or less and the sample stage 112 at a temperature controlled state.

Description

플라즈마처리장치 및 플라즈마처리방법{PLASMA PROCESSING APPARATUS AND PLASMA PROCESSING METHOD}Plasma processing apparatus and plasma processing method {PLASMA PROCESSING APPARATUS AND PLASMA PROCESSING METHOD}

도 1은 본 발명의 플라즈마처리장치에 관한 실시예의 구성의 개략을 나타내는 단면도,1 is a cross-sectional view showing an outline of the configuration of an embodiment of a plasma processing apparatus of the present invention;

도 2는 도 1에 나타내는 실시예의 시료대 주변의 구성을 확대하여 나타내는 모식도,FIG. 2 is a schematic diagram showing an enlarged configuration around a sample stage of the embodiment shown in FIG. 1; FIG.

도 3은 도 1에 나타내는 실시예가 대상으로 하는 반도체 디바이스의 배선구조를 실현하기 위한 막구조의 모식도,3 is a schematic diagram of a film structure for realizing a wiring structure of a semiconductor device targeted by the embodiment shown in FIG. 1;

도 4는 도 1에 나타내는 실시예가 대상으로 하는 반도체 디바이스의 배선구조를 실현하기 위한 막구조의 모식도,4 is a schematic diagram of a film structure for realizing a wiring structure of a semiconductor device targeted by the embodiment shown in FIG. 1;

도 5는 도 1에 나타내는 실시예에 관한 플라즈마처리장치에 있어서, 도 3또는 도 4에 나타낸 막구조를 처리하는 경우의 조건으로서, 처리실 내 압력의 변화에 대한 처리온도의 변화의 효과를 나타내는 그래프이다. FIG. 5 is a graph showing the effect of a change in processing temperature on a change in pressure in a processing chamber as a condition in the case of processing the film structure shown in FIG. 3 or 4 in the plasma processing apparatus according to the embodiment shown in FIG. to be.

※ 도면의 주요부분에 대한 부호의 설명 ※ Explanation of code for main part of drawing

111 : 대기 게이트 밸브 112 : 시료대 111: standby gate valve 112: sample stand

113 : 도파관 114 : 마그네트론113: waveguide 114: magnetron

115 : 플레이트 116 : 샤워 플레이트 115: plate 116: shower plate

117 : 방전실 118 : 버퍼실 117: discharge chamber 118: buffer chamber

119 : 프로세스 가스라인 120 : 차단 밸브 119 process gas line 120 shutoff valve

121 : 제어기 122 : 하부 링 121: controller 122: lower ring

123 : 방전실 바깥쪽 벽부재 124 : 안쪽 벽부재 123: discharge chamber outer wall member 124: inner wall member

125 : 방전실 베이스 플레이트 126 : 안쪽 챔버 125: discharge chamber base plate 126: inner chamber

127 : 전극 베이스 128 : 안쪽 하부 챔버 127 electrode base 128 inner lower chamber

129 : 유량 조정밸브 130 : 배기용 주펌프 129: flow control valve 130: main pump for exhaust

131 : 밸브 132 : 배관 131: valve 132: piping

133 : 압력계 134 : 히터 133: pressure gauge 134: heater

211 : 하부 전극 212 : 웨이퍼 211 lower electrode 212 wafer

213 : 냉매 순환용 홈 214 : 유전체막 213: groove for refrigerant circulation 214: dielectric film

215 : 정전 흡착 직류전원 216 : 고주파 전원 215: electrostatic adsorption DC power supply 216: high frequency power supply

217 : 순환 온도 조절기 218 : 플렉시블 튜브 217: circulating temperature controller 218: flexible tube

219 : 온도 조절부 220 : 순환펌프 219: temperature control unit 220: circulation pump

221 : 상측면 커버 311 : Si 기반 221: top cover 311: Si-based

312 : high-k막 313 : 게이트막 312: high-k film 313: gate film

314 : 메탈을 포함하는 게이트막 315 : 산화막 314: gate film containing metal 315: oxide film

316 : 레지스트 마스크 316: resist mask

본 발명은 반도체 웨이퍼(212)를 플라즈마를 사용하여 가공하여 반도체 디바이스의 배선구조를 형성하는 플라즈마처리장치, 또는 플라즈마처리방법에 관한 것으로, 특히 저압이 된 진공용기 내의 시료대 위에 얹혀진 반도체 웨이퍼(212) 표면에 배치되어 배선구조를 형성하기 위한 복수층의 막으로서 상하의 막을 절연하기 위한 막을 가지는 막구조를 에칭처리하는 플라즈마처리장치 또는 처리방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a plasma processing apparatus or a plasma processing method for processing a semiconductor wafer 212 using plasma to form a wiring structure of a semiconductor device, and more particularly, a semiconductor wafer 212 mounted on a sample table in a low pressure vacuum vessel. The present invention relates to a plasma processing apparatus or a processing method for etching a film structure having a film for insulating an upper and lower film as a plurality of layers for forming a wiring structure.

최근 반도체 집적 회로장치에서의 고집적화가 크게 진전되고 있고, MOS (Metal Oxide Semiconductor)형 반도체장치에서는 트랜지스터 등의 소자의 미세화, 고성능화가 도모되고 있다. 특히 MOS구조를 구성하는 요소의 하나인 게이트 절연막에 관해서는 상기 트랜지스터의 미세화, 고속동작 및 저전압화에 대응하도록 박막화가 급속하게 진행되고 있다. In recent years, high integration in semiconductor integrated circuit devices has been greatly progressed, and in MOS (Metal Oxide Semiconductor) type semiconductor devices, miniaturization and high performance of devices such as transistors have been made. In particular, as for the gate insulating film, which is one of the elements constituting the MOS structure, the thin film is rapidly progressing in order to cope with the miniaturization, high speed operation and low voltage of the transistor.

게이트 절연막을 구성하는 재료로서는 종래부터 실리콘산화막(SiO2막)이 사용되어 왔다. 한편, 게이트 전극의 미세화에 따라 게이트 절연막의 박막화가 진행되면, 캐리어(전자 및 양공)가 게이트 절연막을 직접 터널링함으로써 생기는 터널전류, 즉 게이트 리크전류가 증대하게 된다. 예를 들면 130 nm 노드의 디바이스에서 요구되는 게이트 절연막의 막두께는 SiO2막으로 2 nm 정도이나, 이 영역은 터널전류가 흐르기 시작하는 영역이다. 따라서 게이트 절연막으로서 SiO2막을 사용한 경우에는, 게이트 리크전류를 억제할 수 없어 소비전력의 증대를 초래하게 된 다.As a material constituting the gate insulating film, a silicon oxide film (SiO 2 film) has conventionally been used. On the other hand, as the gate insulating film becomes thinner as the gate electrode becomes smaller, the tunnel current generated by the carrier (electrons and holes) directly tunnels the gate insulating film, that is, the gate leakage current increases. For example, the film thickness of the gate insulating film required for a device of a 130 nm node is about 2 nm of a SiO2 film, but this region is a region where tunnel current starts to flow. Therefore, when the SiO 2 film is used as the gate insulating film, the gate leakage current cannot be suppressed, resulting in an increase in power consumption.

그래서 SiO2막 대신에, 더욱 유전율이 높은 재료를 게이트 절연막으로서 사용하는 연구가 행하여지고 있다. 고유전율의 절연막(이하, High-k 막 또는 Hi-k 막이라 함)으로서는, 종래 TiO2막, Ta2O5막 및 Al2O5막 등이 검토되어 왔으나, 최근에는 HfO2막, HfAlOx막 및 HfSiOx막 등이 실리콘상에서의 안정성이 우수하기 때문에 주목받고 있다.Thus, research has been conducted using a material having a higher dielectric constant as the gate insulating film instead of the SiO 2 film. As an insulating film having a high dielectric constant (hereinafter referred to as a high-k film or a Hi-k film), a TiO 2 film, a Ta 2 O 5 film, and an Al 2 O 5 film have been studied. It is attracting attention because of its excellent stability.

이와 같은 High-k막을 처리하기 위한 처리의 조건은, 예를 들면 일본국 특개2005-45126호 공보(특허문헌 1)에 개시되어 있다. 이 종래기술에서는 실리콘 기판 위에 형성된 레지스트 패턴, 반사방지막, 실리콘(폴리실리콘)막, High-k막, 절연막(SiO2막)등으로 이루어지는 막구조를 BCl3 및 Ar을 함유하는 가스를 사용하여 에칭할 때의 가스의 조성 및 플라즈마 밀도를 특정한 범위로 함으로써 게이트용 실리콘막의 사이드 에칭을 억제하여 형상의 정밀도를 향상시키는 것이 개시되어 있다.The conditions for the treatment for treating such a high-k film are disclosed, for example, in Japanese Patent Laid-Open No. 2005-45126 (Patent Document 1). In this prior art, a film structure made of a resist pattern, an antireflection film, a silicon (polysilicon) film, a high-k film, an insulating film (SiO 2 film), or the like formed on a silicon substrate is etched using a gas containing BCl 3 and Ar. It is disclosed that the side etching of the gate silicon film is suppressed by improving the composition of the gas and the plasma density within a specific range, thereby improving the accuracy of the shape.

[특허문헌 1][Patent Document 1]

일본국 특개2005-45126호 공보Japanese Patent Application Laid-Open No. 2005-45126

그러나, 상기 종래기술에서는 high-k를 함유하는 다층막의 에칭처리를 행하여 형상의 제어성을 향상시키는 조건을 개시하고 있다고는 하여도, 처리를 안정되게 행하여 재현성을 향상시키는 조건에 대해서는 충분히 고려되어 있지 않았다. 예를 들면 진공용기 내에 배치된 처리실 내의 대 위에 얹혀진 반도체 웨이퍼(212) 등의 기판형상의 시료에 처리를 실시할 때의 처리실 내의 압력이나 시료 또는 시료대, 처리실의 내벽을 구성하는 부재의 온도조건에 관한 배려가 불충분하였다.However, in the above-mentioned prior art, even if the condition for etching the multilayer film containing high-k is disclosed to improve the controllability of the shape, the condition for improving the reproducibility by performing the process stably is not sufficiently considered. Did. For example, the pressure in the processing chamber, the temperature of the sample or the sample stage, and the temperature constituting the inner wall of the processing chamber when the substrate-shaped sample such as the semiconductor wafer 212 mounted on the stage in the processing chamber disposed in the vacuum chamber is processed. Insufficient care for.

즉, 상기 미세한 배선구조를 형성하기 위한 다층막, 예를 들면 High-k 및 메탈 게이트막을 사용한 막구조에서는 그 처리시의 온도조건이 엄격하여 이들을 정밀하게 실현하면서 처리를 행하지 않으면 에칭속도 또는 형상의 정밀도가 낮아져, 처리의 효율이나 수율이 손상된다. 이것은 이와 같은 막의 재료의 반응성이 종래의 게이트구조를 실현하기 위한 막인 실리콘막(폴리실리콘막)과 비교하여 작기 때문이며, 이 반응성을 높게 하여 처리속도를 향상시키려고 하면 처리 중인 시료 표면의 온도를 높게 하지 않을 수 없다. That is, in the film structure using the multilayered film for forming the fine wiring structure, for example, High-k and metal gate film, the temperature conditions at the time of processing are strict, so that the precision of the etching rate or the shape is realized if the processing is not carried out precisely while performing these processes accurately. Is lowered, resulting in impaired processing efficiency or yield. This is because the reactivity of the material of such a film is smaller than that of a silicon film (polysilicon film), which is a film for realizing a conventional gate structure. When the reactivity is increased to increase the processing speed, the temperature of the sample surface under treatment is not increased. There is no way.

한편, 시료 표면을 고온으로 하여 처리를 행하면, 상기 배선구조가 되는 막의 윗쪽에 배치된 마스크로서의 포토레지스트의 막이 연화나 변형 등 열화되어 마스크로서의 기능이 저하하여 형상을 고정밀도로 실현할 수 없게 된다는 문제가 있었다. 또한 처리속도를 높게 하기 위하여 고온으로 함과 동시에, 형상의 제어성을 향상하기 위하여, 바이어스 전위를 형성하기 위해 시료대 내의 전극에 공급되는 고주파 전력의 크기를 높게 하면 , 처리 중인 막구조에 차징 대미지가 증대되거나, 윗쪽 마스크의 에칭이 증대된다는 문제가 있었다. On the other hand, if the sample surface is treated at a high temperature, the photoresist film as a mask disposed on the upper portion of the wiring structure becomes soft, deformed, or deteriorated, so that the function as a mask is degraded and the shape cannot be realized with high accuracy. there was. In addition, to increase the processing speed and to increase the controllability of the shape while increasing the controllability of the shape, to increase the magnitude of the high frequency power supplied to the electrode in the sample stage to form a bias potential, charging damage to the film structure being processed. There is a problem that is increased or the etching of the upper mask is increased.

또한 고융점 금속의 재료에 의하여 구성된 막을 포함하는 막구조로서 처리를 행할 때에 생성되는 이들 재료의 화합물을 포함하는 반응생성물은 k, 시료 표면의 온도보다 처리실의 온도쪽이 낮은 경우, 처리실의 내벽을 구성하는 부재의 표면에 재부착하여 퇴적된다. 이 퇴적된 생성물은, 온도의 변화나 플라즈마와의 상호작용에 의하여 벗겨져 시료 표면에 부착되어 이물이 될 염려가 있기 때문에 생성물의 부착을 억제할 필요가 생긴다. 즉, 처리실의 내벽의 온도를 시료대의 온도 이상으 로 올릴 필요가 있으나, 상기한 바와 같이 효율을 향상하기 위하여 처리를 고온으로 행하는 경우에는, 처리실 내벽을 더욱 고온으로 하는 구조가 필요하게 되어 처리장치의 구조가 많아지고 복잡해져 제조비용이 높아진다. 또 진공용기의 바깥 표면이 50℃를 넘는 경우에는 안전을 위한 설비가 필요하고, 그것을 위한 단열재 등의 설치도 필요하여 여분의 설비가 필요하게 되는 설치의 공간이 필요하게 되어 설치의 비용이 증대된다는 문제가 있었다. In addition, the reaction product containing the compound of these materials produced during the treatment as a film structure including a film composed of a material of high melting point metal is k, the inner wall of the process chamber when the temperature of the process chamber is lower than the temperature of the sample surface It adheres and deposits on the surface of the member which comprises. The deposited product may be peeled off due to temperature change or interaction with the plasma, and may adhere to the sample surface, resulting in foreign matters. Therefore, it is necessary to suppress the adhesion of the product. In other words, it is necessary to raise the temperature of the inner wall of the processing chamber above the temperature of the sample stage. However, when the treatment is performed at a high temperature in order to improve the efficiency as described above, the structure of making the inner wall of the processing chamber higher is required. The structure is increased and the complexity of the manufacturing cost increases. In addition, when the outer surface of the vacuum container exceeds 50 ° C, facilities for safety are required, and installation of insulation materials is required, and an installation space that requires extra equipment is needed, thereby increasing the cost of installation. There was a problem.

본 발명의 목적은, 게이트구조를 구성하기 위한 다층막의 구조를 고정밀도, 고효율로 에칭할 수 있는 플라즈마처리장치, 또는 플라즈마처리방법을 제공한다. 또는 저비용으로 간소한 구성으로의 플라즈마처리장치를 제공하는 것에 있다. An object of the present invention is to provide a plasma processing apparatus or a plasma processing method capable of etching a structure of a multilayer film for forming a gate structure with high precision and high efficiency. Another object is to provide a plasma processing apparatus with a simple configuration at low cost.

상기 목적은, 그 표면에 위쪽의 금속의 막 및 그 아래쪽의 high-k재료의 막을 가지는 층을 가진 시료를 진공용기 내에 배치하고 상기 진공용기 내에서 플라즈마를 형성하여 상기 시료를 처리하는 플라즈마처리방법에 있어서, 상기 금속의 막이 Ti, Ni, Mo, Ru, Hf, Ta, W, Re, Ri, Pt, La, Eu, Yb 중에서 선택된 하나 이상의 물질로 구성되고, 상기 진공용기 내의 압력을 0.1 Pa 이하로 유지하면서 시료의 온도를 60℃ 이하로 하여 상기 시료를 처리하는 것을 특징으로 하는 플라즈마처리방법에 의하여 달성된다.
또한, 상기 high-k 재료의 막이 Hf를 함유하는 막인 것을 특징으로 하는 플라즈마처리방법에 의하여 달성된다.
또한, 상기 시료가, 상기 진공용기 내에 배치되어 알루미늄 또는 그 합금제의 기재와 그 표면에 배치된 세라믹스로 이루어지는 절연체막을 가진 시료대의 상기 절연체막 위에 얹혀지고, 상기 기재 내에 배치된 온도조절수단에 의하여 상기 시료의 온도가 60℃ 이하로 조절되는 것을 특징으로 하는 플라즈마처리방법에 의하여 달성된다.
또한, 상기 진공용기 내에 Cl 또는 HBr을 공급하여 상기 금속의 막을 에칭하여 게이트구조를 형성하는 것을 특징으로 하는 플라즈마처리방법에 의하여 달성된다.
또한, 진공용기 내에 배치되고 그 안쪽에서 플라즈마가 형성되는 처리실과, 상기 처리실 내의 아래쪽부에 배치되고 표면에 위쪽의 금속의 막 및 아래쪽의 high-k 재료의 막의 층을 가진 상기 플라즈마에 의한 처리대상인 시료가 상면에 탑재되는 시료대와, 상기 처리실의 상기 플라즈마에 면하는 부재의 표면을 상기 시료의 처리 온도 이상으로 가열하는 수단을 구비하고, 상기 금속의 막이 Ti, Ni, Mo, Ru, Hf, Ta, W, Re, Ri, Pt, La, Eu, Yb 중에서 선택된 하나 이상의 물질로 구성되고, 상기 진공용기 내에서 상기 플라즈마를 형성하여 상기 처리실 내의 압력을 0.1 Pa 이하로 하여 상기 시료의 처리를 행하는 것을 특징으로 하는 플라즈마처리장치에 의하여 달성된다.
또한, 상기 high-k재료의 막이 Hf를 함유하는 막인 것을 특징으로 하는 플라즈마처리장치에 의하여 달성된다.
또한 상기 시료가, 상기 진공용기 내에 배치되어 알루미늄 또는 그 합금제의 기재와 그 표면에 배치된 세라믹스로 이루어지는 절연체막을 가진 시료대의 상기 절연체막 위에 얹혀지고, 상기 기재 내에 배치된 온도조절수단에 의하여 상기 시료의 온도가 60℃ 이하로 조절되는 것을 특징으로 하는 플라즈마처리장치에 의하여 달성된다.
아울러, 상기 진공용기 내에 Cl 또는 HBr을 공급하여 상기 금속의 막을 에칭하여 게이트구조를 형성하는 것을 특징으로 하는 플라즈마처리장치에 의하여 달성된다.
The object is a plasma processing method in which a sample having a layer having an upper metal film on its surface and a film of a high-k material below is disposed in a vacuum container and plasma is formed in the vacuum container to process the sample. Wherein the metal film is made of one or more materials selected from Ti, Ni, Mo, Ru, Hf, Ta, W, Re, Ri, Pt, La, Eu, Yb, and the pressure in the vacuum vessel is 0.1 Pa or less. It is achieved by a plasma processing method characterized in that the sample is treated at a temperature of 60 ° C. or lower while maintaining the temperature of the sample.
Further, the film of high-k material is achieved by the plasma processing method, characterized in that the film contains Hf.
Further, the sample is placed on the insulator film of the sample table having an insulator film made of aluminum or an alloy base material and ceramics disposed on the surface thereof, disposed in the vacuum container, and disposed by the temperature adjusting means disposed in the base material. It is achieved by a plasma treatment method characterized in that the temperature of the sample is adjusted to 60 ℃ or less.
In addition, it is achieved by a plasma processing method characterized by supplying Cl or HBr into the vacuum vessel to etch the film of the metal to form a gate structure.
In addition, a process chamber disposed in a vacuum vessel and having a plasma formed therein, and a process chamber by the plasma having a layer of an upper metal film and a lower high-k material film disposed on a lower portion of the processing chamber and on a surface thereof. A sample stage on which a sample is mounted on an upper surface, and means for heating a surface of a member facing the plasma of the processing chamber to a temperature higher than or equal to the processing temperature of the sample, wherein the film of the metal is formed of Ti, Ni, Mo, Ru, Hf, Ta, W, Re, Ri, Pt, La, Eu, Yb, and at least one material selected from the above, forming the plasma in the vacuum vessel to process the sample at a pressure of 0.1 Pa or less in the processing chamber It is achieved by a plasma processing apparatus characterized in that.
Further, it is achieved by the plasma processing apparatus, wherein the film of the high-k material is a film containing Hf.
In addition, the sample is placed on the insulator film of the sample stage having an insulator film made of aluminum or an alloy base material and ceramics disposed on the surface thereof in the vacuum container, and is disposed by the temperature control means disposed in the base material. It is achieved by a plasma processing apparatus, characterized in that the temperature of the sample is controlled to 60 ° C or less.
In addition, it is achieved by a plasma processing apparatus characterized by supplying Cl or HBr in the vacuum vessel to form a gate structure by etching the metal film.

이하, 본 발명의 실시예에 대하여 도면을 사용하여 설명한다. EMBODIMENT OF THE INVENTION Hereinafter, the Example of this invention is described using drawing.

(실시예 1)(Example 1)

본 실시예의 처리챔버에 대하여 도 1을 사용하여 설명한다. 도 1은 본 발명의 플라즈마처리장치에 관한 실시예의 구성의 개략을 나타내는 종단면도이다. The processing chamber of this embodiment will be described with reference to FIG. 1 is a longitudinal cross-sectional view schematically showing the configuration of an embodiment of a plasma processing apparatus of the present invention.

본 도면에서 플라즈마처리장치(100)는, 진공용기(101)와 이 상부에 배치된 전자파 공급수단과, 진공용기(101) 하부에 배치된 진공배기수단(107)을 구비하고 있다. 또한 진공용기(101)는 내부에 대략 원통형상의 공간으로서 그 안쪽에서 처리대상의 시료가 처리되는 처리실이 배치되고, 평면이 대략 직사각형상의 측벽부가 시료가 감압된 내부 공간을 반송하는 진공반송용기(104)와 연결되어 있다. In the drawing, the plasma processing apparatus 100 includes a vacuum vessel 101, an electromagnetic wave supply means disposed above the vacuum vessel 101, and a vacuum exhaust means 107 disposed below the vacuum vessel 101. In addition, the vacuum container 101 is a substantially cylindrical space inside, a processing chamber in which a sample to be processed is disposed is disposed therein, and a vacuum conveying container 104 conveys an internal space in which a sidewall portion having a substantially rectangular plane is depressurized in a plane. )

진공용기(101) 내의 처리실은, 진공반송용기(104) 내부에 배치된 반송실에 접속되어 있고, 뒤에서 설명하는 바와 같이 개폐수단에 의하여 처리중 또는 처리후에 개방, 폐쇄된다. 즉, 이들 사이에 배치된 개폐하는 대기 게이트 밸브(111)에 의하여 그 사이가 연통 또는 차단된다. 이 게이트 밸브(111)가 개방된 상태에서 반송실 내부의 공간과 처리실부 안쪽의 공간이 연통하여 양자의 압력은 대략 같아진다. 게이트 밸브(111)의 개방시에 시료인 웨이퍼가 반송실 내부로부터 처리실부 내에 배치된 시료대(112) 위로 반송되어 탑재된다. The processing chamber in the vacuum vessel 101 is connected to the transfer chamber disposed inside the vacuum transfer vessel 104, and is opened and closed by the opening and closing means during or after the treatment as described later. That is, the communication is interrupted or interrupted by the atmospheric gate valve 111 opening and closing disposed therebetween. In the state in which the gate valve 111 is opened, the space inside the transfer chamber and the space inside the processing chamber portion communicate with each other so that the pressures are approximately equal. At the time of opening of the gate valve 111, the wafer, which is a sample, is transferred from the inside of the transfer chamber onto the sample stage 112 arranged in the processing chamber portion and mounted thereon.

진공용기(101)의 윗쪽에 배치된 전자파 공급수단은 소정의 주파수의 전파를 발생하여 처리실 내에 전계를 공급하는 수단과, 솔레노이드 코일(103) 등으로 구성되어 자장을 발생하여 자계를 공급하는 수단을 구비하고 있다. 본 실시예의 전계공급의 수단은 진공용기(101)의 천정면을 구성하는 부재의 정보에 배치된 도파관(113) 및 이 도파관(113)의 선단에 플라즈마 여기용 마그네트론(114)이 설치되어 있고, 마그네트론(114)에 의하여 마이크로파가 생기되어 도파관(114) 내를 처리실을 향하여 유도된다. 또한 도파관(114)의 아래쪽의 종단부인 처리실의 천정부재는, 전달되어 온 마이크로파를 아래쪽의 처리실 안쪽으로 전도하기 위하여 석영 등의 유전체로 구성된 플레이트(115)와, 이 석영 플레이트의 아래쪽에 배치되어 공급된 처리용 프로세스 가스를 처리실의 안쪽으로 분하여 도입하기 위한 복수의 구멍이 형성된 샤워 플레이트(116)를 가지고 있다. The electromagnetic wave supply means disposed above the vacuum vessel 101 comprises means for supplying an electric field in the processing chamber by generating radio waves of a predetermined frequency, and means for supplying a magnetic field by generating a magnetic field by using a solenoid coil 103 or the like. Equipped. In the electric field supply means of the present embodiment, the waveguide 113 disposed in the information of the member constituting the ceiling surface of the vacuum vessel 101 and the magnetron 114 for plasma excitation are provided at the tip of the waveguide 113. The microwaves are generated by the magnetron 114 to guide the inside of the waveguide 114 toward the processing chamber. In addition, the ceiling member of the processing chamber, which is the lower end portion of the waveguide 114, includes a plate 115 made of a dielectric such as quartz and supplied under the quartz plate so as to conduct transmitted microwaves into the lower processing chamber. The shower plate 116 is provided with a plurality of holes for dividing the process gas for processing into the processing chamber.

샤워 플레이트(116)의 아래쪽이고 시료실(112)의 윗쪽에 형성된 공간은, 공 급된 프로세스 가스에 석영 플레이트(115)를 통하여 도입된 전파와 자장발생부로부터 공급된 자장과의 상호작용에 의하여 플라즈마가 형성되는 방전실(117)로 되어 있다. 또한 석영 플레이트(115)와 샤워 플레이트(116)의 사이는 미소한 간극을 비워 공간이 형성되어 있고, 이 공간에 방전실(117)에 공급되어야 할 프로세스 가스가 먼저 공급되고, 샤워 플레이트(116)를 관통하여 이 공간과 방전실(117)을 연통하여 프로세스 가스가 통류하는 상기 구멍을 통하여 방전실(117)로 유입한다. 상기 공간은 프로세스 가스가 복수의 구멍으로부터 분산되어 방전실(117)로 유입하도록 설치된 버퍼실(118)로 되어 있다. 이 프로세스 가스는, 프로세스 가스 라인(119) 및 프로세스 가스차단 밸브(120)를 거쳐 가스 등 유체의 처리챔버에대한 공급을 조절하는 제어기(121)로부터 공급된다. The space formed below the shower plate 116 and above the sample chamber 112 is plasma formed by the interaction of the electromagnetic wave supplied from the magnetic field generator and the radio waves introduced through the quartz plate 115 to the supplied process gas. Discharge chamber 117 is formed. In addition, a space is formed between the quartz plate 115 and the shower plate 116 by leaving a small gap, and the process gas to be supplied to the discharge chamber 117 is first supplied to the space, and the shower plate 116 is provided. Through this space, the space communicates with the discharge chamber 117 and flows into the discharge chamber 117 through the hole through which the process gas flows. The space is a buffer chamber 118 provided so that process gas is dispersed from a plurality of holes and flows into the discharge chamber 117. This process gas is supplied from the controller 121 which regulates the supply to the process chamber of fluid, such as gas, via the process gas line 119 and the process gas shutoff valve 120. FIG.

이와 같이 하여 복수의 구멍으로부터 프로세스 가스를 분산하여 방전실(117)에 도입함과 동시에, 이들 구멍은 시료대(112) 위에 시료가 탑재되는 위치에 대향한 위치를 주로 하여 배치되어 있고, 가스를 더욱 균일해지도록 분산할 수 있는 버퍼실(118)의 작용과 함께 플라즈마의 밀도를 균일하게 하는 것을 도모하고 있다. 석영 플레이트(115) 및 샤워 플레이트(116)의 바깥 둘레측에는 하부 링(122)이 배치되어 있고, 이 하부 링(122)의 내부에는 버퍼실(118)에 프로세스 가스가 통류하는 가스 라인(119)과 연통한 가스통로가 설치되어 있다. In this way, the process gas is dispersed from the plurality of holes and introduced into the discharge chamber 117, and these holes are mainly arranged at positions opposite to the position where the sample is placed on the sample stand 112, and the gas is discharged. Along with the operation of the buffer chamber 118 that can be dispersed to be more uniform, the density of the plasma is made uniform. A lower ring 122 is disposed on the outer circumferential side of the quartz plate 115 and the shower plate 116, and a gas line 119 through which process gas flows into the buffer chamber 118 is formed inside the lower ring 122. There is a gas passage in communication with it.

또한, 샤워 플레이트(116)의 아래쪽에는 하부 링(122)과 샤워 플레이트(116)에 이들의 하면에서 접하여 배치되고 진공용기의 안쪽에서 플라즈마에 면하여 방전실(117)을 형성하는 방전실 바깥쪽 벽부재(123), 안쪽 벽부재(124)가 배치되어 있 다. 또한 본 실시예에서는 안쪽 벽부재(124), 바깥쪽 벽부재(123)는 각각 대략 원통형상을 가지고, 대략 동심이 되도록 구성되어 있다. 바깥쪽 벽부재(123)의 바깥 둘레면에는 히터(134)가 감겨져 배치되고, 바깥쪽 벽부재(123)의 온도를 조절함으로써 이것에 접촉한 안쪽 벽부재(124) 표면의 온도를 조절하고 있다. Further, a lower portion of the discharge plate 116 is disposed below the shower plate 116 in contact with the lower ring 122 and the shower plate 116 at the bottom thereof, and forms a discharge chamber 117 facing the plasma inside the vacuum vessel. Wall member 123, the inner wall member 124 is disposed. In addition, in the present embodiment, the inner wall member 124 and the outer wall member 123 each have a substantially cylindrical shape and are configured to be substantially concentric. The heater 134 is wound around the outer circumferential surface of the outer wall member 123, and the temperature of the surface of the inner wall member 124 in contact with it is controlled by adjusting the temperature of the outer wall member 123. .

이 바깥쪽 벽부재(123)의 바깥 둘레쪽에는 그 하면에 접촉하는 방전실 베이스 플레이트(125)가 배치되어 있다. 이 방전실 베이스 플레이트(125)의 하면에서 그 아래쪽에 배치되는 진공실부와 접속한다. 또한 안쪽 벽부재(124)는 방전실(117) 내부의 플라즈마, 전극의 역할을 하는 시료대(112)에 대한 접지전극의 작용을 하는 부재이기도 하고, 플라즈마의 전위를 안정시키기 위하여 필요한 면적을 가지고 있다. 이 접지전극으로서의 작용을 위하여 접촉되어 접속되는 바깥쪽 벽부재(123) 또는 덮개부재(122)의 사이에서의 열전도와 함께 도전성을 충분히 확보할 필요가 있다. On the outer circumference of the outer wall member 123, a discharge chamber base plate 125 in contact with the lower surface thereof is disposed. The lower surface of the discharge chamber base plate 125 is connected to the vacuum chamber portion disposed below the discharge chamber base plate 125. In addition, the inner wall member 124 is a member that serves as a ground electrode for the plasma stage inside the discharge chamber 117 and the sample stage 112 serving as an electrode, and has an area necessary for stabilizing the potential of the plasma. have. In order to function as the ground electrode, it is necessary to sufficiently secure the conductivity together with the thermal conductivity between the outer wall member 123 or the lid member 122 which are contacted and connected.

본 실시예에서는, 진공실을 구성하는 벽의 표면의 온도를 조절하여, 그 표면과 플라즈마와 이것에 함유되는 입자, 가스, 반응생성물과의 상호작용을 조절하고 있다. 또 그 온도는 시료대의 온도보다 고온으로 유지되어 있다. 이와 같이 플라즈마와 이것에 면하는 진공실의 벽면과의 상호작용을 적절하게 조절함으로써, 플라즈마의 밀도나 조성 등, 플라즈마의 특성을 원하는 상태로 할 수 있다. In this embodiment, the temperature of the surface of the wall constituting the vacuum chamber is controlled to control the interaction between the surface and the plasma and the particles, gases, and reaction products contained therein. The temperature is kept higher than the temperature of the sample stage. By appropriately adjusting the interaction between the plasma and the wall surface of the vacuum chamber facing the plasma, the plasma characteristics such as the density and composition of the plasma can be brought into a desired state.

또 방전실 베이스 플레이트(125)의 아래쪽에는, 진공용기의 하부를 구성하는 하부 용기벽(15), 이것에 아래쪽으로부터 접속되어 진공용기의 바닥면을 구성하는 바닥부 용기벽(16), 안쪽 하부 챔버(128) 및 그 내부에 배치되어 방전실 베이스 플 레이트(125)의 하면에 그 상면이 접촉하여 연결된 안쪽 챔버(126), 이 안쪽 챔버(126)의 하부와 접속하여 처리실 내의 공간 내에 시료대(112)를 지지하기 위한 복수의 빔인 전극 베이스(127)가 배치되어 처리챔버가 형성되어 있다. Moreover, the lower container wall 15 which comprises the lower part of a vacuum container below the discharge chamber base plate 125, the bottom part container wall 16 which connects from this lower part and forms the bottom surface of a vacuum container, and an inner lower part. An inner chamber 126 disposed in the chamber 128 and the lower surface of the discharge chamber base plate 125 and connected to the lower surface of the inner chamber 126 in contact with a lower portion of the inner chamber 126. An electrode base 127, which is a plurality of beams for supporting the 112, is disposed to form a processing chamber.

바닥부 용기벽(16)의 하부에는 진공용기 내의 배기의 조절을 행하기 위한 진공배기장치(107)가 배치되어 있다. 본 실시예에서는 진공배기장치(107)는, 안쪽 하부 챔버(128) 및 바닥부 용기벽(16)의 중앙부에 배치되어 처리실 내의 가스가 배출되는 개구의 아래쪽에서 이것에 연통하는 통로 내에 배치되어 회전하는 복수의 판형상의 플랩에 의하여 개구의 단면적을 조절하여 배기의 양속도를 조절하는 유량 조정밸브(129)와, 통로의 출구에 연통하여 처리실 내의 가스의 배기용 터보분자 펌프 등의 주펌프(130)로 구성되는 배기라인과, 처리실 내에 배치되어 개구의 아래쪽, 차단을 행하는 판형상의 밸브 플레이트(131)가 배치되어 있다. At the bottom of the bottom container wall 16, a vacuum exhaust device 107 for controlling exhaust in the vacuum container is arranged. In the present embodiment, the vacuum exhaust device 107 is disposed in the center of the inner lower chamber 128 and the bottom container wall 16 and disposed in the passage communicating with it below the opening through which the gas in the processing chamber is discharged. The main pump 130, such as a flow regulating valve 129 for adjusting the cross-sectional area of the opening by means of a plurality of plate-shaped flaps to adjust the amount of exhaust velocity, and a turbo molecular pump for exhausting gas in the processing chamber in communication with the outlet of the passage. ), And an exhaust line composed of), and a plate-shaped valve plate 131 disposed in the processing chamber and blocking the opening below.

처리실에 접속된 배관(132)에는 처리실의 압력조정에 사용하는 압력계(133)가 배치되어 있다. 상기 배기용 주펌프(130)와 압력계(133)는 0.1 Pa 이하를 달성하기 위한 성능을 가진 것을 선정하고 있다. The pressure gauge 133 used for pressure adjustment of a process chamber is arrange | positioned at the piping 132 connected to a process chamber. The exhaust main pump 130 and the pressure gauge 133 are selected to have a performance to achieve 0.1 Pa or less.

도 2에 시료대(112) 주변의 상세를 나타낸다. 도 2는 도 1에 나타내는 실시예의 시료대 주변의 구성의 개략을 확대하여 나타내는 종단면도이다. 시료대(112)의 내부에 배치된 도전제 부재로 이루어지는 하부 전극(211) 내부에는 방전실(117) 내에 형성되는 플라즈마에 의하여 처리되는 처리대상인 반도체 웨이퍼(212)의 온도 조절을 목적으로 한 냉매 순환용 홈(213)이 배치되어 있다. 냉매용홈(213)에는 온도 조정용 순환 온도 조절기(217)가 접속용 플렉시블 튜브(218)를 거쳐 접속되어 있다. 순환 온도 조절기(217)는 온도조정을 위한 열교환기와 냉동기로 구성되는 온도 조절부(219)와 순환펌프(220)가 내장되어 있다.The detail of the periphery of the sample stand 112 is shown in FIG. It is a longitudinal cross-sectional view which expands and shows the outline of the structure of the sample stand periphery of the Example shown in FIG. Inside the lower electrode 211 made of a conductive member disposed inside the sample stage 112, a refrigerant for controlling temperature of the semiconductor wafer 212 to be processed by a plasma formed in the discharge chamber 117. The circulation groove 213 is disposed. The circulating temperature controller 217 for temperature adjustment is connected to the refrigerant | coolant groove 213 via the connection flexible tube 218. As shown in FIG. The circulation temperature controller 217 has a temperature controller 219 and a circulation pump 220 that are configured as a heat exchanger and a freezer for temperature adjustment.

시료대(112)의 상면에는 정전 흡착용 유전체막(214)이 설치되어 있고, 하부 전극(211)에 접속된 정전 흡착 직류전원(215)을 사용하여 반도체 웨이퍼(212)를 하부 전극(211)에 정전 흡착을 행하여 온도 조절을 행한다. 또 반도체 웨이퍼(212) 표면의 피에칭재의 반응제어를 행하기 위한 고주파 전원(216)이 직류전원(215)과 평행하여 접속되어 있다. 반도체 웨이퍼(212) 이외의 하부 전극(211) 표면의 보호를 행하기 위하여 상측면에 커버(221)를 설치하고 있다. An electrostatic adsorption dielectric film 214 is provided on the upper surface of the sample stage 112, and the semiconductor wafer 212 is connected to the lower electrode 211 using an electrostatic adsorption DC power source 215 connected to the lower electrode 211. Electrostatic adsorption is carried out to adjust the temperature. In addition, a high frequency power source 216 for controlling the reaction of the etching target material on the surface of the semiconductor wafer 212 is connected in parallel with the DC power source 215. In order to protect the surface of the lower electrode 211 other than the semiconductor wafer 212, a cover 221 is provided on the upper side.

감압된 진공반송용기(104) 내의 반송실 내를 반송실 내의 로봇아암에 의하여 반송된 처리대상의 시료인 반도체 웨이퍼(212)는, 진공배기장치(107)의 동작에 의하여 반송실내와 동등하게 감압된 처리실 내의 시료대(112) 위에서 주고 받아져 시료대(112) 상면에 탑재된다. 탑재된 웨이퍼(212)는 유전체막(214) 위에 얹혀져 정전 흡착 직류전원(215)으로부터의 전력이 공급된 유전체막(214) 내의 전극에 의하여 이 유전체막(214) 상면에 흡착 유지된다.The semiconductor wafer 212, which is a sample to be processed which is conveyed by the robot arm in the transport chamber, inside the transport chamber in the reduced pressure vacuum transport container 104, is reduced in pressure as in the transport chamber by the operation of the vacuum exhaust device 107. It is exchanged on the sample stand 112 in the processing chamber and mounted on the sample stand 112 upper surface. The mounted wafer 212 is placed on the dielectric film 214 and is held on the top surface of the dielectric film 214 by electrodes in the dielectric film 214 supplied with electric power from the electrostatic adsorption direct current power source 215.

이 상태에서 방전실(117) 내로 도입된 프로세스 가스는, 석영 플레이트(115) 및 샤워 플레이트(116)를 투과하여 전파된 마이크로파에 의한 전계와 솔레노이드 코일(103)에 공급된 자계가 상호작용을 일으키게 하여 프로세스 가스를 여기하여 방전실(117) 내에 플라즈마가 생성된다. 이 플라즈마를 사용하여 시료대(112) 위의 반도체 웨이퍼(212)가 처리된다. 또, 처리 중에 시료대(112) 내에 배치된 도전제부재에 의하여 구성된 하부 전극(211)에 고주파 전원(216)으로부터의 소정 주파 수의 고주파 전력이 공급되고, 반도체 웨이퍼(212)의 표면에 원하는 바이어스전위를 일으키게 하여 처리를 촉진하여 원하는 가공형상을 실현하도록 플라즈마 중의 하전입자를 반도체 웨이퍼(212) 표면으로 유인한다. In this state, the process gas introduced into the discharge chamber 117 causes the electric field by the microwaves propagated through the quartz plate 115 and the shower plate 116 to interact with the magnetic field supplied to the solenoid coil 103. By exciting the process gas, plasma is generated in the discharge chamber 117. The semiconductor wafer 212 on the sample stage 112 is processed using this plasma. In addition, a high frequency power of a predetermined frequency is supplied from the high frequency power supply 216 to the lower electrode 211 formed by the conductive member disposed in the sample stage 112 during processing, and the desired surface of the semiconductor wafer 212 is provided. The charged particles in the plasma are attracted to the surface of the semiconductor wafer 212 so as to cause a bias potential to promote the processing to realize a desired processing shape.

처리 중은 상기 히터(134)에 의하여 방전실(117)의 안쪽 벽부재(124)가 소정의 온도로 유지되어 있다. 또 처리 중에 있어서도 진공배기장치(107)는 동작하고 있고, 처리에 따라 생성된 생성물과 함께 공급된 프로세스 가스, 플라즈마를 처리실 밖으로 배출하여 처리실의 내부를 소정의 압력값으로 유지하고 있다. During the processing, the inner wall member 124 of the discharge chamber 117 is maintained at a predetermined temperature by the heater 134. The vacuum exhaust device 107 is also operated during the process, and discharges the process gas and plasma supplied together with the product produced by the process out of the process chamber to maintain the inside of the process chamber at a predetermined pressure value.

도 3에 본 발명의 플라즈마처리가 대상으로 하는 반도체 디바이스를 위한 배선구조가 되는 막구조를 나타낸다. 도 3(a)는 처리대상의 반도체 웨이퍼(212)표면에 형성된 가공전의 막구조의 상태를 나타내는 모식도이다. 본 도면에서 상기 막구조는 실리콘 기판(311)을 아래쪽의 베이스로 하고, 그 윗쪽에 High-k막(312), 반도체 디바이스의 게이트가 되는 게이트막(313)이 이 순서로 배치되고, 또한 그 윗쪽에 마스크가 되는 패턴 가공된 산화막(314)이 있다. 여기서 게이트막(313)은 Ti, Ni, Mo, Ru, Hf, Ta, W, Re, Ir, Pt, La, Eu, Yb와 같은 고융점의 금속재료로 구성된 단체 또는 복합막으로 구성되어 있다. 3 shows a film structure that serves as a wiring structure for a semiconductor device to which the plasma processing of the present invention is subjected. Fig. 3A is a schematic diagram showing the state of the film structure before processing formed on the surface of the semiconductor wafer 212 to be processed. In this figure, the film structure has a silicon substrate 311 as a lower base, and a high-k film 312 and a gate film 313 serving as a gate of the semiconductor device are arranged in this order. On the upper side is a patterned oxide film 314 that serves as a mask. The gate film 313 is composed of a single film or a composite film made of a high melting point metal material such as Ti, Ni, Mo, Ru, Hf, Ta, W, Re, Ir, Pt, La, Eu, and Yb.

또한, 이들 윗쪽에 산화막(313)의 가공시의 마스크가 되는 수지 등의 유기계 재료로 구성된 포토 레지스트(315)가 배치되어 있어도 좋다. 도 4는 마스크가되는 패턴 가공된 막(315)의 재질이 레지스트 마스크의 경우를 나타낸다.Moreover, the photoresist 315 comprised from organic type materials, such as resin used as a mask at the time of processing of the oxide film 313, may be arrange | positioned above these. 4 shows the case where the material of the patterned film 315 serving as a mask is a resist mask.

이와 같은 막구조는, 포토 레지스트(315)를 마스크로 하여 산화막(314)이 에칭 가공된 후, 이 산화막(314)의 가공후의 형상을 마스크로 하고, 또한 아래쪽에 배치된 게이트막(313) 및 High-k막(312)을 에칭 가공한다. 가공후의 형상은, 도 3, 도 4의 각각의 (b)에 나타나 있다. In such a film structure, after the oxide film 314 is etched using the photoresist 315 as a mask, the gate film 313 disposed below the mask after the shape of the oxide film 314 is processed, and The high-k film 312 is etched. The shape after processing is shown to each (b) of FIG. 3, FIG.

도 5는 도 1에 나타내는 실시예에 관한 플라즈마처리장치에 있어서, 도 3 또는 도 4에 나타낸 막구조를 처리하는 경우의 조건이고, 처리실 내 압력의 변화에 대한 처리온도의 변화의 효과를 나타내는 그래프이다. 본 도면은, (1) 게이트재가 Ta일 때에 HBr 가스에 의하여 반응시킨 경우, (2) 게이트재가 Hf일 때에 Cl2가스에 의하여 반응시킨 경우, (3) 게이트재가 Hf일 때에 HBr 가스에 의하여 반응시킨 경우, (4) 게이트재가 TaC일 때에 HBr 가스에 의하여 반응시킨 경우를 나타낸다. FIG. 5 is a graph showing the effect of a change in processing temperature on a change in pressure in a processing chamber in the plasma processing apparatus according to the embodiment shown in FIG. 1 in the case of processing the film structure shown in FIG. 3 or 4. to be. The figure shows (1) when reacting with HBr gas when the gate material is Ta, (2) when reacting with Cl 2 gas when the gate material is Hf, and (3) when reacting with HBr gas when the gate material is Hf. In this case, (4) the case in which the gate material is made of TaC is reacted with HBr gas.

본 도면에 나타내는 바와 같이, (1)∼(4)의 어느 것이나 처리실 내의 압력을 0.1 Pa 이하의 경우에, 막을 구성하는 재료를 휘발시키는 시료의 온도가 급격하게 변화하고 있다. 즉, 생성물을 소정의 비율로 휘발시킬 수 있는 하한의 시료 표면의 온도는, 0.1 Pa 이하에서, 특히 0.06 Pa보다 이하의 압력으로 급격하게 저하하고 있다. 특히 (1), (2), (4)의 경우에서 60℃ 이하로 급격하게 변화하고 있다.As shown in this figure, in any of (1)-(4), when the pressure in a process chamber is 0.1 Pa or less, the temperature of the sample which volatilizes the material which comprises a film | membrane changes abruptly. That is, the temperature of the sample surface of the lower limit which can volatilize a product in predetermined | prescribed ratio is falling rapidly at 0.1 Pa or less, especially the pressure below 0.06 Pa. Especially in the case of (1), (2), and (4), it is changing rapidly to 60 degrees C or less.

반도체 웨이퍼(212)의 온도, 즉 하부 전극의 온도가 60℃를 넘으면, 하부 전극 기재(211)가 알루미늄이고, 유전체막(214)이 알루미나인 경우, 알루미늄의 선팽창 계수 2.3 × 10-5(1/℃)에 대하여 알루미나의 선팽창 계수가 7.1 × 10-6 (1/℃)이고, 전극 온도 65℃에서 온도차가 45일 때에는 약 0.2 mm의 치수차가 생긴다. 이것을 기초로 응력을 구하면 1 × 105 g/㎟가 되고, 허용응력 5 × 104g/mm를 상회하여 파손되기 때문에, 이것에 의하여 기구상의 이유로부터 60℃를 넘어서의 사용 은 재질변경 등의 구조변경이 필요하게 되나, 선팽창 계수가 낮은 재료는 열응답성도 악화되기 때문에, 플라즈마 입열에 의한 온도 상승이 발생한다. When the temperature of the semiconductor wafer 212, that is, the temperature of the lower electrode exceeds 60 ° C, the linear expansion coefficient of aluminum is 2.3 × 10 -5 (1) when the lower electrode base material 211 is aluminum and the dielectric film 214 is alumina. / ° C.), when the linear expansion coefficient of alumina is 7.1 × 10 −6 (1 / ° C.), and the temperature difference is 45 at the electrode temperature of 65 ° C., a dimension difference of about 0.2 mm occurs. Based on this, the stress is 1 × 10 5 g / mm2, and it breaks beyond the allowable stress of 5 × 10 4 g / mm. Although the structure needs to be changed, the material having a low coefficient of linear expansion deteriorates thermal response, so that temperature rise due to plasma heat input occurs.

또, 시료 표면을 60℃ 이상으로 하여 처리하는 경우에는, 레지스트 마스크의 열화가 커져, 이것을 마스크로 하는 아래쪽의 막처리의 형상의 가공 정밀도가 저하된다. 특히 탄화수소계의 재료로 이루어지는 포토 레지스트의 경우에는 그 변형이나 연화가 커짐과 동시에, 높은 온도로 하기 위하여 시료대의 전극에 공급되는 바이어스의 전력을 높게 하면 레지스트와 아래쪽의 막과의 선택비가 저하되어 사이드 에칭이 커져 가공의 정밀도가 저하된다. Moreover, when processing a sample surface at 60 degreeC or more, deterioration of a resist mask becomes large, and the processing precision of the shape of the film processing of the lower side which uses this as a mask falls. In particular, in the case of a photoresist made of a hydrocarbon-based material, the deformation and softening of the photoresist increases, and when the power of the bias supplied to the electrode of the sample stage is increased to achieve a high temperature, the selectivity between the resist and the film below is lowered. Etching becomes large and the precision of processing falls.

그래서, 본 실시예에서는 처리실 내를 0.1 Pa 이하, 바람직하게는 0.06 Pa 이하의 압력으로 유지하여 시료를 처리함으로써, 상기한 문제점을 억제하는 처리의 조건을 실현한다. 즉 상기 압력의 조건을 유지하면서 시료의 표면을 60℃ 이하로 함으로써 막재료의 반응성을 향상시켜 처리할 수 있어 처리의 속도를 향상시킬 수 있음과 동시에, 레지스트 마스크의 열화를 억제하여 가공의 정밀도의 향상을 양립시킬 수 있다.Therefore, in the present embodiment, the conditions of the processing for suppressing the above problems are realized by maintaining the inside of the processing chamber at a pressure of 0.1 Pa or less, preferably 0.06 Pa or less to process the sample. In other words, by maintaining the pressure at the surface of the sample at 60 ° C. or lower, the reactivity of the film material can be improved and treated, and the speed of the treatment can be improved, and the degradation of the resist mask can be suppressed to improve the processing accuracy. Improvement can be achieved.

이와 같은 조건의 범위로서는, 배기의 효율로부터 압력의 하한값은 0.025 Pa, 바람직하게는 0.03 Pa로 하고, 이때의 소정의 휘발량을 달성하는 온도의 하한이 45℃가 된다. 도 5에 있어서, 이 0.025 Pa, 45℃의 점과 0.1 Pa, 60℃의 점을 연결하는 선분보다 윗쪽의 영역이고, 60℃ 이하의 영역에서 처리를 행함으로써 상기 작용·효과를 가질 수 있다.As a range of such conditions, the lower limit of pressure is 0.025 Pa, Preferably it is 0.03 Pa from the efficiency of exhaust gas, and the lower limit of the temperature which achieves the predetermined | prescribed volatilization amount at this time becomes 45 degreeC. In FIG. 5, it is the area | region upper than the line segment which connects this point of 0.025 Pa, 45 degreeC, and the point of 0.1 Pa, 60 degreeC, and can perform the said effect and effect by performing a process in the area | region below 60 degreeC.

구체적으로는, 시료 또는 시료대(112)의 온도(T)를,Specifically, the temperature (T) of the sample or sample stage 112,

T = 200 P + 40 T = 200 P + 40

T : 온도(℃), P : 압력(Pa)이 되는 선의 위쪽이고, T = 60℃ 이하의 범위가 처리에 적합한 조건의 범위가 된다. 본 실시예는 이와 같은 처리의 조건을 실현할 수 있는 압력, 온도의 범위를 넓게 함으로써 시료의 처리의 레시피의 선택이나 설정의 자유도를 크게 할 수 있다.It is above the line which becomes T: temperature (degreeC) and P: pressure (Pa), and the range of T = 60 degrees C or less becomes the range of conditions suitable for a process. In the present embodiment, the degree of freedom in selection and setting of recipes for processing of samples can be increased by widening the range of pressure and temperature that can realize such processing conditions.

또한, 본 실시예에서 방전실의 안쪽 벽부재(124)나 안쪽 챔버(126) 등의 처리실 내의 플라즈마에 면하는 부재의 온도를 시료대(112) 또는 시료의 온도를 높게 유지하여 처리가 실시되고 있다. 이때, 본 도면에 나타내는 바와 같이 0.1 Pa 이하로 처리실 내의 압력을 유지함으로써, 처리실 내에 생성되는 반응생성물의 휘발성이 높아짐으로써, 생성물의 처리실 내의 표면에의 재부착 및 이것의 퇴적에 기인하는 이물의 발생이 억제된다.In this embodiment, the treatment is performed by maintaining the temperature of the sample stage 112 or the sample at a temperature of a member facing the plasma in the processing chamber such as the inner wall member 124 or the inner chamber 126 of the discharge chamber. have. At this time, as shown in this figure, by maintaining the pressure in the processing chamber at 0.1 Pa or less, the volatilization of the reaction product generated in the processing chamber becomes high, whereby foreign substances due to reattachment of the product to the surface in the processing chamber and deposition thereof are generated. This is suppressed.

처리실 내에 배치되어 플라즈마에 면하는 부재의 온도를 시료대 위에 얹혀진 처리 중인 시료의 플라즈마에 면하는 표면의 온도와 동일하거나 높아지도록 조절함으로써, 처리에 의하여 생성된 생성물이 처리실 내부의 부재의 표면에 부착하여 퇴적하는 것이 억제된다. 한편 본 실시예에서 이와 같은 처리실 내의 부재의 온도를 조절하기 위하여 방전실 바깥쪽 벽부재(123)의 바깥쪽 벽면의 주위를 덮고 이것에 접촉하여 설치된 히터(134)가 배치되어 있고, 이 히터(134)의 동작에 의한 열을 처리실 안쪽에 전달하여 처리실 내의 부재, 예를 들면 안쪽 벽부재(124)의 표면을 시료인 반도체 웨이퍼(212)의 표면보다 높게 조절하고 있다.By adjusting the temperature of the member disposed in the processing chamber and facing the plasma to be equal to or higher than the temperature of the surface of the processing sample placed on the sample stage, the product produced by the treatment adheres to the surface of the member inside the processing chamber. Sedimentation is suppressed. On the other hand, in this embodiment, in order to adjust the temperature of such a member in the processing chamber, a heater 134 is provided which covers and surrounds the outer wall of the discharge chamber outer wall member 123 and is in contact with the heater. Heat generated by the operation of 134 is transferred to the inside of the processing chamber to adjust the surface of the member in the processing chamber, for example, the inner wall member 124, higher than the surface of the semiconductor wafer 212 serving as the sample.

이때에 시료 표면의 온도가 높은 온도, 예를 들면 60℃를 넘고 있으면 처리실 내의 내벽부재(124)의 온도도 이 온도 이상으로 설정하는 것이 필요하게 되고, 히터(134)의 온도는 더욱 높은 것이 되어, 이 가열부분에 사용자, 작업자가 접촉하였을 때에도 위험이 작도록 단열부재 등으로 처리실 외벽면을 피복하는 등, 안전을 확보할 수단이 필요하게 되어 구조가 더욱 복잡해지고, 설치를 위한 스페이스도 필요하게 되어, 설치나 운용비용이 증대된다.At this time, if the temperature of the sample surface exceeds a high temperature, for example, 60 ° C, it is necessary to set the temperature of the inner wall member 124 in the processing chamber to this temperature or more, and the temperature of the heater 134 becomes higher. In order to reduce the risk even when a user or an operator comes into contact with the heating part, a means for securing safety, such as covering the outer wall of the processing chamber with a heat insulating member or the like, is required, which makes the structure more complicated and requires space for installation. This increases the installation and operating costs.

본 실시예에서는 시료의 처리 중의 온도를 60℃, 바람직하게는 50℃ 이하로 함으로써 처리실 내벽의 온도를 이것보다 높게 조절하여 처리하는 처리장치에 있어서, 가열장치의 운전의 온도를 종래보다 저감하여 처리실의 단열부재 등을 불필요하게 하고 있다. 이 경우, 시료의 처리 중의 압력을 0.1 Pa 이하, 바람직하게는 0.06 Pa, 더욱 바람직하게는 0.05 Pa 이하로 함으로써, 도 3에 나타내는 고 융점의 금속재료로 구성된 막을 구비하는 막구조를 처리하는 경우에, 처리 중의 시료 표면을 상기한 온도 이하로 처리할 수 있어, 보다 간편한 구조의 처리장치를 사용하여 처리 중인 이물의 발생을 저감하여 수율을 억제할 수 있다.In this embodiment, in the processing apparatus in which the temperature during processing of the sample is controlled to 60 ° C., preferably 50 ° C. or less, the temperature of the inner wall of the processing chamber is adjusted to be higher than this, and the temperature of the operation of the heating device is reduced. Heat insulating member and the like are unnecessary. In this case, when the pressure during the treatment of the sample is 0.1 Pa or less, preferably 0.06 Pa, more preferably 0.05 Pa or less, when treating the film structure provided with the film | membrane comprised from the metal material of the high melting point shown in FIG. The sample surface during the treatment can be treated at or below the above-mentioned temperature, and the yield of the foreign matter under treatment can be reduced by suppressing the generation of foreign matter under treatment by using a treatment apparatus having a simpler structure.

또, 0.1 Pa 이하의 저압을 실현하기 위해서는 웨이퍼상의 방전공간으로부터 배기용 펌프까지의 컨덕턴스를 높이기 위하여 거리를 최소한으로 하지 않고서는 안된다. 이때 하부 전극을 도 1과 같이 챔버의 중심에 두는 것이 최선이나, 도시 생략한 반송용 밀어올림기구에 사용하는 실린더나 센서의 내열온도에서도 전극온도를 60℃ 이하로 하는 것이 바람직하다. In addition, in order to realize a low pressure of 0.1 Pa or less, the distance must not be minimized in order to increase the conductance from the discharge space on the wafer to the exhaust pump. At this time, it is best to place the lower electrode in the center of the chamber as shown in Fig. 1, but it is preferable that the electrode temperature is set to 60 ° C or lower even at the heat resistance temperature of the cylinder or sensor used in the transport pushing mechanism not shown.

또 본 발명에서 Hf를 가공하는 경우, 종래의 장치에서는 HBr을 에칭가스로 사용한 것은 낮은 온도에서의 가공이 가능하였으나, 저압으로 함으로써 Cl2가스로의 에칭도 60℃ 이하에서 행하는 것이 가능해진다. 이에 의하여 에칭용 가스종의 선택폭이 넓어져, 다른 가공형상의 제어 등도 다양하게 대응 가능하게 된다. In the present invention, when Hf is processed, in the conventional apparatus, the use of HBr as an etching gas allows processing at a low temperature. However, by lowering the pressure, the etching with Cl2 gas can also be performed at 60 ° C or less. As a result, the selection range of the gas species for etching is increased, and the control of other processing shapes can be variously handled.

Claims (10)

그 표면에 위쪽의 금속의 막 및 그 아래쪽의 high-k재료의 막을 가지는 층을 가진 시료를 진공용기 내에 배치하고 상기 진공용기 내에서 플라즈마를 형성하여 상기 시료를 처리하는 플라즈마처리방법에 있어서,A plasma processing method in which a sample having a layer having an upper metal film on its surface and a layer of a high-k material below is disposed in a vacuum container, and plasma is formed in the vacuum container to process the sample. 상기 금속의 막이 Ti, Ni, Mo, Ru, Hf, Ta, W, Re, Ri, Pt, La, Eu, Yb 중에서 선택된 하나 이상의 물질로 구성되고,The metal film is composed of one or more materials selected from Ti, Ni, Mo, Ru, Hf, Ta, W, Re, Ri, Pt, La, Eu, Yb, 상기 진공용기 내의 압력을 0.1 Pa 이하로 유지하면서 시료의 온도를 60℃ 이하로 하여 상기 시료를 처리하는 것을 특징으로 하는 플라즈마처리방법.And treating the sample at a temperature of 60 ° C. or less while maintaining the pressure in the vacuum vessel at 0.1 Pa or less. 제 1항에 있어서,The method of claim 1, 상기 high-k 재료의 막이 Hf를 함유하는 막인 것을 특징으로 하는 플라즈마처리방법. And the film of high-k material is a film containing Hf. 삭제delete 제 1항 또는 제 2항에 있어서, The method according to claim 1 or 2, 상기 시료가, 상기 진공용기 내에 배치되어 알루미늄 또는 그 합금제의 기재 와 그 표면에 배치된 세라믹스로 이루어지는 절연체막을 가진 시료대의 상기 절연체막 위에 얹혀지고, 상기 기재 내에 배치된 온도조절수단에 의하여 상기 시료의 온도가 60℃ 이하로 조절되는 것을 특징으로 하는 플라즈마처리방법. The sample is placed on the insulator film of a sample stage having an insulator film made of aluminum or an alloy base material and ceramics disposed on the surface of the sample, which is disposed in the vacuum container, and the sample is disposed by the temperature adjusting means disposed in the base material. Plasma processing method, characterized in that the temperature of the control to 60 ℃ or less. 제 1항 또는 제 2항에 있어서,The method according to claim 1 or 2, 상기 진공용기 내에 Cl 또는 HBr을 공급하여 상기 금속의 막을 에칭하여 게이트구조를 형성하는 것을 특징으로 하는 플라즈마처리방법. Supplying Cl or HBr into the vacuum vessel to etch the metal film to form a gate structure. 진공용기 내에 배치되고 그 안쪽에서 플라즈마가 형성되는 처리실과, 상기 처리실 내의 아래쪽부에 배치되고 표면에 위쪽의 금속의 막 및 아래쪽의 high-k 재료의 막의 층을 가진 상기 플라즈마에 의한 처리대상인 시료가 상면에 탑재되는 시료대와, 상기 처리실의 상기 플라즈마에 면하는 부재의 표면을 상기 시료의 처리 온도 이상으로 가열하는 수단을 구비하고,A processing chamber disposed in a vacuum chamber and having a plasma formed therein; and a sample to be treated by the plasma having a layer of a metal of an upper metal and a film of a high-k material below disposed on a lower side of the processing chamber and on a surface thereof; A sample stage mounted on an upper surface, and a means for heating the surface of a member facing the plasma of the processing chamber above the processing temperature of the sample; 상기 금속의 막이 Ti, Ni, Mo, Ru, Hf, Ta, W, Re, Ri, Pt, La, Eu, Yb 중에서 선택된 하나 이상의 물질로 구성되고, 상기 진공용기 내에서 상기 플라즈마를 형성하여 상기 처리실 내의 압력을 0.1 Pa 이하로 하여 상기 시료의 처리를 행하는 것을 특징으로 하는 플라즈마처리장치.The metal film is made of one or more materials selected from Ti, Ni, Mo, Ru, Hf, Ta, W, Re, Ri, Pt, La, Eu, and Yb, and forms the plasma in the vacuum chamber to form the plasma chamber. The sample is subjected to the treatment of the sample at a pressure of 0.1 Pa or less. 제 6항에 있어서,The method of claim 6, 상기 high-k재료의 막이 Hf를 함유하는 막인 것을 특징으로 하는 플라즈마처리장치. And the film of high-k material is a film containing Hf. 삭제delete 제 6항 또는 제 7항에 있어서,The method according to claim 6 or 7, 상기 시료가, 상기 진공용기 내에 배치되어 알루미늄 또는 그 합금제의 기재와 그 표면에 배치된 세라믹스로 이루어지는 절연체막을 가진 시료대의 상기 절연체막 위에 얹혀지고, 상기 기재 내에 배치된 온도조절수단에 의하여 상기 시료의 온도가 60℃ 이하로 조절되는 것을 특징으로 하는 플라즈마처리장치. The sample is placed on the insulator film of a sample stage having an insulator film made of aluminum or an alloy base material and ceramics disposed on the surface of the sample, which is disposed in the vacuum container, and the sample is disposed by the temperature adjusting means disposed in the base material. Plasma processing apparatus, characterized in that the temperature is controlled to 60 ℃ or less. 제 6항 또는 제 7항에 있어서,The method according to claim 6 or 7, 상기 진공용기 내에 Cl 또는 HBr을 공급하여 상기 금속의 막을 에칭하여 게이트구조를 형성하는 것을 특징으로 하는 플라즈마처리장치.Supplying Cl or HBr into the vacuum vessel to etch the metal film to form a gate structure.
KR1020070018938A 2007-02-26 2007-02-26 Plasma processing apparatus and plasma processing method KR100866935B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070018938A KR100866935B1 (en) 2007-02-26 2007-02-26 Plasma processing apparatus and plasma processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070018938A KR100866935B1 (en) 2007-02-26 2007-02-26 Plasma processing apparatus and plasma processing method

Publications (2)

Publication Number Publication Date
KR20080078986A KR20080078986A (en) 2008-08-29
KR100866935B1 true KR100866935B1 (en) 2008-11-04

Family

ID=39880817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070018938A KR100866935B1 (en) 2007-02-26 2007-02-26 Plasma processing apparatus and plasma processing method

Country Status (1)

Country Link
KR (1) KR100866935B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010083569A (en) * 2000-02-16 2001-09-01 박종섭 Method of forming W-gate electrode in semiconductor device
KR20030048348A (en) * 2001-12-12 2003-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Film formation apparatus and film formation method and cleaning method
KR20060026836A (en) * 2004-09-21 2006-03-24 삼성전자주식회사 Method of forming gate pattern of semiconductor device
WO2006082730A1 (en) * 2005-02-01 2006-08-10 Tokyo Electron Limited Semiconductor device manufacturing method and plasma oxidation method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010083569A (en) * 2000-02-16 2001-09-01 박종섭 Method of forming W-gate electrode in semiconductor device
KR20030048348A (en) * 2001-12-12 2003-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Film formation apparatus and film formation method and cleaning method
KR20060026836A (en) * 2004-09-21 2006-03-24 삼성전자주식회사 Method of forming gate pattern of semiconductor device
WO2006082730A1 (en) * 2005-02-01 2006-08-10 Tokyo Electron Limited Semiconductor device manufacturing method and plasma oxidation method

Also Published As

Publication number Publication date
KR20080078986A (en) 2008-08-29

Similar Documents

Publication Publication Date Title
US5928963A (en) Plasma etching method
US7815740B2 (en) Substrate mounting table, substrate processing apparatus and substrate processing method
US7825018B2 (en) Plasma oxidation method and method for manufacturing semiconductor device
KR100927983B1 (en) Substrate Treatment Method And Substrate Treatment Apparatus
US11551916B2 (en) Sheath and temperature control of a process kit in a substrate processing chamber
KR102396430B1 (en) Substrate processing apparatus and substrate processing method
JP2010161350A (en) Substrate treating method
JP2022100339A (en) Substrate processing apparatus and substrate processing method
JP2005039015A (en) Method and apparatus for plasma processing
US8071446B2 (en) Manufacturing method of semiconductor device and substrate processing apparatus
JP2008235611A (en) Plasma processing equipment and method for processing plasma
US6191045B1 (en) Method of treating surface of sample
JPWO2009041214A1 (en) Plasma processing method and plasma processing apparatus
KR100866935B1 (en) Plasma processing apparatus and plasma processing method
KR102614922B1 (en) Apparatus and method for treating substrate
JP5193481B2 (en) Plasma processing method and plasma processing apparatus
US7807581B2 (en) Plasma processing apparatus and plasma processing method
JP2009010144A (en) Substrate treating apparatus
KR101895931B1 (en) Apparatus and method for treating substrate
KR102653253B1 (en) Substrate processing method and substrate processing apparatus
CN110783260A (en) Etching method
CN111725062B (en) Film etching method and plasma processing apparatus
KR100323598B1 (en) Plasma etching method
US20240079216A1 (en) Apparatus for treating substrate and method for treating substrate
TWI364053B (en)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee