KR100864625B1 - Semiconductor memory device with data-driving device - Google Patents

Semiconductor memory device with data-driving device Download PDF

Info

Publication number
KR100864625B1
KR100864625B1 KR1020070032057A KR20070032057A KR100864625B1 KR 100864625 B1 KR100864625 B1 KR 100864625B1 KR 1020070032057 A KR1020070032057 A KR 1020070032057A KR 20070032057 A KR20070032057 A KR 20070032057A KR 100864625 B1 KR100864625 B1 KR 100864625B1
Authority
KR
South Korea
Prior art keywords
pull
data
control signals
output
control signal
Prior art date
Application number
KR1020070032057A
Other languages
Korean (ko)
Other versions
KR20080089072A (en
Inventor
이근일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070032057A priority Critical patent/KR100864625B1/en
Publication of KR20080089072A publication Critical patent/KR20080089072A/en
Application granted granted Critical
Publication of KR100864625B1 publication Critical patent/KR100864625B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Abstract

본 발명은 PVT 변동 시에도 안정적으로 데이터를 출력할 수 있는 데이터 드라이빙장치를 구비하는 반도체메모리소자를 제공하기 위한 것으로, 이를 위한 본 발명의 일 측면에 따르면, 입력-데이터를 반전시켜 풀업-데이터와 풀다운-데이터로 출력하기 위한 데이터 전달수단; 상기 풀업-데이터 및 복수의 풀업-구동력-조절신호에 응답하여 복수의 풀업-제어신호를 출력하기 위한 풀업-프리-드라이빙수단; 상기 풀다운-데이터 및 복수의 풀다운-구동력-조절신호에 응답하여, 상기 복수의 풀업-제어신호와 다른 천이시점을 갖는 복수의 풀다운-제어신호를 출력하기 위한 풀다운-프리-드라이빙수단; 상기 복수의 풀업-제어신호에 응답하여 데이터 출력단을 풀업 드라이빙하기 위한 복수의 풀업-드라이버; 및 상기 복수의 풀다운-제어신호에 응답하여 상기 데이터 출력단을 풀다운 드라이빙하기 위한 복수의 풀다운-드라이버를 구비하는 반도체메모리소자가 제공된다.The present invention is to provide a semiconductor memory device having a data driving device capable of stably outputting data even when PVT fluctuations. According to an aspect of the present invention, the input-data is inverted to pull-up data and Data transfer means for outputting as pull-down data; Pull-up-driving means for outputting a plurality of pull-up control signals in response to the pull-up data and the plurality of pull-up driving force control signals; Pull-down-driving means for outputting a plurality of pull-down control signals having transition points different from the plurality of pull-up control signals in response to the pull-down data and the plurality of pull-down driving force control signals; A plurality of pull-up drivers for pull-up driving a data output stage in response to the plurality of pull-up control signals; And a plurality of pull-down drivers for pull-down driving the data output terminal in response to the plurality of pull-down control signals.

슬루 레이트(Slew Rate), 천이(Transition), 피크 전류(Peak Current), 노이즈, 데이터 윈도우(Data Window) Slew Rate, Transition, Peak Current, Noise, Data Window

Description

데이터 드라이빙장치를 구비하는 반도체메모리소자{SEMICONDUCTOR MEMORY DEVICE WITH DATA-DRIVING DEVICE}Semiconductor memory device having a data driving device {SEMICONDUCTOR MEMORY DEVICE WITH DATA-DRIVING DEVICE}

도 1은 종래기술에 따른 반도체메모리소자 내 데이터 드라이빙장치의 회로도.1 is a circuit diagram of a data driving apparatus in a semiconductor memory device according to the prior art.

도 2는 도 1의 종래기술에 따른 반도체메모리소자의 동작 파형도.2 is an operational waveform diagram of a semiconductor memory device according to the prior art of FIG.

도 3은 도 1에 도시된 종래기술에 의한 풀다운-제어신호 NDRV<0> 및 풀업-제어신호 PDRV<0>의 시뮬레이션 파형도.3 is a simulation waveform diagram of the pull-down control signal NDRV <0> and the pull-up control signal PDRV <0> according to the prior art shown in FIG.

도 4는 본 발명의 제1 실시 예에 따른 반도체메모리소자 내 데이터 드라이빙장치의 회로도.4 is a circuit diagram of a data driving apparatus in a semiconductor memory device according to a first embodiment of the present invention.

도 5는 도 4에 도시된 본 발명의 풀업-프리-제어신호 PCODE<0> 및 풀다운-프리-제어신호 NCODE<0>의 시뮬레이션 파형도.Fig. 5 is a simulation waveform diagram of the pull-up pre-control signal PCODE <0> and pull-down pre-control signal NCODE <0> of the present invention shown in Fig. 4;

도 6은 도 4의 본 발명에 의한 풀다운-제어신호 NDRV<0> 및 풀업-제어신호 PDRV<0>의 시뮬레이션 파형도.6 is a simulation waveform diagram of the pull-down control signal NDRV <0> and the pull-up control signal PDRV <0> according to the present invention of FIG.

도 7은 본 발명의 제2 실시 예에 따른 반도체메모리소자 내 데이터 드라이빙 장치의 회로도.7 is a circuit diagram of a data driving apparatus in a semiconductor memory device according to a second embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

100 : 데이터 전달부100: data transfer unit

200 : 풀업-프리-드라이빙부200: pull-up-driving part

300 : 풀다운-프리-드라이빙부300: pull-down-driving part

본 발명은 반도체 설계 기술에 관한 것으로, 특히 고주파수 또는 PVT 변동 시에도 안정적으로 데이터를 출력할 수 있는 데이터 드라이빙장치를 구비하는 반도체메모리소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor design technology, and more particularly, to a semiconductor memory device having a data driving device capable of stably outputting data even in the case of high frequency or PVT fluctuations.

일반적으로, DDR SDRAM(Double data rate Synchronous Dynamic Random Acess Memory)은 외부 클럭(external clock)의 라이징과 폴링 에지에 동기되어 데이터 전송이 이루어지도록 구성되어 있다.In general, DDR SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory) is configured to transmit data in synchronization with the rising edge and the falling edge of an external clock.

다음에서는 도면을 참조하여, 출력되는 데이터를 드라이빙하기 위한 반도체메모리소자 내 데이터 드라이빙장치에 관해 구체적으로 살펴보도록 한다.Next, a data driving apparatus in a semiconductor memory device for driving output data will be described in detail with reference to the accompanying drawings.

도 1은 종래기술에 따른 반도체메모리소자 내 데이터 드라이빙장치의 회로도이다.1 is a circuit diagram of a data driving apparatus in a semiconductor memory device according to the prior art.

도 1을 참조하면, 종래기술에 따른 데이터 드라이빙장치는 입력-데이터(DT)를 반전시켜 풀업-데이터(P<0>)와, 풀다운-데이터(N<0>)로 출력하기 위한 데이터 전달부(10)와, 풀업-데이터(P<0>) 및 복수의 풀업-구동력-조절신호(P_CON<0:N>)에 응답하여 복수의 풀업-제어신호(PDRV<0:N>)를 출력하기 위한 풀업-프리-드라이빙부(20)와, 풀다운-데이터(N<0>) 및 복수의 풀다운-구동력-조절신호(N_CON<0:N>)에 응답하여 복수의 풀다운-제어신호(NDRV<0>)를 출력하기 위한 풀다운-프리-드라이빙부(30)와, 복수의 풀업-제어신호(PDRV<0:N>)에 응답하여 데이터 출력단(DQ)을 풀업 드라이빙하기 위한 복수의 풀업-드라이버(PM1, …)와, 복수의 풀다운-제어신호(NDRV<0:N>)에 응답하여 데이터 출력단(DQ)을 풀다운 드라이빙하기 위한 복수의 풀다운-드라이버(NM1, …)를 구비한다.Referring to FIG. 1, the data driving apparatus according to the related art may invert the input-data DT to output data as pull-up data P <0> and pull-down data N <0>. And a plurality of pull-up control signals PDRV <0: N> in response to the pull-up data P <0> and the plurality of pull-up driving force adjustment signals P_CON <0: N>. The pull-up pre-driving unit 20 and the plurality of pull-down control signals NDRV in response to the pull-down data N <0> and the plurality of pull-down driving force adjustment signals N_CON <0: N>. A pull-down pre-driving unit 30 for outputting <0> and a plurality of pull-ups for pull-up driving the data output terminal DQ in response to the plurality of pull-up control signals PDRV <0: N>. Drivers PM1, ..., and a plurality of pull-down drivers NM1, ... for pull-down driving the data output terminal DQ in response to the plurality of pull-down control signals NDRV <0: N>.

풀업-프리-드라이빙부(20)는 복수의 풀업-구동력-조절신호(P_CON<0:N>)와 풀업-데이터(P<0>)에 응답하여 복수의 풀업-프리-제어신호(PCODE<0:N>)를 출력하기 위한 복수의 프리-풀업-제어부(NR1, NR2, …)와, 복수의 풀업-프리-제어신호(PCODE<0:N>)에 응답하여 복수의 풀업-제어신호(PDRV<0:N>)가 출력되는 노드를 구동하기 위한 복수의 프리-풀업-드라이버(22, 24, …)를 포함한다.The pull-up pre-driving unit 20 generates a plurality of pull-up pre-control signals PCODE <in response to the plurality of pull-up driving force control signals P_CON <0: N> and the pull-up data P <0>. 0: N>) and a plurality of pull-up control signals NR1, NR2, ... for outputting the plurality of pull-up control signals in response to the plurality of pull-up pre-control signals PCODE <0: N>. A plurality of pre-pull-drivers 22, 24, ... for driving the node to which (PDRV <0: N>) is output.

풀다운-프리-드라이빙부(30)는 복수의 풀다운-구동력-조절신호(N_CON<0:N>)와 풀다운-데이터(N<0>)에 응답하여 복수의 풀다운-프리-제어신호(NCODE<0:N>)를 출력하기 위한 복수의 프리-풀다운-제어부(ND1, ND2, …)와, 복수의 풀다운-프리-제어신호(NCODE<0:N>)에 응답하여 복수의 풀다운-제어신호(NDRV<0:N>)가 출력되는 노드를 구동하기 위한 복수의 프리-풀다운-드라이버(32, 34, …)를 포함한다.The pull-down pre-driving unit 30 responds to the plurality of pull-down driving force control signals N_CON <0: N> and the pull-down data N <0> and outputs a plurality of pull-down pre-control signals NCODE < 0: N>) and a plurality of pull-down control signals in response to a plurality of pre-pull-down control units ND1, ND2, ..., and a plurality of pull-down pre-control signals NCODE <0: N>. And a plurality of pre-pull-down drivers 32, 34, ... for driving the node to which (NDRV <0: N>) is output.

다음에서는 동작을 간략히 살펴보도록 한다. 이때, 입력-데이터(DT)는 논리레벨 'H'인 것으로 가정한다.The following briefly describes the operation. In this case, it is assumed that the input-data DT is at the logic level 'H'.

먼저, 데이터 전달부(10)는 입력-데이터(DT)를 반전시켜 논리레벨 'L'의 풀업-데이터(P<0>)와, 풀다운-데이터(N<0>)로 출력한다. First, the data transfer unit 10 inverts the input-data DT and outputs the pull-up data P <0> of the logic level 'L' and the pull-down data N <0>.

이어, 풀업-프리-드라이빙부(20)는 해당 풀업-구동력-조절신호(P_CON<0:N>)의 논리레벨 'L' 활성화에 따라 조절된 구동력으로, 해당 풀업-제어신호(PDRV<0:N>)를 논리레벨 'L'로 출력한다.Subsequently, the pull-up-driving unit 20 is a driving force adjusted according to the activation of the logic level 'L' of the pull-up driving force control signal P_CON <0: N>, and the pull-up control signal PDRV <0. : N>) is output at the logic level 'L'.

또한, 풀다운-프리-드라이빙부(30)는 풀다운-데이터(N<0>)를 해당 풀다운-구동력-조절신호(N_CON<0:N>)의 논리레벨 'H' 활성화에 따라 조절된 구동력으로, 해당 풀다운-제어신호(NDRV<0:N>)를 논리레벨 'L'로 출력한다.In addition, the pull-down-driving unit 30 converts the pull-down data N <0> into a driving force adjusted according to the logic level 'H' activation of the corresponding pull-down driving force-adjustment signal N_CON <0: N>. Then, the corresponding pull-down control signal NDRV <0: N> is output at the logic level 'L'.

따라서, 복수의 풀업-드라이버(PM1, …)가 해당 풀업-제어신호(PDRV<0:N>)에 응답하여 논리레벨 'H'로 데이터 출력단(DQ)을 드라이빙한다. 이때, 복수의 풀다운-드라이버(NM1)는 해당 풀다운-제어신호(NDRV<0:N>)에 의해 오프된다.Accordingly, the plurality of pull-up drivers PM1, ... drive the data output terminal DQ at the logic level 'H' in response to the pull-up control signals PDRV <0: N>. At this time, the plurality of pull-down drivers NM1 are turned off by the corresponding pull-down control signals NDRV <0: N>.

한편, 입력-데이터(DT)가 논리레벨 'L'인 것으로 경우에 대해 가정하여, 동작을 살펴보도록 한다.On the other hand, it is assumed that the input-data (DT) is the logic level 'L', the operation will be described.

먼저, 데이터 전달부(10)는 입력-데이터(DT)를 반전시켜 논리레벨 'H'의 풀업-데이터(P<0>)와, 풀다운-데이터(N<0>)로 출력한다. First, the data transfer unit 10 inverts the input-data DT and outputs the pull-up data P <0> of the logic level 'H' and the pull-down data N <0>.

이어, 풀업-프리-드라이빙부(20)는 해당 풀업-구동력-조절신호(P_CON<0:N>)의 논리레벨 'L' 활성화에 따라 조절된 구동력으로, 해당 풀업-제어신호(PDRV<0:N>)를 논리레벨 'H'로 출력한다.Subsequently, the pull-up-driving unit 20 is a driving force adjusted according to the activation of the logic level 'L' of the pull-up driving force control signal P_CON <0: N>, and the pull-up control signal PDRV <0. : N>) is output at logic level 'H'.

또한, 풀다운-프리-드라이빙부(30)는 풀다운-데이터(N<0>)를 해당 풀다운-구동력-조절신호(N_CON<0:N>)의 논리레벨 'H' 활성화에 따라 조절된 구동력으로, 해 당 풀다운-제어신호(NDRV<0:N>)를 논리레벨 'H' 로 출력한다.In addition, the pull-down-driving unit 30 converts the pull-down data N <0> into a driving force adjusted according to the logic level 'H' activation of the corresponding pull-down driving force-adjustment signal N_CON <0: N>. Then, the corresponding pull-down control signal NDRV <0: N> is output at the logic level 'H'.

따라서, 복수의 풀다운-드라이버(NM1, …)가 해당 풀다운-제어신호(NDRV<0:N>)에 응답하여 데이터 출력단(DQ)을 논리레벨 'L'로 드라이빙한다.Accordingly, the plurality of pull-down drivers NM1, ... drive the data output terminal DQ to the logic level 'L' in response to the pull-down control signals NDRV <0: N>.

도 2는 도 1의 종래기술에 따른 반도체메모리소자의 동작 파형도로서, 특히 풀다운-프리-제어신호 NCODE<0> 및 풀업-프리-제어신호 PCODE<0>의 시뮬레이션 파형도를 비교한 도면이다.FIG. 2 is an operation waveform diagram of the semiconductor memory device according to the related art of FIG. 1, in particular, a simulation waveform diagram of a pull-down pre-control signal NCODE <0> and a pull-up pre-control signal PCODE <0>. .

도 2에 도시된 바와 같이, (이상적인 경우에) 풀다운-프리-제어신호 NCODE<0>와 풀업-프리-제어신호 PCODE<0>는 신호의 라이징 시점(Rising Timing)과 폴링 시점(Falling Timing)이 같다. 그리고 신호의 논리레벨 'H'와 'L' 스테이트 타이밍(State Timing)이 동일하다. 또한, 신호의 슬루 레이트이 일정하게 유지된다.As shown in FIG. 2, the pull-down pre-control signal NCODE <0> and the pull-up pre-control signal PCODE <0> (in an ideal case) are a rising timing and a falling timing of the signal. Is like this. The logic level 'H' and 'L' state timing of the signal is the same. In addition, the slew rate of the signal is kept constant.

참고적으로, 도면에서는 풀다운-프리-제어신호 NCODE<0> 및 풀업-프리-제어신호 PCODE<0>만을 도시하였으나, 모든 풀다운-프리-제어신호(NCODE<0:N>)와 모든 풀업-프리-제어신호(PCODE<0:N>) 역시 동일한 천이 시점과 스테이트 타이밍을 갖는다.For reference, in the drawing, only the pull-down pre-control signal NCODE <0> and the pull-up pre-control signal PCODE <0> are shown, but all the pull-down pre-control signals NCODE <0: N> and all the pull-up- The pre-control signals PCODE <0: N> also have the same transition time and state timing.

한편, 도 3은 도 1에 도시된 종래기술에 의한 풀다운-제어신호(NDRV<0>) 및 풀업-제어신호(PDRV<0>)의 시뮬레이션 파형도이다.3 is a simulation waveform diagram of the pull-down control signal NDRV <0> and the pull-up control signal PDRV <0> according to the related art shown in FIG. 1.

도 3에 도시된 바와 같이, 풀다운-제어신호(NDRV<0>) 및 풀업-제어신호(PDRV<0>) 역시 라이징 시점(Rising Timing)과 폴링 시점(Falling Timing)이 같다. 이는 풀다운-프리-제어신호 NCODE<0>와 풀업-프리-제어신호 PCODE<0>에 의해 생성되기 때문이다.As shown in FIG. 3, the pull-down control signal NDRV <0> and the pull-up control signal PDRV <0> also have a rising timing and a falling timing. This is because it is generated by the pull-down pre-control signal NCODE <0> and the pull-up pre-control signal PCODE <0>.

또한, 출력-데이터의 슬루 레이트는 PVT(Process Voltage Temperature) 변화에 따라 일정하게 유지되어야 하는데, 이는 프리-풀업 및 풀다운-드라이빙부의 제어신호에 의해 결정된다. 예를 들어, 슬루 레이트가 클 경우에는 스위칭 노이즈(switching noise(Ldi/dt))가 커지게 된다. 또한, 슬루 레이트가 작을 경우에는 출력-데이터의 유효구간(data eye)이 작아져서 타이밍 마진(timing margin)이 줄어든다.In addition, the slew rate of the output-data should be kept constant according to the process voltage temperature (PVT) change, which is determined by the control signals of the pre-pull-up and pull-down drivers. For example, when the slew rate is large, the switching noise (Ldi / dt) becomes large. In addition, when the slew rate is small, the data eye of the output-data becomes small, thereby reducing the timing margin.

그런데, 실질적인 구동 상황에서, 종래기술의 풀다운-프리-제어신호(NCODE<0:N>) 및 풀업-프리-제어신호(PCODE<0:N>) 각각이 갖는 플라이트 타임(flight time)과 슬루 레이트(Slew Rate)가 달라진다.However, in a practical driving situation, the flight time and slew of each of the prior art pull-down pre-control signals NCODE <0: N> and pull-up pre-control signals PCODE <0: N>, respectively. Slew Rate is different.

이는 복수의 프리-풀다운-제어부(ND1, ND2, …)가 모두 풀다운-데이터(N<0>)를 하나의 입력으로 가져 구동되기 때문이다. 다시 언급하면, 풀다운-데이터(N<0>)를 출력하는 데이터 전달부(10)로부터 복수의 프리-풀다운-제어부(ND1, ND2, …)까지 각각의 위치가 다르다. 위치가 다르기 때문에, 풀다운-프리-제어신호(NCODE<0:N>)의 천이 시점이 서로 달라진다. 풀업-프리-제어신호(PCODE<0:N>)에 관해서는 언급하지 않았으나, 이 역시 앞서 언급한 바와 같이 서로 다른 위치로 인해 다른 천이 시점을 갖게 된다.This is because the plurality of pre-pull-down control units ND1, ND2, ... are all driven with one pull-down data N <0> as one input. In other words, the respective positions are different from the data transfer unit 10 which outputs the pull-down data N <0> to the plurality of pre-pull-down control units ND1, ND2,... Since the positions are different, the transition time points of the pull-down pre-control signals NCODE <0: N> are different. Although the pull-up-pre-control signals PCODE <0: N> are not mentioned, they also have different transition points due to the different positions as mentioned above.

따라서, 출력 데이터(DQ)의 스큐를 PVT 변동 시에도 안정적으로 유지하기 위해, 풀업 드라이버 및 풀다운 드라이버의 출력노드에 저항을 배치한다. 그러나, 저항성분을 통해 출력 데이터의 라이징 시간과 폴링 시간을 늘려주더라도, 풀다운-프 리-제어신호(NCODE<0:N>) 및 풀업-프리-제어신호(PCODE<0:N>)의 다른 천이 시점은 극복되지 않는다.Therefore, in order to keep the skew of the output data DQ stable even in the case of PVT fluctuations, a resistor is disposed at the output node of the pull-up driver and the pull-down driver. However, even if the rising time and the polling time of the output data are increased through the resistance component, the difference between the pull-down pre-control signal (NCODE <0: N>) and the pull-up pre-control signal (PCODE <0: N>) is different. The transition point is not overcome.

이와 같이, 종래기술은 풀다운-프리-제어신호(NCODE<0:N>)와 풀업-프리-제어신호(PCODE<0:N>)가 PVT 변동이나 플라이트 타임의 차이로 인해, 원치않게 천이 시점 및 스테이트 타임이 달라진다. 이에 의해 구동되는 출력-데이터의 출력 시, 복수의 풀다운 드라이버(NM1, …) 및 풀업 드라이버(PM1, …)가 동시에 턴온되어 순간적으로 피크 커런트의 소모가 발생된다. 피크 전류(peak current)의 노이즈에 의해 출력 데이터(DQ)에서 신호 왜곡이 생긴다. 출력 데이터(DQ)의 신호 왜곡은 고주파(high frequency) 구동 시 AC 타이밍 마진(AC timing margin)을 감소시켜 칩의 성능이 저하된다.As described above, the prior art undesirably transitions the pull-down pre-control signal (NCODE <0: N>) and the pull-up pre-control signal (PCODE <0: N>) due to a difference in PVT variation or flight time. And state time is different. When the output-data driven by this is output, the plurality of pull-down drivers NM1, ..., and the pull-up drivers PM1, ... are turned on at the same time, resulting in instantaneous peak current consumption. Signal distortion occurs in the output data DQ due to the noise of the peak current. Signal distortion of the output data DQ reduces the AC timing margin when driving high frequency, thereby degrading chip performance.

더욱이, 컴퓨터 및 통신제품 등에 널리 사용되고 있는 SDRAM에 대한, 높은 주파수의 동작 요구가 늘어남에 따라 500MHz(tCK 2ns) 이상의 주파수에서도 안정적인 고속 동작 소자의 제작 필요성이 커짐에 따라, 전술한 문제점을 더욱 부각되어 나타난다.Furthermore, as the demand for high frequency operation of SDRAM, which is widely used in computers and telecommunications products, increases, the necessity of manufacturing a high-speed operation device that is stable even at a frequency of 500 MHz (tCK 2 ns) or more increases, and thus the above-mentioned problems are highlighted. appear.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 고주파수 또는 PVT 변동 시에도 안정적으로 데이터를 출력할 수 있는 데이터 드라이빙장치를 구비하는 반도체메모리소자를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide a semiconductor memory device having a data driving apparatus capable of stably outputting data even in the case of high frequency or PVT fluctuation.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 입력-데이터를 반전시켜 풀업-데이터와 풀다운-데이터로 출력하기 위한 데이터 전달수단; 상기 풀업-데이터 및 복수의 풀업-구동력-조절신호에 응답하여 복수의 풀업-제어신호를 출력하기 위한 풀업-프리-드라이빙수단; 상기 풀다운-데이터 및 복수의 풀다운-구동력-조절신호에 응답하여, 상기 복수의 풀업-제어신호와 다른 천이시점을 갖는 복수의 풀다운-제어신호를 출력하기 위한 풀다운-프리-드라이빙수단; 상기 복수의 풀업-제어신호에 응답하여 데이터 출력단을 풀업 드라이빙하기 위한 복수의 풀업-드라이버; 및 상기 복수의 풀다운-제어신호에 응답하여 상기 데이터 출력단을 풀다운 드라이빙하기 위한 복수의 풀다운-드라이버를 구비하는 반도체메모리소자가 제공된다.According to an aspect of the present invention for achieving the above technical problem, the data transfer means for outputting the input data to the pull-up data and pull-down; Pull-up-driving means for outputting a plurality of pull-up control signals in response to the pull-up data and the plurality of pull-up driving force control signals; Pull-down-driving means for outputting a plurality of pull-down control signals having transition points different from the plurality of pull-up control signals in response to the pull-down data and the plurality of pull-down driving force control signals; A plurality of pull-up drivers for pull-up driving a data output stage in response to the plurality of pull-up control signals; And a plurality of pull-down drivers for pull-down driving the data output terminal in response to the plurality of pull-down control signals.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도 4는 본 발명의 제1 실시 예에 따른 반도체메모리소자 내 데이터 드라이빙장치의 회로도이다.4 is a circuit diagram of a data driving apparatus in a semiconductor memory device according to a first embodiment of the present invention.

도 4를 참조하면, 제1 실시 예에 따른 반도체메모리소자는 입력-데이터(DT)를 반전시켜 풀업-데이터(P<0>)와, 풀다운-데이터(N<0>)로 출력하기 위한 데이터 전달부(100)와, 풀업-데이터(P<0>) 및 복수의 풀업-구동력-조절신호(P_CON<0:N>)에 응답하여 복수의 풀업-제어신호(PDRV<0:N>)를 출력하기 위한 풀업-프리-드라이빙부(200)와, 풀다운-데이터(N<0>) 및 복수의 풀다운-구동력-조절신호(N_CON<0:N>)에 응답하여, 풀업-제어신호(PDRV<0>)와 서로 다른 천이 시점을 갖는 복수의 풀다운-제어신호(NDRV<0:N>)를 출력하기 위한 풀다운-프리-드라이빙부(300)와, 복수의 풀업-제어신호(PDRV<0:N>)에 응답하여 데이터 출력단(DQ)을 풀업 드라이빙하기 위한 복수의 풀업-드라이버(PM2, …)와, 복수의 풀다운-제어신호(NDRV<0:N>)에 응답하여 데이터 출력단(DQ)을 풀다운 드라이빙하기 위한 복수의 풀다운-드라이버(NM2, …)를 구비한다.Referring to FIG. 4, in the semiconductor memory device according to the first embodiment, data for inverting the input-data DT to output the pull-up data P <0> and the pull-down data N <0>. The transfer unit 100 and the plurality of pull-up control signals PDRV <0: N> in response to the pull-up data P <0> and the plurality of pull-up driving force control signals P_CON <0: N>. In response to the pull-up pre-driving unit 200 and a pull-down data (N <0>) and a plurality of pull-down driving force control signals (N_CON <0: N>) for outputting a pull-up-control signal ( PDRV <0>) and a pull-down pre-driving unit 300 for outputting a plurality of pull-down control signals NDRV <0: N> having different transition points, and a plurality of pull-up control signals PDRV < A plurality of pull-up drivers PM2, ... for pulling up the data output terminal DQ in response to 0: N>, and a plurality of pull-down control signals NDRV <0: N>. Multiple pulls to pull down DQ) - and a driver (NM2, ...).

여기서, 풀업-프리-드라이빙부(200)에 입력되는 풀업-구동력-조절신호(P_CON<0:N>)의 천이 시점과, 풀다운-프리-드라이빙부(300)에 입력되는 풀다운-구동력-조절신호(N_CON<0:N>) 천이 시점이 서로 다르도록 설계한다. 즉, 각 신호의 천이 시점이 달라진다. 반면, 풀업-구동력-조절신호(P_CON<0:N>) 및 풀다운-구동력-조절신호(N_CON<0:N>)는 서로 동일한 스큐(Skew) 및 슬루 레이트를 가지고 활성화된다.Here, the transition time of the pull-up driving force control signal (P_CON <0: N>) input to the pull-up-driving unit 200 and the pull-down driving force-adjustment input to the pull-down pre-driving unit 300 The transition points of the signals N_CON <0: N> are designed to be different from each other. In other words, the transition time of each signal is different. On the other hand, the pull-up driving force control signal P_CON <0: N> and the pull-down driving force control signal N_CON <0: N> are activated with the same skew and slew rate.

한편, 각 블록에 대해서 살펴보도록 한다.On the other hand, let's look at each block.

먼저, 풀업-프리-드라이빙부(200)는 복수의 풀업-구동력-조절신호(P_CON<0:N>)와 풀업-데이터(P<0>)에 응답하여 복수의 풀업-프리-제어신호(PCODE<0:N>)를 출력하기 위한 복수의 프리-풀업-제어부(NR3, NR4, …)와, 복수의 풀업-프리-제어신호(PCODE<0:N>)에 응답하여 복수의 풀업-제어신호(PDRV<0:N>)가 출력되는 노드를 구동하기 위한 복수의 프리-풀업-드라이버(220, 240, …)를 포함한다.First, the pull-up pre-driving unit 200 responds to the plurality of pull-up driving force control signals P_CON <0: N> and the pull-up data P <0>. A plurality of pre-pull-up controllers NR3, NR4, ... for outputting PCODE <0: N> and a plurality of pull-ups in response to a plurality of pull-up-pre-control signals PCODE <0: N>. And a plurality of pre-pull-up drivers 220, 240, ... for driving the node to which the control signals PDRV <0: N> are output.

여기서, 복수의 프리-풀업-제어부(NR1, NR2, …)와 프리-풀업-드라이버(220, 240, …)는 인가되는 신호만 다르고 동일한 회로적 구현을 가지므로, 각 하나만을 예시로서 살펴보도록 한다.Here, the plurality of pre-pull-up controllers NR1, NR2,... And the pre-pull-up drivers 220, 240,... Are different from each other and have the same circuit implementation. do.

먼저, 프리-풀업-제어부(NR3)는 해당 풀업-구동력-조절신호(P_CON<0>)와 풀업-데이터(P<0>)를 입력으로 갖고 풀업-프리-제어신호(PCODE<0>)를 출력하기 위한 노어게이트를 포함한다.First, the pre-pull-up control unit NR3 receives the pull-up driving force control signal P_CON <0> and the pull-up data P <0> as inputs, and the pull-up-pre-control signal PCODE <0>. It includes a NOR gate for outputting.

그리고 프리-풀업-드라이버(220)는 풀업-프리-제어신호(PCODE<0:N>)를 게이트 입력으로 가지며 전원전압의 공급단과 출력노드 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM3)와, 출력노드에 일측단이 접속된 저항(R1)과, 풀업-프리-제어신호(PCODE<0:N>)를 게이트 입력으로 가지며 저항의 타측단과 접지전압의 공급단 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM3)를 구비하여, 출력노드에 걸린 전압을 풀업-제어신호(PDRV<0>)로 출력한다.The pre-pull-driver 220 has a pull-up-pre-control signal (PCODE <0: N>) as a gate input and a PMOS transistor (PM3) having a source-drain path between a supply terminal and an output node of a power supply voltage. Also, a resistor (R1) having one end connected to the output node and a pull-up pre-control signal (PCODE <0: N>) are provided as gate inputs, and a drain-source path is connected between the other end of the resistor and the supply terminal of the ground voltage. An NMOS transistor NM3 is provided to output a voltage applied to the output node as a pull-up control signal PDRV <0>.

풀다운-프리-드라이빙부(300)는 복수의 풀다운-구동력-조절신호(N_CON<0:N>)와 풀다운-데이터(N<0>)에 응답하여 복수의 풀다운-프리-제어신호(NCODE<0:N>)를 출력하기 위한 복수의 프리-풀다운-제어부(ND3, ND4, …)와, 복수의 풀다운-프리-제어신호(NCODE<0:N>)에 응답하여 복수의 풀다운-제어신호(NDRV<0:N>)가 인가되는 노드를 구동하기 위한 복수의 프리-풀다운-드라이버(320, 340, …)를 포함한다.The pull-down pre-driving unit 300 responds to the plurality of pull-down driving force control signals N_CON <0: N> and the pull-down data N <0> to output the plurality of pull-down pre-control signals NCODE < 0: N>) and a plurality of pull-down control signals in response to a plurality of pre-pull-down control units ND3, ND4, ..., and a plurality of pull-down pre-control signals NCODE <0: N>. And a plurality of pre-pull-down drivers 320, 340, ... for driving the node to which (NDRV <0: N>) is applied.

또한, 복수의 프리-풀다운-제어부와 프리-풀다운-드라이버는 인가되는 신호만 다르고 동일한 회로적 구현을 가지므로, 각 하나만을 예시로서 살펴보도록 한다.In addition, since the plurality of pre-pull-down controllers and pre-pull-down drivers only have different applied signals and have the same circuit implementation, only one of them will be described as an example.

먼저, 프리-풀다운-제어부(ND3)는 풀다운-구동력-조절신호(N_CON<0:N>)와 풀다운-데이터(N<0>)를 입력으로 갖고 풀다운-프리-제어신호(NCODE<0:N>)를 출력하기 위한 낸드게이트를 포함한다.First, the pre-pull-down control unit ND3 receives pull-down driving force control signals N_CON <0: N> and pull-down data N <0> as inputs, and the pull-down pre-control signal NCODE <0: N>) to output a NAND gate.

그리고 프리-풀다운-드라이버(320)는 풀다운-프리-제어신호(NCODE<0:N>)를 게이트 입력으로 가지며 전원전압의 공급단에 자신의 소스단이 접속된 PMOS트랜지스터(PM4)와, PMOS트랜지스터의 드레인단과 출력노드 사이에 접속된 저항(R2)과, 풀다운-프리-제어신호(NCODE<0:N>)를 게이트 입력으로 가지며 출력노드와 접지전압의 공급단 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM4)를 구비하여, 출력노드에 걸린 전압을 풀다운-제어신호(NDRV<0>)로 출력한다.The pre-pull-down driver 320 has a pull-down-pre-control signal (NCODE <0: N>) as a gate input, and a PMOS transistor (PM4) having its source terminal connected to a supply terminal of a power supply voltage, and a PMOS. A resistor (R2) connected between the drain terminal of the transistor and the output node and a pull-down pre-control signal (NCODE <0: N>) are provided as gate inputs, and a drain-source path is provided between the output node and the supply terminal of the ground voltage. An NMOS transistor NM4 is provided to output a voltage applied to the output node as a pull-down control signal NDRV <0>.

도 5는 도 4에 도시된 본 발명의 풀업-프리-제어신호(PCODE<0>) 및 풀다운-프리-제어신호(NCODE<0>)의 시뮬레이션 파형도이다.FIG. 5 is a simulation waveform diagram of the pull-up pre-control signal PCODE <0> and the pull-down pre-control signal NCODE <0> of the present invention shown in FIG. 4.

도 5를 참조하면, 앞서 언급한 바와 같이, 라이징 타임은 풀다운-프리-제어신호(NCODE<0>)가 풀업-프리-제어신호(PCODE<0>)보다 빠르면, 폴링 타임은 풀다운-프리-제어신호(NCODE<0>)가 더 빠른 것을 알 수 있다. 또한, 풀다운-프리-제어신호(NCODE<0>) 및 풀업-프리-제어신호(PCODE<0>)의 슬루 레이트는 같다.Referring to FIG. 5, as mentioned above, when the rising time is faster than the pull-down-pre-control signal NCODE <0>, the polling time is pull-down-pre- It can be seen that the control signal NCODE <0> is faster. In addition, the slew rates of the pull-down pre-control signal NCODE <0> and the pull-up pre-control signal PCODE <0> are the same.

도 6은 도 4의 본 발명에 의한 풀다운-제어신호(NDRV<0>) 및 풀업-제어신호(PDRV<0>)의 시뮬레이션 파형도이다.6 is a simulation waveform diagram of the pull-down control signal NDRV <0> and the pull-up control signal PDRV <0> according to the present invention of FIG. 4.

도 6을 참조하면, 폴링 타이밍은 풀다운-제어신호(NDRV<0>)가 풀업-제어신호(PDRV<0>)보다 더 빠르며, 라이징 타이밍은 풀업-제어신호(PDRV<0>)가 더 빠르다.Referring to FIG. 6, the polling timing is faster than the pull-down control signal NDRV <0> than the pull-up control signal PDRV <0>, and the rising timing is faster than the pull-up control signal PDRV <0>. .

이는 앞서 언급한 바와 같이, 본 발명이 풀업-구동력-조절신호(P_CON<0:N>)와, 풀다운-구동력-조절신호(N_CON<0:N>)의 천이 시점은 다르게 하고, 슬루 레이트는 같도록 하기 위해, 프리-풀업-드라이버(200)의 풀다운 패스에 저항을 더 포함하고, 프리-풀다운-드라이버(300)의 풀업 패스에 저항을 더 포함하기 때문이다.As described above, the present invention makes the transition time of the pull-up driving force control signal P_CON <0: N> different from the pull-down driving force control signal N_CON <0: N>, and the slew rate is different. In order to be the same, a resistor is further included in the pull-down pass of the pre-pull-driver 200, and a resistor is further included in the pull-up pass of the pre-pull-driver 300.

보다 구체적으로 언급하면, 풀다운-제어신호(NDRV<0>) 및 풀업-제어신호(PDRV<0>)가 출력되는 노드에 접속된 저항은 복수의 풀업-드라이버(PM2, …)의 턴오프 시에는 커패시터 성분만을 적용하여 복수의 풀업-제어신호(PDRV<0:N>)가 출력되는 노드의 라이징 신호가 작은 기울기를 갖도록 한다. 또한, 풀업-드라이버의 턴온시에는 복수의 풀업-제어신호(PDRV<0:N>)의 출력노드의 폴링 신호가 RC(Resistance Capacitance) 성분에 기인하여 큰 기울기를 갖도록 한다. 한편, 풀다운-드라이버의 구동방법도 풀업-드라이버와 동일하다. 즉, 풀다운-제어신호(NDRV<0:N>)가 출력되는 노드의 폴링 신호 기울기는 작고, 라이징 신호의 기울기는 크도록 구성한다.More specifically, the resistor connected to the node to which the pull-down control signal NDRV <0> and the pull-up control signal PDRV <0> are outputted is turned off when the plurality of pull-up drivers PM2,... Only a capacitor component is applied to the rising signal of the node to which the plurality of pull-up control signals PDRV <0: N> are output. In addition, when the pull-up driver is turned on, the polling signals of the output nodes of the plurality of pull-up control signals PDRV <0: N> have a large inclination due to the RC (Resistance Capacitance) component. On the other hand, the driving method of the pull-down driver is also the same as the pull-up driver. That is, the slope of the falling signal of the node to which the pull-down control signals NDRV <0: N> are output is small and the slope of the rising signal is large.

한편, 다음에서는 동작을 간략히 살펴보도록 한다. 이때, 입력-데이터(DT)는 논리레벨 'H'인 것으로 가정한다.Meanwhile, the operation will be briefly described below. In this case, it is assumed that the input-data DT is at the logic level 'H'.

먼저, 데이터 전달부(100)는 입력-데이터(DT)를 반전시켜 논리레벨 'L'의 풀업-데이터(P<0>)와, 풀다운-데이터(N<0>)로 출력한다. First, the data transfer unit 100 inverts the input-data DT and outputs the pull-up data P <0> of the logic level 'L' and the pull-down data N <0>.

이어, 풀업-프리-드라이빙부(200)는 해당 풀업-구동력-조절신호(P_CON<0:N>)의 논리레벨 'L' 활성화에 따라 조절된 구동력으로, 해당 풀업-제어신호(PDRV<0:N>)를 논리레벨 'L'로 출력한다.Subsequently, the pull-up pre-driving unit 200 is a driving force adjusted according to the activation of the logic level 'L' of the pull-up driving force control signal P_CON <0: N>, and the pull-up control signal PDRV <0. : N>) is output at the logic level 'L'.

또한, 풀다운-프리-드라이빙부(300)는 풀다운-데이터(N<0>)를 해당 풀다운-구동력-조절신호(N_CON<0:N>)의 논리레벨 'H' 활성화에 따라 조절된 구동력으로, 해당 풀다운-제어신호(NDRV<0:N>)를 논리레벨 'L'로 출력한다.In addition, the pull-down pre-driving unit 300 converts the pull-down data N <0> into driving force adjusted according to the logic level 'H' activation of the corresponding pull-down driving force-adjustment signal N_CON <0: N>. Then, the corresponding pull-down control signal NDRV <0: N> is output at the logic level 'L'.

이때, 앞서 언급한 바와 같이, 폴링 타이밍은 풀다운-제어신호(NDRV<0:N>)가 풀업-제어신호(PDRV<0:N>)보다 더 빠르다. 따라서, 풀다운-드라이버(NM2, …)가 풀다운-제어신호(NDRV<0:N>)에 의해 먼저 오프되고, 이후 풀업-드라이버(PM2, …)가 풀다운-제어신호(NDRV<0:N>)에 응답하여 논리레벨 'H'로 데이터 출력단(DQ)을 드라이빙한다.At this time, as mentioned above, the polling timing is faster than the pull-down control signals NDRV <0: N> than the pull-up control signals PDRV <0: N>. Accordingly, the pull-down drivers NM2, ... are first turned off by the pull-down control signals NDRV <0: N>, and then the pull-up drivers PM2, ... are pull-down control signals NDRV <0: N>. In response to), the data output terminal DQ is driven to the logic level 'H'.

한편, 입력-데이터(DT)가 논리레벨 'L'인 것으로 경우에 대해 가정하여, 동작을 살펴보도록 한다.On the other hand, it is assumed that the input-data (DT) is the logic level 'L', the operation will be described.

먼저, 데이터 전달부(100)는 입력-데이터(DT)를 반전시켜 논리레벨 'H'의 풀업-데이터(P<0>)와, 풀다운-데이터(N<0>)로 출력한다. First, the data transfer unit 100 inverts the input-data DT and outputs the pull-up data P <0> of the logic level 'H' and the pull-down data N <0>.

이어, 풀업-프리-드라이빙부(200)는 해당 풀업-구동력-조절신호(P_CON<0:N>)의 논리레벨 'L' 활성화에 따라 조절된 구동력으로, 해당 풀업-제어신호(PDRV<0:N>)를 논리레벨 'H'로 출력한다.Subsequently, the pull-up pre-driving unit 200 is a driving force adjusted according to the activation of the logic level 'L' of the pull-up driving force control signal P_CON <0: N>, and the pull-up control signal PDRV <0. : N>) is output at logic level 'H'.

또한, 풀다운-프리-드라이빙부(300)는 풀다운-데이터(N<0>)를 해당 풀다운-구동력-조절신호(N_CON<0:N>)의 논리레벨 'H' 활성화에 따라 조절된 구동력으로, 해당 풀다운-제어신호(NDRV<0:N>)를 논리레벨 'H'로 출력한다.In addition, the pull-down pre-driving unit 300 converts the pull-down data N <0> into driving force adjusted according to the logic level 'H' activation of the corresponding pull-down driving force-adjustment signal N_CON <0: N>. Then, the corresponding pull-down control signal NDRV <0: N> is output at the logic level 'H'.

한편, 라이징 타이밍은 풀업-제어신호(PDRV<0:N>)가 더 빠르다. 따라서, 풀업-드라이버(PM2, …)가 먼저 턴오프된 이후, 풀다운-드라이버(NM2, …)가 풀다운-제어신호(NDRV<0:N>)에 응답하여 데이터 출력단(DQ)을 논리레벨 'L'로 드라이빙한다.On the other hand, the rising timing of the pull-up control signals PDRV <0: N> is faster. Therefore, after the pull-up drivers PM2,... Are first turned off, the pull-down drivers NM2,..., In response to the pull-down-control signals NDRV <0: N>, move the data output terminal DQ to a logic level '. Drive to L '.

전술한 바와 같이, 풀업- 및 풀다운-구동력-조절신호(P_CON<0:N>, N_CON<0:N>)에 의한 데이터 출력단(DQ)이 논리레벨 'H'로 구동될 때, 풀다운 드라이버(NM2, …)의 턴 오프(Turn off) 타임이 풀업 드라이버(PM2, …)의 턴온(Turn on) 타임보다 빠르다. 그리고 데이터 출력단(DQ)이 논리레벨 'L'로 구동될 때에는, 풀업 드라이버(PM2, …)의 턴오프 타임이 풀다운 드라이버(NM2, …)의 턴온 타임보다 빠르다.As described above, when the data output terminal DQ by the pull-up and pull-down driving force control signals P_CON <0: N> and N_CON <0: N> is driven to the logic level 'H', the pull-down driver ( The turn off time of NM2,... Is faster than the turn on time of pull-up drivers PM2,. When the data output terminal DQ is driven at the logic level 'L', the turn-off time of the pull-up drivers PM2, ... is faster than the turn-on time of the pull-down drivers NM2, ....

그러므로, 본 발명은 데이터 출력 시 풀업-드라이버와 풀다운-드라이버가 동시에 턴온되지 않으므로, 종래와 같은 피크 전류의 발생을 방지할 수 있다. 즉, 종래 이러한 피크 전류 성분에서 기인한 노이즈를 감소시켜, 본 발명은 보다 정확한 데이터를 출력한다.Therefore, in the present invention, since the pull-up driver and the pull-down driver are not turned on at the same time during data output, it is possible to prevent the occurrence of the peak current as in the prior art. That is, by reducing the noise caused by such peak current components conventionally, the present invention outputs more accurate data.

도 7은 본 발명의 제2 실시 예에 따른 반도체메모리소자 내 데이터 드라이빙 장치의 회로도이다. 참고적으로, 도 7에서는 도 4의 제1 실시 예에 비해 다른 구성을 갖는 블록에만 새로운 도면 부호를 부여하고, 동일한 블록에 대해서는 동일한 도면부호를 사용한다.7 is a circuit diagram of a data driving apparatus in a semiconductor memory device according to a second embodiment of the present invention. For reference, in FIG. 7, new reference numerals are given only to blocks having different configurations as compared to the first embodiment of FIG. 4, and the same reference numerals are used for the same blocks.

도 7를 참조하여 도 4에 도시된 제1 실시 예와 비교하여 보면, 풀업-프리-드라이빙부(200)와 풀다운-프리-드라이빙부(300) 내 프리-풀업-드라이버(220, 240, …) 및 프리-풀다운-드라이버의 구현이 다른 것을 알 수 있다. 또한, 데이터 전달부(100)의 구현이 다르다.7, the pre-pull-drivers 220, 240,..., In the pull-up-pre-driving unit 200 and the pull-down-pre-driving unit 300 are compared with the first embodiment shown in FIG. And the implementation of the free-pull-driver is different. In addition, the implementation of the data transfer unit 100 is different.

살펴보면, 프리-풀업-드라이버(280)는 풀업-프리-제어신호(PCODE<0:N>)를 게 이트 입력으로 가지며 전원전압의 공급단과 노드 N1 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM5)와, 풀업-프리-제어신호(PCODE<0:N>)를 게이트 입력으로 가지며 노드 N1과 접지전압의 공급단 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM5)와, 노드 N1과 출력노드 사이에 접속된 저항(R3)를 구비하여, 출력노드에 걸린 전압을 풀업-제어신호(PDRV<0>)로 출력한다.In detail, the pre-pull-driver 280 has a pull-up-pre-control signal (PCODE <0: N>) as a gate input and a PMOS transistor (PM5) having a source-drain path between the supply terminal of the power supply voltage and the node N1. ), An NMOS transistor NM5 having a pull-up pre-control signal (PCODE <0: N>) as a gate input and having a drain-source path between the node N1 and the supply terminal of the ground voltage, and the node N1 and the output node. A resistor R3 connected therebetween is provided to output a voltage applied to the output node as a pull-up control signal PDRV <0>.

프리-풀다운-드라이버(380)는 풀다운-프리-제어신호(NCODE<0:N>)를 게이트 입력으로 가지며 전원전압의 공급단과 노드 N2 사이에 소스-드레인 경로를 갖는 PMOS트랜지스터(PM6)와, 풀다운-프리-제어신호(NCODE<0:N>)를 게이트 입력으로 가지며 노드 N2와 접지전압의 공급단 사이에 드레인-소스 경로를 갖는 NMOS트랜지스터(NM6)와, 노드 N2와 출력노드 사이에 접속된 저항(R4)를 구비하여, 출력노드에 걸린 전압을 풀다운-제어신호(NDRV<0>)로 출력한다.The pre-pull-down driver 380 includes a PMOS transistor PM6 having a pull-down-pre-control signal NCODE <0: N> as a gate input and having a source-drain path between the supply terminal of the power voltage and the node N2, NMOS transistor NM6 having a pull-down-pre-control signal (NCODE <0: N>) as a gate input and having a drain-source path between node N2 and the supply terminal of ground voltage, and connected between node N2 and the output node. The resistor R4 is provided to output a voltage applied to the output node as a pull-down control signal NDRV <0>.

여기서, 프리-풀업-드라이버(280) 내 PMOS트랜지스터는 NMOS트랜지스터에 비해 보다 빠르게 구동한다. 그리고 프리-풀다운-드라이버(380) 내 NMOS트랜지스터는 PMOS트랜지스터에 비해 보다 빠르게 구동한다.Here, the PMOS transistor in the pre-pull-driver 280 is driven faster than the NMOS transistor. The NMOS transistor in the pre-pull-down driver 380 runs faster than the PMOS transistor.

또한, 데이터 전달부(100)는 입력-데이터(DT)를 반전시키기 위한 인버터(I1)와, 인버터(I1)의 출력신호를 지연시켜, 풀다운-데이터(N<0>) 보다 빠른 라이징 시간을 갖는 풀업-데이터(P<0>)로 출력하기 위한 풀업-데이터-출력부(120)와, 인버터(I1)의 출력신호를 지연시켜, 풀업-데이터(P<0>) 보다 빠른 폴링 시간을 갖는 풀다운-데이터(N<0>)로 출력하기 위한 풀다운-데이터-출력부(140)를 구비한다.In addition, the data transfer unit 100 delays the output signal of the inverter I1 and the inverter I1 for inverting the input-data DT, thereby providing a rising time faster than the pull-down data N <0>. The output signal of the inverter I1 and the pull-up data-output unit 120 for outputting to the pull-up data P <0> have a delay time, so that the polling time is faster than that of the pull-up data P <0>. And a pull-down-data-output section 140 for outputting to the pull-down-data N <0>.

그리고 풀업-데이터-출력부(120)는 인버터(I1)의 출력신호를 반전시키기 위 한 제1 인버터(I2)와, 제1 인버터(I2)의 출력신호를 반전시켜 풀업-데이터(P<0>)로 출력하기 위한 제2 인버터(I3)를 포함한다.The pull-up data output unit 120 inverts the output signal of the first inverter I2 and the first inverter I2 to invert the output signal of the inverter I1 and pull-up data P <0. A second inverter I3 for outputting to &quot;) is included.

여기서, 제1 인버터(I2) 내 PMOS트랜지스터의 랭스를 NMOS트랜지스터보다 길게 해주며, 제2 인버터(I3) 내 NMOS트랜지스터의 랭스를 PMOS트랜지스터 보다 길게 해준다.The length of the PMOS transistor in the first inverter I2 may be longer than that of the NMOS transistor, and the length of the NMOS transistor in the second inverter I3 may be longer than the PMOS transistor.

풀다운-데이터-출력부(140)는 인버터(I1)의 출력신호를 반전시키기 위한 제3 인버터(I4)와, 제3 인버터(I4)의 출력신호를 반전시켜 풀다운-데이터(N<0>)로 출력하기 위한 제4 인버터(I5)를 포함한다.The pull-down-data-output unit 140 inverts the output signal of the third inverter I4 and the third inverter I4 for inverting the output signal of the inverter I1 and pull-down data N <0>. And a fourth inverter I5 for outputting thereto.

여기서, 제3 인버터(I4) 내 PMOS트랜지스터의 랭스를 NMOS트랜지스터보다 길게 해주며, 제4 인버터(I5) 내 NMOS트랜지스터의 랭스를 PMOS트랜지스터 보다 길게 해준다.The length of the PMOS transistor in the third inverter I4 may be longer than that of the NMOS transistor, and the length of the NMOS transistor in the fourth inverter I5 may be longer than the PMOS transistor.

따라서, 제2 실시 예에 따른 반도체메모리소자 역시 도 5 및 도 6과 같은 시뮬레이션 파형을 갖는다. 특히, 풀업-제어신호(PDRV<0>) 및 풀다운-제어신호(NDRV<0>)가 서로 다른 천이시점을 갖는 것을 알 수 있다. 다시 언급하면, 폴링 타이밍은 풀다운-제어신호(NDRV<0>)가 풀업-제어신호(PDRV<0>)보다 더 빠르며, 라이징 타이밍은 풀업-제어신호(PDRV<0>)가 더 빠르다. 또한, 풀다운-제어신호(NDRV<0>) 및 풀업-제어신호(PDRV<0>)는 동일한 슬루 레이트를 갖는다.Therefore, the semiconductor memory device according to the second embodiment also has a simulation waveform as shown in FIGS. 5 and 6. In particular, it can be seen that the pull-up control signal PDRV <0> and the pull-down control signal NDRV <0> have different transition time points. In other words, the polling timing is faster than the pull-down control signal NDRV <0> than the pull-up control signal PDRV <0>, and the rising timing is faster than the pull-up control signal PDRV <0>. Also, pull-down control signal NDRV <0> and pull-up control signal PDRV <0> have the same slew rate.

그러므로, 제1 및 제2 실시 예에 따른 반도체메모리소자는 출력-데이터의 풀업 또는 풀다운 구동을 제어하기 위한 풀업- 및 풀다운-드라이버의 구동 타이밍을 서로 다르게 한다. 풀업- 및 풀다운-프리-드라이빙부의 구동 시 풀업-드라이버와 풀다운-드라이버의 온/오프 타이밍을 다르게 제어한다. 본 발명은, 풀업-드라이버 및 풀다운-드라이버의 슬루-레이트(Slew Rate)은 일정하게 확보하면서, 각 드라이버의 턴오프 타이밍을 턴온 타이밍 보다 빠르게 설정하므로써, 풀업-드라이버와 풀다운-드라이버가 동시에 턴온되어 발생하는 피크 전류 성분에 의한 노이즈 발생을 억제한다.Therefore, the semiconductor memory devices according to the first and second embodiments have different driving timings of pull-up and pull-down drivers for controlling pull-up or pull-down driving of output-data. When the pull-up and pull-down pre-driving units are driven, the on / off timing of the pull-up and pull-down drivers is controlled differently. According to the present invention, the pull-up driver and the pull-down driver are turned on at the same time by setting the turn-off timing of each driver faster than the turn-on timing while maintaining a constant slew rate of the pull-up driver and the pull-down driver. Noise generation due to the generated peak current component is suppressed.

또한, 프리-풀업 및 프리-풀다운-드라이빙부 동작을 정확히 제어함으로써, 출력-데이터를 드라이빙하기 위한 풀업- 및 풀다운-드라이버의 동작 특성을 개선할 수 있다.In addition, by accurately controlling the operation of the pre-pull-up and pull-down-driving unit, it is possible to improve the operation characteristics of the pull-up and pull-down driver for driving output-data.

다시 언급하면, 본 발명은 프리-풀업-드라이빙부 및 프리-풀다운-드라이빙부의 구동시 풀업-드라이버와 풀다운-드라이버의 온/오프 타임을 다르게 적용하여 슬루 레이트는 일정하게 확보하고, 풀업-드라이버 및 풀다운-드라이버의 스위칭 전류(switching current)를 줄임으로써 출력-데이터을 안정적으로 구현할 수 있다.In other words, the present invention applies the on / off time of the pull-up driver and the pull-down driver differently when driving the pre-pull-driver and the pre-pull-driver to ensure a constant slew rate, and the pull-up driver and Output-data can be reliably implemented by reducing the switching current of the pull-down driver.

따라서, 본 발명은 동작 주파수 500MHz 이상의 초고속 SDRAM에서 내부 제어신호의 플라이트 타임의 차이, 고속 동작에 기인하여 발생되는 지터(Jitter), PVT (Process, Voltage, Temperature) 변화에 의해 프리-풀업 및 프리-풀다운-드라이빙부가 갖는 구동 신호의 타이밍 마진의 감소 현상을 억제할 수 있다.Accordingly, the present invention is pre-pull up and pre-up by the difference of the flight time of the internal control signal, the jitter caused by the high-speed operation, PVT (Process, Voltage, Temperature) change in the ultra-high speed SDRAM of 500MHz or more operating frequency The reduction of the timing margin of the drive signal of the pull-down driving unit can be suppressed.

더욱이, 본 발명은 컴퓨터 및 통신제품 등에 널리 사용되고 있는 SDRAM의 높은 주파수 동작에 대한 요구가 늘어남에 따라 500MHz(tCK 2ns) 이상의 주파수에서도 안정적인 고속 동작할 수 있다. 따라서, 모든 초고속 반도체메모리소자의 프리-드라이빙부의 구동을 위한 방법으로 확대 적용할 수 있다.Furthermore, the present invention is capable of stable high-speed operation even at frequencies above 500 MHz (tCK 2 ns) as the demand for high frequency operation of SDRAM, which is widely used in computers and communication products, increases. Therefore, the present invention can be expanded and applied as a method for driving the pre-driving unit of all the ultrafast semiconductor memory devices.

이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

전술한 본 발명은 풀업-드라이버와 풀다운-드라이버의 온/오프 타임을 다르게 적용하여 슬루 레이트는 일정하게 확보하고, 풀업-드라이버 및 풀다운-드라이버의 스위칭 전류를 줄임으로써, 출력-데이터의 스큐(skew)를 PVT 변동에 따라 안정적으로 생성한다.According to the present invention, the slew rate is kept constant by differently applying the on / off times of the pull-up driver and the pull-down driver, and the switching current of the pull-up driver and the pull-down driver is reduced, thereby skewing output-data. ) Is generated stably with PVT fluctuations.

Claims (18)

입력-데이터를 반전시켜 풀업-데이터와 풀다운-데이터로 출력하기 위한 데이터 전달수단;Data transfer means for inverting the input-data and outputting the pull-up data and the pull-down data; 상기 풀업-데이터 및 복수의 풀업-구동력-조절신호에 응답하여 복수의 풀업-제어신호를 출력하기 위한 풀업-프리-드라이빙수단;Pull-up-driving means for outputting a plurality of pull-up control signals in response to the pull-up data and the plurality of pull-up driving force control signals; 상기 풀다운-데이터 및 복수의 풀다운-구동력-조절신호에 응답하여, 상기 복수의 풀업-제어신호와 다른 천이시점을 갖는 복수의 풀다운-제어신호를 출력하기 위한 풀다운-프리-드라이빙수단;Pull-down-driving means for outputting a plurality of pull-down control signals having transition points different from the plurality of pull-up control signals in response to the pull-down data and the plurality of pull-down driving force control signals; 상기 복수의 풀업-제어신호에 응답하여 데이터 출력단을 풀업 드라이빙하기 위한 복수의 풀업-드라이버; 및A plurality of pull-up drivers for pull-up driving a data output stage in response to the plurality of pull-up control signals; And 상기 복수의 풀다운-제어신호에 응답하여 상기 데이터 출력단을 풀다운 드라이빙하기 위한 복수의 풀다운-드라이버A plurality of pull-down drivers for pull-down driving the data output stage in response to the plurality of pull-down control signals 를 구비하는 반도체메모리소자.A semiconductor memory device having a. 제1항에 있어서,The method of claim 1, 상기 복수의 풀다운-제어신호의 폴링 타이밍이 상기 복수의 풀업-제어신호의 폴링 타이밍보다 더 빠르며, 상기 복수의 풀업-제어신호의 라이징 타이밍이 상기 상기 복수의 풀다운-제어신호의 라이징 타이밍보다 더 빠른 것을 특징으로 하는 반도체메모리소자.Polling timings of the plurality of pull-down control signals are faster than polling timings of the plurality of pull-up control signals, and rising timings of the plurality of pull-up control signals are faster than rising timings of the plurality of pull-down control signals. A semiconductor memory device, characterized in that. 제2항에 있어서,The method of claim 2, 상기 풀업-프리-드라이빙수단은,The pull-up-driving means, 상기 복수의 풀업-구동력-조절신호와 상기 풀업-데이터에 응답하여 복수의 풀업-프리-제어신호를 출력하기 위한 복수의 프리-풀업-제어부와,A plurality of pre-pull-up controllers for outputting a plurality of pull-up-pre-control signals in response to the plurality of pull-up driving force adjustment signals and the pull-up data; 상기 복수의 풀업-프리-제어신호에 응답하여 상기 복수의 풀업-제어신호가 출력되는 노드를 구동하기 위한 복수의 프리-풀업-드라이버를 포함하는 것을 특징으로 하는 반도체메모리소자.And a plurality of pre-pull-up drivers for driving a node to which the plurality of pull-up control signals are output in response to the plurality of pull-up-pre-control signals. 제3항에 있어서,The method of claim 3, 상기 복수의 프리-풀업-드라이버는 각각,The plurality of pre-pull-drivers, respectively 해당 풀업-프리-제어신호를 게이트 입력으로 하며 전원전압 공급단과 출력노드 사이에 소스-드레인 경로를 갖는 제1 PMOS트랜지스터와,A first PMOS transistor having a pull-up-pre-control signal as a gate input and having a source-drain path between a power supply voltage supply terminal and an output node; 상기 출력노드에 일측단이 접속된 제1 저항과,A first resistor having one end connected to the output node; 해당 풀업-프리-제어신호를 게이트 입력으로 하며 상기 제1 저항의 타측단과 접지전압 공급단 사이에 드레인-소스 경로를 갖는 제2 NMOS트랜지스터를 구비하여,A second NMOS transistor having a drain-source path between the other end of the first resistor and the ground voltage supply terminal as the gate input of the pull-up-pre-control signal; 상기 출력노드를 통해 해당 풀업-제어신호를 출력하는 것을 특징으로 하는 반도체메모리소자.And outputting a corresponding pull-up control signal through the output node. 제4항에 있어서,The method of claim 4, wherein 상기 복수의 프리-풀업-제어부는 각각,The plurality of pre-pull-up controllers, respectively, 해당 풀업-구동력-조절신호와 상기 풀업-데이터를 입력으로 하여 해당 풀업-프리-제어신호를 출력하기 위한 노어게이트를 포함하는 것을 특징으로 하는 반도체메모리소자.And a knock gate for outputting the pull-up pre-control signal by inputting the pull-up driving force control signal and the pull-up data. 제2항에 있어서,The method of claim 2, 상기 풀다운-프리-드라이빙수단은,The pull-down pre-driving means, 상기 복수의 풀다운-구동력-조절신호와 상기 풀다운-데이터에 응답하여 복수의 풀다운-프리-제어신호를 출력하기 위한 복수의 프리-풀다운-제어부와,A plurality of pre-pull-down controllers for outputting a plurality of pull-down-pre-control signals in response to the plurality of pull-down driving force adjustment signals and the pull-down data; 상기 복수의 풀다운-프리-제어신호에 응답하여 복수의 풀다운-제어신호가 출력되는 노드를 구동하기 위한 복수의 프리-풀다운-드라이버를 포함하는 것을 특징으로 하는 반도체메모리소자.And a plurality of pre-pull down drivers for driving a node to which a plurality of pull down control signals are output in response to the plurality of pull down pre-control signals. 제6항에 있어서,The method of claim 6, 상기 복수의 프리-풀다운-드라이버는 각각,The plurality of pre-pull-down drivers are each, 해당 풀다운-프리-제어신호를 게이트 입력으로 하며 전원전압 공급단에 자신의 소스단이 접속된 제2 PMOS트랜지스터와,A second PMOS transistor having its pull-down pre-control signal as a gate input and having its source terminal connected to a power supply voltage supply terminal; 상기 제2 PMOS트랜지스터의 드레인단과 출력노드 사이에 접속된 제2 저항과,A second resistor connected between the drain terminal of the second PMOS transistor and the output node; 해당 풀다운-프리-제어신호를 게이트 입력으로 가지며 상기 출력노드와 접지전압 공급단 사이에 드레인-소스 경로를 갖는 제2 NMOS트랜지스터를 구비하여,A second NMOS transistor having a pull-down-pre-control signal as a gate input and having a drain-source path between the output node and the ground voltage supply terminal, 상기 출력노드를 통해 해당 풀다운-제어신호를 출력하는 것을 특징으로 하는 반도체메모리소자.And outputting a corresponding pull-down control signal through the output node. 제7항에 있어서,The method of claim 7, wherein 상기 복수의 프리-풀다운-제어부는 각각,The plurality of pre-pull-down controllers, respectively, 해당 풀다운-구동력-조절신호와 상기 풀다운-데이터를 입력으로 하여 해당 풀다운-프리-제어신호를 출력하기 위한 낸드게이트를 포함하는 것을 특징으로 하는 반도체메모리소자.And a NAND gate for outputting the pull-down pre-control signal by inputting the pull-down driving force control signal and the pull-down data. 제3항에 있어서,The method of claim 3, 상기 복수의 프리-풀업-드라이버는 각각,The plurality of pre-pull-drivers, respectively 해당 풀업-프리-제어신호를 게이트 입력으로 하며 전원전압 공급단과 제1 노드 사이에 소스-드레인 경로를 갖는 제1 PMOS트랜지스터와,A first PMOS transistor having a pull-up-pre-control signal as a gate input and having a source-drain path between the power supply voltage supply terminal and the first node; 해당 풀업-프리-제어신호를 게이트 입력으로 하며 상기 제1 노드와 접지전압 공급단 사이에 드레인-소스 경로를 갖는 제1 NMOS트랜지스터와, A first NMOS transistor having a pull-up-control signal as a gate input and having a drain-source path between the first node and a ground voltage supply terminal; 상기 제1 노드와 해당 풀업-제어신호가 출력되는 출력노드 사이에 접속된 제1 저항을 구비하는 것을 특징으로 하는 반도체메모리소자.And a first resistor connected between the first node and an output node on which the pull-up control signal is output. 제9항에 있어서,The method of claim 9, 상기 제1 PMOS트랜지스터는 상기 제1 NMOS트랜지스터와 같은 슬루 레이트를 가지되, 서로 다른 천이시점을 갖는 것을 특징으로 하는 반도체메모리소자.The first PMOS transistor has the same slew rate as the first NMOS transistor, but has a different transition time point. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1항에 있어서,The method of claim 1, 상기 데이터 전달수단은,The data transfer means, 상기 입력-데이터를 반전시키기 위한 제1 인버터와,A first inverter for inverting the input-data; 상기 제1 인버터의 출력신호를 지연시켜, 상기 풀다운-데이터에 비해 더 빠른 라이징 시간을 갖는 상기 풀업-데이터로 출력하기 위한 풀업-데이터-출력부와,A pull-up-data-output section for delaying an output signal of the first inverter and outputting the pull-up-data having a faster rising time than the pull-down data; 상기 제1 인버터의 출력신호를 지연시켜, 상기 풀업-데이터에 비해 더 빠른 폴링 시간을 갖는 상기 풀다운-데이터로 출력하기 위한 풀다운-데이터-출력부를 구비하는 것을 특징으로 하는 반도체메모리소자.And a pull-down-data-output unit for delaying an output signal of the first inverter to output the pull-down-data having a faster polling time than the pull-up-data. 제16항에 있어서,The method of claim 16, 상기 풀업-데이터-출력부는,The pull-up data output unit, 상기 제1 인버터의 출력신호를 반전시키기 위한 제2 인버터와,A second inverter for inverting the output signal of the first inverter; 상기 제2 인버터의 출력신호를 반전시켜 상기 풀업-데이터로 출력하기 위한 제3 인버터를 포함하며,A third inverter for inverting the output signal of the second inverter and outputting the pull-up data; 상기 제2 인버터 내 PMOS트랜지스터의 랭스가 NMOS트랜지스터보다 길며, 제3 인버터 내 NMOS트랜지스터의 랭스가 PMOS트랜지스터 보다 긴 것을 특징으로 하는 반도체메모리소자.And the length of the PMOS transistor in the second inverter is longer than that of the NMOS transistor, and the length of the NMOS transistor in the third inverter is longer than that of the PMOS transistor. 제17항에 있어서,The method of claim 17, 상기 풀다운-데이터-출력부는,The pull-down data output unit, 상기 제1 인버터의 출력신호를 반전시키기 위한 제4 인버터와,A fourth inverter for inverting the output signal of the first inverter; 상기 제4 인버터의 출력신호를 반전시켜 상기 풀다운-데이터로 출력하기 위한 제5 인버터를 포함하며,A fifth inverter for inverting the output signal of the fourth inverter and outputting the pull-down data; 상기 제4 인버터 내 PMOS트랜지스터의 랭스가 NMOS트랜지스터보다 길며, 상기 제5 인버터 내 NMOS트랜지스터의 랭스가 PMOS트랜지스터 보다 긴 것을 특징으로 하는 반도체메모리소자.And the length of the PMOS transistor in the fourth inverter is longer than that of the NMOS transistor, and the length of the NMOS transistor in the fifth inverter is longer than that of the PMOS transistor.
KR1020070032057A 2007-03-31 2007-03-31 Semiconductor memory device with data-driving device KR100864625B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070032057A KR100864625B1 (en) 2007-03-31 2007-03-31 Semiconductor memory device with data-driving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070032057A KR100864625B1 (en) 2007-03-31 2007-03-31 Semiconductor memory device with data-driving device

Publications (2)

Publication Number Publication Date
KR20080089072A KR20080089072A (en) 2008-10-06
KR100864625B1 true KR100864625B1 (en) 2008-10-22

Family

ID=40151003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070032057A KR100864625B1 (en) 2007-03-31 2007-03-31 Semiconductor memory device with data-driving device

Country Status (1)

Country Link
KR (1) KR100864625B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100109773A (en) 2009-04-01 2010-10-11 삼성전자주식회사 Semiconductor device
KR101113332B1 (en) 2010-09-10 2012-03-13 주식회사 하이닉스반도체 Output driver
KR20140000010A (en) 2012-06-22 2014-01-02 삼성전자주식회사 Semiconductor memory device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040048036A (en) * 2002-12-02 2004-06-07 주식회사 하이닉스반도체 A Slew-Rate Controllable Data Output Buffer in Semiconductor Memory Device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040048036A (en) * 2002-12-02 2004-06-07 주식회사 하이닉스반도체 A Slew-Rate Controllable Data Output Buffer in Semiconductor Memory Device

Also Published As

Publication number Publication date
KR20080089072A (en) 2008-10-06

Similar Documents

Publication Publication Date Title
KR100853468B1 (en) Semiconductor memory device having on-die-termination device and operation method
KR100480598B1 (en) Semiconductor memory device with pre-amble function
KR100956781B1 (en) Data Output Circuit
JP2002025258A (en) Delay fixed loop used in semiconductor memory device
US9071247B2 (en) Semiconductor device for performing preemphasis operation
JP2007213773A (en) Circuit and method for outputting data in semiconductor memory apparatus
KR101848758B1 (en) Semiconductor device and method operation of the same
US8963606B2 (en) Clock control device
US9496870B2 (en) Semiconductor device
KR100864625B1 (en) Semiconductor memory device with data-driving device
KR100543203B1 (en) Data output buffer capable of controlling data valid window in semiconductor memory devices
KR100902047B1 (en) Clock Controlling Circuit And Semiconductor Memory Apparatus Using The Same
JP5618772B2 (en) Semiconductor device
US8754688B2 (en) Signal output circuit and semiconductor device including the same
KR100902126B1 (en) Semiconductor memory device and operation method thereof
KR100776740B1 (en) Data Output Apparatus and Method of Semiconductor Memory
JP4871636B2 (en) Waveform width adjustment circuit
KR100956775B1 (en) NOR Operating Apparatus of Semiconductor Integrated Circuit
KR101206499B1 (en) Integrated circuit
US20190165768A1 (en) Signal driver circuit and semiconductor apparatus using the signal driver circuit
KR20090114959A (en) Output driver of semiconductor device
US7349290B2 (en) Semiconductor memory device
KR100933799B1 (en) Duty cycle correction circuit and its driving method
KR100378686B1 (en) Flip-Flop circuit
KR100583101B1 (en) Output controll circuit of semiconduct memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee