KR100863392B1

KR100863392B1 - Microstrip Transmission Line Structure And Unequal Wilkinson Power Dividers Using The Same

Info

Publication number: KR100863392B1
Application number: KR1020070025366A
Authority: KR
Inventors: 임종식; 안달
Original assignee: 순천향대학교 산학협력단
Priority date: 2007-03-15
Filing date: 2007-03-15
Publication date: 2008-10-14
Also published as: KR20080084126A

Abstract

본 발명은 마이크로스트립(microstrip) 전송선로 구조 및 이를 이용한 비대칭 윌킨슨 전력 분배기(unequal Wilkinson power divider)를 개시한다. 이에 의하면, 마이크로스트립 전송선로 아래의 접지층에 결함 접지 구조(defected ground structure: DGS)를 형성하고, 결함 접지 구조(DGS) 내에 아일랜드 패턴(island pattern)을 형성하고, 접지층과 아일랜드 패턴 사이에 가변 커패시턴스 수단을 설치함으로써 출력단자에서의 전력 분배 비율을 가변시킬 수가 있다The present invention discloses a microstrip transmission line structure and an asymmetric Wilkinson power divider using the same. According to this, a defective ground structure (DGS) is formed in a ground layer under the microstrip transmission line, an island pattern is formed in the defect ground structure (DGS), and a ground layer and an island pattern are formed between the ground layer and the island pattern. By providing a variable capacitance means, the power distribution ratio at the output terminal can be varied.

결함 접지 구조, 전송선로, 비대칭 전력 분배기, 윌킨슨 전력 분배기, 비대칭 윌킨슨 전력 분배기, 가변 분배 비율 Fault Grounding Structure, Transmission Line, Asymmetric Power Divider, Wilkinson Power Divider, Asymmetric Wilkinson Power Divider, Variable Distribution Ratio

Description

Microstrip Transmission Line Structure And Unequal Wilkinson Power Dividers Using The Same}

도 1a 및 도 1b는 표준형 마이크로스트립(microstrip) 전송선로 구조의 상면 사시도 및 저면 사시도이다.1A and 1B are top and bottom perspective views of a standard microstrip transmission line structure.

도 2는 종래의 결함 접지 구조(defected ground structure: DGS)를 가진 마이크로스트립 전송선로 구조의 저면 사시도이다.2 is a bottom perspective view of a conventional microstrip transmission line structure with a defective ground structure (DGS).

도 3은 종래의 또 다른 결함 접지 구조(DGS)를 가진 마이크로스트립 전송선로 구조의 저면 사시도이다.3 is a bottom perspective view of a microstrip transmission line structure with another conventional defect ground structure (DGS).

도 4a 내지 도 4c는 종래의 결함 접지 구조(DGS)를 가진 마이크로스트립 전송선로 구조의 제조방법을 나타낸 공정 순서도이다.4A through 4C are process flowcharts illustrating a method of manufacturing a microstrip transmission line structure having a conventional defect ground structure (DGS).

도 5는 도 2의 결함 접지 구조(DGS)를 가진 마이크로스트립 전송선로 구조의 에스-파라메터(S-parameter) 특성을 시뮬레이션한 결과를 나타낸 그래프이다.FIG. 5 is a graph illustrating simulation results of S-parameter characteristics of the microstrip transmission line structure having the defect ground structure (DGS) of FIG. 2.

도 6은 도 2에 도시된 바와 같이 실제로 제작된 결함 접지 구조(DGS) 마이크로스트립 전송선로 구조에 대하여 에스-파라메터 특성을 측정한 결과를 나타낸 그래프이다.FIG. 6 is a graph showing the results of measuring the S-parameter characteristics of a structure of a fault ground structure (DGS) microstrip transmission line actually fabricated as shown in FIG. 2.

도 7은 일반적인 1:N 비대칭 윌킨슨 전력 분배기의 이론적인 회로도이다.7 is a theoretical circuit diagram of a typical 1: N asymmetric Wilkinson power divider.

도 8은 1:N 비대칭 윌킨슨 전력 분배기의 실제적인 회로도이다.8 is a practical circuit diagram of a 1: N asymmetric Wilkinson power divider.

도 9는 1:N 비대칭 윌킨슨 전력 분배기의 각 회로소자의 값을 N=1에서부터 N=6까지 증가함에 따라 나타낸 표이다.9 is a table showing the value of each circuit element of the 1: N asymmetric Wilkinson power divider as increasing from N = 1 to N = 6.

도 10은 종래의 1:N 비대칭 윌킨슨 전력 분배기의 회로 레이아웃(layout)이다. 도 11은 종래의 또 다른 1:N 비대칭 윌킨슨 전력 분배기의 회로 레이아웃이다. 도 12는 본 발명에 의한 마이크로스트립 전송선로 구조를 나타낸 저면 사시도이다. 10 is a circuit layout of a conventional 1: N asymmetric Wilkinson power divider. 11 is a circuit layout of another conventional 1: N asymmetric Wilkinson power divider. 12 is a bottom perspective view showing the structure of a microstrip transmission line according to the present invention.

도 13은 도 12의 마이크로스트립 전송선로 구조를 채택한 1:N 비대칭 윌킨슨 전력 분배기의 회로 레이아웃이다.FIG. 13 is a circuit layout of a 1: N asymmetric Wilkinson power divider employing the microstrip transmission line structure of FIG.

도 14, 도 15 및 도 16은 각각 본 발명에 의한 또 다른 비대칭 윌킨슨 전력 분배기의 회로 레이아웃이다.14, 15 and 16 are circuit layouts of yet another asymmetric Wilkinson power divider according to the present invention.

도 17a 및 도 17b는 도 13에 도시된 비대칭 윌킨슨 전력 분배기의 회로 레이아웃을 활용하여 실제로 제작한 비대칭 윌킨슨 전력 분배기를 나타낸 평면도 및 저면도이다.17A and 17B are a plan view and a bottom view of an asymmetric Wilkinson power divider actually fabricated utilizing the circuit layout of the asymmetric Wilkinson power divider shown in FIG. 13.

도 18은 도 14에 도시된 비대칭 윌킨슨 전력 분배기의 회로 레이아웃을 활용하여 실제로 제작한 비대칭 윌킨슨 전력 분배기를 나타낸 저면도이다.FIG. 18 is a bottom view of an asymmetric Wilkinson power divider actually fabricated using the circuit layout of the asymmetric Wilkinson power divider shown in FIG. 14.

도 19는 도 15에 도시된 비대칭 윌킨슨 전력 분배기의 회로 레이아웃을 활용하여 실제로 제작한 비대칭 윌킨슨 전력 분배기를 나타낸 저면도이다.FIG. 19 is a bottom view of an asymmetric Wilkinson power divider actually fabricated using the circuit layout of the asymmetric Wilkinson power divider shown in FIG. 15.

도 20은 도 16에 도시된 비대칭 윌킨슨 전력 분배기의 회로 레이아웃을 활용하여 실제로 제작한 비대칭 윌킨슨 전력 분배기를 나타낸 저면도이다.FIG. 20 is a bottom view of an asymmetric Wilkinson power divider actually fabricated using the circuit layout of the asymmetric Wilkinson power divider shown in FIG. 16.

도 21a, 도 21b 및 도 21c는 각각 본 발명에 적용된 고정형 1:6 비대칭 윌킨슨 전력 분배기의 특성을, 회로 시뮬레이터로 시뮬레이션한 그래프, 전자기적 시뮬레이터로 시뮬레이션한 그래프 및 실제 측정한 그래프이다.21A, 21B and 21C are graphs simulated by a circuit simulator, graphs simulated by an electromagnetic simulator, and actual measured graphs of the characteristics of the fixed 1: 6 asymmetric Wilkinson power divider applied to the present invention, respectively.

도 22는 본 발명에 의한 가변형 1:N 비대칭 윌킨슨 전력 분배기에 다이오드가 2개 설치된 경우에 대하여 직류 바이어스 전압이 0V일 때의 특성을 실제 측정한 그래프이다. FIG. 22 is a graph showing the actual measurement of the characteristics when the DC bias voltage is 0V when two diodes are installed in the variable 1: N asymmetric Wilkinson power divider according to the present invention.

도 23은 본 발명에 의한 가변형 1:N 비대칭 윌킨슨 전력 분배기에 다이오드가 2개 설치된 경우에 대하여 직류 바이어스 전압에 따른 비대칭 분배 비율의 변화를 실제 측정한 그래프이다.FIG. 23 is a graph showing the actual measurement of the change in the asymmetric distribution ratio according to the DC bias voltage when two diodes are installed in the variable 1: N asymmetric Wilkinson power divider according to the present invention.

도 24는 본 발명에 의한 가변형 1:N 비대칭 윌킨슨 전력 분배기에 다이오드가 4개 설치된 경우에 대하여 직류 바이어스 전압이 0V일 때의 특성을 실제 측정한 그래프이다.FIG. 24 is a graph showing actual measurement of characteristics when the DC bias voltage is 0V when four diodes are installed in the variable 1: N asymmetric Wilkinson power divider according to the present invention.

도 25는 본 발명에 의한 가변형 1:N 비대칭 윌킨슨 전력 분배기에 다이오드가 4개 설치된 경우에 대하여 직류 바이어스 전압에 따른 비대칭 분배 비율의 변화를 실제 측정한 그래프이다.FIG. 25 is a graph showing the actual measurement of the change in the asymmetric distribution ratio according to the DC bias voltage when four diodes are installed in the variable 1: N asymmetric Wilkinson power divider according to the present invention.

본 발명은 마이크로스트립 전송선로 구조(microstrip transmission line structure) 및 이를 이용한 비대칭 윌킨슨 전력 분배기(unequal Wilkinson power divider)에 관한 것으로, 출력단자에서의 전력 분배 비율을 가변시킬 수 있도록 한 마이크로스트립 전송선로 구조 및 이를 이용한 비대칭 윌킨슨 전력 분배기에 관한 것이다.The present invention relates to a microstrip transmission line structure and an asymmetric Wilkinson power divider using the same. The present invention relates to a microstrip transmission line structure capable of varying a power distribution ratio at an output terminal. An asymmetric Wilkinson power divider using the same.

일반적으로, 초고주파용 마이크로스트립 전송선로의 특성 임피던스(Zo)를 구현할 수 있는 한계값은, 기판의 두께에 따라 다르지만, 100~120Ω 정도이다. 이 값은, 표준적이고 이론적인 구조에 의한 전송선로의 특성 임피던스를 구현 가능한 한계값으로서, 양산성 및 양산에 따른 신뢰성이 확보될 수 있는 값이다(K.C. Gupta, et al., Microstrip Lines and Slotlines, 2nd edition, pp. 430 ~ 432, Artech House, Boston, 1996. 참조).In general, the limit value for implementing the characteristic impedance (Zo) of the ultra-high frequency microstrip transmission line is about 100 ~ 120 kHz, depending on the thickness of the substrate. This value is the limit that can realize the characteristic impedance of transmission line by standard and theoretical structure, and is the value that can secure mass production and reliability by mass production (KC Gupta, et al., Microstrip Lines and Slotlines , 2nd edition, pp. 430-432, Artech House, Boston, 1996.).

그런데 윌킨슨 전력 분배기에 있어서, 1:1의 대칭 분배(equal division)일 경우에는 전송선로의 임피던스 값이 구현 가능한 범위 내에 있으므로 상기 임피던스 값의 구현 가능성에 특별한 문제점이 없다.However, in the Wilkinson power divider, in case of 1: 1 division, there is no particular problem in the possibility of implementing the impedance value since the impedance value of the transmission line is within a range that can be implemented.

그러나 1:N(N>1, N은 실수)의 비대칭 분배일 경우에는 N의 값이 커질수록 전송선로의 임피던스 특성이 매우 높아져야 하므로 상기 임피던스 특성의 구현 가능성에 문제점이 발생하게 된다.However, in the case of asymmetric distribution of 1: N (N> 1, N is a real number), the impedance characteristic of the transmission line must be very high as the value of N increases, which causes a problem in the possibility of implementing the impedance characteristic.

예를 들어서, 윌킨슨 전력 분배기에 있어서, N=2의 비대칭만 되더라도 1:2 비대칭 윌킨슨 전력 분배기의 요구되는 특성 임피던스가 103Ω이 되므로, 기판에 따라서 상기 특성 임피던스의 구현이 매우 어려워지는 문제점이 있다. 만약에 N=3이면, 1:3 비대칭 윌킨슨 전력 분배기가 132Ω의 특성 임피던스를 필요로 하기 때 문에 상기 특성 임피던스의 구현하기가 더욱 어려워진다. 더욱이 N>3인 경우, 즉 N=4,5,6,.과 같은 고비율 비대칭 윌킨슨 전력 분배기에서는, 상기 표준형 마이크로스트립 전송선로 구조로써 상기 고비율 비대칭 윌킨슨 전력 분배기의 특성 임피던스를 현실적으로 신뢰성 있게 구현할 수 없는 것으로 알려져 있다. 왜냐 하면, 150Ω 이상의 특성 임피던스를 구현하려면 마이크로스트립 전송선로를 극히 좁은 선폭으로 형성하여야 하는데, 상기 전송선로의 선폭이 구현 한계를 초과하여 상기 전송선로의 선폭 오차가 매우 커지므로 신뢰성 있는 구현 및 양산(量産)이 불가능하였기 때문이다.For example, in the Wilkinson power divider, the required characteristic impedance of the 1: 2 asymmetric Wilkinson power divider is 103 kW even if only N = 2 is asymmetric, so that the implementation of the characteristic impedance is very difficult depending on the substrate. If N = 3, the characteristic impedance becomes more difficult to implement because the 1: 3 asymmetric Wilkinson power divider requires a characteristic impedance of 132 kHz. Furthermore, in the case of N> 3, i.e., in a high rate asymmetric Wilkinson power divider such as N = 4,5,6,., The standard impedance of the microstrip Wilkinson power divider can be reliably realized in the standard microstrip transmission line structure. It is known to be impossible. Because, in order to realize a characteristic impedance of 150 kHz or more, the microstrip transmission line should be formed with an extremely narrow line width. Since the line width of the transmission line exceeds the implementation limit, the line width error of the transmission line becomes very large, and thus the reliable implementation and mass production ( I) was impossible.

이러한 문제점을 해결하기 위한 방안의 하나로서, 마이크로스트립 전송선로의 신호선 아래에 위치한 접지층에 사각형의 결함 접지 구조(defected ground structure: DGS)를 1개 이상 형성함으로써 비대칭 윌킨슨 전력 분배기의 특성 임피던스를 207Ω까지 증가시키고, 이를 이용하여 1:6까지의 비대칭 분배 비율을 갖는 윌킨슨 전력 분배기를 제작하는 방법이 대한민국 공개특허 10-2003-0069140에 개시되어 있다.As a solution to this problem, the characteristic impedance of an asymmetric Wilkinson power divider is increased by forming one or more rectangular defect ground structures (DGS) in the ground layer under the signal line of the microstrip transmission line. It is disclosed in the Republic of Korea Patent Publication No. 10-2003-0069140 to increase, and to use it to manufacture a Wilkinson power divider having an asymmetric distribution ratio of 1: 6.

도 1a 및 도 1b는 표준형 마이크로스트립 전송선로 구조를 나타낸 상면 사시도 및 저면 사시도이다.1A and 1B are top and bottom perspective views showing the structure of a standard microstrip transmission line.

도 1a 및 도 1b를 참조하면, 표준형 마이크로스트립 전송선로 구조는 일반적인 평면형 인쇄회로기판(printed circuit board: PCB)용 유전체층(1)을 구비한다. 또한, 유전체층(1)의 제1면 즉 상면에 마이크로스트립 전송선로의 신호선 패턴(4)이 일정한 선폭으로 연장하여 형성되고, 유전체층(1)의 제2면 즉 하면의 전체에 제 2 도전층(5)의 접지층이 형성되어 있다.1A and 1B, a standard microstrip transmission line structure includes a dielectric layer 1 for a general planar printed circuit board (PCB). In addition, the signal line pattern 4 of the microstrip transmission line extends on the first surface, that is, the upper surface of the dielectric layer 1, with a constant line width, and the second conductive layer ( A ground layer of 5) is formed.

여기서, 유전체 기판의 일 예로서, 본 발명에서는 유전체층(1)의 비유전율(ε_r)이 2.2이고, 유전체층(1)의 두께(H)가 0.79mm이며, 제1 도전체층의 신호선 패턴(4)과 제2 도전체층(5)의 두께(T)가 0.036mm인 기판이 사용된다. 한편, 공기의 비유전율(ε_r)이 1이고, 기타 물질의 비유전율(ε_r)은 1보다 크다.Here, as an example of the dielectric substrate, in the present invention, the dielectric constant ε _r of the dielectric layer 1 is 2.2, the thickness H of the dielectric layer 1 is 0.79 mm, and the signal line pattern 4 of the first conductor layer is present. ) And a substrate whose thickness T of the second conductor layer 5 is 0.036 mm. On the other hand, the relative dielectric constant ε _r of air is 1, and the relative dielectric constant ε _r of other materials is larger than 1.

도 2는 종래의 결함 접지 구조(DGS)를 가진 마이크로스트립 전송선로 구조의 저면 사시도이다.2 is a bottom perspective view of a microstrip transmission line structure with a conventional fault ground structure (DGS).

도 2를 참조하면, 종래의 마이크로스트립 전송선로 구조는 상기 유전체층(1)의 제2면 즉 하면에 결함 접지 구조(DGS)(6)를 가진 제2 도전층(5)이 형성된 것을 제외하면 도 1의 구조와 동일하다.Referring to FIG. 2, a conventional microstrip transmission line structure is provided except that a second conductive layer 5 having a defect ground structure (DGS) 6 is formed on a second surface of the dielectric layer 1. Same as the structure of 1.

여기서, 상기 결함 접지 구조(DGS)(6)는 1개의 단순한 사각형 홈으로서, 신호선 패턴(4)과 동일 수직선 상에 위치한다. 상기 결함 접지 구조(DGS)(6)의 가로와 세로의 치수가 각각 W1, W2이다. 물론, 상기 결함 접지 구조(DGS)(6)는 도면에 도시하지 않았으나, 신호선 패턴(4)과 동일 수직선 상에 위치하지 않아도 좋다.Here, the defect ground structure (DGS) 6 is one simple rectangular groove, which is located on the same vertical line as the signal line pattern 4. The horizontal and vertical dimensions of the defective ground structure (DGS) 6 are W1 and W2, respectively. Of course, the defect ground structure (DGS) 6 is not shown in the figure, but may not be located on the same vertical line as the signal line pattern (4).

한편, 접지층에 결함 접지 구조(DGS)가 형성된 마이크로스트립 전송선로는 결함 접지 구조(DGS)를 가진 마이크로스트립 전송선로이고, 접지층에 결함 접지 구조(DGS)가 형성되지 않은 마이크로스트립 전송선로는 표준형 마이크로스트립 전송선로이다.Meanwhile, the microstrip transmission line having the defect ground structure DGS in the ground layer is a microstrip transmission line having the defect ground structure DGS, and the microstrip transmission line has no defect ground structure DGS in the ground layer. Standard microstrip transmission line.

도 3은 종래의 또 다른 결함 접지 구조(DGS)를 가진 마이크로스트립 전송선 로 구조의 저면 사시도이다. 3 is a bottom perspective view of a microstrip transmission line structure with another conventional defect ground structure (DGS).

도 3을 참조하면, 종래의 또 다른 마이크로스트립 전송선로 구조는 결함 접지 구조(6a)가 복수개인 것을 제외하면 도 2의 마이크로스트립 전송선로 구조와 동일하다.Referring to FIG. 3, another conventional microstrip transmission line structure is the same as the microstrip transmission line structure of FIG. 2 except that there are a plurality of defective ground structures 6a.

여기서, 결함 접지 구조(DGS)(6a)는 복수개, 예를 들어 3개의 사각형 패턴으로서, 가로 및 세로 치수가 각각 W11, W2이다. 인접한 결함 접지 구조(DGS)(6a)는 간격(G)을 두고 이격하여 배치된다.Here, the defect ground structure (DGS) 6a is a plurality of, for example, three rectangular patterns, and the horizontal and vertical dimensions are W11 and W2, respectively. Adjacent fault ground structures (DGS) 6a are spaced apart at intervals G.

한편, 각각의 결함 접지 구조(DGS)(6a)는 가로 및 세로 치수가 동일한 것으로 도시되어 있으나, 각각의 결함 접지 구조(DGS)(6a)의 가로 및 세로 치수가 상이하여도 무방하다. 마찬가지로, 인접한 결함 접지 구조(DGS)(6a) 사이의 간격이 동일한 것으로 도시되어 있으나, 인접한 결함 접지 구조(DGS)(6a) 사이의 간격이 상이하여도 무방하다.On the other hand, each defect ground structure (DGS) 6a is shown as having the same horizontal and vertical dimensions, but the horizontal and vertical dimensions of each defect ground structure (DGS) 6a may be different. Similarly, although the spacing between adjacent defect ground structures (DGS) 6a is shown to be the same, the spacing between adjacent defect ground structures (DGS) 6a may be different.

도 4a 내지 도 4d는 종래의 결함 접지 구조(DGS)를 가진 마이크로스트립 전송선로 구조의 제조방법을 나타낸 공정 순서도이다.4A through 4D are process flowcharts illustrating a method of manufacturing a microstrip transmission line structure having a conventional defect ground structure (DGS).

도 4a를 참조하면, 먼저, 유전체 기판, 예를 들어 일반적인 평면형 인쇄회로기판(printed circuit board: PCB)을 준비한다. 상기 인쇄회로기판은 유전체층(1)을 구비한다. 또한, 유전체층(1)의 제1면 즉 상면에 마이크로스트립 전송선로를 위한 제1 도전체층(3)이 넓게 분포되어 있고, 유전체층(1)의 제2면 즉 하면에 접지층을 위한 제2 도전체층(5)이 제1 도전층(3)과 등간격을 이루며 넓게 분포되어 있다. 여기서, 유전체 기판의 일 예로서, 본 발명에서는 유전체층(1)의 비유전율(ε_r)이 2.2이고, 유전체층(1)의 두께(H)가 0.79mm이며, 제1 도전체층의 신호선 패턴(4)과 제2 도전체층(5)의 두께(T)가 0.036mm인 기판이 사용된다. 한편, 공기의 비유전율(ε_r)이 1이고, 기타 물질의 비유전율(ε_r)은 1보다 크다.Referring to FIG. 4A, first, a dielectric substrate, for example, a general planar printed circuit board (PCB) is prepared. The printed circuit board has a dielectric layer 1. In addition, the first conductor layer 3 for the microstrip transmission line is widely distributed on the first surface of the dielectric layer 1, that is, the upper surface, and the second conductive layer for the ground layer is formed on the second surface of the dielectric layer 1, that is, the lower surface thereof. The body layer 5 is widely distributed at equal intervals from the first conductive layer 3. Here, as an example of the dielectric substrate, in the present invention, the dielectric constant ε _r of the dielectric layer 1 is 2.2, the thickness H of the dielectric layer 1 is 0.79 mm, and the signal line pattern 4 of the first conductor layer is present. ) And a substrate whose thickness T of the second conductor layer 5 is 0.036 mm. On the other hand, the relative dielectric constant ε _r of air is 1, and the relative dielectric constant ε _r of other materials is larger than 1.

도 4b를 참조하면, 이어, 예를 들어 사진식각공정 등을 이용하여 제1 도전층(3)의 일부분, 즉 마이크로스트립 전송선로를 위한 부분만을 남기고 불필요한 부분의 제1 도전층(3)을 제거함으로써 상기 유전체층(1)의 상면 상에 일정한 선폭(Wm)의 마이크로스트립 전송선로의 신호선 패턴(4)을 형성한다. 이때, 상기 마이크로스트립 전송선로가 특정한 값의 특성 임피던스를 갖도록 상기 선폭(Wm)을 결정하는 것이 바람직하다. 가령, 유전체층(1)의 비유전율(ε_r), 유전체층(1)의 두께(H), 제1, 2 도전층(3),(5)의 두께(T)가 임의의 값으로 결정되었을 때, 특정한 값의 선폭(Wm)을 가진 신호선 패턴(4)의 특성 임피던스는 당 기술 분야에서 공지된 수식에 의해 결정될 수 있다. 설명의 편의상, 설명의 단순함을 위하여 이에 대한 상세한 설명을 생략하기로 한다.Referring to FIG. 4B, a portion of the first conductive layer 3, ie, only a portion for the microstrip transmission line, is removed using, for example, a photolithography process and the like, and the unnecessary portion of the first conductive layer 3 is removed. As a result, the signal line pattern 4 of the microstrip transmission line having a constant line width Wm is formed on the upper surface of the dielectric layer 1. In this case, it is preferable to determine the line width Wm such that the microstrip transmission line has a characteristic impedance of a specific value. For example, when the dielectric constant ε _r of the dielectric layer 1, the thickness H of the dielectric layer 1, and the thickness T of the first, second conductive layers 3 and 5 are determined to be arbitrary values. The characteristic impedance of the signal line pattern 4 having a specific value of the line width Wm may be determined by a formula known in the art. For convenience of description, detailed description thereof will be omitted for simplicity.

도 4c를 참조하면, 이후, 예를 들어 사진식각공정 등을 이용하여 제2 도전층(5)의 일부분, 즉 결함 접지 구조(DGS)(6)를 위한 부분만을 제거하고 제2 도전층(5)의 나머지 필요한 부분을 모두 남김으로써 상기 결함 접지 구조(DGS)(6)를 통하여 유전체층(1)의 저면을 노출시킨다. 여기서, 상기 결함 접지 구조(DGS)(6)는 1개의 사각형 패턴이며, 신호선 패턴(4)과 동일 수직선 상에 위치한다. 상기 결함 접지 구조(DGS)(6)의 가로와 세로의 치수가 각각 W1, W2이다. 물론, 상기 제2 도전층(5)에 1개의 결함 접지 구조(6)를 형성하는 대신에 도 3에 도시된 바와 같이, 복수개, 예를 들어 3개의 사각형 결함 접지 구조(6a)를 형성하는 것도 가능하다. 또한, 상기 결함 접지 구조(6)는 도면에 도시하지 않았으나, 신호선 패턴(4)과 동일 수직선 상에 위치하지 않아도 좋다.Referring to FIG. 4C, a portion of the second conductive layer 5, that is, a portion for the defective ground structure (DGS) 6, may be removed using, for example, a photolithography process or the like, and the second conductive layer 5 may be removed. The bottom surface of the dielectric layer 1 is exposed through the defect ground structure (DGS) 6 by leaving all the remaining necessary portions of the < RTI ID = 0.0 > Here, the defect ground structure (DGS) 6 is one rectangular pattern and is located on the same vertical line as the signal line pattern 4. The horizontal and vertical dimensions of the defective ground structure (DGS) 6 are W1 and W2, respectively. Of course, instead of forming one defect grounding structure 6 in the second conductive layer 5, a plurality of, for example, three rectangular defect grounding structures 6a may be formed as shown in FIG. It is possible. In addition, although not shown in the drawing, the defect ground structure 6 may not be located on the same vertical line as the signal line pattern 4.

도 5를 참조하면, 통상적인 전자기적 해석 도구를 이용하여 도 2의 DGS 마이크로스트립 전송선로 구조에 대하여 시뮬레이션하여 상기 결함 접지 구조(DGS)를 가진 마이크로스트립 전송선로의 전기적 전송특성을 대표적인 특성 지표인 에스-변수(s-parameter)로 나타내었다.Referring to FIG. 5, the DGS microstrip transmission line structure of FIG. 2 is simulated using a conventional electromagnetic analysis tool to represent electrical transmission characteristics of the microstrip transmission line having the defect ground structure (DGS). It is represented by an s-parameter.

여기서, 유전체 기판의 일 예로서, 본 발명에서는 유전체층(1)의 비유전율(ε_r), 유전체층(1)의 두께(H), 제1, 2 도전층(3),(5)의 두께(T)는 각각 2.2, 0.79mm, 0.036mm인 기판이 사용된다. 또한, 예로서, 신호선 패턴(4)의 선폭(Wm)은 0.4㎜이다. 결함 접지 구조(DGS)(6)의 가로(W1) 및 세로(W2)는 각각 22㎜, 12㎜이다.Here, as an example of the dielectric substrate, in the present invention, the dielectric constant ε _r of the dielectric layer 1, the thickness H of the dielectric layer 1, and the thicknesses of the first and second conductive layers 3 and 5 ( T) substrates of 2.2, 0.79 mm and 0.036 mm, respectively, are used. As an example, the line width Wm of the signal line pattern 4 is 0.4 mm. The width W1 and the length W2 of the defective ground structure DGS 6 are 22 mm and 12 mm, respectively.

상기 결함 접지 구조(DGS)(6)를 가진 마이크로스트립 전송선로가 207Ω의 특성 임피던스를 갖는데, 상기 신호선 패턴(4)의 선폭(Wm) 0.4㎜는, 도 1a 및 도 1b에 도시된 바와 같이 결함 접지 구조(DGS)가 형성되지 않은 표준형 마이크로스트립 전송라인의 특성 임피던스 120Ω에 해당하는 선폭 치수이다.The microstrip transmission line with the fault ground structure (DGS) 6 has a characteristic impedance of 207 kHz. The line width Wm of the signal line pattern 4 is 0.4 mm as shown in Figs. 1A and 1B. The line width dimension corresponds to a characteristic impedance of 120 Ω for a standard microstrip transmission line without a grounding structure (DGS).

그러므로, 상기 표준형 마이크로스트립 전송라인 구조에서 207Ω의 특성 임피던스를 구현하려면, 그 신호선 패턴의 선폭을 0.035㎜으로 대폭 축소하여야 한다. 그러나, 상기 0.035㎜의 선폭은, 기존의 초고주파용 하이브리드(hybrid) 인쇄회로기판 제조공정을 이용할 경우, 해당 선폭을 신뢰성 있게 구현하기 어려운 치수일 뿐만 아니라 양산성도 좋지 않은 치수이다.Therefore, in order to realize a characteristic impedance of 207 에서 in the standard microstrip transmission line structure, the line width of the signal line pattern must be greatly reduced to 0.035 mm. However, the line width of 0.035 mm is not only a dimension that is difficult to reliably implement the line width when using the existing ultra-high frequency hybrid printed circuit board manufacturing process, but also a poor dimension.

도 2에 도시된 마이크로스트립 전송선로는 신호의 원활한 흐름을 방해하는 결함 접지 구조(DGS)를 접지층인 제2 도전층(5)에 의도적으로 형성한 것이므로 도 5에 도시된 바와 같이, 설계하고자 하는 중심 주파수 예를 들어, 1.5㎓에서 S11은 전반사에 가까운 특성 즉, 0㏈에 가까운 값을 나타내고, S21도 매우 불량한 전달특성을 나타낸다.Since the microstrip transmission line shown in FIG. 2 is intentionally formed on the second conductive layer 5 which is a ground layer, a defect ground structure (DGS) that prevents the smooth flow of a signal, is designed to be designed as shown in FIG. For example, at 1.5 kHz, S11 represents a characteristic close to total reflection, that is, a value close to 0 Hz, and S21 also exhibits a very poor transmission characteristic.

이와 같은 불량한 특성은, 결함 접지 구조(DGS)로 인한 높은 특성 임피던스를 얻기 위하여 의도적으로 유도된 것이다. 즉, 결함 접지 구조(DGS)에 의하여 특성 임피던스가 207Ω의 매우 높은 값으로 증가한다. 이 값은 입력단자(input port)의 표준 특성 임피던스인 50Ω과 매우 심한 부정합(mismatching)을 이루므로 상기한 바와 같은 불량한 전달 특성이 나타난다.Such poor characteristics are intentionally derived to obtain high characteristic impedance due to a defective ground structure (DGS). In other words, the characteristic impedance increases to a very high value of 207 kHz due to the defect ground structure DGS. This value has a very severe mismatch with the standard characteristic impedance of the input port 50 kHz, resulting in poor transfer characteristics as described above.

마찬가지로, 통상적인 전자기적 해석 도구를 이용하여 도 3에 도시된 결함 접지 구조(DGS)를 가진 마이크로스트립 전송선로 구조에 대하여 시뮬레이션하여 보면, 도면에 도시하지 않았으나, 상기 결함 접지 구조(DGS)를 가진 마이크로스트립 전송선로의 전기적 전송특성이 도 5에 도시된 바와 같이 유사하게 나타난다.Similarly, when a microstrip transmission line structure having a defect ground structure (DGS) shown in FIG. 3 is simulated using a conventional electromagnetic analysis tool, although not shown in the drawing, the structure having the defect ground structure (DGS) The electrical transmission characteristics of the microstrip transmission line are similarly shown as shown in FIG.

도 6은 도 2에 도시된 바와 같이 실제로 제작된, 결함 접지 구조(DGS)를 가진 마이크로스트립 전송선로 구조에 대하여 에스-파라메터 특성을 측정한 결과를 나타낸 그래프이다.FIG. 6 is a graph showing the results of measuring the S-parameter characteristics of a microstrip transmission line structure having a defect ground structure (DGS) actually manufactured as shown in FIG. 2.

도 6을 참조하면, 도 2에 도시된 바와 같은, 207Ω의 특성 임피던스를 갖는, 결함 접지 구조(DGS)를 가진 마이크로스트립 전송선로를 실제로 제작한 후 그 전기적 특성인 에스 파라메터를 측정하였다.Referring to FIG. 6, a microstrip transmission line having a defect ground structure (DGS) having a characteristic impedance of 207 kHz as shown in FIG. 2 was actually fabricated, and the electrical parameter S parameter thereof was measured.

도 6의 특성 측정 결과는 도 5에 도시된 바와 같은 전자기적 해석 도구(electromagnetic simulation tool)에 의한 특성과 매우 유사하며, 의도적으로 유도된 열악한 전달 특성(S21)과, 의도적으로 유도된 열악한 반사 계수 특성(S11)의 -1㏈ 정도의 값을 나타낸다. 참고로, 표준형 마이크로스트립 전송선로는, 손실이 거의 없다고 가정하면 S21이 0㏈에 매우 가까운 값이고 S11도 우수한 단자 정합특성을 나타내므로, 최고 -20㏈ 이하의 우수한 특성을 나타낸다.The measurement results of the characteristics of FIG. 6 are very similar to those of the electromagnetic simulation tool as shown in FIG. 5, and intentionally induced poor transmission characteristics S21 and intentionally induced poor reflection coefficients. The value of about -1 dB of characteristic S11 is shown. For reference, assuming that there is little loss in the standard type microstrip transmission line, S21 is very close to 0 Hz and S11 also has excellent terminal matching characteristics, and thus exhibits excellent characteristics up to -20 Hz.

마찬가지로, 도 3에 도시된 바와 같이 실제로 제작된, 결함 접지 구조(DGS)를 가진 마이크로스트립 전송선로의 그 전기적 특성을 측정하여 보면, 도면에 도시하지 않았으나, 상기 결함 접지 구조(DGS)를 가진 마이크로스트립 전송선로의 전기적 특성이 도 6에 도시된 바와 같이 유사하게 나타난다.Similarly, when the electrical characteristics of the microstrip transmission line having a defect ground structure (DGS) actually manufactured as shown in FIG. 3 are measured, the microstructure having the defect ground structure (DGS) is not shown. The electrical characteristics of the strip transmission line appear similarly as shown in FIG.

도 7은 일반적인 1:N 비대칭 윌킨슨 전력 분배기의 이론적인 회로도이고, 도 8은 1:N 비대칭 윌킨슨 전력 분배기의 실제적인 회로도로서, 도 7의 이론적인 회로를 실제로 측정 가능하도록 출력단자들을 원하는 특성 임피던스(Z₀)로 변환한 실제 적인 1:N 비대칭 윌킨슨 전력 분배기의 회로도이다.7 is a theoretical circuit diagram of a typical 1: N asymmetric Wilkinson power divider, and FIG. 8 is a practical circuit diagram of a 1: N asymmetric Wilkinson power divider, in which characteristic output impedances of output terminals are desired to actually measure the theoretical circuit of FIG. This is a schematic of an actual 1: N asymmetric Wilkinson power divider converted to (Z ₀ ).

도 7을 참조하면, 일반적인 1:N 비대칭 윌킨슨 전력 분배기는 제1단자(P1)로 입사된 입력신호가 제3단자(P3)와 제2단자(P2)에 1:N의 비율로 분배하여 출력되도록 구성되어 있다. 가장 기본적인 이등분 전력 분배기의 경우, N=1이다.Referring to FIG. 7, a typical 1: N asymmetric Wilkinson power divider outputs an input signal incident to the first terminal P1 at a ratio of 1: N to the third terminal P3 and the second terminal P2. It is configured to be. For the most basic half power divider, N = 1.

여기서, Z₀는 제1단자(P1)의 특성 임피던스로서, 통상적으로 측정 표준값인 50Ω을 주로 사용한다. Z2는 제1단자(P1)에서 제2단자(P2)로 진행하는 전송선로 경로의 특성 임피던스이고, Z3은 제1단자(P1)에서 제3단자(P3)로 진행하는 전송선로 경로의 특성 임피던스이다. Rint는 제3단자(P3)와 제2단자(P2) 사이의 격리저항(isolation resistor)이고, R2 및 R3은 1:N의 전력 분배를 얻기 위한 제2단자(P2) 및 제3단자(P3)의 단락 임피던스(termination impedance) 값이다.Here, Z ₀ is a characteristic impedance of the first terminal P1, and usually 50 Hz, which is a measurement standard value, is mainly used. Z2 is the characteristic impedance of the transmission line path running from the first terminal P1 to the second terminal P2, and Z3 is the characteristic impedance of the transmission line path running from the first terminal P1 to the third terminal P3. to be. Rint is an isolation resistor between the third terminal P3 and the second terminal P2, and R2 and R3 are the second terminal P2 and the third terminal P3 for obtaining a 1: N power distribution. ) Is the termination impedance value.

이와 같이 구성된 이론적인 1:N 비대칭 윌킨슨 전력 분배기에서는 N의 변화에 따라 출력단자의 단락 임피던스(R2),(R3)가 달라진다. 그러나 일반적인 계측기나 회로 및 시스템의 단자 특성 임피던스는 실제 사용이나 측정상의 편리함을 위하여 대부분 Z₀=50Ω을 표준값으로 사용하고 있다.In the theoretical 1: N asymmetric Wilkinson power divider configured as described above, the short-circuit impedances (R2) and (R3) of the output terminals change according to the change of N. However, the terminal characteristic impedance of general instruments, circuits, and systems uses Z ₀ = 50 Ω as the standard value for the convenience of practical use or measurement.

따라서 임의의 값을 갖는 R2, R3을 아래의 수학식1과 수학식2에 의해 Z₀=50Ω으로 λ/4 임피던스 변환(impedance transform)시키면, 출력 단자 임피던스가 모두 Z₀=50Ω이 되는 실제적인 1:N 비대칭 윌킨슨 전력 분배기는 도 8에 도시된 바와 같이 설계될 수 있다.Therefore, if R2 and R3 having arbitrary values are transformed into λ / 4 impedance by Z ₀ = 50Ω according to Equations 1 and 2 below, the actual output terminal impedance is Z ₀ = 50Ω. The 1: N asymmetric Wilkinson power divider can be designed as shown in FIG.

여기서, Z4는 R2와 Z₀=50Ω 사이의 λ/4 임피던스 변환 값이고, Z5는 R3과 Z₀=50Ω 사이의 λ/4 임피던스 변환 값이다.Here, Z4 is a lambda / 4 impedance conversion value between R2 and Z ₀ = 50 Hz, and Z5 is a lambda / 4 impedance conversion value between R3 and Z ₀ = 50 Hz.

이와 같은 구조를 가진 1:N 비대칭 윌킨슨 전력 분배기의 각 회로소자의 값은 N=1에서부터 N=6까지 증가함에 따라 도 9의 표에 도시된 바와 같이 나타난다. 한편, 상기 제시한 방법으로 N의 값을 6보다 크게 계속 증가시킬 수 있으나, 본 발명에서는 발명의 이해를 돕기 위하여 처음의 고정 비대칭 분배 비율을 6으로 정하기로 한다.The value of each circuit element of the 1: N asymmetric Wilkinson power divider having such a structure appears as shown in the table of FIG. 9 as it increases from N = 1 to N = 6. Meanwhile, although the value of N may be continuously increased to greater than 6 by the above-described method, the first fixed asymmetric distribution ratio is set to 6 in order to help the understanding of the present invention.

도 10은 종래의 1:N 비대칭 윌킨슨 전력 분배기의 회로 레이아웃(layout)이고, 도 11은 종래의 또 다른 1:N 비대칭 윌킨슨 전력 분배기의 회로 레이아웃이다.FIG. 10 is a circuit layout of a conventional 1: N asymmetric Wilkinson power divider, and FIG. 11 is a circuit layout of another conventional 1: N asymmetric Wilkinson power divider.

도 10을 참조하면, 종래의 1:N 비대칭 윌킨슨 전력 분배기의 회로 레이아웃에서는 1개의 사각형 패턴(106)과 신호선 패턴(104)이 배치되고, 상기 사각형 패턴(106)과 신호선 패턴(104)이 서로 겹쳐져 있다.Referring to FIG. 10, in the circuit layout of a conventional 1: N asymmetric Wilkinson power divider, one square pattern 106 and a signal line pattern 104 are disposed, and the square pattern 106 and the signal line pattern 104 are mutually different. Overlapped.

즉, 상기 사각형 패턴(106)은 도 2에 도시된 바와 같이 유전체층(1)의 저면 상의 접지층인 제2 도전층(5)에 1개의 사각형 결함 접지 구조(DGS)(6)를 형성하기 위한 패턴이다. 상기 신호선 패턴(104)은 도 2에 도시된 바와 같이 유전체층(1)의 상면 상에 신호선 패턴(4)을 형성하기 위한 패턴이다. Rint는 격리저항이다. That is, the rectangular pattern 106 is used to form one rectangular defect ground structure (DGS) 6 in the second conductive layer 5, which is the ground layer on the bottom surface of the dielectric layer 1, as shown in FIG. Pattern. The signal line pattern 104 is a pattern for forming the signal line pattern 4 on the upper surface of the dielectric layer 1 as shown in FIG. Rint is the isolation resistance.

도 11을 참조하면, 종래의 또 다른 1:N 비대칭 윌킨슨 전력 분배기의 회로 레이아웃에서는 복수개, 예를 들어 3개의 사각형 패턴(116a)과 신호선 패턴(114)이 배치되고, 상기 3개의 사각형 패턴(116a)과 신호선 패턴(114)이 서로 겹쳐져 있다.Referring to FIG. 11, in the circuit layout of another conventional 1: N asymmetric Wilkinson power divider, a plurality of, for example, three rectangular patterns 116a and a signal line pattern 114 are disposed, and the three rectangular patterns 116a are disposed. ) And the signal line pattern 114 overlap each other.

즉, 상기 사각형 패턴(116a)은 도 2에 도시된 바와 같이 유전체층(1)의 저면 상의 접지층인 제2 도전층(5)에 3개의 이격된 사각형 결함 접지 구조(DGS)(6a)를 형성하기 위한 패턴이다. 상기 신호선 패턴(114)은 도 2에 도시된 바와 같이 유전체층(1)의 상면 상에 신호선 패턴(4)을 형성하기 위한 패턴이다. Rint는 격리저항이다.That is, the rectangular pattern 116a forms three spaced apart rectangular defect ground structures (DGS) 6a on the second conductive layer 5, which is a ground layer on the bottom surface of the dielectric layer 1, as shown in FIG. 2. It is a pattern for doing so. The signal line pattern 114 is a pattern for forming the signal line pattern 4 on the upper surface of the dielectric layer 1 as shown in FIG. Rint is the isolation resistance.

한편, 도 10 및 도 11에 도시된 1:N 비대칭 윌킨슨 전력 분배기의 레이아웃은 예를 들어 1:6 비대칭 윌킨슨 전력 분배기의 레이아웃으로서, 1:6 비대칭 윌킨슨 전력 분배기에 해당한다. 본 발명에서는 주파수의 예를 제시하기 위하여 상기 1:6 비대칭 윌킨슨 전력 분배기 회로의 중심주파수를 1.5㎓로 선택한다. 상기 회로의 각 전송선로의 특성 임피던스가 도 9에 도시된 바와 같이 구현된다.Meanwhile, the layout of the 1: N asymmetric Wilkinson power divider illustrated in FIGS. 10 and 11 corresponds to the 1: 6 asymmetric Wilkinson power divider, for example, as the layout of the 1: 6 asymmetric Wilkinson power divider. In the present invention, the center frequency of the 1: 6 asymmetric Wilkinson power divider circuit is selected to 1.5 Hz to give an example of the frequency. The characteristic impedance of each transmission line of the circuit is implemented as shown in FIG.

그러나 종래의 방법을 이용하여 설계 및 제작한, 결함 접지 구조(DGS)를 가진 비대칭 전력 분배기의 경우에는, 특정한 형상과 크기를 가진 결함 접지 구조(DGS)가 고정되면, 상기 결함 접지 구조(DGS)에 의하여 마이크로스트립 전송선로의 특성 임피던스와 비대칭 분배 비율(N)이 증가하지만, 비대칭 분배 비율(N)은 어느 하나의 값으로 고정되어 버리는 문제점이 있다. 즉 N=6을 목표로 하거나 또는 N=5를 목표로 하여 결함 접지 구조(DGS)의 형상과 크기를 결정하고, 목표로 하는 1:N 비대칭 전력 분배기를 제작하면 비대칭 분배 비율(N)을 더 이상 가변시킬 수가 없는 문제점이 있다.However, in the case of an asymmetric power divider having a defect grounding structure (DGS) designed and manufactured using a conventional method, when the defect grounding structure (DGS) having a specific shape and size is fixed, the defect grounding structure (DGS) is fixed. As a result, the characteristic impedance and the asymmetric distribution ratio N of the microstrip transmission line increase, but there is a problem that the asymmetric distribution ratio N is fixed to any one value. In other words, if N = 6 or N = 5 is used to determine the shape and size of the defect ground structure (DGS), and the target 1: N asymmetric power divider is fabricated, the asymmetric distribution ratio (N) is further increased. There is a problem that cannot be changed abnormally.

따라서 이미 구현되어 있는, 결함 접지 구조(DGS)를 가진 비대칭 윌킨슨 전력 분배기에 대하여 비대칭 분배 비율을 가변시키고자 할 때는, 새로운 결함 접지 구조(DGS)의 형상과 크기를 결정하고, 상기 결함 접지 구조(DGS)를 포함하는 마이크로스트립 전송선로를 다시 설계하고, 상기 마이크로스트립 전송선로의 특성 임피던스가 원하는 값을 갖는지 여부를 시뮬레이션(simulation) 및 측정을 통하여 확인한 후에, 다시 새로이 원하는 분배 비율을 갖는 비대칭 전력 분배기를 설계 및 제작하는 과정을 반복해야만 하는 문제점이 있다.Thus, when attempting to vary the asymmetric distribution ratio for an asymmetric Wilkinson power divider with a fault ground structure (DGS) already implemented, the shape and size of the new fault ground structure (DGS) are determined and the fault ground structure ( After redesigning the microstrip transmission line including DGS) and confirming through simulation and measurement whether the characteristic impedance of the microstrip transmission line has a desired value, the asymmetric power divider having a new desired distribution ratio is again. There is a problem that must repeat the process of designing and manufacturing.

따라서 본 발명의 목적은 결함 접지 구조(DGS)의 형상과 크기를 가변하지 않으면서도 마이크로스트립 전송선로의 특성 임피던스를 가변시키도록 하는데 있다.Accordingly, it is an object of the present invention to vary the characteristic impedance of a microstrip transmission line without changing the shape and size of the defect ground structure (DGS).

본 발명의 다른 목적은 결함 접지 구조(DGS)의 형상과 크기를 가변하지 않으면서도 마이크로스트립 전송선로의 특성 임피던스를 가변시킴으로써 비대칭 윌킨슨 전력 분배기의 비대칭 분배 비율을 가변시키도록 하는데 있다.Another object of the present invention is to vary the asymmetric distribution ratio of the asymmetric Wilkinson power divider by varying the characteristic impedance of the microstrip transmission line without changing the shape and size of the defect ground structure (DGS).

이와 같은 목적을 달성하기 위한 본 발명에 의한 마이크로스트립 전송선로 구조는 마이크로스트립 전송선로에 있어서, 제1 면과, 상기 제1 면에 대향하는 제2면을 갖는 유전체층; 상기 유전체층의 제1 면 상에 형성된 마이크로스트립 전송선로의 신호선; 상기 신호선 아래에 위치하는, 상기 유전체층의 제2 면의 일부분에 결함 접지 구조가 1개 이상 형성되도록 상기 유전체층의 제2 면의 일부분 외측에 형성된 접지층; 상기 접지층과 직류적으로 격리되도록 상기 결함 접지 구조 내의 유전체층의 제2 면의 일부분 상에 1개 이상 형성된 아일랜드 패턴; 및 상기 아일랜드 패턴과 상기 접지층을 전기적으로 연결하는 1개 이상의 가변 커패시턴스 수단을 포함하며, 상기 가변 커패시턴스 수단의 커패시턴스를 가변함으로써 상기 마이크로스트립 전송선로의 전기적 전송 특성을 가변시키는 것을 특징으로 한다.The microstrip transmission line structure according to the present invention for achieving the above object comprises a dielectric layer having a first surface and a second surface facing the first surface; A signal line of a microstrip transmission line formed on the first surface of the dielectric layer; A ground layer formed below a portion of the second surface of the dielectric layer so that at least one defective ground structure is formed on the portion of the second surface of the dielectric layer, which is located below the signal line; At least one island pattern formed on a portion of the second surface of the dielectric layer in the defective ground structure so as to be in direct current isolation from the ground layer; And at least one variable capacitance means for electrically connecting the island pattern and the ground layer, and varying the capacitance of the variable capacitance means to vary electrical transmission characteristics of the microstrip transmission line.

바람직하게는, 상기 가변 커패시턴스 수단은, 외부 인가되는 직류 바이어스 전압의 조절에 의하여 등가적으로 커패시턴스가 가변되는 다이오드, 트랜지스터, 가변 커패시턴스를 얻을 수 있는 전자식, 회전식, 기계식 구성의 가변 커패시터 중 어느 하나를 가질 수 있다.Preferably, the variable capacitance means may be any one of an electronic, rotary, and mechanical variable capacitor capable of obtaining a diode, a transistor, and a variable capacitance, the capacitance of which is equivalently varied by controlling an externally applied DC bias voltage. Can have.

바람직하게는, 상기 가변 커패시턴스 수단은 고정값 커패시터로 구성되며, 필요시 수시로 상기 고정값 커패시터를 다른 고정값 커패시터로 교체하거나, 복수개의 서로 다른 고정값 커패시터를 조합함으로써 등가적으로 원하는 하나의 커패시턴스 값을 가질 수 있다.Preferably, the variable capacitance means is composed of a fixed value capacitor, and if necessary, one of the equivalent capacitance values is equivalent to the fixed value capacitor, if necessary, or by combining a plurality of different fixed value capacitors from time to time. Can have

바람직하게는, 상기 가변 커패시턴스 수단은 1개 이상의 고정값 커패시터를 사용하고 아울러 1개 이상의 가변 커패시터를 사용하는 조합으로 등가적으로 원하는 하나의 커패시턴스를 가질 수 있다.Preferably, the variable capacitance means may have one capacitance equivalently desired in combination using one or more fixed value capacitors and one or more variable capacitors.

또한, 이와 같은 목적을 달성하기 위한 비대칭 윌킨슨 전력 분배기는, 비대칭 윌킨슨 전력 분배기에 있어서, 제1 면과, 상기 제1 면에 대향하는 제2면을 갖는 유전체층; 상기 유전체층의 제1 면 상에 형성된 마이크로스트립 전송선로의 신호 선; 상기 신호선 아래에 위치하는, 상기 유전체층의 제2 면의 일부분에 결함 접지 구조가 1개 이상 형성되도록 상기 유전체층의 제2 면의 일부분 외측에 형성된 접지층; 상기 접지층과 직류적으로 격리되도록 상기 결함 접지 구조 내의 유전체층의 제2 면의 일부분 상에 1개 이상 형성된 아일랜드 패턴; 및 상기 아일랜드 패턴과 상기 접지층을 전기적으로 연결하는 1개 이상의 가변 커패시턴스 수단을 포함하며, 상기 가변 커패시턴스 수단의 커패시턴스를 가변함으로써 상기 마이크로스트립 전송선로의 전기적 전송 특성을 가변시키는 것을 특징으로 한다.In addition, an asymmetric Wilkinson power divider for achieving the above object, the asymmetric Wilkinson power divider, comprising: a dielectric layer having a first side and a second side opposite the first side; A signal line of a microstrip transmission line formed on the first surface of the dielectric layer; A ground layer formed below a portion of the second surface of the dielectric layer so that at least one defective ground structure is formed on the portion of the second surface of the dielectric layer, which is located below the signal line; At least one island pattern formed on a portion of the second surface of the dielectric layer in the defective ground structure so as to be in direct current isolation from the ground layer; And at least one variable capacitance means for electrically connecting the island pattern and the ground layer, and varying the capacitance of the variable capacitance means to vary electrical transmission characteristics of the microstrip transmission line.

바람직하게는, 상기 가변 커패시턴스 수단은, 외부 인가되는 직류 바이어스 전압의 조절에 의하여 등가적으로 커패시턴스가 가변되는 다이오드, 트랜지스터, 가변 커패시턴스를 얻을 수 있는 전자식, 회전식, 기계식 구성의 가변 커패시터 중 어느 하나를 가질 수가 있다.Preferably, the variable capacitance means may be any one of an electronic, rotary, and mechanical variable capacitor capable of obtaining a diode, a transistor, and a variable capacitance, the capacitance of which is equivalently varied by controlling an externally applied DC bias voltage. I can have it.

이하, 본 발명에 의한 마이크로스트립 전송선로 구조 및 이를 이용한 비대칭 윌킨슨 전력 분배기를 첨부 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, a microstrip transmission line structure and an asymmetric Wilkinson power divider using the same according to the present invention will be described in detail with reference to the accompanying drawings.

도 12는 본 발명에 의한 마이크로스트립 전송선로 구조를 나타낸 저면 사시도이다.12 is a bottom perspective view showing the structure of a microstrip transmission line according to the present invention.

도 12를 참조하면, 본 발명의 마이크로스트립 전송선로 구조는 일반적인 평면형 인쇄회로기판(PCB)용 유전체층(1)을 구비한다. 또한, 유전체층(1)의 제1면 즉 상면에 마이크로스트립 전송선로의 신호선 패턴(4)이 일정한 선폭으로 연장하여 형성되고, 유전체층(1)의 제2면 즉 하면에 결함 접지 구조(DGS)(6)를 가진 제2 도전층(5)이 형성된다. 또한, 결함 접지 구조(DGS)(6) 내의 유전체층(1) 상에 제2 도전층(5)과 직류(DC)적으로 격리된 도전성 아일랜드 패턴(island pattern)(7)이 형성되어 있다.Referring to FIG. 12, the microstrip transmission line structure of the present invention includes a dielectric layer 1 for a general planar printed circuit board (PCB). In addition, the signal line pattern 4 of the microstrip transmission line extends on a first surface of the dielectric layer 1, that is, on the upper surface thereof, with a constant line width, and the defect ground structure DGS ( The second conductive layer 5 having 6) is formed. Further, a conductive island pattern 7 is formed on the dielectric layer 1 in the defect ground structure (DGS) 6 that is isolated from the second conductive layer 5 by direct current (DC).

여기서, 상기 아일랜드 패턴(7)은 제2 도전층(5)과 동일 재질로 구성될 수 있고, 상기 결함 접지 구조(6)를 위한 면적의 상당 부분을 점유한다. 상기 아일랜드(7)의 각 변과 사각형 결함 접지 구조(DGS)(6)의 대응하는 외측변 사이에는 좁은 폭의 슬롯(slot)(8)이 존재한다. 상기 결함 접지 구조(6)의 제1변 및 제2변에 해당하는 가로 및 세로의 치수는 각각 W1, W2이고, 아일랜드 패턴(7)의 가로 및 세로의 치수는 각각 W12, W21이다. 신호선 패턴(4)의 선폭은 Wm이다. 유전체 기판의 일 예로서, 본 발명에서는 상기 유전체층(1)의 비유전율(ε_r)이 2.2이고, 유전체층(1)의 두께(H)가 0.79mm이며, 제1, 2 도전체층(3),(5)의 두께(T)가 0.036mm인 기판이 사용된다. 한편, 공기의 비유전율(ε_r)은 1이고, 기타 물질의 비유전율(ε_r)은 1보다 크다.Here, the island pattern 7 may be made of the same material as the second conductive layer 5, and occupies a substantial portion of the area for the defective ground structure 6. There is a narrow slot 8 between each side of the island 7 and the corresponding outer side of the rectangular defect ground structure (DGS) 6. The horizontal and vertical dimensions corresponding to the first and second sides of the defective ground structure 6 are W1 and W2, respectively, and the horizontal and vertical dimensions of the island pattern 7 are W12 and W21, respectively. The line width of the signal line pattern 4 is Wm. As an example of the dielectric substrate, in the present invention, the dielectric constant ε _r of the dielectric layer 1 is 2.2, the thickness H of the dielectric layer 1 is 0.79 mm, and the first and second conductor layers 3, A substrate having a thickness T of (5) of 0.036 mm is used. On the other hand, the relative dielectric constant ε _r of air is 1, and the relative dielectric constant ε _r of other materials is larger than 1.

가령, W1=22㎜, W2=12㎜, W12=18㎜, W21=8㎜이면, 상기와 같은 구조에 대한 전자기적 해석하여 보면 그 결과는 도면에 도시하지 않았으나, 도 5와 유사하게 나타난다. 또한, 상기와 같은 치수로 실제로 제작된 구조에 대하여 그 전송특성을 측정하면, 그 측정 결과는 도면에 도시하지 않았으나, 도 6과 유사하게 나타난다.For example, when W1 = 22 mm, W2 = 12 mm, W12 = 18 mm, and W21 = 8 mm, the result of the electromagnetic analysis of the above structure is not shown in the drawing, but appears similar to FIG. 5. In addition, when the transmission characteristics of the structure actually fabricated with the above dimensions are measured, the measurement results are not shown in the drawing, but appear similar to FIG.

도 13을 참조하면, 본 발명의 1:N 비대칭 윌킨슨 전력 분배기의 회로 레이아웃에서는, 1개의 제1 사각형 패턴(106)과 신호선 패턴(134)이 배치되고, 상기 제1 사각형 패턴(106) 내에 1개의 제2 사각형 패턴(137)이 삽입하여 배치되어 있다. 또한, 상기 제1, 2 사각형 패턴(106)(137)과 신호선 패턴(104)은 서로 겹쳐져 있다.Referring to FIG. 13, in the circuit layout of the 1: N asymmetric Wilkinson power divider of the present invention, one first square pattern 106 and a signal line pattern 134 are disposed, and one in the first square pattern 106 is disposed. Two second rectangular patterns 137 are inserted and arranged. In addition, the first and second rectangular patterns 106 and 137 and the signal line pattern 104 overlap each other.

즉, 상기 제1 사각형 패턴(106)은 도 12에 도시된 바와 같이 유전체층(1)의 저면 상의 접지층인 제2 도전층(5)에 1개의 사각형 결함 접지 구조(DGS)(6)를 형성하기 위한 패턴이다. 상기 제2 사각형 패턴(137)은 도 12에 도시된 바와 같이 상기 결함 접지 구조(DGS)(6) 내의 유전체층(1) 상에 상기 아일랜드(7)를 형성하기 위한 패턴이다. 상기 제2 사각형 패턴(137)의 각 변은 상기 제1 사각형 패턴(106)의 대응하는 변보다 작다. Rint는 격리저항이다.That is, the first rectangular pattern 106 forms one rectangular defect ground structure (DGS) 6 in the second conductive layer 5, which is a ground layer on the bottom surface of the dielectric layer 1, as shown in FIG. 12. It is a pattern for doing so. The second rectangular pattern 137 is a pattern for forming the island 7 on the dielectric layer 1 in the defect ground structure (DGS) 6, as shown in FIG. 12. Each side of the second square pattern 137 is smaller than the corresponding side of the first square pattern 106. Rint is the isolation resistance.

본 발명의 비대칭 윌킨슨 전력 분배기의 회로 레이아웃은 도 14에 도시된 바와 같이, 도 13의 제1 사각형 패턴(106) 내에 2개의 제2 사각형 패턴(147)이 이격 간격을 두고 삽입하여 배치된 DGS 마이크로스트립 전송선로 구조를 채택할 수 있거나, 도 15에 도시된 바와 같이, 도 13의 제1 사각형 패턴(106) 내에 3개의 제2 사각형 패턴(157)이 이격 간격을 두고 삽입하여 배치된 DGS 마이크로스트립 전송선로 구조를 채택할 수 있거나, 도 16에 도시된 바와 같이, 도 13의 제1 사각형 패턴(106)이 복수개, 예를 들어 3개의 제1 사각형 패턴(166)이 이격 간격을 두고 배치되며, 각각의 제1 사각형 패턴(166) 내에 1개의 제2 사각형 패턴(167)이 삽입하여 배치되거나, 도면에 도시하지 않았으나 상기 제1 사각형 패턴(166) 내에 복수개의 제2 사각형 패턴이 삽입하여 배치되는 DGS 마이크로스트립 전송선로 구조를 채택할 수 있다. 설명의 편의상, 설명의 중복을 피하기 위하여 이에 대한 상세한 설명을 생략하기로 한다.In the circuit layout of the asymmetric Wilkinson power divider of the present invention, as shown in FIG. 14, two second rectangular patterns 147 are inserted into and spaced apart from each other in the first rectangular pattern 106 of FIG. 13. The strip transmission line structure may be adopted, or as shown in FIG. 15, three second rectangular patterns 157 are inserted into the first rectangular pattern 106 of FIG. The transmission line structure may be adopted, or as shown in FIG. 16, a plurality of first rectangular patterns 106 of FIG. 13 are disposed at a spaced interval, for example, three first rectangular patterns 166 are spaced apart from each other. One second square pattern 167 may be inserted into each first square pattern 166, or a plurality of second square patterns may be inserted into the first square pattern 166, although not illustrated in the drawing. DGS Micro May adopt a structure in transmission line tripped. For convenience of description, detailed description thereof will be omitted in order to avoid duplication of description.

한편, 상기 제1 사각형 패턴과 제2 사각형 패턴 대신에 여러 가지 형태의 패턴, 예를 들어 타원형, 원형, 삼각형, 오각형, 맴돌이형, 또는 기타 기하학적으로 가능한 패턴을 채택하여도 무방하다.Instead of the first square pattern and the second square pattern, various types of patterns may be adopted, for example, elliptical, circular, triangular, pentagonal, eddy, or other geometrically possible patterns.

한편, 본 발명은, 상기한 바와 같은 DGS 마이크로스트립 전송선로 구조가 도 8의 Z3에 해당하는 전송선로에만 적용된 예를 설명하였으나, 도면에 도시하지 않았지만, 상기한 바와 같은 DGS 마이크로스트립 전송선로 구조가 도 8의 Z2에 해당하는 전송선로에만 적용되거나, Z2 및 Z3에 해당하는 선로들 모두에 적용된 예에도 가능함은 자명하다.Meanwhile, the present invention has been described in which the DGS microstrip transmission line structure as described above is applied only to the transmission line corresponding to Z3 of FIG. 8, but is not illustrated, but the DGS microstrip transmission line structure as described above is Applicable only to the transmission line corresponding to Z2 of FIG. 8 or the example applied to both the lines corresponding to Z2 and Z3.

도 17a 및 도 17b는 도 13에 도시된 비대칭 윌킨슨 전력 분배기의 회로 레이아웃을 활용하여 실제로 제작한 비대칭 윌킨슨 전력 분배기를 나타낸 평면도 및 저 면도이다.17A and 17B are plan and low views showing an asymmetric Wilkinson power divider actually fabricated utilizing the circuit layout of the asymmetric Wilkinson power divider shown in FIG.

도 17a 및 도 17b를 참조하면, 본 발명의 비대칭 윌킨슨 전력 분배기는 제1 도전층의 마이크로스트립 전송선로가 도 17a에 도시된 바와 같이, 유전체층(1)의 제1면, 예를 들어 상면 상에 도13에 도시된 레이아웃의 패턴으로 형성된다. Rint는 격리저항이다. 또한, 도 17b에 도시된 바와 같이, 결함 접지 구조(DGS)(176)가 도 17a의 영역(A) 아래에 위치하며 도 13에 도시된 레이아웃 패턴으로 형성되고, 결함 접지 구조(DGS)(176) 외측의 유전체층(1)의 저면 전체에 제2 도전층의 접지층(175)이 형성되고, 상기 결함 접지 구조(DGS)(176) 내에 제2 도전층의 1개 사각형 아일랜드 패턴(177)이 도 13에 도시된 레이아웃 패턴으로 형성된다.17A and 17B, the asymmetric Wilkinson power divider of the present invention is a microstrip transmission line of the first conductive layer, as shown in FIG. 17A, on the first side of the dielectric layer 1, for example on top. It is formed in a pattern of the layout shown in FIG. Rint is the isolation resistance. In addition, as shown in FIG. 17B, a defect ground structure (DGS) 176 is located below the area A of FIG. 17A and formed in the layout pattern shown in FIG. 13, and the defect ground structure (DGS) 176 is formed. The ground layer 175 of the second conductive layer is formed on the entire bottom surface of the dielectric layer 1 on the outer side, and one rectangular island pattern 177 of the second conductive layer is formed in the defect ground structure (DGS) 176. It is formed in the layout pattern shown in FIG.

여기서, 상기 아일랜드 패턴(177)과 접지층(175) 사이에 좁은 폭의 슬롯(178)이 존재하므로 상기 아일랜드 패턴(177)과 접지층(175)은 서로 직류(DC)적으로 격리된다.Here, since the slot 178 having a narrow width is present between the island pattern 177 and the ground layer 175, the island pattern 177 and the ground layer 175 are separated from each other by direct current (DC).

이에 더하여, 상기 아일랜드 패턴(177)과 접지층(175) 사이에는 직류 바이어스의 인가에 따른 가변 커패시턴스를 얻기 위한 가변 커패시턴스 수단, 예를 들어 4개 다이오드(D)가 추가로 설치된다. 또한, 상기 4개 다이오드(D)를 구동하기 위하여 상기 아일랜드 패턴(177)과 접지층(175)에 각각 직류 바이어스(미도시)의 양극단자(+)와 음극단자(-)가 전기적으로 연결된다.In addition, between the island pattern 177 and the ground layer 175, a variable capacitance means for obtaining a variable capacitance according to the application of the DC bias, for example, four diodes D are additionally installed. In addition, the positive electrode terminal (+) and the negative electrode terminal (−) of a DC bias (not shown) are electrically connected to the island pattern 177 and the ground layer 175 to drive the four diodes D, respectively. .

한편, 설명의 편의상, 상기 가변 커패시턴스 수단(179)이 4개 다이오드(D)로 구성된 것만을 하여 도시하였나, 1개 이상의 다이오드로 구성될 수 있음은 자명하다. 또한, 4개 다이오드(D)가 상기 아일랜드 패턴(177)의 4변과 접지층(175)의 대 응하는 지점 사이에 각각 1개씩 설치되는 것으로 도시되어 있으나, 필요에 따라 상기 아일랜드 패턴(177)과 접지층(175) 사이의 원하는 지점에 원하는 개수의 다이오드가 설치될 수 있다.On the other hand, for convenience of description, although the variable capacitance means 179 is shown by only consisting of four diodes (D), it is obvious that it can be composed of one or more diodes. In addition, although four diodes D are illustrated to be provided between the four sides of the island pattern 177 and the corresponding points of the ground layer 175, one island pattern 177 is provided. The desired number of diodes may be installed at a desired point between the and ground layer 175.

상기 4개 다이오드(D)는 직류 바이어스의 인가에 따라 가변 커패시턴스를 얻을 수 있는 버랙터 다이오드(varactor diode)가 주로 사용될 수 있고, 이외에도 다른 종류의 다이오드나 트랜지스터도 사용 가능하다. 물론, 가변 커패시턴스를 갖는 전자식, 기계식, 회전식 구성 등의 가변 커패시터(varicap: variable capacitor)도 사용 가능하며, 고정값 커패시터를 수시로 다른 고정값 커패시터로 교체함으로써 상기 다이오드를 대신할 수 있다. 더욱이, 가변 커패시턴스 수단을 구성하기 위하여 2개 이상 다수개의 고정값 커패시터를 조합하여 원하는 커패시턴스 가변을 대신할 수 있으며, 상기 설명한 가변 커패시턴스 수단에 고정값 커패시터를 조합하여 역시 다양한 가변 커패시턴스 수단을 대신할 수도 있다.The four diodes D may mainly use a varactor diode that can obtain a variable capacitance according to the application of a DC bias, and other types of diodes or transistors may be used. Of course, variable capacitors such as electronic, mechanical, and rotary configurations having variable capacitances can also be used, and the diode can be replaced by replacing the fixed value capacitor with another fixed value capacitor from time to time. Moreover, two or more fixed value capacitors may be combined to replace the desired capacitance variable in order to configure the variable capacitance means, and fixed value capacitors may be combined with the variable capacitance means described above to replace various variable capacitance means. have.

도 18을 참조하면, 본 발명의 비대칭 윌킨슨 전력 분배기는 제2도전층의 2개 사각형 아일랜드 패턴(187)이 결함 접지 구조(DGS)(176) 내에 배치되며, 도 14에 도시된 레이아웃 패턴으로 형성된 것을 제외하면 도 17a 및 도 17b의 비대칭 윌킨슨 전력 분배기와 동일하다.Referring to FIG. 18, in the asymmetric Wilkinson power divider of the present invention, two rectangular island patterns 187 of the second conductive layer are disposed in a defect ground structure (DGS) 176, and are formed in the layout pattern shown in FIG. 14. Except that it is identical to the asymmetric Wilkinson power divider of FIGS. 17A and 17B.

여기서, 상기 아일랜드 패턴(187)과 접지층(175) 사이에 좁은 폭의 슬롯(188)이 존재하므로 상기 아일랜드 패턴(187)과 접지층(175)은 서로 직류(DC)적 으로 격리된다.Here, since the slot 188 having a narrow width is present between the island pattern 187 and the ground layer 175, the island pattern 187 and the ground layer 175 are separated from each other by DC.

이에 더하여, 상기 아일랜드 패턴(187)과 접지층(175) 사이에는 직류 바이어스의 인가에 따른 가변 커패시턴스를 얻기 위한 가변 커패시턴스 수단, 예를 들어 6개의 다이오드(D)가 추가로 설치되고, 아울러 인접한 아일랜드 패턴들(187) 사이에도 1개 다이오드(D)가 추가로 설치된다. 또한, 상기 7개 다이오드(D)를 구동하기 위하여 상기 아일랜드 패턴(187)과 접지층(175)에 각각 직류 바이어스(미도시)의 양극단자(+)와 음극단자(-)가 전기적으로 연결된다.In addition, between the island pattern 187 and the ground layer 175, a variable capacitance means for obtaining a variable capacitance according to the application of the DC bias, for example, six diodes D are additionally installed, and adjacent islands are provided. One diode D is further installed between the patterns 187. In addition, the anode terminal (+) and the cathode terminal (−) of a DC bias (not shown) are electrically connected to the island pattern 187 and the ground layer 175 to drive the seven diodes D, respectively. .

도 19를 참조하면, 본 발명의 비대칭 윌킨슨 전력 분배기는 제2도전층의 3개 사각형 아일랜드 패턴(197)이 결함 접지 구조(DGS)(176) 내에 도 15에 도시된 레이아웃 패턴으로 형성된 것을 제외하면 도 18의 비대칭 윌킨슨 전력 분배기와 동일하다.Referring to FIG. 19, the asymmetric Wilkinson power divider of the present invention has the exception that the three square island patterns 197 of the second conductive layer are formed in the defect ground structure (DGS) 176 in the layout pattern shown in FIG. 15. Same as the asymmetric Wilkinson power divider of FIG. 18.

여기서, 상기 아일랜드 패턴(197)과 접지층(175) 사이에 좁은 폭의 슬롯(198)이 존재하므로 상기 아일랜드 패턴(197)과 접지층(175)은 서로 직류(DC)적으로 격리된다.Here, since the slot 198 having a narrow width is present between the island pattern 197 and the ground layer 175, the island pattern 197 and the ground layer 175 are separated from each other by DC.

이에 더하여, 상기 아일랜드 패턴(197)과 접지층(175) 사이에는 직류 바이어스의 인가에 따른 가변 커패시턴스를 얻기 위한 가변 커패시턴스 수단, 예를 들어 8개 다이오드(D)가 추가로 설치되고, 아울러 인접한 아일랜드 패턴들(197) 사이에도 1개 다이오드(D)가 각각 추가로 설치된다. 또한, 상기 10개 다이오드(D)를 구동 하기 위하여 상기 아일랜드 패턴(197)과 접지층(175)에 각각 직류 바이어스(미도시)의 양극단자(+)와 음극단자(-)가 전기적으로 연결된다.In addition, between the island pattern 197 and the ground layer 175, a variable capacitance means for obtaining a variable capacitance according to the application of a direct current bias, for example, eight diodes D is further installed, and an adjacent island is provided. One diode D is further provided between the patterns 197, respectively. In addition, the anode terminal (+) and the cathode terminal (−) of a DC bias (not shown) are electrically connected to the island pattern 197 and the ground layer 175 to drive the ten diodes D, respectively. .

도 20을 참조하면, 본 발명의 비대칭 윌킨슨 전력 분배기는 3개 결함 접지 구조(DGS)(206)가 일정 간격을 두고 이격하며 도 16에 도시된 레이아웃 패턴으로 형성되고, 결함 접지 구조(DGS)(206) 외측의 유전체층(1)의 저면 전체에 제2 도전층의 접지층(205)이 형성되고, 상기 결함 접지 구조(DGS)(206) 내에 각각 제2 도전층의 1개 사각형 아일랜드 패턴(207)이 도 16에 도시된 레이아웃 패턴으로 형성된 것을 제외하면 도 19의 비대칭 윌킨슨 전력 분배기와 동일하다.Referring to FIG. 20, the asymmetric Wilkinson power divider of the present invention is formed in the layout pattern shown in FIG. 16 with three defect ground structures (DGS) 206 spaced apart at regular intervals, and the fault ground structure (DGS) ( The ground layer 205 of the second conductive layer is formed on the entire bottom surface of the dielectric layer 1 outside the 206, and one rectangular island pattern 207 of the second conductive layer is formed in the defect ground structure (DGS) 206, respectively. ) Is the same as the asymmetric Wilkinson power divider of FIG. 19 except that is formed in the layout pattern shown in FIG.

여기서, 상기 아일랜드 패턴(207)과 접지층(205) 사이에 좁은 폭의 슬롯(208)이 존재하므로 상기 아일랜드 패턴(207)과 접지층(205)은 서로 직류(DC)적으로 격리된다.Here, since the slot 208 having a narrow width is present between the island pattern 207 and the ground layer 205, the island pattern 207 and the ground layer 205 are separated from each other by direct current (DC).

이에 더하여, 상기 아일랜드 패턴(207)과 접지층(205) 사이에는 직류 바이어스의 인가에 따른 가변 커패시턴스를 얻기 위한 가변 커패시턴스 수단, 예를 들어 8개 다이오드(D)가 추가로 설치되고, 아울러 인접한 아일랜드 패턴들(207) 사이에도 1개 다이오드(D)가 각각 추가로 설치된다. 또한, 상기 10개 다이오드(D)를 구동하기 위하여 상기 아일랜드 패턴(207)과 접지층(205)에 각각 직류 바이어스(미도시)의 양극단자(+)와 음극단자(-)가 전기적으로 연결된다.In addition, between the island pattern 207 and the ground layer 205, a variable capacitance means for obtaining a variable capacitance according to the application of a direct current bias, for example, eight diodes D is further installed, and an adjacent island is provided. One diode D is further provided between the patterns 207, respectively. In addition, the anode terminal (+) and the cathode terminal (−) of a DC bias (not shown) are electrically connected to the island pattern 207 and the ground layer 205 to drive the ten diodes D, respectively. .

한편, 본 발명은 지금까지 도시된 예와 달리, 결함 접지 구조(DGS)의 패턴 및 개수, 아일랜드 패턴 및 개수, 다이오드 설치 위치 및 개수 등을 다양하게 변형할 수 있음은 자명하다.On the other hand, the present invention, unlike the example shown so far, it is apparent that the pattern and number of the defect ground structure (DGS), the island pattern and number, the diode installation position and number, etc. can be variously modified.

도 17a 및 도 17b에 도시된 바와 같이, 사각형 결함 접지 구조(DGS) 내에 1개 사각형 아일랜드 패턴이 형성되도록 실제로 제작된 가변 비대칭 윌킨슨 전력 분배기는, 가변 커패시턴스 수단인 다이오드(D)가 모두 제거되었을 뿐만 아니라 아일랜드 패턴에 직류 바이어스가 인가되지 않았을 경우, 비대칭 분배 비율이 고정되므로 고정 비대칭 비율 윌킨슨 전력 분배기, 예를 들어 1:6 비대칭 윌킨슨 전력 분배기가 된다. 상기 아일랜드 패턴이 추가로 제거되었을 경우에도, 1:6의 비대칭 분배 비율이 그대로 유지된다. 왜냐하면, 상기 아일랜드 패턴은 아직까지 전기적으로 중요한 역할을 하지 못하는 상태로 격리되어 있기 때문이다.As shown in Figs. 17A and 17B, the variable asymmetric Wilkinson power divider actually fabricated to form one square island pattern in the rectangular defect ground structure (DGS) has not only removed all of the diode (D) variable capacitance means. If no DC bias is applied to the island pattern, the asymmetric split ratio is fixed, resulting in a fixed asymmetric ratio Wilkinson power divider, for example a 1: 6 asymmetric Wilkinson power divider. Even when the island pattern is further removed, an asymmetric distribution ratio of 1: 6 is maintained. This is because the island pattern is isolated in a state that does not play an important role yet.

이와 같이 가변 커패시턴스 수단이 전혀 설치되지 않은 고정형 1:6 비대칭 윌킨슨 전력 분배기의 성능을 회로 시뮬레이터에 의해 예측하여 보면, 상기 비대칭 윌킨슨 전력 분배기는 이상적인 전송선로 소자로만 구성되어 있으므로 도 21a에 도시된 바와 같이, 이상적인 1:6 비대칭 전력 분배기의 특성을 나타낸다. 즉, 상기 비대칭 윌킨슨 전력 분배기는 고정형 1:6 비대칭 분배 비율을 가지므로 S31은 이상적으로 10log(1/7)= -8.45㏈의 특성을 나타내고, S21은 이상적으로, 10log(6/7)= -0.67㏈의 특성을 나타낸다.As a result of predicting the performance of the fixed 1: 6 asymmetric Wilkinson power divider with no variable capacitance means installed by the circuit simulator, the asymmetric Wilkinson power divider is composed of only ideal transmission line elements, as shown in FIG. 21A. , An ideal 1: 6 asymmetric power divider characteristic. That is, since the asymmetric Wilkinson power divider has a fixed 1: 6 asymmetric split ratio, S31 ideally exhibits a characteristic of 10 log (1/7) =-8.45 kW, and S21 ideally 10 log (6/7) = − It shows the characteristic of 0.67kV.

또한, 상기 고정형 1:6 비대칭 윌킨슨 전력 분배기의 성능을 전자기적 시뮬레이터에 의해 예측한 특성은 도 21b에 도시된 바와 같이, 도 21a의 특성과 유사함을 나타낸다.Also, the characteristics predicted by the electromagnetic simulator for the performance of the fixed 1: 6 asymmetric Wilkinson power divider are similar to those of FIG. 21A, as shown in FIG. 21B.

또한, 도 17a 및 도 17b에 도시된 바와 같이, 사각형 결함 접지 구조(DGS) 내에 1개 사각형 아일랜드 패턴이 형성되도록 실제로 제작된 가변 비대칭 윌킨슨 전력 분배기의 성능을 실제로 측정한 특성은 도 21c에 도시된 바와 같이, 도 21b의 특성과 유사함을 나타낸다. 따라서 본 발명에 제시된 1:6 비대칭 윌킨슨 비대칭 전력 분배기의 구조는 상기 아일랜드 패턴을 갖더라도 여전히 타당한 구조임을 의미한다.In addition, as shown in FIGS. 17A and 17B, the actual measurement of the performance of the variable asymmetric Wilkinson power divider actually fabricated to form one square island pattern in the rectangular defect ground structure (DGS) is shown in FIG. 21C. As shown, similar to the characteristics in FIG. 21B. Therefore, the structure of the 1: 6 asymmetric Wilkinson asymmetric power divider presented in the present invention means that the structure is still valid even with the island pattern.

도 22 및 도 23은 각각 본 발명에 의한 가변형 1:N 비대칭 윌킨슨 전력 분배기에 다이오드가 2개 설치된 경우에 대하여 직류 바이어스 전압이 0V일 때의 특성을 실제 측정한 그래프 및 직류 바이어스 전압에 따른 비대칭 분배 비율의 변화를 실제 측정한 그래프이다.22 and 23 are graphs of actual measurement of characteristics when the DC bias voltage is 0V and two asymmetric distributions according to the DC bias voltage, respectively, when two diodes are installed in the variable 1: N asymmetric Wilkinson power divider according to the present invention. It is a graph that actually measured the change of ratio.

도 17a 및 도 17b에 도시된 바와 같이, 사각형 결함 접지 구조(DGS) 내에 1개 사각형 아일랜드 패턴이 형성되도록 실제로 제작된 가변 비대칭 윌킨슨 전력 분배기는, 가변 커패시턴스 수단인 다이오드(D)가 2개 제거되고 2개만 그대로 설치되었을 뿐만 아니라 아일랜드 패턴에 직류 바이어스가 인가되었을 경우, 상기 2개 다이오드(D) 자체가 갖는 소정의 커패시턴스를 추가로 포함한다. 그러므로 상기 다이오드의 커패시턴스가 결함 접지 구조(DGS) 전송선로에 이미 등가적으로 존재하는 등가 회로 성분을 변화시킨다. 그 결과, 상기 결함 접지 구조(DGS) 전송선로의 등 가 특성 임피던스가 상기 추가 포함된 커패시턴스에 의해 가변된다. 즉, 상기 다이오드(D)에 의한 등가 커패시턴스가 추가되고 또한 이것이 직류 바이어스에 의하여 가변되면 상기 결함 접지 구조(DGS) 전송선로의 특성 임피던스가 가변되므로 1:N 비대칭 분배 비율이 가변된다.As shown in Figs. 17A and 17B, a variable asymmetric Wilkinson power divider actually fabricated to form one square island pattern in a rectangular defect ground structure (DGS), with two diodes (D), a variable capacitance means, removed. When not only two are installed as they are but also a DC bias is applied to the island pattern, the two diodes D additionally include a predetermined capacitance. Therefore, the capacitance of the diode changes the equivalent circuit component that is already equivalently present in the defect ground structure (DGS) transmission line. As a result, the equivalent characteristic impedance of the defective ground structure (DGS) transmission line is varied by the additional included capacitance. That is, when the equivalent capacitance by the diode D is added and this is changed by the DC bias, the characteristic impedance of the defective ground structure DGS transmission line is variable, so that the 1: N asymmetric distribution ratio is variable.

상기 가변 비대칭 윌킨슨 전력 분배기는, 상기 다이오드가 2개 설치되고 직류 바이어스 전압이 0V이면, 분배 비율의 측정 결과는 도 22에 도시된 바와 같다. 상기 다이오드(D)를 설치하기 전에는 도 21c에 이미 도시한 바와 같이, 이상적인 특성에 가까운 1:6 고정 비대칭 분배 비율이 측정되었으나, 현재 측정값은 S31=-6.56㏈, S21= -1.4㏈로서 두 출력단자간 분배비율은 1:3.27이다. 즉 N=6에서 N=3.27로 가변한 것이다.In the variable asymmetric Wilkinson power divider, when two diodes are installed and the DC bias voltage is 0 V, the measurement result of the distribution ratio is as shown in FIG. 22. Before the diode D was installed, as shown in Fig. 21C, a 1: 6 fixed asymmetric distribution ratio close to the ideal characteristic was measured, but the present measured values were S31 = -6.56㏈ and S21 = −1.4㏈. The distribution ratio between the output terminals is 1: 3.27. That is, N = 6 to N = 3.27.

이어 상기 직류 바이어스 전압을 예를 들어 1V 간격으로 조정하면서 예를 들어 10V까지 변화시켜 보면, 그 측정 결과는 도 23에 도시된 바와 같다. 상기 직류 바이어스 전압의 변화에 따라 비대칭 분배 비율(N)의 값이 가변하고, 상기 직류 바이어스 전압이 4V일 때 N=10.36의 최대값을 나타낸다. 즉, 상기 직류 바이어스 전압의 변화에 따라 상기 다이오드(D)의 가변 커패시턴스의 영향으로 인하여 상기 비대칭 전력 분배기의 1:6 고정 분배 비율이 다양하게 가변한다.Subsequently, the DC bias voltage is changed to, for example, 10V while adjusting at 1V intervals, for example, and the measurement result is as shown in FIG. 23. The value of the asymmetric distribution ratio N varies according to the change of the DC bias voltage, and the maximum value of N = 10.36 is shown when the DC bias voltage is 4V. That is, the 1: 6 fixed distribution ratio of the asymmetric power divider varies in various ways due to the influence of the variable capacitance of the diode D according to the change of the DC bias voltage.

도 24 및 도 25는 각각 본 발명에 의한 가변형 1:N 비대칭 윌킨슨 전력 분배기에 다이오드가 4개 설치된 경우에 대하여 직류 바이어스 전압이 0V일 때의 특성을 실제 측정한 그래프 및 직류 바이어스 전압에 따른 비대칭 분배 비율의 변화를 실제 측정한 그래프이다.24 and 25 are graphs of actual measurement of characteristics when the DC bias voltage is 0V and the asymmetric distribution according to the DC bias voltage, respectively, when four diodes are installed in the variable 1: N asymmetric Wilkinson power divider according to the present invention. It is a graph that actually measured the change of ratio.

도 17a 및 도 17b에 도시된 바와 같이, 사각형 결함 접지 구조(DGS) 내에 1개 사각형 아일랜드 패턴이 형성되도록 실제로 제작된 가변 비대칭 윌킨슨 전력 분배기는, 가변 커패시턴스 수단인 다이오드(D)가 4개 설치되었을 뿐만 아니라 아일랜드 패턴에 0V의 직류 바이어스가 인가되었을 경우, 분배 비율의 측정 결과는 도 24에 도시된 바와 같다. 상기 다이오드(D)를 설치하기 전에는 도 21c에 이미 도시한 바와 같이, 이상적인 특성에 가까운 1:6 고정 비대칭 분배 비율이 측정되었으나, 현재 측정값은 S31=-6.6㏈, S21= -1.4㏈로서 두 출력단자간 분배비율은 1:3.31이다. 즉 N=6에서 N=3.31로 가변한 것이다.As shown in Figs. 17A and 17B, the variable asymmetric Wilkinson power divider actually fabricated so that one square island pattern is formed in the rectangular defect ground structure DGS may have four diodes D, which are variable capacitance means. In addition, when 0 V DC bias is applied to the island pattern, the measurement result of the distribution ratio is as shown in FIG. 24. Before the diode D was installed, as shown in Fig. 21C, a 1: 6 fixed asymmetric distribution ratio close to the ideal characteristic was measured, but the present measured values were S31 = -6.6 Hz and S21 = -1.4 Hz. The distribution ratio between the output terminals is 1: 3.31. That is, it is variable from N = 6 to N = 3.31.

이어 상기 직류 바이어스 전압을 예를 들어 1V 간격으로 조정하면서 예를 들어 10V까지 변화시켜 보면, 그 측정 결과는 도 25에 도시된 바와 같다. 상기 직류 바이어스 전압의 변화에 따라 비대칭 분배 비율(N)의 값이 가변하고, 상기 직류 바이어스 전압이 3V일 때 N=16.0의 최대값을 나타낸다. 즉, 상기 직류 바이어스 전압의 변화에 따라 상기 다이오드(D)의 가변 커패시턴스의 영향으로 인하여 상기 비대칭 전력 분배기의 1:6 고정 분배 비율이 다양하게 가변한다.Subsequently, the DC bias voltage is changed to, for example, 10V while adjusting at 1V intervals, for example, and the measurement result is as shown in FIG. 25. The value of the asymmetric distribution ratio N varies according to the change of the DC bias voltage, and the maximum value of N = 16.0 when the DC bias voltage is 3V. That is, the 1: 6 fixed distribution ratio of the asymmetric power divider varies in various ways due to the influence of the variable capacitance of the diode D according to the change of the DC bias voltage.

한편, 설명의 편의상, 설명의 단순함을 위하여 도 23 및 도 25에 도시된 바와 같이 상기 직류 바이어스 전압을 예를 들어 1V의 간격으로 조정하였으나, 상기 직류 바이어스 전압을 1V보다 작은 전압, 예를 들어 0.5V 또는 0.1V 등 다양한 전압 간격으로 조정하면 좀 더 정밀하고도 다양한 비대칭 비율(N)을 얻을 수 있음은 자명하다.Meanwhile, for convenience of description, the DC bias voltage is adjusted at intervals of, for example, 1V, for example, as illustrated in FIGS. 23 and 25, but the DC bias voltage is smaller than 1V, for example, 0.5. It is obvious that more accurate and variable asymmetry ratios (N) can be achieved by adjusting to various voltage intervals, such as V or 0.1V.

이상에서 설명한 바와 같이, 본 발명은 가변 커패시턴스 수단으로서 다이오 드를 사용하였으나, 실제로는 상기 다이오드 대신에 트랜지스터, 다른 형태의 가변 커패시터를 사용하거나, 고정값 커패시터를 다른 고정값 커패시터로 대체하는 방법으로 커패시턴스 값을 가변시킴으로써 결국에는 가변 비대칭 분배 비율(N)을 얻는 방법 등이 가능하다.As described above, the present invention uses a diode as a variable capacitance means, in practice, the capacitance in the method of using a transistor, another type of variable capacitor instead of the diode, or by replacing a fixed value capacitor with another fixed value capacitor. By varying the value, a method of eventually obtaining a variable asymmetric distribution ratio N is possible.

이상에서 살펴본 바와 같이, 본 발명은 마이크로스트립 전송선로 아래의 접지층에 결함 접지 구조를 형성하고, 상기 접지 결함 구조 내에 아일랜드 패턴을 형성하고, 상기 아일랜드 패턴과 접지층 사이에 가변 커패시턴스 수단을 설치함으로써 1:N 가변 분비 비율 비대칭 윌킨슨 전력 분배기를 구현할 수 있다.As described above, the present invention forms a fault ground structure in the ground layer under the microstrip transmission line, forms an island pattern in the ground fault structure, and provides variable capacitance means between the island pattern and the ground layer. A 1: N variable secretion ratio asymmetric Wilkinson power divider can be implemented.

따라서 본 발명의 가변 분배 비율 비대칭 윌킨슨전력분배기는, 분배기로 쓰이는 일반적인 결합기(coupler)에서 발생하는 위상차(phase difference) 문제없이 저비대칭 비율(1:N, N<3)은 물론 고비대칭 비율(1:N, N≥3)의 가변 분배 비율을 가지므로 각종 RF/마이크로파 대역 통신, 방송용 송수신 시스템, 고주파 이동통신 시스템, 고출력증폭기의 선형화 시스템 등에서 매우 요긴하게 사용될 수가 있다.Accordingly, the variable distribution ratio asymmetric Wilkinson power divider according to the present invention has a low asymmetry ratio (1: N, N <3) as well as a high asymmetry ratio (1) without a phase difference problem occurring in a general coupler used as a divider. It has a variable distribution ratio of: N, N≥3), so it can be very useful in various RF / microwave band communication, broadcasting transmission / reception system, high frequency mobile communication system, linearization system of high power amplifier, and the like.

한편, 본 발명은 상기 언급된 바람직한 실시예들과 관련하여 설명하였지만, 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정이나 변형을 하는 것이 가능하다. 따라서 첨부된 특허청구의 범위는 본 발명의 요지에서 속하는 이러한 수정이나 변형을 포함할 것이다.On the other hand, the present invention has been described in connection with the above-mentioned preferred embodiments, it is possible to make various modifications or variations without departing from the spirit and scope of the invention. Accordingly, the appended claims will cover such modifications and variations as fall within the spirit of the invention.

Claims

In the microstrip transmission line,

A dielectric layer having a first surface and a second surface opposite the first surface;

A signal line of a microstrip transmission line formed on the first surface of the dielectric layer;

A ground layer formed below a portion of the second surface of the dielectric layer so that at least one defective ground structure is formed on the portion of the second surface of the dielectric layer, which is located below the signal line;

At least one island pattern formed on a portion of the second surface of the dielectric layer in the defective ground structure so as to be in direct current isolation from the ground layer; And

One or more variable capacitance means for electrically connecting the island pattern and the ground layer,

And varying the capacitance of said variable capacitance means to vary the electrical transmission characteristics of said microstrip transmission line.

The electronic device of claim 1, wherein the variable capacitance means comprises: a diode, a transistor, or an electronic, rotary, or mechanical variable capacitor capable of obtaining a variable capacitance equivalently by adjusting an externally applied DC bias voltage. Microstrip transmission line structure characterized in that it has one.

2. The variable capacitance means according to claim 1, wherein the variable capacitance means consists of a fixed value capacitor and, if necessary, replaces the fixed value capacitor with another fixed value capacitor, or combines a plurality of different fixed value capacitors as desired. A microstrip transmission line structure, characterized in that it has a capacitance value.

The microstrip transmission line structure according to claim 1, wherein said variable capacitance means has one capacitance equivalently desired in combination using one or more fixed value capacitors and one or more variable capacitors.

In the asymmetric Wilkinson power divider,

And varying the electrical capacitance of said microstrip transmission line by varying the capacitance of said variable capacitance means.

The electronic device of claim 5, wherein the variable capacitance means includes any one of an electronic, rotary, and mechanical configuration capable of obtaining a diode, a transistor, and a variable capacitance, the capacitance of which is equivalently varied by controlling an externally applied DC bias voltage. An asymmetric Wilkinson power divider characterized by having one.

6. The variable capacitance means according to claim 5, wherein the variable capacitance means is composed of a fixed value capacitor, and if necessary, the fixed value capacitor is replaced with another fixed value capacitor, or a combination of a plurality of different fixed value capacitors is required. Asymmetric Wilkinson power divider, characterized in that it has a capacitance value.

6. The asymmetric Wilkinson power divider according to claim 5, wherein said variable capacitance means has one capacitance equivalently desired in combination using one or more fixed value capacitors and one or more variable capacitors.