KR100862162B1 - Embedded resistive thin film layer and deposition method thereof onto substrate to be deposited - Google Patents
Embedded resistive thin film layer and deposition method thereof onto substrate to be deposited Download PDFInfo
- Publication number
- KR100862162B1 KR100862162B1 KR1020060126976A KR20060126976A KR100862162B1 KR 100862162 B1 KR100862162 B1 KR 100862162B1 KR 1020060126976 A KR1020060126976 A KR 1020060126976A KR 20060126976 A KR20060126976 A KR 20060126976A KR 100862162 B1 KR100862162 B1 KR 100862162B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- resistive thin
- tantalum nitride
- deposited
- noble metal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3464—Sputtering using more than one target
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Optics & Photonics (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Physical Vapour Deposition (AREA)
Abstract
질화탄탈륨(Ta-N) 모재에 질화탄탈륨 100원자%를 기준으로 하여 나노미터 크기의 귀금속(noble metal) 입자 약 1 내지 30.11원자%가 균일하게 분포된 매립형의 전기 저항성 박막체 및 이의 증착 방법이 개시되어 있다. 이러한 매립형의 전기 저항성 박막체는 상대적으로 높은 전기 저항값 특성과 상대적으로 낮은 열저항 계수 특성을 동시에 만족하여, 다양한 범위의 회로에 매립이 가능할 뿐만 아니라 전자기기들의 경박단소화와 더불어 보다 정밀한 제어를 가능하게 한다.A buried type electrically resistive thin film in which about 1 to 30.11 atomic% of nanometer-sized noble metal particles are uniformly distributed on a tantalum nitride (Ta-N) base material based on 100 atomic% of tantalum nitride, and a deposition method thereof Is disclosed. Such buried electrical resistive thin film satisfies the relatively high electrical resistance value characteristics and the relatively low thermal resistance coefficient characteristics at the same time, and can be embedded in a wide range of circuits, as well as more precise control with lighter and thinner electronic devices. Make it possible.
매립형의 전기 저항성 박막체, 매립형 저항체 Recessed electrically resistive thin film, buried resistor
Description
도 1은 본 발명에 따른 매립형의 전기 저항성 박막체를 제조하기 위한 하나의 예시적인 반응성 코스퍼터링(co-sputtering) 장치를 개략적으로 도시한 도면이다.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 schematically illustrates one exemplary reactive co-sputtering apparatus for producing a buried electrical resistive thin film according to the present invention.
도 2는 본 발명에 따른 매립형의 전기 저항성 박막체를 반도체 기판상에 증착시키는 공정을 순서대로 도해하는 공정 순서도이다.2 is a process flowchart illustrating a process of depositing a buried type electrically resistive thin film on a semiconductor substrate in order.
도 3은 도 2에 도시된 공정을 이용하여 제조된 패턴의 형상을 도시한 도면이다.3 is a view showing the shape of a pattern manufactured using the process shown in FIG.
도 4는 도 3에 도시된 패턴의 형상을 만드는데 사용되는 패턴의 도면이다.4 is a diagram of a pattern used to make the shape of the pattern shown in FIG.
도 5는 본 발명에서 사용되는 귀금속 중 은 타겟의 전력밀도값에 따른 질화탄탈륨 중의 은 함량의 변화와 비저항값의 변화를 나타낸 도면이다.5 is a view showing a change in the silver content and the specific resistance of the tantalum nitride according to the power density value of the silver target of the precious metal used in the present invention.
도 6은 나노미터 크기의 은(Ag) 입자가 질화탄탈륨(Ta-N) 모재에 질화탄탈륨 100원자%를 기준으로 하여 23원자%의 양으로 분포되어 있을 때의 XPS 실험결과를 나타낸 그래프이다.FIG. 6 is a graph showing XPS test results when nanometer-sized silver (Ag) particles are distributed in an amount of 23 atomic% based on 100 atomic% tantalum nitride in a tantalum nitride (Ta-N) base material.
도 7a는 Ta1N2로 제작된 매립형의 전기 저항성 박막체의 TEM 사진이고, 도 7b는 Ta1N2모재에 나노미터 크기의 은(Ag) 입자가 23원자%의 양으로 분포되어 있는 본 발명에 따른 매립형의 전기 저항성 박막체의 TEM사진이다.FIG. 7A is a TEM image of a buried electrically resistive thin film made of Ta 1 N 2 , and FIG. 7B is a pattern in which nanometer-sized silver (Ag) particles are distributed in an amount of 23 atomic% in a Ta 1 N 2 base material TEM picture of a buried type electrically resistive thin film according to the invention.
도 8은 본 발명에 의해 제조된 매립형의 전기 저항성 박막체의 온도저항계수를 나타낸 그래프이다. 8 is a graph showing the temperature resistance coefficient of the buried type electrically resistive thin film manufactured according to the present invention.
본 발명은 매립형의 전기 저항성 박막체 분야에 관한 것으로, 보다 구체적으로는 상대적으로 높은 전기 저항값(예, 2500μΩ-cm 내지 8700μΩ-cm)과 상대적으로 낮은 열저항 계수("TCR", Temperature Coefficient of Resistivity)(예, -500ppm/℃ 내지 +500ppm/℃)를 갖는 매립형의 전기 저항성 박막체 및 이의 증착 방법에 관한 것이다.FIELD OF THE INVENTION The present invention relates to the field of buried electrically resistive thin films, and more particularly to relatively high electrical resistance values (eg, 2500 μΩ-cm to 8700 μΩ-cm) and relatively low thermal resistance coefficients ("TCR"). It relates to a buried type electrically resistive thin film having a resistivity (eg, -500 ppm / 占 폚 to +500 ppm / 占 폚) and a deposition method thereof.
전자제품의 일반적인 추세는 고집적화 및 고클럭화를 통한 고기능화를 목적으로 발전하고 있으며, 이에 따라 저항체도 고클럭에서 고주파 감쇄율이 적은 높은 비저항이 요구되고 있다. 또한, 전자제품이 작동 가능한 온도범위 내에서 안정한 저항을 유지할 수 있는 매립형의 전기 저항성 박막체의 성능향상이 요구되고 있다. 이는 온도변화에 따른 저항특성의 변화, 즉 TCR 값으로 평가할 수 있으며 이의 일반적인 계산식은 하기 수학식 1과 같다.The general trend of electronic products has been developed for the purpose of high functionalization through high integration and high clocking, and accordingly, a high specific resistance having a low high frequency attenuation rate is required in a high clock. In addition, it is required to improve the performance of the buried type electrically resistive thin film body capable of maintaining a stable resistance within the operating temperature range of the electronic products. This may be evaluated as a change in resistance characteristics according to temperature change, that is, a TCR value, and a general calculation thereof is as follows.
상기 식에서,Where
는 초기온도에서의 저항을 나타내고; Represents resistance at initial temperature;
는 최종온도에서의 저항을 나타내며; Represents resistance at final temperature;
은 측정시초기 온도를 나타내고; Represents the initial temperature at the time of measurement;
는 측정시 최종온도를 나타낸다. Indicates the final temperature at the time of measurement.
기존의 전형적인 저항체는 칩(chip) 형태의 저항체로 현재 1mm 이하의 칩(chip)형 수동소자로도 차지하는 면적이 너무 커서 고집적화에 대응하기가 어려운 상태이다. 또한, 칩(chip) 소자는 기판이나 IC와 독립적으로 제작되고 조립되기 때문에, 회로설계의 비효율성, 납땜(soldering)에 따른 신뢰성 저하, 번거로운 조립공정 그리고 이로 인한 비용증대의 문제를 함께 가지고 있다.Existing typical resistors are chip-type resistors, and the area occupied by chip-type passive elements of 1 mm or less is too large to cope with high integration. In addition, since the chip device is manufactured and assembled independently of the substrate or the IC, there are problems of circuit design inefficiency, reliability deterioration due to soldering, cumbersome assembly process, and cost increase.
이러한 문제를 해결할 수 있는 매립형 저항체(embedded resistor) 또는 다르게는 매립형의 전기 저항성 박막체(명세서 전반에 걸쳐 언급되는 '매립형 저항체'와 '매립형의 전기 저항성 박막체'는 편의상 구분한 것으로서, 달리 명시하지 않는 한 동등한 것으로 이해되어야 한다)의 장점은 소자의 크기가 현저히 감소하고, 표면에만 장착할 수 있는 한계를 벗어나 내장되므로 전체적으로 기판의 크기를 현저히 줄일 수 있으며, 패턴의 설계에 의해서 유연성 있게 다양한 저항값을 구현할 수 있어서 정해진 규격의 해당부품을 조립하는 것보다 다양한 물성치의 구현이 가능하 다. 또한 회로의 배선을 인덕턴스가 낮고, 길이가 짧게 구현할 수 있어서 스위칭 속도(switching speed)의 향상과 EMI 효과를 줄일 수 있으며, 기판 표면뿐만 아니라 내부로 매립(embedding)을 할 수 있으므로, 배선이나 구조에서 기판설계의 자유도가 증가한다. 아울러 조립해야하는 부품의 수가 감소함으로, 부품의 수급과 관리에 따른 비용을 절감할 수 있으며, 납땜(soldering)되는 부분이 감소함으로 보다 높은 신뢰성을 확보할 수 있으며, 납을 사용하지 않으려는 추세에 대응할 수 있다. Embedded resistors or otherwise embedded electrically resistive thin films ('embedded resistors' and 'embedded electrically resistive thin films' referred to throughout the specification are for convenience and are not specified otherwise). The advantage of the device is that the size of the device is significantly reduced, and built-in beyond the limit of mounting only on the surface, the overall size of the board can be significantly reduced, and the resistance of the pattern can be flexibly varied by the design of the pattern. Because it can be implemented, it is possible to implement a variety of properties than to assemble the relevant parts of the specified standard. In addition, the wiring of the circuit can be implemented with low inductance and short length, thereby improving switching speed and reducing EMI effect, and embedding not only on the substrate surface but also internally. Freedom of board design is increased. In addition, as the number of parts to be assembled is reduced, the cost of supply and management of parts can be reduced, and the soldering parts can be reduced, so that higher reliability can be secured, and the need to use lead is prevented. Can be.
그러나 이러한 매립형(embedded) 저항체 개발의 어려운 점은 저항체의 소형화로 단위면적에서 보다 높은 저항값을 만들어 내기 어려우며, 고집적화를 위해서 박막공정을 통해 제작이 가능해야 한다. 즉, 박막증착 및 포토리소그래피(photolithography) 공정의 적용에 대한 연구가 필요하다.However, the difficulty in developing such embedded resistors is that it is difficult to produce higher resistance values in the unit area due to the miniaturization of resistors, and it must be possible to manufacture them through a thin film process for high integration. That is, research on the application of thin film deposition and photolithography processes is required.
한편, Ta-N 저항체의 장점은 기존에 널리 활용되고 있는 Ni-Cr 저항체(최대 134μΩ-cm) 재료에 비하여 넓은 면저항범위를 만들어 낼 수 있어서 고집적화 및 다양한 저항체 제작이 가능하고 금속전극과의 반응이 일어나지 않아 상호간에 혼입되는 문제가 없다. 또한 화학적으로도 안정하여 Ni-Cr에 비하여 이종재료와의 호환성이 우수하여 향상된 신뢰성을 기대할 수 있다. 현재 칩(chip) 저항으로 제작된 Ni-Cr 저항과 Ta-N 저항을 비교해 볼 때 습도(humidity)에 대한 저항력에서 Ta-N가 월등히 우수한 것으로 나타나 있고, Ta-N 모재 내에 금속을 공증착(co-deposition)하여 나노컴포짓(nanocomposite)을 형성할 경우 향상된 저항특성을 기대할 수 있다. 이러한 박막형 나노컴포짓 저항체(nanocomposite resistor)의 특징은 다음과 같은 점을 들 수 있다.On the other hand, the advantage of Ta-N resistor is that it can make a wide sheet resistance range compared to Ni-Cr resistor (up to 134μΩ-cm) material widely used, so it is possible to make high integration and manufacture various resistors and to react with metal electrodes. There is no problem of mutual mixing because it does not happen. In addition, it is chemically stable and has excellent compatibility with dissimilar materials as compared to Ni-Cr, thereby improving reliability. Compared with current Ni-Cr and Ta-N resistances made of chip resistors, Ta-N has been shown to be superior in humidity resistance and co-deposition of metals in Ta-N substrates. When the nanocomposite is formed by co-deposition, an improved resistance characteristic can be expected. The thin film nanocomposite resistors have the following characteristics.
첫째, 절연 모재(matrix) 내에 나노미터 크기의 금속 입자가 분산된 형태로 이루어진 저항체(resistor)로 박막형태를 가지면서도 고저항 및 낮은 열저항계수 특성을 얻을 수 있다.First, a resistor made of nanometer-sized metal particles dispersed in an insulating matrix has a thin film shape and high resistance and low coefficient of thermal resistance.
둘째, 현재 서밋(cermet)이라는 형태로 저항재료로 활용되고 있으며 대표적인 예가 SiO-Cr의 복합체이다(현재 상용화되어 있는 것은 SiO-Cr밖에 없음).Second, it is currently used as a resist material in the form of cermet, and a representative example is a composite of SiO-Cr (only SiO-Cr is currently commercialized).
셋째, 다양한 절연 모재(matrix)와 나노미터 크기의 금속의 조합을 통해 고저항과 낮은 열저항계수를 동시에 확보할 수 있는 가능성을 가지고 있다.Third, the combination of various insulating matrixes and nanometer-sized metals has the possibility of simultaneously obtaining high resistance and low thermal resistance coefficient.
저항체에서의 전기적 특성은 넓은 범위의 저항과 안정한 열저항계수를 갖도록 하는 것이 좋은데, 탄탈륨계 세라믹을 이용한 저항체의 기존 공지기술로써 TaN0.1, Ta2N, TaN, TaON를 이용한 박막저항체등을 들 수 있다. 그러나, 질화탄탈륨 저항체들은 넓은 범위의 저항값을 구현할 수 있음에도 불구하고, 열저항 계수가 안정적이지 못하기 때문에 사용에 제한을 받고 있다. 특히, 질화탄탈륨으로만 구성된 박막형 저항체(Thinfilm Resistor)는 매우 큰 음의 열저항계수를 갖게되므로 질화탄탈만을 이용하여 높은 저항값을 구현하는 것은 큰 의미가 없다. 따라서, 상기의 탄탈륨계 세라믹 저항체는 안정된 열저항계수값을 얻기 위하여 매우 낮은 비저항값을 갖는다.The electrical properties of the resistors should have a wide range of resistance and stable thermal resistance coefficient. The conventional known technologies for resistors using tantalum-based ceramics include thin film resistors using TaN 0.1 , Ta 2 N, TaN, and TaON. have. However, although tantalum nitride resistors can realize a wide range of resistance values, they are limited in use because the thermal resistance coefficients are not stable. In particular, since a thin film resistor composed only of tantalum nitride has a very large negative thermal resistance coefficient, it is not significant to realize a high resistance value using only tantalum nitride. Therefore, the tantalum-based ceramic resistor has a very low specific resistance value in order to obtain a stable heat resistance coefficient value.
이러한 저항체를 박후막(Thin/Thick Film)화하여 고정밀, 고저항체화하는 방법으로는 열분해법, 전기도금법, 무전해도금법, 물리증착법 등이 있으나, 사용가능한 모재의 온도범위, 저항체 제조의 용이성, 생산단가의 경제성등의 이유로 최근들 어 가장 많이 이용되고 있는 박막형 저항체 소자의 제조방법은 물리증착법중의 하나인 스퍼터링법이다. 스퍼터링법을 이용하여 저항체 모재의 표면에 박막으로 도포되는 종래 저항박막기의 재료로서는 니켈(Ni)-크롬(Cr), 구리(Cu)-망간(Mn), 니켈(Ni)-크롬(Cr)-규소(Si), 니켈(Ni)-크롬(Cr)-알루미늄(Al), 질화탄탈륨(Ta-N)등을 합성하여 형성하고 있으나, 이 저항박막기의 재질은 고주파 감쇄를 위한 비저항값과 열저항계수를 만족하지 못하여 정밀한 전자기기의 회로를 설계할 경우 오차허용 범위가 확대되어 정밀성이 저하되는 문제점이 발생하게 된다. 또한 Ta-N계열의 나노컴포짓(nanocomposite)으로는 Ta-N-Cu계가 있으나, 이는 공정중에 Cu의 낮은 평형질소분압으로 인하여 Cu가 금속의 상태로 존재하지 못하고 준안정상인 CuN으로 존재하게 되기 때문에 적어도 400℃이상의 높은 온도에서 열처리를 진행하여야하기 때문에 기판의 선택시 제약이 따르게 된다.Such resistors may be formed into thin / thick films to form high-precision and high-resistance materials, such as pyrolysis, electroplating, electroless plating, and physical vapor deposition. However, the temperature range of the available base materials, ease of manufacture of resistors, The manufacturing method of the thin film type resistive element which is used most recently in recent years due to the economical cost of production is sputtering, one of the physical vapor deposition methods. As a material of a conventional resistive thin film coated with a thin film on the surface of a resistor base material by sputtering, nickel (Ni) -chromium (Cr), copper (Cu) -manganese (Mn), and nickel (Ni) -chromium (Cr) -Silicon (Si), Nickel (Ni)-Chromium (Cr)-Aluminum (Al), Tantalum Nitride (Ta-N), etc. are synthesized, but the material of this resistive thin film has a specific resistance value for high frequency attenuation and If a circuit of a precision electronic device is not designed because it does not satisfy the thermal resistance coefficient, an error tolerance range is extended, which causes a problem of deterioration of precision. In addition, Ta-N-based nanocomposites include Ta-N-Cu-based nanocomposites. However, due to the low equilibrium nitrogen partial pressure of Cu during the process, Cu does not exist as a metal but exists as a metastable CuN. Since the heat treatment must be performed at a high temperature of at least 400 ° C. or more, the selection of the substrate is restricted.
따라서 고정밀 전자측정장비와 마이크로컴퓨터와 같이 매우 정밀한 전자기기를 제조하기 위해서는 기존의 전기 저항성 박막체보다 높은 비저항값, 낮은 열저항계수 및 공정의 자유도가 높은 특성의 재료개발이 시급이 요구되고 있다. 이에 따라, 본 발명에서는 스퍼터링(sputtering) 및 포토리소그래피(photolithography) 공정을 이용하여 Ta-N-Ag계 나노컴포짓(nanocomposite) 박막형 저항체의 제작을 시도하였다.Therefore, in order to manufacture highly precise electronic devices such as high-precision electronic measuring equipment and microcomputers, there is an urgent need to develop materials having higher specific resistance values, lower thermal resistance coefficients, and higher degree of freedom of processing than conventional electrical resistive thin films. Accordingly, in the present invention, the fabrication of a Ta-N-Ag-based nanocomposite thin film resistor using sputtering and photolithography processes was attempted.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 질화탄탈륨 박막의 내부에 나노미터 크기의 귀금속을 균일하게 분포시 킴으로써, 상대적으로 높은 전기 저항값 특성과 상대적으로 낮은 열저항 계수 특성을 동시에 만족시키는 매립형의 전기 저항성 박막체를 제공하는 데에 있다.The present invention has been made to solve the above problems of the prior art, an object of the present invention by uniformly distributing the nanometer size precious metal inside the tantalum nitride thin film, the relatively high electrical resistance value characteristics and relative It is an object of the present invention to provide a buried type electrically resistive thin film which simultaneously satisfies low thermal resistance coefficient characteristics.
본 발명의 다른 목적은 상기한 매립형의 전기 저항성 박막체를 처리 대상 기재의 증착 대상 표면에 증착시키는 방법을 제공하는 데에 있다.Another object of the present invention is to provide a method for depositing the above-described buried type electrically resistive thin film on the surface to be deposited of the substrate to be treated.
상기 목적을 달성하기 위하여, 본 발명은, 질화탄탈륨(Ta-N) 모재에 상기 질화탄탈륨 100원자%를 기준으로 하여 나노미터 크기의 귀금속(noble metal), 예를 들어 은, 금 및 백금 입자 1 내지 30.11원자%, 바람직하게는 4.55원자% 내지 30.11원자%, 더욱 바람직하게는 17원자% 내지 24원자%가 균일하게 분포되어 있는 매립형의 전기 저항성 박막체를 제공한다.In order to achieve the above object, the present invention, in the tantalum nitride (Ta-N) base material based on 100 atomic% tantalum nitride, noble metal of nanometer size, for example, silver, gold and
또한, 본 발명은, 처리 대상 기재(substrate)의 증착 대상 표면에 상대적으로 높은 전기 저항값 특성(특히, 2500μΩ-cm 내지 8700μΩ-cm)과 상대적으로 낮은 열저항 계수 특성(특히, -500ppm/℃ 내지 +500ppm/℃)을 동시에 만족시키는 매립형의 전기 저항성 박막체를 증착시키는 방법으로서,In addition, the present invention provides a relatively high electrical resistance value characteristic (particularly, 2500 µΩ-cm to 8700 µΩ-cm) and a relatively low thermal resistance coefficient characteristic (particularly -500 ppm / ° C) on the surface to be deposited of the substrate to be treated. As a method of depositing a buried type electrically resistive thin film which simultaneously satisfies +500 ppm / ° C),
(a) 상기 처리 대상 기재의 증착 대상 표면에 증착 대상 탄탈륨 기원 물질(예, 탄탈륨 그 자체 또는 탄탈륨이 포함된 합금 또는 복합체)로부터의 질화탄탈륨(Ta-N)을 증착시켜 질화탄탈륨막을 형성시키는 단계; 및(a) depositing tantalum nitride (Ta-N) from a target tantalum source material (e.g., tantalum itself or an alloy or composite containing tantalum) on a surface to be deposited of the substrate to form a tantalum nitride film; ; And
(b) 상기 단계 (a)와 동시에 또는 상기 단계 (a) 이후에, 상기 처리 대상 기재의 증착 대상 표면 또는 질화탄탈륨막에 귀금속 기원 물질로부터의 귀금속(noble metal)(예, 은, 금 또는 백금 그 자체 또는 이들의 조합체)을 나노미터 크기의 입 자화된 상태로 증착시켜 질화탄탈륨막의 내부에 나노미터 크기의 귀금속 입자를 균일하게 분포시키는 단계를 포함하여, 처리 대상 기재의 증착 대상 표면에 매립형의 전기 저항성 박막체를 증착시키는 방법을 제공한다.(b) at the same time as or after step (a), a noble metal (e.g., silver, gold or platinum) from a noble metal source material on the surface to be deposited or tantalum nitride film of the substrate to be treated; Depositing itself or a combination thereof in a nanometerized particle size to uniformly distribute nanometer-sized noble metal particles within the tantalum nitride film, thereby embedding the buried material on the surface to be deposited of the substrate to be treated. A method of depositing an electrically resistive thin film is provided.
상기 단계 (a)와 상기 단계 (b)의 공정이 코스퍼터링 공정인 경우에는, 귀금속 타겟의 전력밀도값은 0.4W/cm2 내지 1.1W/cm2, 바람직하게는 0.7W/cm2 내지 0.95W/cm2 인 것이 바람직하다.When the process of step (a) and step (b) is a coping process, the power density value of the noble metal target is 0.4W / cm 2 to 1.1W / cm 2 , preferably 0.7W / cm 2 to 0.95 It is preferred that it is W / cm 2 .
상기 단계 (a)와 상기 단계 (b)는 이온 빔(ion beam) 또는 레이저 어블레이션(laser ablation) 공정에 의해서도 달성될 수 있다.Step (a) and step (b) may also be accomplished by an ion beam or laser ablation process.
본원에서 사용되는 약어들은 달리 명시되지 않는 한 다음과 같은 의미를 갖는다 : ℃ = 섭씨온도; ppm = 백만분의 일(parts per million); PCB = 인쇄회로기판(printed circuit board), CVD = 화학기상증착(chemical vapor deposition), TCR = 열저항계수(temperature coefficient of resistivity), RBS = 러더포드 후방산란 분광분석기(Rutherford backscattering spectroscopy), XPS = X-레이 광전자 분광분석(X-ray photoelectron spectroscopy), TEM = 투과전자현미경(Transmission electron spectroscope).Abbreviations used herein have the following meanings unless otherwise indicated: ° C = degrees Celsius; ppm = parts per million; PCB = printed circuit board, CVD = chemical vapor deposition, TCR = temperature coefficient of resistivity, RBS = Rutherford backscattering spectroscopy, XPS = X-ray photoelectron spectroscopy, TEM = Transmission electron spectroscope.
본 발명의 바람직한 실시예에 따른 매립형의 전기 저항성 박막체는 주로 탄탈륨과 질소의 분율이 2:1에서 1:2까지의 조성을 갖는 질화탄탈륨으로 형성된다. 높은 비저항값을 갖는 매립형의 전기 저항성 박막체를 제조하기 위해서는 Ta:N=1:2의 조성이 바람직하다. 열저항계수를 조절하기 위하여 다양한 레벨, 전형적으로 전체 물질 중 1 내지 30.11원자%가 귀금속 입자로 이루어지며, 코스퍼터링(co-sputtering)법을 이용하여 제조되어 진다. 그 중 열저항계수값이 100ppm미만인 전기 저항성 박막체는 Ta1N2의 모재에 17원자%에서 24원자%의 Ag를 함유하는 박막체로 이의 저항값은 2500μΩ-cm에서 8700μΩ-cm의 높은 저항값을 가졌다. The buried type electrically resistive thin film according to the preferred embodiment of the present invention is mainly formed of tantalum nitride having a composition of tantalum and nitrogen in a ratio of 2: 1 to 1: 2. In order to manufacture a buried type electrically resistive thin film body having a high specific resistance value, a composition of Ta: N = 1: 2 is preferable. In order to control the coefficient of thermal resistance, various levels, typically from 1 to 30.11 atomic percent of the total material, consist of precious metal particles and are prepared using co-sputtering. Among them, the electrically resistive thin film having a coefficient of thermal resistance of less than 100 ppm is a thin film containing 17 atomic% to 24 atomic% Ag in the Ta 1 N 2 base material, and its resistance is high resistance value of 8700μΩ-cm at 2500μΩ-cm. Had
이하에서는, 코스퍼터링(co-sputtering)법을 이용하여 Ta-N 모재와 나노컴포짓(nanocomposite)을 형성하게 되는 금속을 경제성을 고려하여 은(Ag)으로 한정하였으나, 은을 제외한 금(Au) 및 백금(Pt)을 포함한 귀금속(noble metal)도 본 발명의 범위에 포함되는 것으로 이해되어야 한다. 또한, 이하에서는 본 발명에 따른 매립형의 전기 저항성 박막체의 증착 방법을 코스퍼터링 방법으로 한정하여 설명하였으나, 본 발명의 명세서를 숙지한 당업자라면 코스퍼터링 방법 이외에도 이온빔에 의한 공정, 레이저 어블레이션(laser ablation)에 의한 공정도 고려할 수 있을 것이다.Hereinafter, the metal that forms the Ta-N base material and the nanocomposite using a co-sputtering method is limited to silver (Ag) in consideration of economic feasibility, but gold (Au) and It is to be understood that noble metals including platinum (Pt) are also included within the scope of the present invention. In addition, hereinafter, the method of depositing a buried type electrically resistive thin film according to the present invention is limited to the coping method. However, those skilled in the art having knowledge of the present specification, in addition to the coping method, process by ion beam and laser ablation (laser) Ablation) may also be considered.
1) 시편준비1) Sample Preparation
본 발명에서는 보다 정확하고 재현성있는 비저항값을 얻기 위하여 코닝 1737 글라스(corning 1737 glass)와 FR-4를 이용하여 실험하였으며, 상분석, 구조분석 등의 기초분석을 위하여 Si(100) 웨이퍼(wafer)를 사용하였다. 성막전 기판의 세정을 위해 트리클로로에틸렌(trichloroethylene), 아세톤(acetone) 및 이소프로필 알코올(IPA : isopropyl alcohol)에 각각 10분간 초음파 클리닝을 실시하였다. 그 후 박막의 부착력 향상을 위하여 300W 투입전력과 5mTorr의 공정압력에서 10분간 플라즈마 처리를 실시하였다.In the present invention, experiments were performed using Corning 1737 glass and FR-4 to obtain a more accurate and reproducible resistivity value, and Si (100) wafer for basic analysis such as phase analysis and structural analysis. Was used. In order to clean the substrate before film formation, trichloroethylene, acetone, and isopropyl alcohol (IPA: isopropyl alcohol) were each ultrasonically cleaned for 10 minutes. Thereafter, plasma treatment was performed for 10 minutes at 300 W input power and 5 mTorr process pressure to improve adhesion of the thin film.
2) 박막의 합성2) Synthesis of Thin Film
Ta-N 박막형 저항체의 합성 방법으로는 Ta-N 타겟을 이용하여 스퍼터링하는 방법과 Ta 타겟으로 반응성 스퍼터링(reactive sputtering)하는 방법이 있다. 전자의 경우 공정변수의 제어가 간단하지만 고정된 비저항값만 얻을 수 있는 단점이 있으며, 후자는 공정변수의 제어가 비교적 어려우나 N2 분압에 따라 매우 다양한 비저항값을 얻을 수 있다.Synthesis methods of Ta-N thin film resistors include sputtering using a Ta-N target and reactive sputtering with a Ta target. In the former case, the control of the process variable is simple, but only a fixed resistivity can be obtained. In the latter, the control of the process variable is relatively difficult, but a very wide specific resistivity can be obtained according to the N 2 partial pressure.
본 발명에서는 DC 마그네트론 스퍼터(magnetron sputter)를 이용하여 공정압력에 따른 Ta-N 박막의 저항변화에 대한 실험을 실시하였다. 이 때 기초압력(base pressure)은 3X10-7Torr 이하, 공정압력은 5mTorr, Ta 타겟의 전력밀도(power density)는 8.8W/cm2로 고정하였고, Ag 타겟의 전력밀도는 0~1.1W/cm2로 변화시켜 가면서 실험을 실시하였다. 도 1은 본 실험에서 사용된 장치의 개략도이다. DC, RF 마그네트론 코스퍼터링 시스템(magnetron co-sputtering system)으로 동시에 다른 종류의 물질을 증착 가능하도록 챔버벽(chamber wall)을 기준으로 건(gun)이 30 ° 기울어져 있다. 또한 하단의 기판 홀더(substrate holder)는 0~30rpm를 속도로 회전시켜 보다 고품질의 박막을 합성하는 것이 가능하다. In the present invention, the experiment on the resistance change of Ta-N thin film according to the process pressure was performed using a DC magnetron sputter. At this time, the base pressure was 3X10 -7 Torr or less, the process pressure was 5 mTorr, and the power density of the Ta target was fixed at 8.8 W / cm 2 , and the power density of the Ag target was 0 to 1.1 W /. The experiment was carried out while changing to cm 2 . 1 is a schematic of the device used in this experiment. The gun is tilted 30 ° relative to the chamber wall to allow the deposition of different types of materials at the same time with DC and RF magnetron co-sputtering systems. In addition, the lower substrate holder can rotate a high speed of 0 ~ 30rpm to synthesize a higher quality thin film.
3) 포토리소그래피(Photolithography) 공정3) Photolithography Process
상기의 방법으로 제조된 박막의 열저항계수 및 패터닝 특성을 알아보기 위하여, 리프트-오프(lift-off)법을 이용하여 실험을 실시하였다. 실험에 사용된 PR은 네거티브(negative) 계열인 6000PY를 사용하였다. PR 코팅전 기판과 PR의 부착력을 높이기 위하여 헥사메틸디실라잔(HMDS : Hexamethyldisilazane)으로 표면처리를 한 후 스핀 코팅(spin coating)을 실시하였다. 스핀 코팅은 분산(dispersion)(1000rpm, 10초), 코팅(coating)(3000rpm, 25초), 건조(drying)(500rpm, 5초)의 세 공정으로 진행하였다. 이 후 PR의 용매를 건조시키기 위하여 핫플레이트(hot plate)를 이용하여 150℃에서 1분간 프레베이크(pre-bake)를 실시하였고, 얼라이너(aliner)를 이용하여 1,100mJ/cm2를 조사하여 패턴(pattern)을 전사하였다. 그 후 100℃에서 1분간 post-bake를 실시하고, RD6 디벨로퍼(developer)를 이용하여 45초 동안 현상을 실시하였다. 상기의 과정으로 제조된 패턴(pattern)으로 스퍼터(sputter)를 이용하여 박막형 저항체를 증착 후 PR 스트립(strip)을 하여 완성하였다. 열저항계수의 측정을 위해 상기의 과정을 한번 더 거쳐 Ag 전극을 형성하여 완성된 패턴(pattern)을 형성 할 수 있었다. 도 2는 PR 공정의 개략도이며, 도 3은 도 2의 공정을 이용하여 제조한 패턴(pattern)의 형상이다.In order to determine the thermal resistance coefficient and patterning characteristics of the thin film manufactured by the above method, the experiment was carried out using the lift-off method. PR used in the experiment used a negative series 6000PY. In order to increase the adhesion between the substrate and the PR before PR coating, spin coating was performed after surface treatment with hexamethyldisilazane (HMDS). Spin coating was carried out in three processes: dispersion (1000 rpm, 10 seconds), coating (3000 rpm, 25 seconds), and drying (500 rpm, 5 seconds). Thereafter, pre-bake was performed at 150 ° C. for 1 minute using a hot plate to dry the solvent of PR, and then irradiated with 1,100 mJ / cm 2 using an aligner. The pattern was transferred. Thereafter, post-bake was performed at 100 ° C. for 1 minute, and development was performed for 45 seconds using an RD6 developer. After the deposition of a thin film type resistor using a sputter as a pattern manufactured by the above process, the PR strip was completed. Ag electrode was formed through the above procedure once more to measure the thermal resistance coefficient to form a completed pattern (pattern). FIG. 2 is a schematic diagram of a PR process, and FIG. 3 is a shape of a pattern manufactured using the process of FIG.
4) 저항특성 측정4) Resistance characteristic measurement
증착된 박막의 저항특성 측정을 위하여 4-포인트 프로브(point probe)를 사용하였다. 또한, 열저항계수측정을 위하여 리프트-오프(lift-off) 공정을 이용하여 도 4와 같은 패턴을 사용하여 패터닝된 저항체를 구현할 수 있었다. 열저항계수의 측정범위는 0∼100℃이었으며, 정밀한 측정을 위하여 ±0.5℃ 이내로 제어되는 항온 항습조를 사용하여 측정하였다.A four-point probe was used to measure the resistance of the deposited thin film. In addition, a patterned resistor could be implemented using a pattern as shown in FIG. 4 using a lift-off process for measuring the thermal resistance coefficient. Measurement range of the thermal resistance coefficient was 0 ~ 100 ℃, it was measured using a constant temperature and humidity bath controlled to within ± 0.5 ℃ for precise measurement.
일반적인 실험은 Ta:N의 원자비가 2:1에서 1:2비율 사이에서 Ag 타겟의 전력밀도값을 바꿔가면서 실험한 결과 4.55원자%에서 30.11원자%의 비율을 갖는 나노컴포짓(nanocomposite) 저항체를 합성할 수 있었으며, 그 중 열저항계수값이 100ppm미만인 저항체는 Ta1N2의 모재에 17원자%에서 24원자%의 Ag를 함유하는 저항체로 이의 비저항값은 2500μΩ-cm에서 8700μΩ-cm의 높은 비저항값을 가졌다. 도 5는 Ta1N2를 갖는 비정질 Ta-N 모재에 Ag 타겟의 전력밀도값을 변화시켜 가면서 실험을 실시한 시편의 RBS 측정 결과 및 이의 비저항값 변화를 측정한 결과이다. RBS 실험결과 Ag 타겟의 전력밀도가 높아질수록, 즉, Ag의 함량이 많아질수록 비저항값이 8700μΩ-cm에서 2500μΩ-cm까지의 범위를 나타내었다. 이는 Ta-N 모재내에 Ag의 함량이 높아질수록 전자의 수가 많아지는 것에 기인하는 것으로 실험에서는 Ag의 함량이 30.11원자%까지 실험되었으나, 실제적으로 의미를 갖는 값은 24원자%까지이며, 이때의 비저항값은 2500μΩ-cm로 매립형 저항체로 사용가능한 최저 비저항값을 의미한다.The general experiment is to synthesize a nanocomposite resistor having a ratio of 4.55 atomic% to 30.11 atomic% as the Ta: N atomic ratio is changed from 2: 1 to 1: 2 ratio of Ag target power density. Among them, the resistor having a thermal resistance coefficient of less than 100 ppm is a resistor containing 17 atomic percent to 24 atomic percent Ag in the Ta 1 N 2 base material, and its specific resistance is high resistivity of 8700 μΩ-cm at 2500 μΩ-cm. Had a value. 5 is a result of measuring the RBS measurement results and the change in the specific resistance thereof of the test specimens tested while varying the power density value of the Ag target in the amorphous Ta-N base material having Ta 1 N 2 . As a result of the RBS experiment, the higher the power density of the Ag target, that is, the higher the Ag content, the specific resistance ranged from 8700 μΩ-cm to 2500 μΩ-cm. This is because the higher the content of Ag in the Ta-N base material, the higher the number of electrons. In the experiment, the content of Ag was tested up to 30.11 atomic%, but the practical value was up to 24 atomic%, and the resistivity at this time was The value is 2500μΩ-cm, which means the lowest resistivity available as a buried resistor.
도 6은 Ag 23원자%를 갖는 저항체의 XPS 실험결과이다. 그 결과 탄탈륨(Ta)은 질소와 결합하여 Ta-N을 형성하는 것으로 나타났으며, Ag는 탄탈륨(Ta)이나 질소(N)와 반응하지 않고 Ag 금속자체로 존재하는 것을 나타났다. 이는 Ta-N-Cu 조성과는 다르게 별도의 열처리가 필요 없는 것을 의미하며, 이렇게 Ag가 Ta-N 모재 내에 혼재하여 질소와 반응 하지 않고 Ag가 금속 Ag로 존재하면서 제조된 저항체의 열저항계수값을 제어하고 있는 것을 간접적으로 알 수 있다.6 shows XPS test results of a resistor having 23 atomic% Ag. As a result, tantalum (Ta) was found to combine with nitrogen to form Ta-N, and Ag was present as Ag metal itself without reacting with tantalum (Ta) or nitrogen (N). This means that, unlike the Ta-N-Cu composition, a separate heat treatment is not necessary. Thus, the Ag resistance is mixed with the Ta-N matrix and does not react with nitrogen. You can indirectly know that you are controlling.
도 7a는 Ta1N2로 제작된 저항체의 TEM사진이며, 도 7b는 Ta1N2모재에 Ag를 23원자%첨가한 저항체의 TEM사진이다. 도 7(a)에서는 비정질 상태의 Ta1N2가 존재하는 것을 알 수 있고, 도 7(b)는 Ta1N2모재에 Ag가 함침되어 고루 분산되어 있는 것을 확인 할 수 있다. 이는 도 6의 XPS 결과를 재확인 시켜주는 것으로 Ta1N2 모재내에서 Ag 금속이 Ta나 N과 반응하지 않고 금속의 상태로 고루 분산되어 있는 것을 의미한다. 이러한 나노컴포짓(nanocomposite)은 화합물형태의 물질에 비하여 비저항값을 크게 떨어뜨리지 않으면서 열저항계수를 안정화시키는 역할을 한다.7A is a TEM photograph of a resistor made of Ta 1 N 2 , and FIG. 7B is a TEM photograph of a resistor having Ag added to the Ta 1 N 2 base material by 23 atomic%. It can be seen from FIG. 7 (a) that Ta 1 N 2 in an amorphous state exists, and FIG. 7 (b) shows that Ag is impregnated and dispersed evenly in the Ta 1 N 2 base material. This reaffirms the XPS result of FIG. 6, which means that the Ag metal is uniformly dispersed in the metal state without reacting with Ta or N in the Ta 1 N 2 base material. The nanocomposite plays a role of stabilizing the thermal resistance coefficient without significantly reducing the specific resistance compared to the compound-type material.
도 8은 Ta1N2와 Ta1N2-Ag 나노컴포짓(nanocomposite)의 열저항계수값을 측정한 결과이다. Ag의 농도는 매립형 저항체로서 사용가능한 범위인 17원자%∼24원자%까지의 저항체를 이용하였다. 이 때의 열저항계수 값은 -478∼+370ppm/℃의 값을 가졌으며, 이외의 조성범위에서는 500ppm/℃를 넘어서 저항체로서 의미가 없었다(저항체로서 사용가능한 열저항계수의 범위는 -500ppm/℃ 내지 +500ppm/℃이다). 이는 Ta-N 모재에 Ag를 공증착(co-deposition)시켜 Ta-N-Ag 나노컴포짓(nanocomposite)을 합성함으로써 열적으로 안정하면서 높은 비저항값을 가질 수 있다는 것을 보여주는 예시이다.8 is a result of measuring the thermal resistance coefficient value of Ta 1 N 2 and Ta 1 N 2 -Ag nanocomposite (nanocomposite). The concentration of Ag was from 17 atomic% to 24 atomic% in the range which can be used as a buried resistor. At this time, the value of the thermal resistance coefficient was -478 to + 370ppm / ℃, and in the other composition range, it was not more than 500ppm / ℃ as a resistor (the range of the thermal resistance coefficient that can be used as the resistor is -500ppm / ℃ to +500 ppm / ℃). This is an example showing that by co-deposition of Ag on the Ta-N base material to synthesize the Ta-N-Ag nanocomposite (nanocomposite) can be thermally stable and have a high resistivity value.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역 으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention described in the claims below. It will be appreciated.
이상에서와 같이, 본 발명은 질화분위기에서 탄탈륨과 은을 코스퍼터링(co-sputtering)하여 높은 비저항값과 낮은 열저항계수를 갖는 저항체의 합성이 가능한 특징을 가지며, Ag 타겟의 전력밀도를 순차적으로 제어하여 약 5900μΩ-cm의 비저항 값에서 32ppm/oC의 TCR값을 제어가 가능하여 다양한 범위의 회로에 매립이 가능하며, 전자기기들의 경박단소화와 더불어 보다 정밀한 제어가 가능하다.As described above, the present invention is characterized in that co-sputtering of tantalum and silver in a nitride atmosphere enables the synthesis of a resistor having a high specific resistance and a low thermal resistance coefficient, and the power density of the Ag target sequentially. By controlling the TCR value of 32ppm / o C at a resistivity value of about 5900μΩ-cm can be embedded in a wide range of circuits, it is possible to reduce the thin and light electronic devices and more precise control.
Claims (17)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060126976A KR100862162B1 (en) | 2006-12-13 | 2006-12-13 | Embedded resistive thin film layer and deposition method thereof onto substrate to be deposited |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060126976A KR100862162B1 (en) | 2006-12-13 | 2006-12-13 | Embedded resistive thin film layer and deposition method thereof onto substrate to be deposited |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080054572A KR20080054572A (en) | 2008-06-18 |
KR100862162B1 true KR100862162B1 (en) | 2008-10-09 |
Family
ID=39801502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060126976A KR100862162B1 (en) | 2006-12-13 | 2006-12-13 | Embedded resistive thin film layer and deposition method thereof onto substrate to be deposited |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100862162B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001307903A (en) | 2000-04-11 | 2001-11-02 | Koketsu Kagi Kofun Yugenkoshi | Method of manufacturing thin film resistor |
KR20060018818A (en) * | 2003-03-28 | 2006-03-02 | 조지아 테크 리서치 코오포레이션 | Methods for fabricating three-dimensional all organic interconnect structures |
JP2008062006A (en) * | 2006-09-09 | 2008-03-21 | Junichi Ishimaru | Bedrock bathing apparatus |
-
2006
- 2006-12-13 KR KR1020060126976A patent/KR100862162B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001307903A (en) | 2000-04-11 | 2001-11-02 | Koketsu Kagi Kofun Yugenkoshi | Method of manufacturing thin film resistor |
KR20060018818A (en) * | 2003-03-28 | 2006-03-02 | 조지아 테크 리서치 코오포레이션 | Methods for fabricating three-dimensional all organic interconnect structures |
JP2008062006A (en) * | 2006-09-09 | 2008-03-21 | Junichi Ishimaru | Bedrock bathing apparatus |
Non-Patent Citations (1)
Title |
---|
2006년도 한국재료학회 추계학술발표대회 초록집(2006.11.03.)* |
Also Published As
Publication number | Publication date |
---|---|
KR20080054572A (en) | 2008-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4752555A (en) | Method of manufacturing multilayer circuit board | |
TW201250725A (en) | Resistor and method for making same | |
JP2000294738A (en) | Thin-film resistor and its manufacturing method | |
US3287161A (en) | Method for forming a thin film resistor | |
US6280907B1 (en) | Process for forming polymer thick film resistors and metal thin film resistors on a printed circuit substrate | |
KR100862162B1 (en) | Embedded resistive thin film layer and deposition method thereof onto substrate to be deposited | |
US4963389A (en) | Method for producing hybrid integrated circuit substrate | |
JPH08138902A (en) | Chip resistor and manufacture thereof | |
US5059941A (en) | Electrode structure for a thick film resistor | |
JP3837385B2 (en) | Thin film NTC thermistor | |
JPH09129825A (en) | Method of forming thick film resistance | |
CN100382203C (en) | Method for manufacturing film resistance | |
JP2001335952A (en) | Electroless plating method, wiring device and its production method | |
WO2007047627A2 (en) | Process development and optimization of embedded thin film resistor on body | |
Wang et al. | Embedded thin film resistors fabricated by alkaline electroless deposition | |
JP2004342705A (en) | Tantalum nitride thin-film resistor and its manufacturing method | |
JP3952875B2 (en) | Ceramic heater and manufacturing method thereof | |
JP2003173728A (en) | Manufacturing method of chip current fuse | |
JPH0252403A (en) | Electronic parts | |
Lee et al. | Quaternary alloy films for thin film resistors | |
JPH09275002A (en) | Thick-film resistor and chip resistor using the resistor and its manufacture | |
Hoffman et al. | Cermet Resistors on Ceramic Substrates | |
JPH11354303A (en) | Thin film resistor, its manufacture, and wiring board incorporating the same | |
Sergent | Hybrid microelectronics technology | |
JP3288241B2 (en) | Resistive material and resistive material thin film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
AMND | Amendment | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130603 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140617 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |