KR100859867B1 - Transistor circuit, and amplifier and mixer having the same - Google Patents

Transistor circuit, and amplifier and mixer having the same Download PDF

Info

Publication number
KR100859867B1
KR100859867B1 KR1020070009683A KR20070009683A KR100859867B1 KR 100859867 B1 KR100859867 B1 KR 100859867B1 KR 1020070009683 A KR1020070009683 A KR 1020070009683A KR 20070009683 A KR20070009683 A KR 20070009683A KR 100859867 B1 KR100859867 B1 KR 100859867B1
Authority
KR
South Korea
Prior art keywords
transistor
terminal
mos transistor
bias unit
transistors
Prior art date
Application number
KR1020070009683A
Other languages
Korean (ko)
Other versions
KR20080071450A (en
Inventor
차충열
최규돈
이흥배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070009683A priority Critical patent/KR100859867B1/en
Publication of KR20080071450A publication Critical patent/KR20080071450A/en
Application granted granted Critical
Publication of KR100859867B1 publication Critical patent/KR100859867B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages

Abstract

트랜지스터 회로 및 이를 구비하는 증폭기 및 믹서가 개시된다. 본 발명에 따른 트랜지스터 회로는 제1 구동전압이 인가되는 제1 트랜지스터; 및 상기 제1 트랜지스터와 연결되며, 제2 구동전압이 인가되는 제2 트랜지스터를 포함하는 신호 입력단; 및 상기 제1 및 제2 트랜지스터 각각에 인가되는 상기 제1 및 제2 구동전압이 기 설정된 크기가 되도록 바이어싱하는 바이어스부를 포함한다. 본 발명에 따르면, 트랜스컨덕턴스의 비선형성을 현저히 개선시킨 트랜지스터 회로 및 이를 구비한 증폭기 및 믹서가 제공된다.Transistor circuits and amplifiers and mixers having the same are disclosed. A transistor circuit according to the present invention includes a first transistor to which a first driving voltage is applied; And a second transistor connected to the first transistor and having a second driving voltage applied thereto. And a bias unit configured to bias the first and second driving voltages applied to the first and second transistors to have a predetermined magnitude. According to the present invention, there is provided a transistor circuit which remarkably improves the nonlinearity of transconductance, and an amplifier and a mixer having the same.

트랜지스터, 바이어스부, 증폭기, 믹서, 트랜스컨덕턴스 Transistor, Bias, Amplifier, Mixer, Transconductance

Description

트랜지스터 회로 및 이를 구비하는 증폭기 및 믹서{Transistor circuit, and amplifier and mixer having the same}Transistor circuit, and amplifier and mixer having the same

도 1은 종래의 증폭기를 도시한 도면이다.1 is a diagram illustrating a conventional amplifier.

도 2는 본 발명의 실시예에 따른 신호 입력단을 도시한 도면이다.2 is a diagram illustrating a signal input terminal according to an embodiment of the present invention.

도 3은 도 2의 신호 입력단과 바이어스부를 포함하는 트랜지스터 회로를 도시한 도면이다.3 is a diagram illustrating a transistor circuit including a signal input terminal and a bias unit of FIG. 2.

도 4는 본 발명의 실시예에 따른 트랜스컨덕턴스의 이차미분값을 나타낸 도면이다.4 is a diagram illustrating a second derivative of a transconductance according to an embodiment of the present invention.

*도면 중 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100: 신호 입력단 200: 바이어스부100: signal input terminal 200: bias unit

Gm: 트랜스컨덕턴스 M1: 제1 트랜지스터Gm: transconductance M1: first transistor

M2: 제2 트랜지스터M2: second transistor

본 발명은 트랜지스터 회로 및 이를 구비하는 증폭기 및 믹서에 관한 것으로, 더욱 상세하게는 트랜지스터 회로의 트랜스컨덕턴스의 비선형성을 현저히 개선시킨 회로에 관한 것이다.The present invention relates to a transistor circuit, an amplifier and a mixer having the same, and more particularly, to a circuit that significantly improves the nonlinearity of the transconductance of a transistor circuit.

일반적으로 트랜지스터 회로는 증폭기, 믹서, 필터, 발진기 등 다양한 장치에 이용되는 것으로, 트랜지스터 회로의 트랜스컨덕턴스의 비선형성에 의한 출력신호의 왜곡이 문제된다.In general, a transistor circuit is used in various devices such as an amplifier, a mixer, a filter, an oscillator, and the distortion of the output signal due to the nonlinearity of the transconductance of the transistor circuit is a problem.

도 1은 트랜지스터 회로를 구비하는 종래의 증폭기 회로를 도시한 도면이다. 일반적으로 증폭기 회로의 각 입력단에 두 개의 주파수 성분을 갖는 입력 신호를 인가하면, 회로 자체의 비선형성에 의하여 입력 신호로 인가된 주파수 이외의 주파수 성분이 생성된다. 이 중 대부분의 주파수 성분은 입력 신호의 주파수와 멀리 떨어져 있어서 필터에 의하여 생성된 신호들이 제거될 수 있으나, 입력 신호의 주파수와 거의 비슷한 주파수 성분은 필터에 의하여 제거되지 않는다. 이러한 성분들은 작은 주파수 차이를 갖는 채널간에 서로 간섭하는 형태로 나타나거나 혹은 신호 대역 내의 신호들이 상호 간섭함으로써 신호 대 잡음비를 떨어뜨리게 된다. 따라서 도 1은 선형화 트랜지스터(11, 12)를 출력단의 트랜지스터(21, 22)에 교차연결되도록 하고 디바이스의 크기 및 바이어스 전류를 조절함으로써 입력단 트랜지스터(31, 32)의 비선형성으로 인한 출력단 트랜지스터(21, 22)의 출력전류의 비선형성을 개선하기 위하여 제안된 것이다. 그러나 이러한 종래의 증폭기 회로는 선형성 개선의 한계가 있을 뿐만 아니라 저전압 설계가 어려운 단점이 있었다.1 is a diagram showing a conventional amplifier circuit having a transistor circuit. In general, when an input signal having two frequency components is applied to each input terminal of the amplifier circuit, frequency components other than the frequency applied as the input signal are generated by nonlinearity of the circuit itself. Most of the frequency components are far from the frequency of the input signal so that the signals generated by the filter can be removed, but frequency components that are close to the frequency of the input signal are not removed by the filter. These components appear to interfere with each other between channels having a small frequency difference, or the signals in the signal band interfere with each other to lower the signal-to-noise ratio. Therefore, FIG. 1 shows the output stage transistor 21 due to the non-linearity of the input transistors 31 and 32 by allowing the linearization transistors 11 and 12 to be cross-connected to the transistors 21 and 22 of the output stage and adjusting the size and bias current of the device. , 22) to improve the nonlinearity of the output current. However, these conventional amplifier circuits have limitations in improving linearity and have difficulty in low voltage design.

따라서 본 발명은 상기한 문제점은 해결하기 위한 것으로, 일측 입력단에 트랜지스터 한개를 추가함으로써 트랜스컨덕턴스의 비선형성을 현저히 개선시킨 트랜지스터 회로 및 이를 구비한 증폭기 및 믹서를 제공함을 목적으로 한다.Accordingly, an object of the present invention is to provide a transistor circuit and an amplifier and a mixer having the same which significantly improves the nonlinearity of the transconductance by adding one transistor to one input terminal.

상기한 목적을 달성하기 위한 본 발명에 따른 트랜지스터 회로는 제1 구동전압이 인가되는 제1 트랜지스터; 및 상기 제1 트랜지스터와 연결되며, 제2 구동전압이 인가되는 제2 트랜지스터를 포함하는 신호 입력단; 및 상기 제1 및 제2 트랜지스터 각각에 인가되는 상기 제1 및 제2 구동전압이 기 설정된 크기가 되도록 바이어싱하는 바이어스부를 포함한다.A transistor circuit according to the present invention for achieving the above object includes a first transistor to which a first driving voltage is applied; And a second transistor connected to the first transistor and having a second driving voltage applied thereto. And a bias unit configured to bias the first and second driving voltages applied to the first and second transistors to have a predetermined magnitude.

바람직하게, 상기 신호 입력단은 상기 제1 및 제2 트랜지스터와 연결되는 저항을 더 포함한다.Preferably, the signal input terminal further includes a resistor connected to the first and second transistors.

또한 바람직하게, 상기 바이어스부는 상기 제1 및 제2 구동전압이 상기 신호 입력단의 트랜스컨덕턴스의 2차 미분값이 0이 되는 크기가 되도록 바이어싱한다.Also preferably, the bias unit biases the first and second driving voltages such that the second derivative value of the transconductance of the signal input terminal becomes zero.

바람직하게, 상기 바이어스부는 상기 제1 트랜지스터에 인가되는 상기 제1 구동전압의 크기를 조정하기 위한 가변 저항을 포함한다.Preferably, the bias unit includes a variable resistor for adjusting the magnitude of the first driving voltage applied to the first transistor.

또한 바람직하게, 상기 바이어스부는 상기 제2 트랜지스터에 인가되는 상기 제2 구동전압의 크기를 조정하기 위한 전류원을 더 포함한다.Also preferably, the bias unit further includes a current source for adjusting the magnitude of the second driving voltage applied to the second transistor.

바람직하게, 상기 바이어스부는 드레인 단자 및 게이트 단자가 상기 제1 트랜지스터부의 입력단과 공통 연결되는 제1 MOS 트랜지스터; 상기 제1 MOS 트랜지스 터의 게이트 단자와 자체 게이트 단자가 연결된 제2 MOS 트랜지스터; 상기 제2 MOS 트랜지스터의 드레인 단자와 자체 게이트 단자가 연결된 제3 MOS 트랜지스터; 상기 제3 MOS 트랜지스터의 게이트 단자와 자체 게이트 단자가 연결된 제4 MOS 트랜지스터; 상기 제3 MOS 트랜지스터의 소스 단자와 그라운드 단자 사이를 연결하는 가변 저항; 상기 제1 MOS 트랜지스터의 드레인 단자로 전류를 공급하여 상기 제1 MOS 트랜지스터를 바이어싱시키는 제1 전류원; 및 상기 제2 MOS 트랜지스터의 드레인 단자로 전류를 공급하여 상기 제2 MOS 트랜지스터를 바이어싱시키는 제2 전류원을 포함한다.Preferably, the bias unit includes: a first MOS transistor having a drain terminal and a gate terminal commonly connected to an input terminal of the first transistor unit; A second MOS transistor having a gate terminal of the first MOS transistor and its own gate terminal connected thereto; A third MOS transistor having a drain terminal of the second MOS transistor and its own gate terminal connected thereto; A fourth MOS transistor having a gate terminal of the third MOS transistor and its own gate terminal connected thereto; A variable resistor connecting between the source terminal and the ground terminal of the third MOS transistor; A first current source for supplying current to a drain terminal of the first MOS transistor to bias the first MOS transistor; And a second current source supplying current to the drain terminal of the second MOS transistor to bias the second MOS transistor.

또한 바람직하게, 상기 제1 및 제2 트랜지스터는 MOS 트랜지스터이며, 상기 제2 트랜지스터의 드레인 단자는 상기 제1 트랜지스터의 소스단자와 연결된다.Also preferably, the first and second transistors are MOS transistors, and the drain terminal of the second transistor is connected to the source terminal of the first transistor.

또한 본 발명은 상기한 트랜지스터 회로를 구비하는 증폭기 및 믹서를 제공한다.The present invention also provides an amplifier and a mixer having the transistor circuit described above.

이하, 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 신호 입력단(100)을 나타낸 도면이다. 2 shows a signal input terminal 100 according to an embodiment of the present invention.

도 2를 참조하면, 신호 입력단(100)은 두 개의 트랜지스터 M1, M2를 포함하며, 각 트랜지스터에는 구동전압 Vg1 및 Vg2가 각각 인가된다. 또한 두 개의 트랜지스터 M1, M2에는 저항(Rs)이 연결되어 있다. 여기서, 제1 및 제2 트랜지스터(M1, M2)는 MOS 트랜지스터일 수 있으며, 제2 트랜지스터(M2)의 드레인 단자는 제1 트랜지스터(M1)의 소스 단자와 연결되어 있다.Referring to FIG. 2, the signal input terminal 100 includes two transistors M1 and M2, and driving voltages Vg1 and Vg2 are applied to each transistor. In addition, a resistor Rs is connected to the two transistors M1 and M2. The first and second transistors M1 and M2 may be MOS transistors, and the drain terminal of the second transistor M2 is connected to the source terminal of the first transistor M1.

이러한 신호 입력단(100)의 전체 트랜스컨덕턴스 Gm은 신호 입력단(100)을 구성하고 있는 트랜지스터 M1, M2 및 저항 Rs에 의하여 영향을 받는다. 이때 저항은 선형소자이므로, 전체 트랜스컨덕턴스 Gm의 비선형성을 개선하기 위해서는 비선형소자인 트랜지스터 M1 및 M2에 인가되는 구동전압 Vg1 및 Vg2를 조절하여야 한다.The total transconductance Gm of the signal input terminal 100 is affected by the transistors M1, M2 and the resistor Rs constituting the signal input terminal 100. In this case, since the resistance is a linear element, in order to improve the nonlinearity of the entire transconductance Gm, the driving voltages Vg1 and Vg2 applied to the transistors M1 and M2, which are nonlinear elements, must be adjusted.

도 3은 상기한 신호 입력단(100)과 신호 입력단(100)에 전압을 바이어싱하기 위한 바이어스부(200)를 갖는 트랜지스터 회로를 도시한다.3 illustrates a transistor circuit having a bias unit 200 for biasing a voltage at the signal input terminal 100 and the signal input terminal 100.

바이어스부(200)는 네개의 트랜지스터(M3~M6)와 한개의 가변저항(Rcon), 두 개의 전류원(IB1, IB2)을 포함한다.The bias unit 200 includes four transistors M3 to M6, one variable resistor Rcon, and two current sources I B1 and I B2 .

바이어스부(200)의 제1 MOS 트랜지스터(M3)는 그 드레인 단자 및 게이트 단자가 제1 트랜지스터(M1)의 입력단과 공통 연결된다. 바이어스부(200)의 제2 MOS 트랜지스터(M4)는 제1 MOS 트랜지스터(M3)의 게이트 단자와 자체 게이트 단자가 연결된다. 또한 바이어스부(200)의 제3 MOS 트랜지스터(M5)는 제2 MOS 트랜지스터(M4)의 드레인 단자와 자체 게이트 단자가 연결되며, 바이어스부(200)의 제4 MOS 트랜지스터(M6)는 제3 MOS 트랜지스터(M5)의 게이트 단자와 자체 게이트 단자가 연결된다. A drain terminal and a gate terminal of the first MOS transistor M3 of the bias unit 200 are commonly connected to an input terminal of the first transistor M1. The second MOS transistor M4 of the bias unit 200 is connected to the gate terminal of the first MOS transistor M3 and its own gate terminal. In addition, the third MOS transistor M5 of the bias unit 200 is connected to the drain terminal of the second MOS transistor M4 and its own gate terminal, and the fourth MOS transistor M6 of the bias unit 200 is the third MOS. The gate terminal of the transistor M5 and its own gate terminal are connected.

또한 가변저항(Rcon)은 제3 MOS 트랜지스터(M5)의 소스 단자와 그라운드 단자 사이를 연결한다. In addition, the variable resistor Rcon connects between the source terminal and the ground terminal of the third MOS transistor M5.

또한 제1 전류원(IB1)은 제1 MOS 트랜지스터(M3)의 드레인 단자로 전류를 공급하여 제1 MOS 트랜지스터(M3)를 바이어싱시키며, 제2 전류원(IB2)은 제2 MOS 트랜 지스터(M4)의 드레인 단자로 전류를 공급하여 제2 MOS 트랜지스터(M4)를 바이어싱시킨다.In addition, the first current source I B1 supplies a current to the drain terminal of the first MOS transistor M3 to bias the first MOS transistor M3, and the second current source I B2 is a second MOS transistor ( A current is supplied to the drain terminal of M4 to bias the second MOS transistor M4.

이때, 신호 입력단(100)의 제1 트랜지스터(M1)에 인가되는 구동전압(Vg1)은 바이어스부(200)의 가변저항(Rcon)을 변화시킴으로써 변경될 수 있다. 즉, 트랜지스터(M1)의 게이트 전압(Vg1)은 바이어스부(200)의 제1 MOS 트랜지스터(M3)의 드레인 단자와 게이트 단자에 연결되어 있으며, 가변저항(Rcon)은 바이어스부(200)의 제1 MOS 트랜지스터(M3)의 소스 단자에 연결되어 있으므로, 가변저항(Rcon)이 변화하면, 제1 MOS 트랜지스터(M3)의 소스 전압이 변화하게 된다. 따라서 바이어스부(200)의 제1 MOS 트랜지스터(M3)가 드레인 단자와 게이트 단자가 연결되어 있는 일종의 다이오드이므로, 바이어스부(200)의 제1 MOS 트랜지스터(M3)의 드레인 및 게이트 단자의 전압도 변화하게 된다. 따라서 신호 입력단(100)의 제1 트랜지스터(M1)의 게이트 전압(Vg1)도 변화하게 된다. 즉, 가변저항(Rcon)은 신호 입력단(100)의 제1 트랜지스터(M1)의 게이트 전압(Vg1)을 변화시키기 위한 것이다.In this case, the driving voltage Vg1 applied to the first transistor M1 of the signal input terminal 100 may be changed by changing the variable resistor Rcon of the bias unit 200. That is, the gate voltage Vg1 of the transistor M1 is connected to the drain terminal and the gate terminal of the first MOS transistor M3 of the bias unit 200, and the variable resistor Rcon is formed of the bias unit 200. Since it is connected to the source terminal of the one MOS transistor M3, when the variable resistor Rcon changes, the source voltage of the first MOS transistor M3 changes. Therefore, since the first MOS transistor M3 of the bias unit 200 is a kind of diode having a drain terminal and a gate terminal connected thereto, the voltages of the drain and gate terminals of the first MOS transistor M3 of the bias unit 200 also change. Done. Therefore, the gate voltage Vg1 of the first transistor M1 of the signal input terminal 100 also changes. That is, the variable resistor Rcon is for changing the gate voltage Vg1 of the first transistor M1 of the signal input terminal 100.

또한 신호 입력단(100)의 제2 트랜지스터(M2)에 인가되는 구동전압(Vg2)은 바이어스부(200)의 제2 전류원(IB2)에 의하여 변화될 수 있다. 즉, 신호 입력단(100)의 제2 트랜지스터(M2)의 게이트 전압(Vg2)은 바이어스부(200)의 제2 MOS 트랜지스터(M4)의 드레인 단자와 연결되며, 제2 MOS 트랜지스터(M4)의 드레인 단자의 전압은 제2 및 제4 MOS 트랜지스터(M4, M6)에 흐르는 전류에 의하여 결정된다. 또 제2 및 제4 MOS 트랜지스터(M4, M6)에 흐르는 전류는 제2 전류원(IB2)에 의하여 결정되므로, 제2 전류원을 변경시키면 제2 트랜지스터(M2)의 게이트 전압인 Vg2가 변경될 수 있다.In addition, the driving voltage Vg2 applied to the second transistor M2 of the signal input terminal 100 may be changed by the second current source I B2 of the bias unit 200. That is, the gate voltage Vg2 of the second transistor M2 of the signal input terminal 100 is connected to the drain terminal of the second MOS transistor M4 of the bias unit 200, and the drain of the second MOS transistor M4. The voltage of the terminal is determined by the current flowing through the second and fourth MOS transistors M4 and M6. In addition, since the current flowing through the second and fourth MOS transistors M4 and M6 is determined by the second current source I B2 , when the second current source is changed, the gate voltage Vg2 of the second transistor M2 may be changed. have.

따라서 제1 트랜지스터(M1)의 구동전압인 Vg1은 Rcon에 의해서, 제2 트랜지스터(M2)의 구동전압인 Vg2는 바이어스부(200)의 제2 전류원(IB2)에 의하여 변화됨을 알 수 있다. Accordingly, it can be seen that Vg1, the driving voltage of the first transistor M1, is changed by Rcon, and Vg2, the driving voltage of the second transistor M2, is changed by the second current source IB2 of the bias unit 200.

도 4에 도시된 그래프 a는 제2 트랜지스터(M2)의 구동전압(Vg2)을 일정하게 유지하고 제1 트랜지스터(M1)의 구동전압(Vg1)을 변화시키면서 신호 입력단(100)의 트랜스컨덕턴스(Gm)의 2차 미분값을 측정하여 나타낸 것이다.4 shows a transconductance Gm of the signal input terminal 100 while keeping the driving voltage Vg2 of the second transistor M2 constant and changing the driving voltage Vg1 of the first transistor M1. The second derivative of) is measured and shown.

트랜스컨덕턴스(Gm)의 선형성이 극대화되는 것은 트랜스컨덕턴스(Gm)의 이차미분값(Gm'')이 "0"을 가질 때이다. 따라서 신호 입력단(100)에 도 2 및 3에서 설명된 제2 트랜지스터가 하나 더 부가됨으로써 트랜스컨덕턴스(Gm)의 이차미분값(Gm'')이 "0"이 되는 점이 저전압에서 여러 번(*표시부분) 나타나게 된다. 이에 반하여 도 3에 도시된 그래프 b는 종래의 방식에 따른 신호 입력단의 트랜스컨덕턴스의 이차 미분값을 나타낸 도면이다. 종래의 방식에 의하면, 이차 미분값이 "0"이 되는 포인트가 적고 구동전압(Vg1)을 높여줄수록 이차 미분값은 "0"이 되지 않고 음의 값을 가지며 무한대로 증가하게 된다.The linearity of the transconductance Gm is maximized when the second derivative Gm '' of the transconductance Gm has "0". Therefore, the second derivative described in FIGS. 2 and 3 is added to the signal input terminal 100 so that the second derivative Gm '' of the transconductance Gm becomes "0" several times at low voltage. Part). In contrast, graph b shown in FIG. 3 is a diagram showing the second derivative of the transconductance of the signal input terminal according to the conventional scheme. According to the conventional method, as there are fewer points at which the second derivative value becomes "0" and the driving voltage Vg1 is increased, the second derivative value does not become "0" but has a negative value and increases to infinity.

따라서 도 4의 시뮬레이션 결과에 따라 제2 트랜지스터(M2)의 구동전압(Vg2)을 최적의 값으로 일정하게 고정시킨 후 제1 트랜지스터(M1)의 구동전압(Vg1)을 Gm"이 "0"이 될 때의 크기 값으로 설정하여 주면, 신호 입력단(100)의 전체 트랜스컨덕턴스(Gm)의 비선형성이 현저히 개선된 회로를 설계할 수가 있다. 그러나 이때, 반도체 공정 상에서 트랜지스터의 크기나 저항값 등 변수가 많기 때문에 Gm"이 0이 되는 지점의 구동전압(Vg1)이 출력되지 않을 수 있으므로, 구동전압(Vg1)은 도 3에서 살펴본 바와 같이 바이어스부(200)의 가변저항(Rcon)을 가변시킴으로써 도 4에 도시된 Gm"이 0이 되는 크기의 구동전압(Vg1)으로 정확히 조절될 수 있다. Therefore, according to the simulation result of FIG. 4, after the driving voltage Vg2 of the second transistor M2 is fixed to an optimal value, the driving voltage Vg1 of the first transistor M1 is set to "0". In this case, the nonlinearity of the overall transconductance (Gm) of the signal input terminal 100 is remarkably improved by setting the magnitude value at the time of the signal input stage 100. However, in this case, variables such as transistor size and resistance value in the semiconductor process can be designed. Since the driving voltage Vg1 at the point where Gm "becomes 0 may not be output because of the large number, the driving voltage Vg1 may be changed by varying the variable resistor Rcon of the bias unit 200 as shown in FIG. Gm " shown in 4 can be accurately adjusted to the driving voltage Vg1 having a magnitude of zero.

제2 트랜지스터(M2)의 구동전압(Vg2) 역시 Gm"이 0이 되는 지점의 크기가 되도록 바이어스부(200)의 제2 전류원(IB2)에 의하여 조절될 수 있다. 다만, 설계된 회로의 트랜스컨덕턴스를 변화시킬 변수를 구동전압(Vg1)으로 한정하여 설계하는 것이 덜 복잡하므로, 본 발명에서는 제2 트랜지스터(M2)의 구동전압(Vg2)은 적절한 값으로 고정됨이 바람직하다.The driving voltage Vg2 of the second transistor M2 may also be adjusted by the second current source IB2 of the bias unit 200 so as to have a size at which Gm ″ becomes 0. However, the transconductance of the designed circuit Since it is less complicated to design a variable to change the voltage to the driving voltage Vg1, the driving voltage Vg2 of the second transistor M2 is preferably fixed to an appropriate value in the present invention.

본 발명의 실시예에 따른 트랜지스터 회로는 증폭기, 믹서 등에 구비될 수 있다. 또한 상기한 실시예에서는 주로 MOS 트랜지스터를 예로 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, PMOS, CMOS, NMOS를 포함하는 모든 MOS 트랜지스터와 바이폴라트랜지스터를 포함하는 모든 종류의 트랜지스터를 의미하는 것으로 이해되어야 한다.The transistor circuit according to the embodiment of the present invention may be provided in an amplifier, a mixer, or the like. In addition, in the above embodiment, the MOS transistor is mainly described as an example, but the present invention is not limited thereto, and it is understood that the present invention refers to all MOS transistors including PMOS, CMOS, and NMOS, and all kinds of transistors including bipolar transistors. Should be.

상기한 실시예에서 동일한 도면 부호는 동일한 구성요소를 지칭한다. 또한 동일한 목적 및 효과를 달성하는 범위 내에서 회로의 배열 및 크기가 달라질 수 있음은 물론이다.In the above embodiments, the same reference numerals refer to the same components. In addition, the arrangement and size of the circuit may vary within the scope of achieving the same purpose and effect.

본 발명에 따르면, 신호 입력단의 트랜스컨덕턴스의 비선형성을 현저히 개선시킨 트랜지스터 회로 및 이를 구비한 증폭기 및 믹서가 제공된다.According to the present invention, there is provided a transistor circuit which significantly improves the nonlinearity of the transconductance of a signal input stage, and an amplifier and a mixer having the same.

이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능함은 물론이고, 그와 같은 수정 또는 변형은 첨부하는 청구항의 기재범위 내에 있는 것이다. Although the above has been illustrated and described with respect to preferred embodiments of the present invention, the present invention is not limited to the above-described specific embodiments, and those skilled in the art without departing from the gist of the present invention. Anyone can make various modifications, as well as such modifications or variations are within the scope of the appended claims.

Claims (10)

제1 및 제2 구동전압이 각각 인가되는 제1 및 제2 트랜지스터와 저항을 포함하며, 상기 제1 및 제2 트랜지스터는 MOS 트랜지스터이며, 상기 제1 트랜지스터의 소스 단자는 상기 저항의 일 단과 연결되며, 상기 저항의 타 단은 상기 제2 트랜지스터의 소스 단자와 연결되어 접지되며, 상기 제2 트랜지스터의 드레인 단자는 상기 제1 트랜지스터의 상기 소스 단자와 연결되는 신호 입력단; 및A first and second transistors to which first and second driving voltages are applied, and a resistor, respectively, wherein the first and second transistors are MOS transistors, and a source terminal of the first transistor is connected to one end of the resistor. A signal input terminal connected to a source terminal of the second transistor and grounded, and a drain terminal of the second transistor connected to the source terminal of the first transistor; And 상기 제1 및 제2 트랜지스터 각각에 인가되는 상기 제1 및 제2 구동전압이 기 설정된 크기가 되도록 바이어싱하는 바이어스부를 포함하는 트랜지스터 회로.And a bias unit biasing the first and second driving voltages applied to the first and second transistors to have a predetermined magnitude. 삭제delete 청구항 1에 있어서, 상기 바이어스부는 상기 제1 및 제2 구동전압이 상기 신호 입력단의 트랜스컨덕턴스의 2차 미분값이 0이 되는 크기가 되도록 바이어싱하는 트랜지스터 회로.The transistor circuit of claim 1, wherein the bias unit biases the first and second driving voltages such that the second derivative of the transconductance of the signal input terminal becomes zero. 청구항 1에 있어서,The method according to claim 1, 상기 바이어스부는 상기 제1 트랜지스터에 인가되는 상기 제1 구동전압의 크기를 조정하기 위한 가변 저항을 포함하는 트랜지스터 회로.And the bias unit includes a variable resistor for adjusting the magnitude of the first driving voltage applied to the first transistor. 청구항 4에 있어서, 상기 바이어스부는 상기 제2 트랜지스터에 인가되는 상기 제2 구동전압의 크기를 조정하기 위한 전류원을 더 포함하는 트랜지스터 회로.The transistor circuit of claim 4, wherein the bias unit further comprises a current source for adjusting the magnitude of the second driving voltage applied to the second transistor. 청구항 1에 있어서, 상기 바이어스부는 상기 제2 트랜지스터에 인가되는 상기 제2 구동전압의 크기를 조정하기 위한 전류원을 더 포함하는 트랜지스터 회로.The transistor circuit of claim 1, wherein the bias unit further comprises a current source for adjusting the magnitude of the second driving voltage applied to the second transistor. 청구항 1에 있어서, 상기 바이어스부는 The method of claim 1, wherein the bias unit 드레인 단자 및 게이트 단자가 상기 제1 트랜지스터부의 입력단과 공통 연결되는 제1 MOS 트랜지스터;A first MOS transistor having a drain terminal and a gate terminal commonly connected to an input terminal of the first transistor unit; 상기 제1 MOS 트랜지스터의 게이트 단자와 자체 게이트 단자가 연결된 제2 MOS 트랜지스터;A second MOS transistor having a gate terminal of the first MOS transistor connected to a gate terminal thereof; 상기 제2 MOS 트랜지스터의 드레인 단자와 자체 게이트 단자가 연결된 제3 MOS 트랜지스터;A third MOS transistor having a drain terminal of the second MOS transistor and its own gate terminal connected thereto; 상기 제3 MOS 트랜지스터의 게이트 단자와 자체 게이트 단자가 연결된 제4 MOS 트랜지스터;A fourth MOS transistor having a gate terminal of the third MOS transistor and its own gate terminal connected thereto; 상기 제3 MOS 트랜지스터의 소스 단자와 그라운드 단자 사이를 연결하는 가변 저항;A variable resistor connecting between the source terminal and the ground terminal of the third MOS transistor; 상기 제1 MOS 트랜지스터의 드레인 단자로 전류를 공급하여 상기 제1 MOS 트랜지스터를 바이어싱시키는 제1 전류원; 및A first current source for supplying current to a drain terminal of the first MOS transistor to bias the first MOS transistor; And 상기 제2 MOS 트랜지스터의 드레인 단자로 전류를 공급하여 상기 제2 MOS 트랜지스터를 바이어싱시키는 제2 전류원을 포함하는 트랜지스터 회로.And a second current source for supplying current to the drain terminal of the second MOS transistor to bias the second MOS transistor. 삭제delete 청구항 1에 의한 트랜지스터 회로를 구비하는 증폭기.An amplifier comprising the transistor circuit of claim 1. 청구항 1에 의한 트랜지스터 회로를 구비하는 믹서. Mixer provided with the transistor circuit of Claim 1.
KR1020070009683A 2007-01-30 2007-01-30 Transistor circuit, and amplifier and mixer having the same KR100859867B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070009683A KR100859867B1 (en) 2007-01-30 2007-01-30 Transistor circuit, and amplifier and mixer having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070009683A KR100859867B1 (en) 2007-01-30 2007-01-30 Transistor circuit, and amplifier and mixer having the same

Publications (2)

Publication Number Publication Date
KR20080071450A KR20080071450A (en) 2008-08-04
KR100859867B1 true KR100859867B1 (en) 2008-09-24

Family

ID=39882219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070009683A KR100859867B1 (en) 2007-01-30 2007-01-30 Transistor circuit, and amplifier and mixer having the same

Country Status (1)

Country Link
KR (1) KR100859867B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829991B2 (en) * 2011-01-14 2014-09-09 Fairchild Semiconductor Corporation DC offset tracking circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050064114A (en) * 2003-12-23 2005-06-29 한국전자통신연구원 Transconductor circuit of compensating the distortion of output current
KR20050064115A (en) * 2003-12-23 2005-06-29 한국전자통신연구원 Transconductor circuit of compensating the distortion of output current

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050064114A (en) * 2003-12-23 2005-06-29 한국전자통신연구원 Transconductor circuit of compensating the distortion of output current
KR20050064115A (en) * 2003-12-23 2005-06-29 한국전자통신연구원 Transconductor circuit of compensating the distortion of output current

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
공개특허 1020050064114
공개특허 1020050064115

Also Published As

Publication number Publication date
KR20080071450A (en) 2008-08-04

Similar Documents

Publication Publication Date Title
US7504874B2 (en) Transistor arrangement with temperature compensation and method for temperature compensation
KR100717993B1 (en) Active balun device
US7898332B2 (en) Semiconductor integrated circuit device
US7323935B2 (en) Transconductance amplifier having common mode feedback circuit and method of operating the transconductance amplifier
JP2009540555A (en) Apparatus and method utilizing reverse short channel effect in transistor devices
JPH0360209A (en) Amplifier circuit and semiconductor integrated circuit including the same
US6414547B1 (en) Variable gain RF amplifier
US7443240B2 (en) AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit
EP1435693B1 (en) Amplification circuit
US20180337646A1 (en) Operational amplifier circuit using variable bias control
Maundy et al. Practical voltage/current-controlled grounded resistor with dynamic range extension
Shedge et al. Analysis and design of CMOS source followers and super source follower
KR100859867B1 (en) Transistor circuit, and amplifier and mixer having the same
US9847758B2 (en) Low noise amplifier
JPH08102625A (en) Processing device of electric signal
US7411459B2 (en) Current mode transconductor tuning device
US5164614A (en) Low power bias voltage generating circuit comprising a current mirror
US8665015B1 (en) Power amplifier circuit
US7417483B2 (en) Wide-band wide-swing CMOS gain enhancement technique and method therefor
US8179199B2 (en) Transistor resistor and associated method
KR100945723B1 (en) Folded cascode current source
TWI600995B (en) Voltage clamping circuit
JPH10233636A (en) Amplifier and semiconductor integrated circuit device
US20080224795A1 (en) Active balun
KR101148741B1 (en) Amplifier circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee