KR100856769B1 - Multi-stage amplifier and method for correctiing dc offsets - Google Patents

Multi-stage amplifier and method for correctiing dc offsets Download PDF

Info

Publication number
KR100856769B1
KR100856769B1 KR20050013508A KR20050013508A KR100856769B1 KR 100856769 B1 KR100856769 B1 KR 100856769B1 KR 20050013508 A KR20050013508 A KR 20050013508A KR 20050013508 A KR20050013508 A KR 20050013508A KR 100856769 B1 KR100856769 B1 KR 100856769B1
Authority
KR
Grant status
Grant
Patent type
Prior art keywords
multi
stage
amplifier
method
correctiing
Prior art date
Application number
KR20050013508A
Other languages
Korean (ko)
Other versions
KR20060042981A (en )
Inventor
웨이신 가이
야스오 히다카
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641Measuring at the loading circuit of the differential amplifier
    • H03F3/45659Controlling the loading circuit of the differential amplifier
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G5/00Tone control or bandwidth control in amplifiers
    • H03G5/16Automatic control
    • H03G5/165Equalizers; Volume or gain control in limited frequency bands
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/78A comparator being used in a controlling circuit of an amplifier
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45652Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45702Indexing scheme relating to differential amplifiers the LC comprising two resistors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; Arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks ; Receiver end arrangements for processing baseband signals
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/03433Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439Fixed structures
    • H04L2025/03445Time domain

Abstract

다단 증폭기에서 DC 오프셋을 보정하는 방법은 다단 증폭기에 의해 입력 신호에 부여된 DC 오프셋을 결정하는 단계를 포함한다. Method for correcting a DC offset in a multi-stage amplifier includes determining a DC offset imparted to the input signal by a multi-stage amplifier. 이 방법은 다단 증폭기 내에서 복수의 선택된 단에 보정 전압을 인가하는 단계를 포함한다. The method includes applying a correction voltage to a plurality of selected stages in the multi-stage amplifier. 인가된 총 보정 전압은 다단 증폭기에 의해 부여된 DC 오프셋을 사실상 무효화 한다. The total correction voltage applied will invalidate the DC offset imparted by a multi-stage amplifier in effect.

Description

DC 오프셋 보정을 위한 다단 증폭기 및 DC 오프셋 보정 방법{MULTI-STAGE AMPLIFIER AND METHOD FOR CORRECTIING DC OFFSETS} DC multi-stage amplifier and the DC offset correction method for an offset correction {MULTI-STAGE AMPLIFIER AND METHOD FOR CORRECTIING DC OFFSETS}

도 1은 통신 매체를 통해 등화기에 수신되는 신호의 감쇠를 보상할 수 있는 등화기를 나타내는 도. 1 is a diagram showing an equalizer capable of compensating for attenuation of the equalizer signal received over a communications medium.

도 2는 신호에 대하여 1차 산술 연산을 적용하기 위해 사용되는 회로의 일 실시예를 나타내는 도. Figure 2 is a diagram showing an embodiment of a circuit used to apply a first arithmetic operation on the signal.

도 3은 신호에 지연을 도입하기 위한 회로의 일 실시예를 나타내는 도. Figure 3 is a diagram showing an embodiment of a circuit for introducing a delay to the signal.

도 4는 등화기의 동적 범위 내에서 신호를 유지하기 위해 사용되는 가변 이득 제한 증폭기의 일 실시예를 나타내는 도. 4 is a diagram showing an embodiment of a variable gain limiting amplifier used to keep the signal within the dynamic range of the equalizer.

도 5는 DC 오프셋 보정 기능이 있는 다단식 가변 이득 증폭기의 일 실시예를 나타내는 도. 5 is a diagram showing one embodiment of a multi-stage variable gain amplifier with DC offset compensation.

도 6은 도 1에 도시한 회로의 신호 경로를 따라 이득을 설정하기 위한 방법의 일 실시예를 나타내는 도. 6 is a diagram illustrating an embodiment of a method for setting the gain along signal paths in the circuit shown in Fig.

도 7은 도 1에 도시한 회로의 신호 경로를 따라 이득을 적응적으로 조정하기 위한 방법의 일 실시예를 나타내는 도. 7 is a diagram showing an embodiment of a method for adjusting the gain along signal paths in the circuit shown in Figure 1 to adaptively.

도 8은 다단식 가변 이득 증폭기의 DC 오프셋에 대하여 보정 전압을 적응적으로 제어하기 위한 방법의 일 실시예를 나타내는 도. 8 is a diagram illustrating an embodiment of a method for controlling the correction voltage is adaptively with respect to the DC offset of the multi-stage variable gain amplifier.

도 9는 다단식 가변 이득 증폭기의 보정 전압을 조정하기 위한 방법의 일 실시예를 나타내는 도. 9 is a diagram showing a method of one embodiment for adjusting the correction voltage of the multi-stage variable gain amplifier.

<도면의 주요 부분에 대한 부호의 설명> <Description of the Related Art>

100 : 등화기 100: equalizer

102 : 적응 제어기 102: Adaptive Controller

104 : 출력 모니터 104: output monitor

106 : 오프셋 제어기 106: offset controller

108 : 오프셋 모니터 108: Offset monitor

110 : 가변 이득 제한 증폭기 110: a variable gain limiting amplifier

112 : 산술 연산기 112: arithmetic operator

114 : 지연 발생기 114: delay generator

116 : 가변 이득 증폭기 116: a variable gain amplifier

118 : 혼합기 118: Mixer

120 : 구동 증폭기 120: drive amplifier

210, 308, 410 : 공통 모드 전압 검출기 210, 308, 410: common-mode voltage detector

본 발명은 일반적으로 신호 통신에 관한 것이고, 더 구체적으로 말하면, DC 오프셋 보상 기능이 있는 다단 증폭기에 관한 것이다. The present invention relates generally to signal communication, and more specifically, to a multi-stage amplifier with a DC offset compensation.

신호가 통신 매체를 통하여 통신될 때, 그 신호들은 표피 효과(skin effect) 및 유전 흡수(dielectric absorption) 등과 같은 여러가지 현상에 의해 감쇠될 수 있다. When a signal is the communication via the communication media, the signals may be attenuated by various phenomena such as skin effect (skin effect), and dielectric absorption (dielectric absorption). 신호 수신기는 이러한 감쇠를 보상하여 신호 통신의 정확도 및 효율을 개선시키는 등화기를 포함할 수 있다. The signal receiver may include an equalizer to compensate for this attenuation to improve the accuracy and efficiency of signal communication. 등화기에 의해 적용되는 보상의 크기는, 신호 통신용으로 사용되는 특수한 통신 경로에 관계없이 일관된 출력 신호 특성을 유지하기 위하여, 매체에 기인하는 감쇠의 레벨과 가능한 한 근접하게 일치되는 것이 바람직하다. Equalizer amount of compensation applied by, in order to maintain a consistent output signal characteristics regardless of the particular communication path used to signal communication, preferably as close as possible and the attenuation due to the medium-level match.

본 발명의 일 실시예에 있어서, 다단 증폭기에서 DC 오프셋을 보정하기 위한 방법은 다단 증폭기에 의해 입력 신호에 부여된 DC 오프셋을 결정하는 단계를 포함한다. In one embodiment of the present invention, a method for correcting DC offset in a multi-stage amplifier includes determining a DC offset imparted to the input signal by a multi-stage amplifier. 상기 방법은 또한 다단 증폭기 내의 선택된 복수개의 단에 보정 전압을 인가하는 단계를 포함한다. The method further includes applying a correction voltage to a plurality of selected stages in the multi-stage amplifier. 인가된 총 보정 전압은 다단 증폭기에 의해 부여된 DC 오프셋을 실질적으로 무효화시킨다. The total correction voltage applied is substantially invalidated by the DC offset imparted by a multi-stage amplifier.

특정 실시예의 한가지 기술적 장점은 출력 신호들을 등화시키는 것이다. Example one kinds of technical advantage of certain embodiments is equalizing output signals. 특정 실시예들은 신호 통신용으로 사용되는 통신 매체로부터 야기되는 신호 감쇠를 보상한다. Certain embodiments compensate for signal attenuation resulting from the communication media used for signal communication. 이것에 의해 신호의 출력 특성이 신호 통신용으로 사용되는 통신 경로에 관계없이 일관되게 유지될 수 있다. Regardless of the communication path that is the output characteristic of the signal is used as a signal for communication by this it can be consistently maintained. 일관된 출력 특성과 관련된 장점은, 신호 레벨이 시스템 구성 요소들의 동적 범위 내에 있도록 선택될 수 있기 때문에, 구성 요소 응답이 개선되는 것을 포함한다. Since the advantages associated with consistent output characteristic, the signal level can be selected to be within the dynamic range of system components, which include improved component response. 또한, 신호는 정보가 손실되는 것을 방지하도록 충분한 레벨로 유지될 수 있다. Further, the signal may be maintained at a sufficient level to prevent information loss.

특정 실시예의 다른 기술적 장점은 상이한 통신 매체에 대한 적응성을 포함한다. A further technical advantage of certain embodiments include adaptability to different communication media. 특정 실시예들은 유입 신호에 적용되는 보상의 정도를 조정하기 위해 가변 이득 증폭기를 사용한다. Certain embodiments use variable gain amplifiers to adjust the degree of compensation applied to the incoming signal. 그러한 실시예들은 보상의 크기를 상이한 매체에 대하여 조정할 수 있고, 따라서 그러한 기술들을 구체화하는 등화기의 다양성을 증가시킨다. Such embodiments can be adjusted for the amount of compensation for different media, thus increasing the versatility of equalizers embodying such techniques. 또한, 그러한 실시예들은 공정, 전압 및 온도 변화와 관련된 매체 특성의 변화에 대하여 적응할 수 있다. In addition, such embodiments can adapt to changes in media characteristics associated with process, voltage, and temperature variations.

특정 실시예의 또 다른 기술적 장점은 고속 응답을 촉진시키는 것이다. Another technical advantage of certain example embodiments is to facilitate the high-speed response. 특정 실시예들은 각각의 단에서 DC 오프셋 보정과 함께 신호 증폭을 위해 다단식 가변 이득 증폭기를 사용한다. Particular embodiments use a multi-stage variable gain amplifiers for signal amplification with DC offset correction at each stage. 각 증폭기는 총 증폭량의 일부만을 제공하기 때문에, 다단 증폭기의 전체 응답 시간은 감소된다. Each amplifier because it provides only a part of the total jeungpokryang, the overall response time of the multi-stage amplifier is reduced. 각 단에서 DC 오프셋 보정을 적용하면 신호가 증폭기의 임의의 특수 단의 동적 범위를 벗어나는 것을 방지함으로써 다단 증폭기의 유연성을 증가시킬 수 있다. Applying DC offset correction at each stage may increase the flexibility of the multi-stage amplifier by preventing the signal is outside the dynamic range of any special stage of the amplifier.

특정 실시예의 또 다른 기술적 장점은 다단 증폭기의 범위성(scalability)이다. A particular embodiment of another technical advantage is scalability (scalability) in the multi-stage amplifier. 다단 증폭기의 각 단에서 DC 오프셋을 보정함으로써, 다단 증폭기의 전체 DC 오프셋을 재계산하지 않고 추가의 단들을 추가할 수 있다. By correcting for DC offset at each stage of the multi-stage amplifier, it is possible to add additional stage of without recalculate the total DC offset of the multi-stage amplifier. 또한, 전체 다단 증폭기의 DC 오프셋을 보정하기 위해 크기가 큰 DC 오프셋을 이용하는 경우 신호가 복수의 증폭기 단 중 하나의 동적 범위를 벗어날 위험성은 실질적으로 감소된다. In addition, the risk of the signal is outside the dynamic range of one of the plurality of amplifier stages when using a large size DC offset to correct for the DC offset of the entire multi-stage amplifier is substantially reduced. 이들 실시예 및 다른 실시예들은 고속 통신 등의 응용에 사용할 수 있다. These embodiments and other embodiments may be used for applications such as high speed communication.

기타의 기술적 장점들은 당업자라면 첨부된 도면, 상세한 설명 및 청구범위로부터 명백하게 될 것이다. Other technical advantages of will become apparent from the drawings, detailed description and appended claims, those skilled in the art. 또한, 특정의 장점들을 위에서 열거하였지만, 특수한 실시예들은 상기 열거한 장점들을 전부 포함할 수도 있고, 일부만 포함할 수도 있으며, 또는 포함하지 않을 수도 있다. Further, although certain advantages listed above, the particular embodiments may include all of the advantages listed above, may comprise only a portion, or may not be included.

도 1은 통신 매체를 통해 등화기(100)에 수신되는 신호의 감쇠를 보상할 수 있는 등화기(100)를 블록도로 도시한 것이다. 1 is a block diagram showing an equalizer 100 to compensate the attenuation of the signal received at the equalizer 100 via the communication medium. 도시된 실시예에 있어서, 등화기(100)는 출력 모니터(104)에 의해 측정된 출력 신호의 출력 특성에 기초하여 3개의 신호 경로(101A, 101B, 101C)의 각각에 적용되는 이득의 크기를 조정하는 적응 제어기(102)를 포함한다. In the illustrated embodiment, the equalizer 100 has a gain size is applied to each of the three signal paths (101A, 101B, 101C) based on the output characteristic of the output signal measured by an output monitor 104 It includes an adaptive controller 102 that adjusts. 등화기(100)는 또한 등화기(100)의 출력 신호에서 부적당한 DC 오프셋을 검출한 오프셋 모니터(108)에 응답하여 등화기(100)의 구성 요소들에 의해 부여된 DC 오프셋을 보정하는 오프셋 제어기(106)를 포함한다. The equalizer 100 is also offset to compensate for the DC offset imparted by components of equalizer 100 in response to offset monitor 108 detecting an improper DC offset in the output signal of the equalizer 100 and a controller (106). 등화기(100)의 다른 구성 요소들로는 가변 이득 제한 증폭기(VGLA)(110), 산술 연산기(S)(112), 지연 발생기(114), 가변 이득 증폭기(VGA)(116), 혼합기(118) 및 구동 증폭기(120)가 있다. Include other components of the equalizer 100 is a variable gain limiting amplifier (VGLA) (110), arithmetic operator (S) (112), delay generators 114, variable gain amplifier (VGA) (116), a mixer (118) and a drive amplifier (120). 일반적으로, 등화기(100)는 통신 매체 내에서 감쇠에 기인하는 입력 신호의 왜곡, 및 소자 기하 부정합(device geometry mismatch)과 임계 전압 부정합과 같이 제조 기술에 의해 잠재적으로 야기되는 신호의 DC 오프셋의 변동에 불구하고 DC 오프셋이 보정된 등화 출력 신호를 제공한다. In general, equalizer 100 is a DC offset in the signal caused by the potential by the manufacturing technique, such as distortion, and device geometry mismatch (device geometry mismatch) and the threshold voltage mismatch of the input signal due to attenuation in communication media Notwithstanding the variations and provide equalized output signal a DC offset is corrected.

일반적으로, 전도성 통신 매체에서의 신호 감쇠는 2가지의 중요한 이유로 인해 발생한다. In general, the signal attenuation in conductive communication media caused by two main reasons. 첫번째의 중요한 이유는 통신 매체를 따라 신호가 전도될 때에 발생하는 표피 효과이다. The first is a main reason of the skin effect which occurs when a signal is conducted along the communication medium. 두번째의 중요한 이유는 통신 매체에 의한 신호의 유전 흡수이다. The second main reason is dielectric absorption of the signal by the communication medium. 일반적으로, 표피 효과에 의한 신호 손실의 크기(데시벨)는 다음의 식 In general, the magnitude (dB) of the signal loss due to the skin effect, the following formula 에 비례하는데, 여기에서 a s 는 물질에 대한 표피 효과의 계수이고, x는 물질을 따라 이동한 길이이며, f는 신호의 주파수이다. Proportional to, where a s is the coefficient of skin effect for the material, x is the length of the travel along the material, f is the frequency of the signal. 유전 흡수에 의한 손실의 크기는 다음의 식 a d ·x·f에 비례하는데, 여기에서 a d 는 물질의 유전 흡수의 계수이다. The size of the loss due to dielectric absorption is proportional to the following equation: a d · x · f a, where a d is the coefficient of dielectric absorption of the material. 효과의 상대적 중요성은 물질 및 신호의 주파수에 따라 크게 변할 수 있다. The relative importance of the effects can vary widely depending on the material and the frequency of the signal. 따라서, 예를 들면, 케이블은 표피 효과의 계수보다 훨씬 더 작은 유전 흡수의 계수를 가질 수 있고, 따라서 표피 효과에 의한 손실은 고주파수에서는 제외하고 현저하게 된다. Thus, for example, cables may have a coefficient of dielectric absorption is much smaller than the coefficient of skin effect, and thus loss due to skin effect becomes remarkable and, except in the high frequencies. 반면에, 백플레인 트레이스(backplane trace)는 더 높은 유전 흡수 계수를 가질 수 있고, 따라서 유전 흡수에 의한 손실은 표피 효과에 의한 손실의 크기와 비슷하거나 더 크다. On the other hand, backplane traces (backplane trace) may have a higher dielectric absorption coefficient, and thus loss due to dielectric absorption it is comparable to or greater and the amount of loss due to skin effect. 또한, 공정, 전압 또는 온도(PVT) 변화와 같은 동작 조건의 변화와 관련된 물질의 특성들은 입력 신호에 대한 등화기(100)의 응답에 영향을 줄 수 있다. Further, properties of substances related to changes in operating conditions such as process, voltage, or temperature (PVT) variation can affect the response of equalizer 100 to input signals.

이러한 손실들을 보상하기 위하여, 등화기(100)는 3개의 신호 경로(101A, 101B, 101C)에 신호를 배분하고, 각 경로상에 있는 신호의 일부분을 가변 이득 증폭기(116)를 이용하여 선택적으로 증폭한다. To compensate for this loss, the equalizer 100 includes three signal paths a portion of the signal on each path contour signal, and the (101A, 101B, 101C) by selectively using a variable gain amplifier 116 It amplifies. 제1 경로(101A)는 수정되지 않은, 즉 미수정 입력 신호를 나타낸다. A first path (101A) is unmodified, i.e. the unmodified input signal. 제2 경로(101B)는 미분 연산과 같은 신호의 주파수에 기초한 1차 산술 연산을 신호에 대하여 적용한다. A second path (101B) is applied to the primary arithmetic operation based on the frequency of the signal, such as a derivative operation on the signal. 이 동작은 산술 연산기(S)(112)로서 도시되어 있다. This operation is illustrated as mathematical operator (S) (112). 제3 경로(101C)는 2차 미분과 같은 신호의 주파수에 기초한 2차 산술 연산을 신호에 대하여 적용한다. A third path (101C) is applied to the second arithmetic operation based on the frequency of the signal, such as a second order derivative in the signal. 이 동작은 2개의 산술 연산기(S)(112)의 적용으로 도시되어 있다. This behavior is illustrated by the application of two mathematical operator (S) (112). 신호의 1차 및 2차 성분들을 선택적으로 증폭 함으로써, 등화기(100)는 주파수 및 주파수의 제곱근에 각각 비례하는 손실 효과들을 보상한다. By selectively amplified by the first and second components of the signal, equalizer 100 compensates for loss effects that each proportional to the square root of the frequency, and frequency. 등화기(100)의 동작에 대한 일반적인 배경을 이용하여 등화기(100)의 구성 요소들을 상세히 논의하는 것이 적절하다. To discuss in detail the components of equalizer group equalization using the general background of the operation of 100 100, is appropriate.

적응 제어기(102)는 등화기(100)의 출력 신호에 대한 정보를 분석하고 각각의 가변 이득 증폭기(116)의 각 이득을 조정하기 위한 임의의 구성 요소 또는 구성 요소들을 나타낸다. Adaptive controller 102 analyzes the information on the output signal of the equalizer 100, and represent any component or components for adjusting the respective gain of each variable gain amplifier 116. 적응 제어기(102)는 트랜지스터, 저항기, 증폭기, 정전류원 또는 기타 유사한 구성 요소들과 같은 아날로그 및/또는 디지털 전자 부품들을 포함할 수 있다. Adaptive controller 102 may include analog and / or digital electronic components, such as transistors, resistors, amplifiers, constant current sources, or other similar components. 적응 제어기(102)는 아날로그 신호를 디지털 신호로 또는 그 반대로 신호를 변환하기 위한 적당한 구성 요소들을 또한 포함할 수 있다. Adaptive controller 102 may also include suitable components for converting signals analog signals to digital signals or vice versa. 특수한 실시예에 따르면, 적응 제어기(102)는 마이크로프로세서, 마이크로컨트롤러, 내장 논리 회로, 또는 다른 정보 처리 구성 요소와 같은 디지털 프로세서를 포함한다. According to a particular embodiment, adaptive controller 102 includes a digital processor such as a microprocessor, microcontroller, embedded logic, or other information processing component. 또한, 특수한 실시예에 따르면, 적응 제어기(102)는 각각의 가변 이득 증폭기(116)에 인가되는 바이어스 전류를 조정함으로써 각각의 가변 이득 증폭기(116)의 이득을 제어한다. Further, according to a particular embodiment, adaptive controller 102 controls the respective gains of the variable gain amplifiers 116 by adjusting the bias current applied to each variable gain amplifier 116. 가변 이득 증폭기(116)를 제어하기 위해 바이어스 전류를 사용하는 경우의 한가지 장점은 증폭기의 대역폭을 변경시키지 않고 증폭기에 의해 인가되는 이득의 크기를 조정하는 것이고, 따라서, 증폭기는 이득이 증가하는 경우에도 그 동적 범위를 유지할 수 있다. One advantage of using bias currents to control the variable gain amplifier 116 is to adjust the amount of gain applied by the amplifier without changing the bandwidth of the amplifier, therefore, the amplifier even if the gain is increased It can maintain its dynamic range.

출력 모니터(104)는 등화기(100)의 출력 신호의 출력 특성을 검출하기 위한 임의의 구성 요소를 나타낸다. Output monitor 104 represents any component for detecting an output characteristic of the output signal of the equalizer 100. 출력 모니터(104)는 임의의 센서, 적분기, 증폭기, 비교기, 또는 임의의 적당한 동작, 예를 들면 신호 평균화, 필터링, 또는 최대 또 는 최소 레벨 래칭 등을 이용하여 신호 검출 및 분석을 수행하기 위한 다른 적당한 구성 요소들을 포함할 수 있다. Output monitor 104 may include any sensors, integrators, amplifiers, comparators, or any suitable action, for example, signal averaging, filtering, or up to or different for performing signal detection and analysis by using a minimum level latching It may comprise suitable components. 특수한 실시예에 따르면, 출력 모니터(104)는 출력 신호에 대한 심볼간 간섭 레벨을 검출하는 데, 상기 출력 신호들은 표피 효과 및/또는 유전 흡수에 의해 야기되는 신호 왜곡의 크기를 나타낸다. According to a particular embodiment, output monitor 104 to detect the level of interference between symbols on the output signal, the output signals indicate the magnitude of the signal distortion caused by skin effect and / or dielectric absorption. 또한, 특정 실시예에 따르면, 출력 모니터(104)는 출력 특성을 아날로그 신호로서 적응 제어기(102)에 통신한다. Further, according to a particular embodiment, output monitor 104 communicates the adaptive controller 102, the output characteristic as an analog signal.

오프셋 제어기(106)는 1개 단(stage) 이상의 가변 이득 증폭기(116)에서 적용되는 DC 오프셋 보정의 크기를 조정하기 위한 임의의 구성 요소 또는 구성 요소들을 나타낸다. Offset controller 106 represents any component or components for adjusting the amount of DC offset correction applied at one stage (stage) or more variable gain amplifier 116. 오프셋 제어기(106)는 임의의 마이크로 프로세서, 마이크로컨트롤러, 내장 논리 회로, 또는 오프셋 모니터(108)로부터 수신한 정보를 분석하고 DC 오프셋을 보정하기 위해 신호에 적용되는 보정 전압의 크기를 조정하기 위한 다른 적당한 구성 요소들을 포함할 수 있다. Offset controller 106 is different for analyzing information received from any of a microprocessor, microcontroller, embedded logic, or offset monitor 108 and adjusting the amount of correction voltage applied to the signal to compensate for DC offset It may comprise suitable components. DC 오프셋은 등화기(100)의 각종 부품들에 의해, 특히 가변 이득 증폭기(116)에 의해 신호에 부여될 수 있다. DC offset by various components of equalizer 100, in particular, it can be imparted to the signal by variable gain amplifier 116. 다단식 가변 이득 증폭기에 있어서, DC 오프셋은 각 단들간에 누적적일 수 있다. In multi-stage variable gain amplifiers, DC offset is proven to be accumulated in between each stage. 오프셋 제어기(106)는 가변 이득 증폭기(116)에 의해 증폭된 신호에 DC 전압을 인가하여 오프셋을 보정한다. Offset controller 106 corrects the offset by applying a DC voltage to the signal amplified by the variable gain amplifier 116. 특수한 실시예에 따르면, 오프셋 제어기(106)는 보정 전압을 단계적으로 인가하고, 각 단계는 다른 단의 가변 이득 증폭기(116)에 적용된다. According to a particular embodiment, offset controller 106 applies the correction voltage in steps, each step is applied to the variable gain amplifier 116 of the other end. 그러한 실시예에서, 각 단계에서 인가되는 전압의 크기는 임의의 적당한 방법으로 결정될 수 있다. In such an embodiment, the amount of voltage applied at each step may be determined in any suitable manner. 예를 들면, 총 보정 전압은 각 단계들간에 균일하게 배분될 수 있고, 또는 각 단의 이득에 비례하는 크기로 분배될 수도 있다. For example, the total correction voltage may be divided evenly between the steps, or may be distributed to a size that is proportional to the gain of each stage.

오프셋 모니터(108)는 신호에서 DC 오프셋의 크기를 측정하기 위한 임의의 적당한 구성 요소 또는 구성 요소들을 나타낸다. Offset monitor 108 represents any suitable component or components for measuring the amount of DC offset in the signal. 오프셋 모니터(108)는 저역 통과 필터, 적분기, 증폭기, 비교기, 또는 DC 오프셋을 검출하기 위한 다른 적당한 구성 요소들을 포함할 수 있다. Offset monitor 108 may include other suitable components for detecting a low-pass filter, integrators, amplifiers, comparators, or DC offset. 도시된 실시예에서, 오프셋 모니터(108)는 등화기(100)의 출력 및 각각의 가변 이득 증폭기(116)의 출력에 결합된다. In the illustrated embodiment, offset monitor 108 is coupled to the output of the equalizer output and each of the variable gain amplifier 116 (100). 따라서, 오프셋 모니터(108)는 등화기(100)에 의해 부여된 전체 DC 오프셋 뿐만 아니라 각각의 가변 이득 증폭기(116)에 의해 부여된 DC 오프셋을 측정할 수 있다. Thus, offset monitor 108 may not only overall DC offset imparted by the equalizer 100 measures the DC offset imparted by each of the variable gain amplifier 116. 이것은 오프셋 제어기(106)가 특수한 경로(101A, 101B, 또는 101C) 및 등화기(100)의 전체 출력에 대하여 적당한 DC 오프셋 조정을 행할 수 있게 한다. This allows offset controller 106 may perform the appropriate DC offset control based on the total output of the particular path (101A, 101B, or 101C) and the equalizer 100.

가변 이득 제한 증폭기(VGLA)(110)는 등화기(100)에서 수신한 입력 신호들을 조절하기 위한 구성 요소 또는 구성 요소들의 조합을 나타낸다. Variable gain limiting amplifier (VGLA) (110) represents a combination of the component or components for controlling the input signal received from the equalizer 100. 조절하는 과정은 입력 신호의 전체 레벨을 조정하여 신호가 등화기(100)의 동적 범위 내에서 유지되게 한다. The process of adjustment allows to adjust the overall level of the input signal to the signal is maintained within the dynamic range of the equalizer 100. 따라서, VGLA(110)는 그 레벨의 전체 신호를 조정함으로써 어느 정도의 등화를 제공할 수 있다. Thus, VGLA (110) may provide some degree of equalization by adjusting the overall signal of the level. 특수한 실시예에서, VGLA(110)에 의해 인가되는 증폭의 크기는 VGLA(110)에 인가된 바이어스 전류에 의해 제어된다. In a particular embodiment, the amount of amplification applied by VGLA (110) is controlled by a bias current applied to VGLA (110).

산술 연산기(S)(112)는 유입 신호의 주파수에 선형적으로 비례하는 출력을 생성(이것을 "1차 연산"이라고 부른다)하는 임의의 구성 요소 또는 구성 요소들의 조합을 나타낸다. Arithmetic operator (S) (112) is representative of any combination of configuration elements or components for generating an output which is linearly proportional to the frequency of the incoming signal (which is referred to as a "first operation"). 산술 연산기(S)(112)는 소정의 산술 연산을 수행하기 위한 임의의 적당한 전자 부품 또는 회로를 포함할 수 있다. Arithmetic operator (S) (112) may include any suitable electronic components or circuitry for performing a predetermined arithmetic operation. 특수한 실시예에 따르면, 이 연산은 미분 연산이고, 유입되는 사인파 신호를 신호의 주파수의 배수와 승산한다. According to a particular embodiment, the operation is a derivative operation, multiplies the sine wave signal and the frequency of the incoming signal drain. 산술 연산기(S)(112)는 하나의 신호에 대하여 복수회 적용되어, 산술 연산기(S)(112)가 적용되는 횟수에 기초하여 주파수의 제곱, 세제곱 또는 다른 지수 제곱에 비례하는 출력 신호를 생성할 수 있다. Arithmetic operator (S) (112) is applied a plurality of times with respect to a signal on the basis of the number of times that the arithmetic operator (S) (112) applied to generate an output signal that is proportional to the square of the frequency, cubic or other index-square can do.

지연 발생기(114)는 신호의 통신시에 시간 지연을 도입하는 임의의 구성 요소 또는 구성 요소의 조합을 나타낸다. Delay generator 114 represents a combination of any component or components that introduces a time delay at the time of communication of the signal. 지연 발생기(114)는 임의의 적당한 전자 부품 또는 회로를 포함할 수 있다. Delay generator 114 may include any suitable electronic components or circuitry. 특수한 실시예에 따르면, 지연 발생기(114)에 의해 신호에 도입되는 지연은 산술 연산기(S)(112)가 신호에 적용되는 데 필요한 시간의 크기와 대략 동일하다. According to a particular embodiment, the delay introduced to a signal by delay generator 114 is approximately equal to the size of the time required for the arithmetic operator (S) (112) applied to the signal. 따라서, 지연 발생기(114)는 각 부분의 입력 신호가 대응하는 경로(101A, 101B 또는 101C) 아래로 이동하는 데 필요한 시간의 크기를 등화시키기 위해 사용될 수 있다. Thus, delay generators 114 may be used to equalize the amount of time needed to move up and down path (101A, 101B, or 101C), the input signals of the portion corresponding to. 이 방법으로, 각 부분의 신호는 이 신호들이 혼합기(118)에 도달할 때 동기화될 수 있다. In this way, the signals of the respective portions can be synchronized to the signals from reaching the mixer 118.

가변 이득 증폭기(116)는 신호를 증폭하기 위한 임의의 구성 요소 또는 구성 요소들을 나타낸다. Variable gain amplifiers 116 represent any component or components for amplifying a signal. 가변 이득 증폭기(116)는 임의의 적당한 전자 부품을 포함할 수 있고, 특수한 실시예에서 각각의 가변 이득 증폭기(116)는 특수한 가변 이득 증폭기(116)에 인가된 바이어스 전류에 의해 제어된다. Variable gain amplifiers 116 may include any suitable electronic components, each of the variable gain amplifier 116 in a particular embodiment is controlled by a bias current applied to the particular variable gain amplifier 116. 일부 경우에, 증폭을 수행하는 특수한 구성 요소의 응답 시간이 너무 높아서 증폭기가 높은 값과 낮은 값 사이에서 급속하게 변화하는 고주파수 신호를 효과적으로 증폭할 수 없다. In some cases, it is not possible to amplify a high frequency signal to rapidly change between the response time of particular components performing the amplification is too high, the amplifier is a high value and low value effectively. 따라서, 가변 이득 증폭기(116)는 일련의 단들을 포함하고, 각 단들이 전체 증폭의 일부를 수행할 수 있다. Accordingly, it is a variable gain amplifier 116 may include a series of stages, and each stage may perform part of the overall amplifier. 어떤 단도 모든 증폭의 수행에 부담을 갖지 않기 때문에, 각 단이 그 각각의 이득을 적용하는데 필요한 시간이 또한 감소된다. Since any dagger does not have the burden of performing all of the amplification, each stage is also decreased the time required to apply its respective gain. 이 때문에 다단식 가 변 이득 증폭기(116)는 고주파수 신호에 대해 응답할 수 있다. For this reason, the multi-stage variable gain amplifier 116 may respond to the high frequency signal.

가변 이득 증폭기(116)는 또한 신호에 DC 오프셋을 제공할 수 있다. Variable gain amplifiers 116 may also provide a DC offset to the signal. 다단식 증폭기에 있어서, 각 단은 DC 오프셋을 부여할 수 있다. In multi-stage amplifiers, each stage may impart a DC offset. DC 오프셋을 보정하기 위한 하나의 방법은 보정 전압을 인가하여 신호의 DC 오프셋을 보정하는 것이다. One method for correcting the DC offset is to apply to correct the DC offset in the signal a correction voltage. 보정 전압은 초기 신호가 증폭되기 전에 초기 신호에 전체적으로 인가될 수 있다. Correction voltage may be applied entirely to the initial signal before the initial signal amplification. 그러나, 전압을 하나의 지점에서 전체적으로 인가하면 신호가 증폭기(116)의 하나 이상의 단의 동적 범위를 벗어나게 될 수 있다. However, when applying the voltage entirely at one point of the signal may be off the dynamic range of one or more stages of amplifier 116. The 또한, 인가된 전압은 새로운 단이 추가될 때마다 재계산 및 조정되고, 만일 이득이 각 단에서 가변적이면 DC 오프셋은 각 단마다 불균일하게 분배될 수 있다. Further, the voltage applied is recalculated and adjusted every time a new stage is added, if the gain is variable in each stage DC offset may be unevenly distributed in each stage. 이러한 곤란성을 해결하기 위하여, 특수한 실시예는 증폭기(116)의 복수 단에서 보정 전압을 인가하는 것을 포함할 수 있다. In order to solve this difficulty, particular embodiments may include applying a correction voltage at multiple stages of amplifier 116. The 이렇게 함으로써 각 단의 DC 오프셋이 그 단에서 보정되어 보정에 의해 신호가 증폭기의 동적 범위를 벗어나는 기회를 감소시키고 단이 추가될 때마다 전체 어레이의 DC 오프셋을 재계산할 필요성을 제거할 수 있다. In this way it is possible to reduce the chance that signal is outside the dynamic range of the amplifier stage and each time is added to recalculate the DC offset for the entire array eliminates the need by the respective stages of the correction DC offset is corrected at that stage. 더 나아가서, 각 단마다 보정 전압을 인가하면 각 단의 이득이 독립적으로 변화할 때에 DC 오프셋의 보정을 촉진하여 다른 단들이 다른 이득을 갖고 다른 DC 오프셋을 부여할 수 있다. Furthermore, by applying a correction voltage at each stage may facilitate the correction of the DC offset to the other end can be given a different DC offset has a different gain, when the gain of each stage to be changed independently.

혼합기(118)는 통신 경로(101A, 101B, 101C) 상의 신호들을 단일 신호로 재결합하기 위한 구성 요소 또는 구성 요소의 조합을 나타낸다. Mixer 118 represents a component or combination of components for recombining the signals on communications paths (101A, 101B, 101C) into a single signal. 혼합기(118)는 임의의 적당한 전자 부품들을 포함할 수 있다. Mixer 118 may include any suitable electronic components. 혼합기(118)는 구동 증폭기(120)에 결합된 신호를 제공한다. Mixer 118 provides the combined signal to drive amplifier (120). 구동 증폭기(120)는 결합된 신호를 증폭하기 위한 임의의 구성 요소 또는 구성 요소들의 조합을 나타낸다. Drive amplifier 120 represents the combination of any component or components for amplifying the combined signal. 구동 증폭기(120)는 결합된 신호에 대한 임의의 적당한 증폭을 행하여 등화기(100)용의 출력 신호를 생성하는데, 상기 등화기(100)는 출력 신호를 다른 목적지로 효과적으로 전달할 수 있도록 충분히 높은 신호 레벨을 갖는다. Driving amplifier 120 is high enough to be able to deliver effectively a random, the equalizer 100 is the output signal to generate the output signal for performing an appropriate amplification equalizer 100 for the combined signal to another destination signal It has a level.

동작시에, 등화기(100)는 통신 매체를 통한 통신에 의해 감쇠된 입력 신호를 수신한다. In operation, equalizer 100 receives an input signal attenuated by communication through a communication medium. VGLA(110)는 신호 레벨이 등화기(100)의 동적 범위 내에 있도록 신호를 조절한다. VGLA (110) adjusts the signal to be within the dynamic range of the group 100, the signal level is equalized. 등화기(100)는 입력 신호를 3개의 경로(101A, 101B, 101C)에 배분한다. The equalizer 100 then distributes the input signal to the three paths (101A, 101B, 101C). 경로(101A)의 신호는 지연 발생기(114)에 의해 2회 지연된다. Signal path (101A) is twice delayed by the delay generator 114. 경로(101B)의 신호는 산술 연산기(S)(112)를 1회 통과하고 지연 발생기(114)에 의해 1회 지연된다. Signal path (101B) is delayed once by the arithmetic operator (S) (112) to pass through once and delay generator 114. 경로(101C)의 신호는 산술 연산기(S)(112)를 2회 통과한다. Signal path (101C) is passed through twice the arithmetic operator (S) (112). 따라서, 3개의 경로(101A, 101B, 101C)는 각각 무연산, 1차 연산 및 2차 연산이 행하여진 입력 신호에 대응한다. Thus, the three paths (101A, 101B, 101C) correspond to the non-operation, the input binary signal is performed the first operation and the second operation.

그 다음에, 등화기(100)는 각각의 가변 이득 증폭기(116)를 이용하여 각 경로 상의 신호를 증폭한다. Then, the equalizer 100 amplifies the signal on each path using the respective variable gain amplifier 116. 각 증폭기(116)의 이득은 적응 제어기(102)에 의해 제어되고, 이득은 각 경로(101A, 101B, 101C)마다 다를 수 있다. The gain of each amplifier 116 is controlled by adaptive controller 102, the gain may be different for each path (101A, 101B, 101C). 이렇게 함으로써 등화기(100)는 신호의 주파수에 따라 상이한 비례 관계를 가진 손실 효과에 대하여 상이한 정도의 보상을 제공할 수 있다. This allows equalizer 100 may provide different degrees of compensation for loss effects with different proportionality relationships with the frequency of the signal. 일반적으로, 기저 신호에 관련한 특수한 효과의 보상 크기는 경로(101A) 상의 미수정 신호의 증폭에 대한 대응 경로의 증폭의 비율에 비례한다. In general, the compensation amount of special effects associated with the base signal is proportional to the ratio of the amplification of the corresponding path to the amplification of the unmodified signal on path (101A). 따라서, 경로(101A)는 다른 경로에 적용되는 보상의 상대적 효과를 증가시키기 위하여 무이득 또는 약간의 네가티브 이득(dB)을 적용할 수 있다. Thus, the path (101A) may be applied to non-benefits or some negative gain (dB) in order to increase the relative effect of the compensation applied to other paths. 오프셋 제어기(106)는 각 경로(101A, 101B, 101C) 상의 각 신호에 대하여 대응하는 증폭기(116)에 의해 제공된 임의의 DC 오프셋을 보정한다. Offset controller 106 corrects any DC offset provided by the amplifier 116 corresponding to each signal on each of the paths (101A, 101B, 101C).

각 경로로부터의 증폭된 신호는 혼합기(118)에 의해 단일 신호로 결합된다. The amplified signals from each path are combined into a single signal by mixer 118. The 구동 증폭기(120)는 출력 신호를 증폭하여 다른 목적지로 출력 신호를 효과적으로 통신할 수 있게 한다. Driver amplifier 120 to communicate the output signal to another destination by amplifying the output signal effectively. 출력 모니터(104) 및 오프셋 모니터(108)는 출력 신호의 특성을 모니터하고 적응 제어기(102) 및 오프셋 제어기(106)에 피드백을 제공한다. Output monitor 104 and offset monitor 108 to provide feedback to monitor the characteristics of the output signal, adaptive controller 102 and offset controller 106. 적응 제어기(102)는 출력 신호의 레벨에 대한 출력 모니터(104)로부터의 피드백을 이용하여 적응 제어기(102)가 입력 신호를 과도하게 보상하는지 부족하게 보상하는지를 결정한다. Adaptive controller 102 may determine that the lack of compensation to adaptive controller 102, the over-compensating the input signal using the feedback from output monitor 104 about the level of the output signal. 적응 제어기(102)는 그 결정에 기초해서 보다 더 효과적으로 보상하기 위해 하나 이상의 경로(101A, 101B, 101C)에 적용된 이득의 크기를 적절히 조정할 수 있다. Adaptive controller 102 may suitably adjust the amount of gain applied to one or more paths (101A, 101B, 101C) in order to more effectively than the compensation on the basis of that decision. 오프셋 제어기(106)는 오프셋 모니터(108)에 의해 제공된 출력 신호의 DC 오프셋에 대한 정보를 이용하여 각각의 증폭기(116)에 인가된 보정 전압의 크기를 조정한다. Offset controller 106 adjusts the amount of correction voltage applied to each of the amplifier 116 by using the information about the DC offset of the output signal provided by offset monitor 108.

전술한 적응 제어 및 피드백의 한가지 장점은 공정, 전압 및 온도(PVT) 변동과 같은 신호에 대한 등화기(100)의 응답을 변화시키는 효과들에 등화기(100)가 응답할 수 있다는 것이다. One advantage of the adaptive control and feedback described above is that the process, voltage and temperature (PVT) variations the signal equalizer 100 to the effect of changing the response of equalizer 100 for the same and be able to respond. 적응 응답은 등화기(100)가 감쇠의 변화가 있는 경우에도 출력 신호의 일관된 출력 특성을 생성할 수 있게 한다. Adaptive response makes it possible even when the equalizer 100 in which the change in the attenuation to produce consistent output characteristics of the output signal. 자동 적응 제어를 포함하지 않는 실시예도 변화된 조건 또는 응답에서의 검출된 변동에 응답하여 수동으로 조정될 수 있다. Embodiment in that does not include automatic adaptive control in response to the detected variations in the changed conditions or the response can be adjusted manually.

등화기(100)의 특수한 실시예의 장점은 다른 통신 매체에 대하여 적응성이 있다는 것이다. The advantage of a special embodiment of equalizer 100 is that the flexibility with respect to different communication media. 예를 들면, 등화기(100)는 케이블에 결합되고, 표피 효과 및 유전 흡수에 기인하는 감쇠를 보상하도록 적절히 설정되는 이득 설정 기능이 있다. For example, the equalizer 100 has a gain setting function which is appropriately set to compensate for the attenuation that is coupled to the cable, due to the skin effect and dielectric absorption. 만일 등화기(100)가 케이블 대신에 백플레인 트레이스에 결합되면, 경로(101A, 101B, 101C)의 이득은 적응 등화기(100)가 백플레인 트레이스의 상이한 감쇠 특성을 보상할 수 있도록 하기 위하여 제어기(102)를 이용하여 조정될 수 있다. Ten thousand and one equalizer 100, the controller (102 in order that when coupled to a backplane trace in place of the cable, the path gain is adaptive equalizer 100 of (101A, 101B, 101C) is able to compensate for the different attenuation properties of the backplane trace ) it can be adjusted by using a. 이것은 등화 회로가 특수한 통신 매체의 전달 함수의 역동작(inverse operation)을 제공하도록 구성되어 회로들이 상이한 전송 특성을 가진 통신 매체에 대하여 효과적으로 적용될 수 없었던 이전의 보상 방법보다 더 많은 장점을 제공한다. This provides advantages over previous methods of compensation equalization circuit is configured to provide a reverse operation (inverse operation) of the transfer function of a particular communication medium circuits could not be applied effectively to communication media having different transmission characteristic.

비록 등화기(100)의 특수한 실시예를 상세히 설명하였지만, 다른 가능한 실시예도 많이 있다. Although described for a particular embodiment of equalizer 100 in detail, there are many examples different possible embodiments. 가능한 변형예는, 예를 들면, 상이한 손실 특성을 보상하기 위하여 경로(101A, 101B, 101C)에 다른 또는 추가의 산술 연산을 적용하는 것, 경로의 수를 증가시키는 것, 제어기(102, 106)에 대하여 자동 피드백 제어 대신에 수동 제어를 사용하는 것, 1 단의 가변 이득 증폭기(116)를 사용하는 것, 및 상기 설명에 의해 제안된 다른 변형예를 포함한다. Possible variant, for example, to apply different or additional mathematical operations to paths (101A, 101B, 101C) in order to compensate for different loss properties, increasing the number of paths, the controller (102, 106) It is to use a manual control, instead of automatic feedback control with respect to, is to use a variable gain amplifier 116 of the first stage, and includes other variations suggested by the description above. 일반적으로, 구성 요소들은 임의의 적당한 방식으로 재배열되거나 수정되거나 생략될 수 있고, 구성 요소들에 의해 수행되는 기능들은 다른 또는 추가의 구성 요소들에 분배되거나 또는 하나의 구성 요소에 임의의 적당한 방법으로 통합될 수 있다. In general, the components can be modified and rearranged in any suitable manner, omitted, configured any suitable way to the functions are distributed, or one component in other or additional components that are performed by the element It can be integrated. 따라서, 등화기(100)의 구현은 이러한 임의의 변형예들을 포함하는 것으로 이해되어야 한다. Thus, the implementation of the equalizer 100 should be understood to include any such variations.

도 2는 산술 연산기(S)(112)의 특수한 실시예를 나타낸다. 2 shows a special embodiment of the arithmetic operator (S) (112). 도시된 실시예에서, 산술 연산기(S)(112)는 산술 연산기(S)(112)에 미분 입력 A(보수 A x 와 함께)로 서 제공된 입력 신호에 미분 연산을 적용한다. In the illustrated embodiment, the arithmetic operator (S) (112) is applied to a differential operation on the supplied input signal to the arithmetic operator standing (S) (112) differential input A (with complement A x with) a. 산술 연산기(S)(112)는 저항기(202), 트랜지스터(204), 커패시터(206) 및 정전류원(208)을 포함한다. Arithmetic operator (S) (112) comprises a resistor 202, a transistor 204, a capacitor 206 and a constant current source (208). 트랜지스터(204)는 예를 들면 도 2에 도시된 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)를 포함한 임의의 적당한 트랜지스터일 수 있다. Transistor 204 may be any suitable transistor, including a metal oxide semiconductor field effect transistor (MOSFET), shown in Figure 2, for example. 저항기(202), 커패시터(206), 및 정전류원(208)의 구성 요소 값들은 입력 신호의 주파수 및 출력 신호의 레벨 사이에서 소정의 비례인수(proportionality factor)를 생성하도록 선택될 수 있다. Component values ​​of resistors 202, capacitors 206, and constant current source 208 may be selected to produce a (proportionality factor) proportional to predetermined factor between the input frequency and the level of the output signal of the signal.

산술 연산기(S)(112)는 또한 미분 출력 신호(Z)(보수 Z x 와 함께)의 공통 모드 전압을 모니터하는 공통 모드 전압 검출기(CMVD)(210)를 포함한다. Arithmetic operator (S) (112) also includes a differential output signal (Z) common-mode voltage detector (CMVD) which monitors the common mode voltage (compensation with a Z x) (210). CMVD(210)는 증폭기(212)에 결합되고, 증폭기(212)는 CMVD(210)의 출력을 기준 공통 전압(V comm )(214)과 비교한다. CMVD (210) is coupled to amplifier 212, the amplifier 212 is compared to the reference the output of CMVD (210), a common voltage (V comm) (214). CMVD(210)와 증폭기(212)는 함께 미분 출력 신호(Z)의 공통 모드 전압을 V comm (214)로 유지한다. The common mode voltage of CMVD (210) and amplifier 212 is a differential output signal (Z) together and kept at V comm (214). 이것은 다른 경우에 발생하는 출력 신호의 전압 드리프트를 방지한다. This prevents voltage drift in the output signal occurring in the other cases.

동작시에, 산술 연산기(S)(112)는 입력 신호(A)를 수신한다. In operation, the arithmetic operator (S) (112) receives an input signal (A). 입력 신호(A)에 대한 산술 연산기(S)(112)의 응답은 커패시터(206)의 주파수 의존 응답성 때문에 주파수 의존성이다. Response of the arithmetic operator (S) (112) for the input signal (A) is the frequency dependent because of the frequency-dependent response of the capacitor 206. 저항기(202)와 정전류원(208)은 커패시터(206)가 입력 신호(A)에 의해 충전 및 방전되는 속도를 조절한다. Resistors 202 and constant current source 208 regulates the rate of charging and discharging by the capacitor 206, the input signal (A). 따라서, 산술 연산기(S)(112)는 입력 신호(A)의 주파수에 비례하는 출력 신호(Z)를 제공한다. Thus, the arithmetic operator (S) (112) provides an output signal (Z) which is proportional to the frequency of the input signal (A). CMVD(210)는 출력 신호(Z)의 공통 모드 전압을 모니터하고, 증폭기(212)는 필요에 따라 공통 모드 전압을 보 정한다. CMVD (210) is monitoring the common mode voltage of the output signal (Z), the amplifier 212 is determined beam to the common mode voltage as necessary.

상기 산술 연산기(S)(112)는 하나의 특수한 1차 산술 연산의 단지 하나의 특수한 예에 불과하다. It said arithmetic operator (S) (112) is only a special case only one of a specific first arithmetic operation. 다른 연산이 등화기(100)에서 사용될 수 있고, 다른 적당한 구성 요소들을 사용하여 상기 미분 연산을 생성할 수 있다. And the other operation may be used in equalizer 100, it is possible to produce the differential operation using other suitable components. 더 나아가서, 다른 산술 연산은 주파수의 제곱에 비례하는 출력 신호와 같은 더욱 고차의 응답을 생성할 수 있다. Furthermore, other mathematical operations can generate more higher order responses, such as output signals proportional to the square of the frequency. 이러한 변형예는 본 발명의 범위 내에 포함되는 것으로 이해하여야 한다. Such modifications are to be understood as included within the scope of the invention.

도 3은 지연 발생기(114)의 일 실시예를 도시한 것이다. Figure 3 illustrates one embodiment of delay generator 114. 지연 발생기(114)는 미분 입력 신호(A) 뒤로 위상 지연되는 미분 출력 신호(Z)를 생성한다. Delay generator 114 generates a differential input signal (A) the differential output that is behind the phase lag signal (Z). 이 실시예에서, 지연 발생기(114)는 트랜지스터(302), 커패시터(304), 정전류원(306), CMVD(308) 및 증폭기(310)를 포함한다. In this embodiment, delay generator 114 includes transistors 302, capacitors 304, constant current source (306), CMVD (308) and an amplifier (310). 트랜지스터(302)는 예를 들면 도 3에 도시된 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)와 같은 임의의 적당한 트랜지스터일 수 있다. Transistor 302 may be any suitable transistor such as a metal oxide semiconductor field effect transistor (MOSFET), shown in Figure 3, for example. 커패시터(304)와 정전류원(306)의 구성 요소 값들은 입력 신호(A)와 출력 신호(Z) 사이에 적당한 위상 지연을 부여하도록 선택될 수 있다. Component values ​​of capacitors 304 and constant current source 306 can be selected to give a suitable phase lag between the input signal (A) and the output signal (Z). 특수한 실시예예 따르면, 지연 발생기(114)의 구성 요소 값들은 지연 발생기(114)의 위상 지연을 산술 연산기(S)(112)가 그 각각의 산술 연산을 적용하는데 필요한 시간과 일치시키도록 선택된다. According ExamplesExamples particular embodiment, component values ​​of delay generator 114 are selected so that the phase delay the arithmetic operator (S) (112) of the delay generator 114 matches the time required for the application of their respective arithmetic operations.

동작시에, 지연 발생기(114)는 커패시터(304)의 충전 시간 및 트랜지스터(302)의 응답 시간 때문에 입력 신호(A) 뒤로 지연되는 출력 신호(Z)를 생성한다. In operation, delay generator 114 produces an output signal (Z) is delayed behind the input signal (A) because the response time of the charging time and the transistor 302 of the capacitor 304. CMVD(308)와 증폭기(312)는 출력 신호(Z)의 공통 모드 전압을 V comm (312)로 유지하도 록 함께 동작한다. CMVD (308) and the amplifier 312 operates with also maintaining the common-mode voltage of the output signal (Z) to the V comm 312. rock. 이것은 다른 경우에 발생하는 출력 신호의 전압 드리프트를 방지하는데 도움이 된다. This helps to prevent voltage drift in the output signal occurring in the other cases.

지연 발생기(114)의 도시된 실시예는 입력 신호에 대하여 지연을 제공하는 많은 가능한 구성 요소들 중의 단지 일 예에 불과하다. The illustrated embodiment of delay generator 114 is merely one example of many possible components to provide a delay to the input signal. 다른 실시예에서, 지연의 크기는 예를 들면 가변 커패시터(304) 또는 가변 정전류원(306)을 이용하여 조정할 수 있다. In another embodiment, the amount of delay, for example, can be adjusted using a variable capacitor 304 or a variable constant current source 306. 소정의 지연을 발생하기 위해 다른 구성 요소들을 사용할 수 있고, 도시된 각종 구성 요소들은 재배열되거나 생략될 수 있다. It is possible to use other components to generate a predetermined delay, and various depicted components may be rearranged or omitted. 그러한 변형예는 본 발명의 범위 내에 포함되는 것으로 이해하여야 한다. Such modifications are to be understood as included within the scope of the invention.

도 4는 VGLA(110)의 일 실시예를 도시한 것이다. Figure 4 illustrates one embodiment of VGLA (110). 도시된 실시예에서, VGLA(110)는 저항기(402), 트랜지스터(404), 정전류원(406), 가변 정전류원(408), CMVD(410) 및 증폭기(412)를 포함한다. In the illustrated embodiment, VGLA (110) comprises a resistor 402, a transistor 404, a constant current source 406, variable constant current source (408), CMVD (410) and an amplifier (412). 트랜지스터(404)는 예를 들면 도 4에 도시된 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)와 같은 임의의 적당한 트랜지스터일 수 있다. Transistor 404 may be any suitable transistor such as a metal oxide semiconductor field effect transistor (MOSFET), shown in Figure 4, for example. 저항기(402)와 정전류원(406)의 구성 요소 값들은 VGLA(110)에 대하여 소정의 증폭 범위를 생성하도록 적당히 선택될 수 있다. Component values ​​of resistors 402 and constant current source 406 may be appropriately selected to produce the desired amplification range for VGLA (110). 가변 정전류원(408)은 트랜지스터(404)("k"로 표시된 것)를 바이어싱하는 전류의 크기를 제어하여 VGLA(110)의 이득이 제어되도록 조정가능하다. Variable current source 408 is adjustable so that by controlling the magnitude of the current to the washing (marked with "k") transistor 404 via the control gain of VGLA (110).

동작시에, VGLA(110)는 입력 트랜지스터(404)("M1"과 "M2"로 표시된 것)에 인가된 입력 신호의 이득을 제공한다. In operation, VGLA (110) provides a gain of an input signal applied to input transistors 404 (marked with "M1" and "M2"). 이득의 크기는 가변 전류원(408) 및 VGLA(110)의 다른 구성 요소들의 구성 요소 값에 의해 제어된다. The size of the gain is controlled by the component values ​​of the other components of the variable current source 408 and VGLA (110). VGLA(110)는 또한 신호가 등화기(100)의 동적 범위를 벗어나는 것을 방지하기 위하여 신호의 최대 레 벨을 제한한다. VGLA (110) also limits the maximum level of the signal to prevent the signal is outside the dynamic range of the equalizer 100. CMVD(410)는 출력 신호(Z)의 공통 모드 전압을 모니터하고, 증폭기(412)와 함께 출력 신호(Z)의 공통 모드 전압을 V comm (414)로 유지한다. CMVD (410) maintains the common mode voltage of the output signal (Z) with and monitors the common mode voltage of the output signal (Z), an amplifier 412, a V comm (414).

도시된 실시예는 VGLA(110)의 많은 가능한 실시예들 중 단지 하나의 예이다. The illustrated embodiment is an example of the many possible embodiments to only one of VGLA (110). 소정의 가변 이득을 발생하고, 출력 신호의 최대 레벨을 제한하며, 다른 방법으로 등화기(100)에 대한 입력 신호를 조절하기 위해 다른 구성 요소를 사용할 수 있다. Generating a predetermined variable gain, and limits the maximum level of the output signal, and the other component can be used to control the input signal to the equalizer 100 in other ways. 더 나아가서, 도시된 각종 구성 요소들은 재배열되거나 생략될 수 있다. Various components and further, illustrated may be rearranged or omitted. 그러한 변형예는 본 발명의 범위에 포함되는 것으로 이해하여야 한다. Such modifications are to be understood to fall within the scope of the invention.

도 5는 가변 이득 증폭기(116)의 다단 실시예의 일 예를 도시한 것이다. Figure 5 illustrates a multi-stage embodiment of an example of a variable gain amplifier 116. 도시된 실시예에서, 증폭기(116)는 증폭기 단(502A, 502B,...502n)(전체적으로 "단(502)"이라고 부른다)들을 포함한다. Comprises in the illustrated embodiment, amplifier 116 is the amplifier stages (502A, 502B, ... 502n) (globally referred to as "stage 502"). 각 증폭기는 그 대응하는 입력 단자(504A, 504B,... 504n)(전체적으로 "입력 단자(504)"라고 부른다)에 인가된 신호에 가변 이득(g)을 제공한다. Each amplifier in the signal applied to the corresponding input terminals (504A, 504B, ... 504n) (overall "input terminal 504" is called a) providing a variable gain (g). 각 단(502)에 의해 생성된 이득은 독립적으로 가변적일 수 있고, 대안적으로 모든 단들 사이에서 자동적으로 등화될 수 있다. The gain produced by each stage 502 may be independently variable, it can alternatively automatically equalized among all the stages. 특수한 실시예에 따르면, 이득은 대응하는 단(502)에 인가되는 바이어스 전류(506A, 506B,... 506n)(전체적으로 "바이어스 전류(506)"라고 부른다)를 조정함으로써 제어될 수 있다. According to a particular embodiment, the gain may be controlled by adjusting the bias current applied to the stage 502 corresponding to (506A, 506B, ... 506n) (globally referred to as a "bias current 506"). 바이어스 전류(506)를 이용하여 단(502)들을 제어하면 단(502)들의 대역폭을 크게 감소시키지 않고 단(502)들의 이득을 증가시킬 수 있다. When the control stage 502 using bias currents 506 may increase the gain of stages 502 without significantly decreasing the bandwidth of the stage 502.

각 단(502)은 단들의 각각의 입력 단자(504)에 인가된 신호들에 DC 오프셋을 부여할 수 있다. Each stage 502 may impart a DC offset to signals applied to the respective input terminals 504 of the stage. 이렇게 부여된 DC 오프셋의 크기는 특수한 단(502)의 이득에 따라 변화될 수 있고, 일반적으로 다른 단(502)들은 다른 DC 오프셋(502)을 부여할 수 있다. So the size of the provided DC offset may be changed according to the gain of a particular stage 502, typically a different stage 502 may impart different DC offsets 502. The 이전의 방법들은 전체 다단 증폭기(116)에 의해 제공된 DC 오프셋이 되게 하기 위해 제1단(502A) 앞에서 보정 전압을 인가함으로써 DC 오프셋을 보정하였다. Previous methods have corrected the DC offset by applying a correction voltage before the first stage (502A), to ensure that the DC offset is provided by the entire multi-stage amplifier 116. 그러나, 이것은, 특히 부여된 DC 오프셋의 크기가 단들(502)마다 다른 경우에, 하나 이상의 단(502)의 동적 범위 외측으로 신호를 벗어나게 할 수 있다. However, this, in particular, the magnitude of the DC offset can be given to the other when each stages 502, out the signal to the dynamic range of the outside of at least one stage (502). 더 나아가서, 이것은 보정되지 않은 DC 오프셋이 각각의 후속 단(502)에서 증폭되는 것보다 더 위험하고, 잠재적으로 신호를 교란시키게 된다. Furthermore, this DC offset is not corrected and more dangerous than would be amplified in each subsequent stage 502, thus potentially disturbing signals.

따라서, 도시된 실시예에서, 보정 전압(V s )(508)(전압 V sA (508A), V sB (508B), ... V sn (508n)을 전체적으로 이렇게 부른다)은 각 단(502)의 입력 단자(504)에 인가된다. Thus, in the embodiment shown, (hereinafter voltages V sA (508A), V sB (508B), ... V sn (508n) the whole so) correction voltage (V s) (508) are each stage 502 It is applied to the input terminal 504. 이것은 개시시에 보정되지 않은 DC 오프셋이 심각하게 손상된 신호 품질의 지점까지 증폭되는 위험성을 감소시키고, 또한 신호가 단(502)들 중 하나의 동적 범위를 벗어나는 위험성을 감소시킨다. This reduces the risk that is amplified to a point of the DC offset is not corrected at the time of starting severely compromised signal quality, and also reduces the risk of out of the dynamic range of one of the signal end (502). 각 단(502)에 인가된 보정 전압(508)의 크기는 특수 단(502)에 맞게 조정될 수 있고, 따라서 신호가 임의의 단(502)의 동적 범위를 벗어나는 위험성을 더욱 감소시키게 된다. The size of the correction voltage 508 applied to each stage 502 may be adjusted to suit the special stage 502, and thus the signal is thereby further reducing the risk of falls outside the dynamic range of any stage 502 of. 새로운 보정 전압(508)은 각각의 새로운 단(502)에 대하여 추가될 수 있다. New correction voltage 508 may be added for each new stage 502. 이것은 단일 DC 오프셋이 제1 단(502A)에 인가된 경우와 같이, 신호가 각 단(502)의 동적 범위를 벗어나는 위험성이 각각의 새로운 단(502)의 추가에 의해 발생하는 것을 방지한다. This prevents generated by the addition of such as when a single DC offset applied to the first end (502A), the signal of each stage 502, each new stage risk exceeds the dynamic range of 502.

각 단(502)에 인가된 보정 전압(508)의 크기는 여러가지 방법으로 변화될 수 있다. The size of the correction voltage 508 applied to each stage 502 may be varied in many ways. 보정 전압(508)은 전체 보정이 증폭기(116)에 의해 부여된 전체 DC 오프셋과 동일하게 되도록 각 단(502)들 간에 균일하게 배분될 수 있다. Correction voltage 508 may be divided evenly between each stage 502 so as to be equal to the total DC offset correction, the entire granted by the amplifier 116. 대안적으로, 보정 전압(508)은 각 단마다 선택적으로 조정될 수 있다. Alternatively, correction voltage 508 may be selectively adjusted in each stage. 예를 들면, 보정 전압(508)의 크기는 단의 이득이 변경될 때마다 조정될 수 있다. For example, the amount of correction voltage 508 could be adjusted whenever a change of the gain stage. 그러한 실시예에서, 오프셋 제어기(106)와 적응 제어기(102)는 신속한 조정을 위하여 서로 통신 관계에 있는 것이 유용하다. In such an embodiment, adaptive controller 102 and offset controller 106, it is useful to each other in the communication related to a rapid adjustment. 보정 전압(508)은 오프셋 모니터(108)로부터 수신한 정보에 응답하여 자동으로 조정될 수 있다. Correction voltages 508 may be adjusted automatically in response to one received from offset monitor 108 information. 대안적으로, 보정 전압(508)은 수동으로 조정될 수 있다. Alternatively, correction voltages 508 may be adjusted manually. 각종 구성 요소들을 추가하거나 생략하거나 또는 재배열하는 것을 비롯한 상기 및 다른 많은 변형예들은 본 발명의 범위 내에 포함된다는 것을 이해하여야 한다. Add or omit various components, or to rearrange such that the foregoing and many other variations should be understood that within the scope of the invention. 특히, 여기에서 설명하는 기술들은 등화기(100) 또는 유사한 장치에서 사용된 증폭기에 제한되지 않고 임의의 다단식 가변 이득 증폭기에 적용될 수 있다는 것을 이해하여야 한다. In particular, the techniques described herein are to be understood that not limited to the amplifiers used in equalizers 100 or similar devices can be applied to any multi-stage variable gain amplifier.

도 6은 적응 제어기(102)를 이용하여 경로(101A, 101B, 101C)의 이득 레벨을 설정하기 위한 예시적인 방법을 나타내는 흐름도(600)이다. Figure 6 is a flow diagram 600 illustrating an exemplary method for using an adaptive controller 102 to set the gain level of the path (101A, 101B, 101C). 단계 602에서, 통신 매체의 전송 특성이 측정된다. In step 602, the measured transmission characteristics of the communication medium. 이 측정은 표피 효과 계수, 유전 흡수 계수, 길이, 또는 신호의 감쇠와 관련된 기타의 특성들과 같은 통신 매체의 물리적 특성을 결정하기 위해 사용될 수 있다. This measurement can be used to determine the physical characteristics of the communication media, such as other properties related to the skin effect coefficient, dielectric absorption coefficient, length, or attenuation of the signal. 매체의 1차 주파수 의존성의 효과는 단계 604에서 결정된다. 1 Effect of difference frequency dependency of the medium are determined at step 604. 이것은 매체로 운반된 신호의 주파수에 선형 비례하는 임의 유형의 감쇠를 포함할 수 있다. This may include any type of attenuation is linearly proportional to the frequency of a signal carried in the medium. 상기 1차 효과에 기초해서, 적응 제어기(102)는 단계 606에서 1차 효과를 개략적으로 보상하는 경로(101B) 상에 이득을 생성하도록 설정된다. Based on the first effect, the adaptive controller 102 is set to produce a gain on path (101B) schematically compensate the primary effect in step 606. 2차 주파수 의존성의 효과는 단계 608에서 매체 상에서 수행되는 측정으로부터 결정되고, 적응 제어기(102)는 단계 610에서 경로(101C) 상의 보상 이득을 생성하도록 설정된다. 2 Effect of the primary frequency dependence is determined from measurements performed on the medium at step 608, the adaptive controller 102 is set to produce a compensating gain on path (101C) in step 610.

1차 경로(101B)와 2차 경로(101C) 상의 상대적인 보상이 미수정 경로(101A)와 관련하여 충분히 되는 것을 입증하기 위하여, 경로들 간의 증폭률이 단계 612에서 계산된다. In order to demonstrate that the relative compensation on the primary path (101B) and the secondary path (101C) that is sufficient in relation to the unmodified path (101A), the amplification factor between paths is calculated at step 612. 이 비율에 기초해서, 경로(101B, 101C)에 적용된 보상의 크기가 미수정 신호와 관련하여 충분한지 여부를 결정할 수 있다. Based on this ratio, the amount of compensation applied to paths (101B, 101C) to determine whether or not sufficient in relation to the unmodified signal. 보상의 크기가 충분하지 않으면, 단계 614에서 경로들의 이득/이득 비율을 개선하기 위하여 네가티브 dB 이득이 미수정 경로(101A)에 적용될 수 있다. If the magnitude of the compensation is insufficient, and a negative dB gain may be applied to the unmodified path (101A) in order to improve the gain / gain ratio of the paths at step 614. 예를 들면, 특수한 경우에 감쇠 효과에 대한 완전한 보상은 경로(101A) 상에서 1의 이득을, 경로(101B) 상에서 10의 이득을, 및 경로(101C) 상에서 50의 이득을 필요로 할 수 있다. For example, full compensation for attenuation effects in special cases may be the first gain of the route (101A), it requires a 50 gain in the 10 gain on the path (101B), and on the path (101C). 만일 경로(101C) 상의 증폭기(116)가 40의 최대 이득을 가지면, 경로(101A)에는 예를 들면 0.8의 이득이 적용되어 경로간의 비율이 경로(101B, 101C)의 이득을 각각 8과 40으로 설정함으로써 유지될 수 있다. Ten thousand and one path (101C) amplifier 116 has a maximum gain of 40 on path (101A) it includes, for example, a 0.8 gain is applied to each of 8 and 40 the gain of the ratio of the path, the path (101B, 101C) settings may be maintained by. 일단 모든 이득들이 설정되면, 상기 방법이 종료된다. Once all of the gains are set, the method terminates.

도 7은 경로(101A, 101B, 101C)의 이득을 적응적으로 조정하기 위한 방법을 나타내는 흐름도(700)이다. 7 is a flow diagram 700 illustrating a method for adjusting the gain of the paths (101A, 101B, 101C) is adaptively. 등화기(100)는 입력 신호의 처리를 개시하여 출력 신호를 발생하고, 적응 제어 방법이 시작된다. Equalizer 100 may initiate the processing of an input signal and generating an output signal, the adaptive control method begins. 출력 모니터(104)는 단계 702에서 출력 신호의 심볼간 간섭을 모니터하여 하나 이상의 경로(101A, 101B, 101C)의 이득이 조정을 필요로 한다는 것을 나타내는 신호 내의 불균형이 있는지 여부를 결정한다. Output monitor 104 in step 702 monitors inter-symbol interference in the output signal and determines whether there is an imbalance in the signal indicating that the gain of one or more paths (101A, 101B, 101C) that require adjustment. 만일 결정 단계 704에서 불균형이 검출되면, 적응 제어기(102)는 출력 모니터(104)에 의해 제공된 정보에 기초해서 단계 706에서 각 경로의 이득 조정을 결정한다. If an imbalance is detected at decision step 704, adaptive controller 102 determines a gain adjustment for each path at step 706 based on the information provided by output monitor 104. The 그 다음에, 적응 제어기(102)는 단계 708에서 각 경로(101A, 101B, 101C)의 이득을 적절히 조정한다. Then, the adaptive controller 102 may suitably adjust the gain of each of the paths (101A, 101B, 101C) at step 708. 상기 방법은 결정 단계 710으로 도시한 바와 같이 신호의 수신이 계속되는 한 반복될 수 있다. The method may be repeated by the reception of the signal as shown by the decision step 710 continues.

도 6과 도 7에 도시된 동작의 방법은 등화기(100)에서 가변 이득 증폭기(116)의 적절한 이득을 설정하기 위한 방법의 예들을 나타낸 것이다. 6 and the method of operation shown in Figure 7 shows examples of methods for setting the appropriate gain of variable gain amplifier 116 from the equalizer 100. 다른 실시예에서, 상기 설명한 단계들은 임의의 적당한 순서로 수행될 수 있고, 특수한 단계들이 생략되거나 추가될 수 있다. In other embodiments, the described steps may be performed in any suitable order and may be omitted, added to or special steps. 또한 특히 전술한 등화기(100)의 임의의 많은 실시예들과 일치하는 임의의 동작 방법을 포함하는 다른 이득 설정 방법들을 사용할 수도 있다. Or may be used other gain settings comprises any method of operation consistent with any particular number of embodiments of the above-described equalizer 100 for example.

도 8은 다단 증폭기(116)에서 DC 오프셋을 보정하기 위해 제공되는 보정 전압을 적응적으로 제어하는 방법의 일 실시예를 나타내는 흐름도(800)이다. 8 is a flowchart 800 illustrating one embodiment of a method for controlling a correction voltage which is provided to correct for DC offset in a multi-stage amplifier 116 is adaptively. 도시된 방법에서, 보정 전압은 단계 802에서 모든 경로(101A, 101B, 101C)를 따라 각 단(502)에 대하여 결정된다. In the depicted method, a correction voltage is determined for each stage 502 along all paths (101A, 101B, 101C) in step 802. 이 결정은 특수한 단(502)에 의해 부여된 DC 오프셋의 임의의 적당한 측정에 기초하여 행하여질 수 있다. This determination can be done based on any appropriate measure of the DC offset imparted by particular stages 502. The 오프셋 제어기(106)는 단계 804에서 각각의 보정 전압을 각 단에 인가한다. Offset controller 106 to each of the correction voltage at step 804 is applied to each stage.

등화기(100)가 활성화되고 신호를 수신할 때, 오프셋 모니터(108)는 단계 806에서 각 경로(101A, 101B, 101C)의 DC 오프셋 뿐만 아니라 전체 출력 신호의 DC 오프셋을 모니터한다. Upon receipt of the signal it is enabled and equalizer 100 and offset monitor 108 as well as the DC offset of each path (101A, 101B, 101C) monitors the DC offset of the overall output signal at step 806. 만일 예상하지 않은 오프셋이 결정 단계 808에서 검출되면, 오프셋 제어기(106)는 단계 810에서 보정 전압의 적당한 조정을 결정한다. Ten thousand and one is when the unexpected offset is detected at decision step 808, offset controller 106 determines an appropriate adjustment for the correction voltage at step 810. 그 다음에, 오프셋 제어기(106)는 단계 812에서 조정을 적용한다. The Next, offset controller 106 applies the adjustment at step 812. 그 다음에, 결정 단계 814에 도시한 바와 같이, 상기 방법은 신호의 수신이 계속되는 한 단계 806으로부터 반복될 수 있다. Then, as shown in decision step 814, the method may be repeated from the step 806 followed by a reception of the signal.

도 9는 다단 증폭기(116)에서 보정 전압을 조정하는 방법을 나타내는 흐름도이다. Figure 9 is a flow chart illustrating a method for adjusting correction voltages in a multi-stage amplifier 116. 이 방법은 예를 들면 도 8에 도시한 방법의 단계 802와 804를 적용함으로써 각 단(502)의 보정 전압을 설정하는 단계 902에서 시작한다. The method begins at step 902 for setting the correction voltage at each stage 502 by applying the method steps 802 and 804 of the example shown in Fig. 일단 보정 전압이 설정되면, 그 보정 전압은 다단 증폭기(116)의 변화에 기초하여 조정될 수 있다. Once the correction voltage is set, the compensation voltage can be adjusted based on changes in multi-stage amplifier 116. 만일 결정 단계 904에 도시한 바와 같이 하나 이상의 단(502)의 이득이 조정되면, 오프셋 제어기(106)는 단계 906에서 상기 각 단(502)용의 새로운 보정 전압을 결정할 수 있다. If decision step 904 by the gain of the at least one stage (502) to adjust, as shown in, offset controller 106 may determined a new correction voltage for each of the stage 502 in step 906. 그 다음에, 오프셋 제어기(106)는 단계 908에서 새로운 보정 전압을 인가한다. Next, offset controller 106 applies the new correction voltage at step 908.

오프셋 제어기(106)는 또한 다단 증폭기(116)에 단(502)을 추가한 것에 응답하여 조정될 수 있다. Offset controller 106 it may also be adjusted in response to adding a stage 502 to multi-stage amplifier 116. 만일 단이 추가되었다고 결정 단계 910에서 결정되면, 단계 912에서 그 새로운 단(502)의 보정 전압이 결정된다. If the stage is added that the decision at decision step 910, that the correction voltage of the new stage 502 at step 912 is determined. 오프셋 제어기(106)는 단계 914에서 상기 새로운 단(502)에 보정 전압을 인가한다. Offset controller 106 applies the correction voltage to the new stage 502 at step 914. 보정 전압이 각 단에 별도로 인가되기 때문에, 임의의 다른 단(502)에 관련된 보정 전압을 조정할 필요는 없다. Since the correction voltage to be separately applied to each stage, it is not necessary to adjust the correction voltage related to any other stage 502. 이득 변화 또는 추가의 단에 대한 적당한 조정이 행하여진 후에 상기 방법이 종료된다. After the suitable adjustments for gain changes or additional stages of the binary carried out the method comes to an end.

도 8과 도 9에 도시한 동작 방법들은 다단 증폭기(116)의 다수의 단들에 보정 전압을 인가하기 위한 많은 가능한 방법들 중의 일 예에 불과한 것이다. 8 and the operation method shown in Figure 9 is merely one example of many possible methods for applying correction voltages to multiple stages of a multi-stage amplifier 116. 다른 실시예, 예를 들면, 각 단(502)마다 보정 전압을 인가하지 않고 하나 거른 각 단 (502)마다 보정 전압을 인가하고, 오프셋을 피드백을 통하지 않고 수동으로 제어하는 것을 포함한 다른 실시예, 또는 기타의 유사한 병형예들도 가능하다. Other embodiments, for example, in other implementations, including the one without applying the correction voltage at each stage 502 and applying a correction voltage to each stage 502 filtered, manually controlled rather than through a feedback offset example, or other similar byeonghyeong are possible examples. 특히, 전술한 가변 이득 증폭기(116)의 임의의 실시예와 일치하는 임의의 동작 방법은 본 발명의 범위 내에 있는 것으로 이해하여야 한다. In particular, any of the method of operation consistent with any of the above-described embodiments of the variable-gain amplifier 116 should be understood to be within the scope of the invention.

비록 지금까지 본 발명을 몇가지 실시예와 관련하여 설명하였지만, 당업자라면 상기 실시예들을 여러가지로 변화, 변형, 개조, 치환 및 수정할 수 있을 것이다. Although described in the present invention so far in connection with several embodiments, those skilled in the art will variously changes, variations, alterations, substitutions and modifications of the above embodiment. 따라서, 본 발명은 첨부된 청구범위 내에 속하는 그러한 변화, 변형, 개조, 치환 및 수정을 포함하는 것으로 의도된다. Accordingly, the invention is intended to encompass such changes, variations, alterations, substitutions and modifications that are within the scope of the appended claims.

본 발명에 따르면, 신호 통신용으로 사용되는 통신 매체로부터 야기되는 신호 감쇠를 보상하여 출력 신호를 등화시킨다. According to the invention, to compensate for signal attenuation resulting from the communication media used to signal communication, thereby equalizing an output signal. 이것에 의해 신호의 출력 특성이 신호 통신용으로 사용되는 통신 경로에 관계없이 일관되게 유지될 수 있다. Regardless of the communication path that is the output characteristic of the signal is used as a signal for communication by this it can be consistently maintained. 일관된 출력 특성과 관련된 장점은, 신호 레벨이 시스템 구성 요소들의 동적 범위 내에 있도록 선택될 수 있기 때문에, 구성 요소 응답이 개선되는 것을 포함한다. Since the advantages associated with consistent output characteristic, the signal level can be selected to be within the dynamic range of system components, which include improved component response. 또한, 신호는 정보가 손실되는 것을 방지하도록 충분한 레벨로 유지될 수 있다. Further, the signal may be maintained at a sufficient level to prevent information loss.

본 발명에 따르면, 상이한 통신 매체에 대한 적응성을 갖는다. According to the invention, it has the adaptability to different communication media. 특정 실시예들은 유입 신호에 적용되는 보상의 정도를 조정하기 위해 가변 이득 증폭기를 사용한다. Certain embodiments use variable gain amplifiers to adjust the degree of compensation applied to the incoming signal. 그러한 실시예들은 보상의 크기를 상이한 매체에 대하여 조정할 수 있고, 따라서 그러한 기술들을 구체화하는 등화기의 다양성을 증가시킨다. Such embodiments can be adjusted for the amount of compensation for different media, thus increasing the versatility of equalizers embodying such techniques. 또한, 그러한 실시예들은 공정, 전압 및 온도 변화와 관련된 매체 특성의 변화에 대하여 적응할 수 있다. In addition, such embodiments can adapt to changes in media characteristics associated with process, voltage, and temperature variations.

본 발명의 또 다른 기술적 장점은 고속 응답을 촉진시키는 것이다. Another technical advantage of the present invention to facilitate high-speed response. 특정 실시예들은 각각의 단에서 DC 오프셋 보정과 함께 신호 증폭을 위해 다단식 가변 이득 증폭기를 사용한다. Particular embodiments use a multi-stage variable gain amplifiers for signal amplification with DC offset correction at each stage. 각 증폭기는 총 증폭량의 일부만을 제공하기 때문에, 다단 증폭기의 전체 응답 시간은 감소된다. Each amplifier because it provides only a part of the total jeungpokryang, the overall response time of the multi-stage amplifier is reduced. 각 단에서 DC 오프셋 보정을 적용하면 신호가 증폭기의 임의의 특수 단의 동적 범위를 벗어나는 것을 방지함으로써 다단 증폭기의 유연성을 증가시킬 수 있다. Applying DC offset correction at each stage may increase the flexibility of the multi-stage amplifier by preventing the signal is outside the dynamic range of any special stage of the amplifier.

본 발명의 또 다른 기술적 장점은 다단 증폭기의 범위성이다. Another technical advantage of the present invention is the scalability of multi-stage amplifier. 다단 증폭기의 각 단에서 DC 오프셋을 보정함으로써, 다단 증폭기의 전체 DC 오프셋을 재계산하지 않고 추가의 단들을 추가할 수 있다. By correcting for DC offset at each stage of the multi-stage amplifier, it is possible to add additional stage of without recalculate the total DC offset of the multi-stage amplifier. 또한, 전체 다단 증폭기의 DC 오프셋을 보정하기 위해 크기가 큰 DC 오프셋을 이용하는 경우 신호가 복수의 증폭기 단 중 하나의 동적 범위를 벗어날 위험성은 실질적으로 감소된다. In addition, the risk of the signal is outside the dynamic range of one of the plurality of amplifier stages when using a large size DC offset to correct for the DC offset of the entire multi-stage amplifier is substantially reduced.

Claims (22)

  1. 다단 증폭기에서 DC 오프셋을 보정하는 방법에 있어서, A method for correcting a DC offset in a multi-stage amplifier,
    상기 다단 증폭기에 의해 입력 신호에 부여된 DC 오프셋을 결정하는 단계로서, 상기 다단 증폭기는 증폭기 사이에 연결된 복수의 단을 구비하는 것인, DC 오프셋을 결정하는 단계; Determining a DC offset imparted to the input signal by the multi-stage amplifier, the multi-stage amplifier to which a plurality of stages connected to each amplifier, the method comprising: determining a DC offset; And
    상기 다단 증폭기의 상기 복수의 단 중에서 선택된 단에 보정 전압을 인가하는 단계로서, 상기 인가된 보정 전압의 총합은 상기 다단 증폭기에 의해 부여된 DC 오프셋을 무효화하는 것인 보정 전압을 인가하는 단계 The method comprising: applying a correction voltage to a stage selected from said plurality of stages of said multi-stage amplifier, the sum of the correction voltage is applied to the step for applying a correction voltage to invalidate the DC offset imparted by the multi-stage amplifier
    를 포함하며, It includes,
    상기 DC 오프셋 보정 방법은 상기 입력 신호의 감쇠를 보상하도록 동작 가능한 등화기에서 수행되고, 상기 다단 증폭기의 복수의 단 중에서 선택된 단에 인가된 보정 전압은, 상기 등화기에 의해서 부여된 DC 오프셋을 또한 무효화하며; The DC offset correction method is performed in the operable equalizer to compensate for the attenuation of the input signal, provided that the correction voltage applied to the selected one of the plurality of stages of the multi-stage amplifier, and invalidating the DC offset imparted by to said equalization and;
    상기 다단 증폭기의 복수의 단의 각각의 이득은 상기 등화기의 적응 제어기에 의해 제어되는 것인, The respective gain of the plurality of stages of said multi-stage amplifier is controlled by an adaptive controller of the equalizer,
    DC 오프셋 보정 방법. The DC offset correction method.
  2. 제1항에 있어서, According to claim 1,
    상기 DC 오프셋을 결정하는 단계는 상기 다단 증폭기의 각 단의 DC 오프셋을 결정하는 단계를 포함하는 것인 DC 오프셋 보정 방법. Determining the DC offset of the DC offset correction method comprising the step of determining a DC offset for each stage of the multi-stage amplifier.
  3. 제2항에 있어서, 3. The method of claim 2,
    상기 보정 전압은 상기 다단 증폭기의 각 단마다 인가되고; The correction voltage is applied to each stage of the multi-stage amplifier;
    각 단에 인가된 보정 전압은 그 단에 의해 부여된 DC 오프셋과 크기가 동일한 것인 DC 오프셋 보정 방법. The correction voltage is applied to each stage of the DC offset compensation method and DC offset will be the same size is given by that stage.
  4. 제1항에 있어서, According to claim 1,
    상기 총 보정 전압은 보정 전압이 인가되는 선택된 단들 사이에 균일하게 배분되는 것인 DC 오프셋 보정 방법. A DC offset correction method of the total correction voltage is divided evenly among the selected stages at which the correction voltage is applied.
  5. 제1항에 있어서, According to claim 1,
    상기 다단 증폭기의 출력 신호의 출력 DC 오프셋을 모니터하는 단계; Further comprising: monitoring an output DC offset for an output signal of the multi-stage amplifier;
    출력 DC 오프셋의 변화를 검출하는 단계; Detecting a change in the output DC offset; And
    출력 DC 오프셋의 변화에 응답하여 각 단에 인가되는 보정 전압을 조정하는 단계를 더 포함하는 DC 오프셋 보정 방법. The DC offset correction method in response to a change in the output DC offset comprises the step of adjusting the correction voltage applied to each stage further.
  6. 제1항에 있어서, According to claim 1,
    상기 다단 증폭기에 새로운 단을 추가하는 단계; Adding a new stage to the multi-stage amplifier;
    새로운 단에 의해 부여된 DC 오프셋을 결정하는 단계; Determining a DC offset imparted by the new stage; And
    새로운 단에 의해 부여된 DC 오프셋과 크기가 동일한 보정 전압을 인가하는 단계를 더 포함하는 DC 오프셋 보정 방법. The DC offset correction method for a DC offset and the size given by the new stage further comprising the step of applying the same compensation voltage.
  7. 제1항에 있어서, According to claim 1,
    상기 다단 증폭기의 하나의 단의 이득을 조정하는 단계; Adjusting the gain of one stage of the multi-stage amplifier; And
    상기 이득의 조정에 응답해서, 이득이 조정되는 단에 인가된 보정 전압을 조정하는 단계를 더 포함하는 DC 오프셋 보정 방법. The DC offset correction method further comprises the step of in response to the adjustment of the gain, adjust the correction voltage applied to the stage in which the gain is adjusted.
  8. 제1항에 있어서, According to claim 1,
    상기 다단 증폭기는, 복수의 증폭기의 단이 직렬로 연결되어 구성된 복수의 증폭기의 다단 배열을 포함하고, 상기 복수의 증폭기의 다단 배열은 각각의 통신 경로를 통해 입력 신호를 수신하고, 상기 각각의 통신 경로를 통해 수신된 상기 입력 신호를 증폭하도록 동작 가능하며; The multi-stage amplifier, comprising a single multi-stage arrangement of a serial plurality of amplifiers configured is connected to the plurality of amplifiers, and multi-stage arrangement of the plurality of the amplifier receives the input signal through each communication path and the communication of the respective operable to amplify the input signal received via a route, and;
    상기 각각의 입력 신호는 결합 출력 신호로 혼합되고; The respective input signals are mixed into a combined output signal;
    상기 방법은, The method comprising the steps of:
    상기 결합 출력 신호의 DC 오프셋의 변화를 모니터하는 단계; Monitoring a change in the DC offset of the combined output signal; And
    상기 결합 출력 신호의 DC 오프셋의 변화를 검출한 것에 응답하여 보정 전압을 조정하는 단계를 더 포함하는 DC 오프셋 보정 방법. The DC offset compensation method further includes adjusting the correction voltage in response to detecting a change in the DC offset of the combined output signal.
  9. 삭제 delete
  10. 제9항에 있어서, 10. The method of claim 9,
    상기 다단 증폭기의 이득이 변경되었음을 나타내는 적응 제어기로부터의 표시를 검출하는 단계; Detecting an indication from the adaptive controller, indicating that the gain is changed in the multi-stage amplifier; And
    상기 변경에 응답하여 보정 전압을 조정하는 단계를 더 포함하는 DC 오프셋 보정 방법. The DC offset compensation method further includes adjusting the correction voltage in response to the change.
  11. 제1항에 있어서, According to claim 1,
    상기 입력 신호는 1 GH를 초과하는 주파수를 갖는 것인 DC 오프셋 보정 방법. The input signal is a DC offset correction method with a frequency of more than 1 GH.
  12. 다단 증폭기에 있어서, In the multi-stage amplifier,
    증폭기 사이에 연결된 복수의 단으로서, 각각의 단은 입력 신호에 대하여 각각의 이득을 적용하도록 동작 가능한 것인, 복수의 단; A plurality of stages connected to each amplifier, each stage of the plurality of stages being operable to apply a respective gain to an input signal; And
    상기 복수의 단 중에서 선택된 단에 보정 전압을 인가하도록 동작 가능한 오프셋 제어기로서, 상기 선택된 단에 인가된 보정 전압의 총합은 상기 다단 증폭기에 의해 부여된 총 DC 오프셋을 또한 무효화하는 것인, 오프셋 제어기 As the offset controller operable to apply a correction voltage to a selected stage in the plurality of stages, to the sum of the correction voltage applied to the selected stage is also invalidates the total DC offset imparted by the multi-stage amplifier, offset controller
    를 포함하고 Including the
    상기 다단 증폭기는 입력 신호의 감쇠를 보상하도록 동작 가능한 등화기의 일부이고, 상기 다단 증폭기의 복수의 단 중에서 선택된 단에 인가된 보정 전압은 상기 등화기에 의해서 부여된 DC 오프셋을 또한 무효화하며; The multi-stage amplifier group is part of an equalizer operable to compensate for attenuation of the input signal, provided that the correction voltage applied to the selected one of the plurality of stages of said multi-stage amplifier is also invalidated and a DC offset imparted by to said equalizer;
    상기 다단 증폭기의 복수의 단의 각각의 이득은 상기 등화기의 적응 제어기에 의해 제어되는 것인, The respective gain of the plurality of stages of said multi-stage amplifier is controlled by an adaptive controller of the equalizer,
    다단 증폭기. Multi-stage amplifier.
  13. 제12항에 있어서, 13. The method of claim 12,
    상기 보정 전압은 상기 복수의 단 중에서 선택된 단에 의해 부여된 DC 오프셋과 크기가 같은 것인, 다단 증폭기. The correction voltage is, multi-stage amplifier has a DC offset and a size given by a single-stage selected from said plurality of the same.
  14. 제12항에 있어서, 13. The method of claim 12,
    상기 총 보정 전압은 보정 전압이 인가되는 선택된 단들 사이에 균일하게 배분되는 것인 다단 증폭기. A multi-stage amplifier wherein the total correction voltage is to be divided evenly among the selected stages at which the correction voltage is applied.
  15. 제12항에 있어서, 13. The method of claim 12,
    상기 다단 증폭기는 다단 증폭기의 출력 신호의 출력 DC 오프셋을 모니터하고 출력 DC 오프셋의 변화를 검출하도록 동작 가능한 오프셋 모니터를 더 포함하고, The multi-stage amplifier further comprises an offset monitor operable to monitor an output DC offset of the output signal of the multi-stage amplifier and detecting a change in the output DC offset,
    상기 오프셋 제어기는 또한 출력 DC 오프셋의 변화에 응답하여 각 단에 인가되는 보정 전압을 조정하도록 동작 가능한 것인 다단 증폭기. A multi-stage amplifier wherein the offset controller is further operable to adjust the correction voltage applied to each stage in response to a change in the output DC offset.
  16. 제12항에 있어서, 13. The method of claim 12,
    상기 오프셋 제어기는 또한 상기 다단 증폭기의 하나의 단의 이득의 조정을 검출하고 상기 이득의 조정에 응답해서 이득이 조정되는 단에 인가된 보정 전압을 조정하도록 동작 가능한 것인 다단 증폭기. The offset controller also detecting the adjustment of the gain of a single stage and multi-stage amplifier is operable to adjust the correction voltage in response to the adjustment applied to the gain is adjusted for the gain stage of the multi-stage amplifier.
  17. 제12항에 있어서, 13. The method of claim 12,
    상기 다단 증폭기는, 복수의 증폭기의 단이 직렬로 연결되어 구성된 복수의 증폭기의 다단 배열을 포함하고, 상기 복수의 증폭기의 다단 배열은 각각의 통신 경로를 통해 입력 신호를 수신하고, 상기 각각의 통신 경로를 통해 수신된 상기 입력 신호를 증폭하도록 동작 가능하며; The multi-stage amplifier, comprising a single multi-stage arrangement of a serial plurality of amplifiers configured is connected to the plurality of amplifiers, and multi-stage arrangement of the plurality of the amplifier receives the input signal through each communication path and the communication of the respective operable to amplify the input signal received via a route, and;
    상기 각각의 입력 신호는 결합 출력 신호로 혼합되고; The respective input signals are mixed into a combined output signal;
    상기 다단 증폭기는 상기 결합 출력 신호의 DC 오프셋의 변화를 모니터하고 상기 결합 출력 신호의 DC 오프셋의 변화를 검출한 것에 응답하여 보정 전압을 조정하도록 동작 가능한 오프셋 모니터를 더 포함하는 것인 다단 증폭기. The multi-stage amplifier is a multi-stage amplifier to monitor the change in the DC offset of the combined output signal comprising the combined output in response to detecting a change in the DC offset The offset monitor operable to adjust the correction voltage signal.
  18. 삭제 delete
  19. 제12항에 있어서, 13. The method of claim 12,
    입력 신호는 1 GHz를 초과하는 주파수를 갖는 것인 다단 증폭기. Input signal is a multi-stage amplifier having a frequency exceeding 1 GHz.
  20. 다단 증폭기에 있어서, In the multi-stage amplifier,
    증폭기 사이에 결합된 복수의 증폭기 단을 구비하는 다단 증폭기에 의해 부여된 DC 오프셋을 결정하는 수단; It means for determining a DC offset imparted by the multi-stage amplifier having a plurality of amplifier stages coupled between the amplifier;
    상기 다단 증폭기 내 복수의 단 중에서 선택된 단에 보정 전압을 인가하는 수단으로서, 상기 인가된 보정 전압의 총합은 상기 다단 증폭기에 의해 부여된 DC 오프셋을 무효화하는 것인, 상기 보정 전압 인가 수단; As a means for applying a correction voltage to a plurality of selected from within the multi-stage amplifier stage, however, is, the correction voltage applying means to invalidate a DC offset imparted by the sum of the correction voltage is applied to the multi-stage amplifier; And
    다단 증폭기의 이득을 제어하는 수단 It means for controlling the gain of the multi-stage amplifier
    을 포함하며, It includes,
    상기 DC 오프셋 결정 수단, 상기 보정 전압 인가 수단 및 다단 증폭기 이득 제어 수단은, 등화기에 대한 입력 신호의 감쇠를 보상하도록 동작 가능한 등화기의 일부를 형성하며, 상기 다단 증폭기의 복수의 단 중에서 선택된 단에 인가된 보정 전압은 상기 등화기에 의해서 부여된 DC 오프셋을 또한 무효화하는 것인, The DC offset determination means, the correction voltage application means and the multi-stage amplifier gain control means, equalizer and to form part of a group capable of operating equalization to compensate for the attenuation of the input signal, a selected one of the plurality of stages of the multi-stage amplifier stage of the correction voltage is applied is to also invalidate the DC offset imparted by to said equalizer,
    다단 증폭기. Multi-stage amplifier.
  21. 제20항에 있어서, 21. The method of claim 20,
    상기 다단 증폭기의 출력 신호의 출력 DC 오프셋을 모니터하는 수단; It means for monitoring an output DC offset for an output signal of the multi-stage amplifier;
    출력 DC 오프셋의 변화를 검출하는 수단; It means for detecting a change in the output DC offset; And
    출력 DC 오프셋의 변화에 응답하여 각 단에 인가된 보정 전압을 조정하는 수단을 더 포함하는 다단 증폭기. In response to a change in the output DC offset multi-stage amplifier further comprising means for adjusting the correction voltage applied to each stage.
  22. 제20항에 있어서, 21. The method of claim 20,
    상기 다단 증폭기의 하나의 단의 이득을 조정하는 수단; It means for adjusting the gain of one stage of the multi-stage amplifier; And
    이득이 상기 이득의 조정에 응답하여 조정되는 단에 인가되는 보정 전압을 조정하는 수단을 더 포함하는 다단 증폭기. Gain is the multi-stage amplifier further comprising means for adjusting the correction voltage applied to the stage is adjusted in response to adjustment of the gain.
KR20050013508A 2004-02-20 2005-02-18 Multi-stage amplifier and method for correctiing dc offsets KR100856769B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/783,070 2004-02-20
US10783070 US7034608B2 (en) 2004-02-20 2004-02-20 Correcting DC offsets in a multi-stage amplifier

Publications (2)

Publication Number Publication Date
KR20060042981A true KR20060042981A (en) 2006-05-15
KR100856769B1 true KR100856769B1 (en) 2008-09-05

Family

ID=34711872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050013508A KR100856769B1 (en) 2004-02-20 2005-02-18 Multi-stage amplifier and method for correctiing dc offsets

Country Status (5)

Country Link
US (1) US7034608B2 (en)
EP (1) EP1566885B1 (en)
JP (1) JP4934282B2 (en)
KR (1) KR100856769B1 (en)
CN (1) CN100512245C (en)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10004996C2 (en) * 2000-02-04 2002-09-26 Infineon Technologies Ag Apparatus and method for self-calibration of convolutional analog / digital converters
US7148744B2 (en) * 2004-06-07 2006-12-12 Agere Systems Inc. Calibration technique for variable-gain amplifiers
US7157932B2 (en) * 2004-11-30 2007-01-02 Agere Systems Inc. Adjusting settings of an I/O circuit for process, voltage, and/or temperature variations
US20060164145A1 (en) * 2005-01-21 2006-07-27 Andrei Poskatcheev Method and apparatus for creating variable delay
US7675983B2 (en) * 2006-04-14 2010-03-09 Freescale Semiconductor, Inc. Mitigation of DC distortion in OFDM receivers
US7839955B2 (en) * 2006-05-30 2010-11-23 Fujitsu Limited System and method for the non-linear adjustment of compensation applied to a signal
US7848470B2 (en) * 2006-05-30 2010-12-07 Fujitsu Limited System and method for asymmetrically adjusting compensation applied to a signal
US7817757B2 (en) * 2006-05-30 2010-10-19 Fujitsu Limited System and method for independently adjusting multiple offset compensations applied to a signal
US7817712B2 (en) * 2006-05-30 2010-10-19 Fujitsu Limited System and method for independently adjusting multiple compensations applied to a signal
US7804894B2 (en) 2006-05-30 2010-09-28 Fujitsu Limited System and method for the adjustment of compensation applied to a signal using filter patterns
US7787534B2 (en) * 2006-05-30 2010-08-31 Fujitsu Limited System and method for adjusting offset compensation applied to a signal
US7804921B2 (en) 2006-05-30 2010-09-28 Fujitsu Limited System and method for decoupling multiple control loops
US7801208B2 (en) * 2006-05-30 2010-09-21 Fujitsu Limited System and method for adjusting compensation applied to a signal using filter patterns
US7839958B2 (en) * 2006-05-30 2010-11-23 Fujitsu Limited System and method for the adjustment of compensation applied to a signal
US7764757B2 (en) * 2006-05-30 2010-07-27 Fujitsu Limited System and method for the adjustment of offset compensation applied to a signal
US7760798B2 (en) 2006-05-30 2010-07-20 Fujitsu Limited System and method for adjusting compensation applied to a signal
US8451884B2 (en) 2007-05-17 2013-05-28 Mediatek Inc. Offset calibration methods and radio frequency data path circuits
US8270464B2 (en) * 2008-06-20 2012-09-18 Fujitsu Limited Decision feedback equalizer (DFE)
US8233523B2 (en) * 2008-06-20 2012-07-31 Fujitsu Limited Multidimensional asymmetric bang-bang control
US8351493B2 (en) 2008-11-18 2013-01-08 Gennum Corporation Folding sequential adaptive equalizer
US8335249B1 (en) * 2009-11-25 2012-12-18 Altera Corporation Receiver equalizer circuitry with offset voltage compensation for use on integrated circuits
CN102299721A (en) * 2011-09-22 2011-12-28 四川和芯微电子股份有限公司 Equalization circuit and equalization system
US9432004B2 (en) * 2014-04-17 2016-08-30 Stmicroelectronics, Inc. Automatic gain and offset compensation for an electronic circuit

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987327A (en) 1989-05-30 1991-01-22 Motorola, Inc. Apparatus for adjusting DC offset voltage
US6252454B1 (en) 1999-09-09 2001-06-26 Cirrus Logic, Inc. Calibrated quasi-autozeroed comparator systems and methods
US20020094788A1 (en) * 2001-01-12 2002-07-18 Hitachi, Ltd. Signal processing semiconductor integrated circuit device and wireless communication system
US20030011426A1 (en) 2001-06-29 2003-01-16 Casper Bryan K. Multi-level receiver circuit with digital output using a variable offset comparator
EP1294151A1 (en) * 2001-09-12 2003-03-19 STMicroelectronics N.V. DC offset correction for a direct-conversion receiver
US20030214423A1 (en) * 2002-05-16 2003-11-20 Junghwan Lee Circuit and method for DC offset calibration and signal processing apparatus using the same
US20040012439A1 (en) 2002-07-19 2004-01-22 Chen Wei-Yung Wayne Amplifier having multiple offset-compensation paths and related sysems and methods

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3813609A (en) * 1972-11-27 1974-05-28 Petty Ray Geophysical Inc Multiple stage sample normalizing amplifier with automatic gain prediction
US4825174A (en) * 1988-06-20 1989-04-25 American Telephone And Telegraph Company, At&T Bell Laboratories Symmetric integrated amplifier with controlled DC offset voltage
JPH08250955A (en) * 1995-03-08 1996-09-27 Nippon Telegr & Teleph Corp <Ntt> Equalizer amplifier circuit
JP2814990B2 (en) 1996-05-20 1998-10-27 日本電気株式会社 Optical receiver circuit
JP3576702B2 (en) * 1996-06-12 2004-10-13 富士通株式会社 Variable high-pass filter
US5764103A (en) * 1996-07-17 1998-06-09 Analog Devices, Inc. Switching amplifiers into and out of circuits with reduced output noise
US5986508A (en) * 1996-08-26 1999-11-16 Nevin; Larry J. Bias concept for intrinsic gain stabilization over temperature
JPH10190385A (en) * 1996-12-27 1998-07-21 Matsushita Electric Ind Co Ltd Amplifier circuit unit and amplifier circuit
US6087897A (en) * 1999-05-06 2000-07-11 Burr-Brown Corporation Offset and non-linearity compensated amplifier and method
US6370205B1 (en) 1999-07-02 2002-04-09 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for performing DC-offset compensation in a radio receiver
JP3967065B2 (en) * 2000-06-12 2007-08-29 三菱電機株式会社 Amplification circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987327A (en) 1989-05-30 1991-01-22 Motorola, Inc. Apparatus for adjusting DC offset voltage
US6252454B1 (en) 1999-09-09 2001-06-26 Cirrus Logic, Inc. Calibrated quasi-autozeroed comparator systems and methods
US20020094788A1 (en) * 2001-01-12 2002-07-18 Hitachi, Ltd. Signal processing semiconductor integrated circuit device and wireless communication system
US20030011426A1 (en) 2001-06-29 2003-01-16 Casper Bryan K. Multi-level receiver circuit with digital output using a variable offset comparator
EP1294151A1 (en) * 2001-09-12 2003-03-19 STMicroelectronics N.V. DC offset correction for a direct-conversion receiver
US20030214423A1 (en) * 2002-05-16 2003-11-20 Junghwan Lee Circuit and method for DC offset calibration and signal processing apparatus using the same
US20040012439A1 (en) 2002-07-19 2004-01-22 Chen Wei-Yung Wayne Amplifier having multiple offset-compensation paths and related sysems and methods

Also Published As

Publication number Publication date Type
CN100512245C (en) 2009-07-08 grant
US7034608B2 (en) 2006-04-25 grant
EP1566885A2 (en) 2005-08-24 application
JP4934282B2 (en) 2012-05-16 grant
CN1658603A (en) 2005-08-24 application
EP1566885A3 (en) 2006-08-02 application
JP2005278153A (en) 2005-10-06 application
EP1566885B1 (en) 2018-06-06 grant
KR20060042981A (en) 2006-05-15 application
US20050184801A1 (en) 2005-08-25 application

Similar Documents

Publication Publication Date Title
US5455537A (en) Feed forward amplifier
US6272229B1 (en) Hearing aid with adaptive matching of microphones
US6417730B1 (en) Automatic gain control system and related method
US5208550A (en) Radio-frequency power amplifier device
US6011437A (en) High precision, high bandwidth variable gain amplifier and method
US20030053534A1 (en) Transmit amplitude independent adaptive equalizer
US6333675B1 (en) Variable gain amplifier with gain control voltage branch circuit
US20060071711A1 (en) Arbitrary waveform predistortion table generation
US6873210B2 (en) Single-ended-to-differential converter with common-mode voltage control
US20090258611A1 (en) Polar modulation transmission apparatus and polar modulation transmission method
US7260367B2 (en) Edge power detector/controller
US6385323B1 (en) Hearing aid with automatic microphone balancing and method for operating a hearing aid with automatic microphone balancing
US7620101B1 (en) Equalizer circuit, communication system, and method that is adaptive to varying launch amplitudes for reducing receiver error
US20070280384A1 (en) System and Method for Independently Adjusting Multiple Offset Compensations Applied to a Signal
US7098738B2 (en) Fine step and large gain range programmable gain amplifier
US20070280341A1 (en) System and Method for the Adjustment of Offset Compensation Applied to a Signal
US20070280391A1 (en) System and Method for Decoupling Multiple Control Loops
US6107880A (en) Method and apparatus for increasing the linearity of the phase and gain of a power amplifier circuit
US6603356B1 (en) Method and circuit for controlling quiescent current of amplifier
US20080106314A1 (en) Programmable high-speed cable with boost device
US7627293B2 (en) Strategic predistortion function selection
US20060261895A1 (en) Automatic gain control using multi-comparators
US6809591B1 (en) AGC circuit providing control of output signal amplitude and of output signal DC level
US20010024477A1 (en) Method for controlling a data transmission pre-emphasis unit and a data transmission system employing the method
US6933786B1 (en) Amplifier circuit and method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 10