KR100856468B1 - 임베디드 소프트웨어의 객체지향 태스크 모델을멀티프로세서 시스템 온 칩 하드웨어 아키텍처로 자동할당하기 위한 방법 - Google Patents

임베디드 소프트웨어의 객체지향 태스크 모델을멀티프로세서 시스템 온 칩 하드웨어 아키텍처로 자동할당하기 위한 방법 Download PDF

Info

Publication number
KR100856468B1
KR100856468B1 KR1020070001858A KR20070001858A KR100856468B1 KR 100856468 B1 KR100856468 B1 KR 100856468B1 KR 1020070001858 A KR1020070001858 A KR 1020070001858A KR 20070001858 A KR20070001858 A KR 20070001858A KR 100856468 B1 KR100856468 B1 KR 100856468B1
Authority
KR
South Korea
Prior art keywords
task
tasks
message
mpsoc
oriented
Prior art date
Application number
KR1020070001858A
Other languages
English (en)
Other versions
KR20080065022A (ko
Inventor
홍장의
Original Assignee
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인서울대학교산학협력재단 filed Critical 재단법인서울대학교산학협력재단
Priority to KR1020070001858A priority Critical patent/KR100856468B1/ko
Publication of KR20080065022A publication Critical patent/KR20080065022A/ko
Application granted granted Critical
Publication of KR100856468B1 publication Critical patent/KR100856468B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/20—Software design
    • G06F8/24—Object-oriented
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4488—Object-oriented
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stored Programmes (AREA)

Abstract

객체지향 모델링 언어인 UML 2.0을 이용하여 임베디드 소프트웨어를 모델링하고, 이로부터 태스크가 추출되면, 추출된 태스크를 하드웨어에 할당하기 위한 작업이 필요하다. 본 발명은 특히 MPSoC(Multi-Processor System on Chip) 플랫폼을 갖는 하드웨어 아키텍처로 태스크를 자동할당하기 위한 방법에 관한 것으로써, 높은 병렬성을 갖는 임베디드 소프트웨어의 개발에 있어서 매우 중요하다. 본 발명에 의하면 할당 대상이 되는 태스크들에 대하여 태스크 간의 상관관계를 정량적으로 산출한 후, 하드웨어 구성요소의 특성에 맞도록 태스크를 할당하도록 한다. 이는 정량화된 태스크의 상관성을 이용하기 때문에 태스크 할당 과정에서의 정확성을 높이고, 또한 병렬성을 최적화하는 장점을 제공할 뿐만 아니라, MPSoC용 임베디드 소프트웨어 개발자가 할당 과정에서 유발할 수 있는 오류를 방지함으로써, 신속한 소프트웨어 개발을 할 수 있다는 장점이 있다.
임베디드 소프트웨어, MPSoC, 객체지향태스크, 할당알고리즘

Description

임베디드 소프트웨어의 객체지향 태스크 모델을 멀티프로세서 시스템 온 칩 하드웨어 아키텍처로 자동 할당하기 위한 방법{A method to allocate the object-oriented task model of embedded software into MPSoC hardware architecture}
도 1은 본 발명에 따른 객체지향 태스크 모델을 MPSoC용 하드웨어 아키텍처로 할당하는 방법을 도시한 도면
도 2는 본 발명에 따른 객체지향 모델로부터 식별된 태스크 목록에 대한 메타 모델을 도시한 도면
도 3은 본 발명에 따른 태스크 상관 인자(CRF, Correlation Factor) 값의 목록에 대한 메타 모델을 도시하는 도면
도 4는 본 발명에 따른 MPSoC용 하드웨어 플랫폼의 구성요소(HW IP)를 포함하는 목록에 대한 메타 모델을 도시한 도면
도 5는 본 발명에 따른 객체지향 태스크들을 하드웨어 구성요소에 할당하는 알고리즘을 도시한 도면
도 6은 본 명세서의 수학 식 2에서 사용하는 표기법을 설명하는 도면
본 발명은 MPSoC용 임베디드 소프트웨어를 개발하기 위하여, UML 등과 같은 객체지향 모델로부터 도출된 태스크를 서로 다른 이기종의 하드웨어 구성요소에 할당하기 위한 방법에 관한 것이다.
도 1은 본 발명에서 사용하는 할당 방법에 대한 접근 방법을 표현하는 도면으로서, 객체지향 태스크 모델로부터 태스크 목록(20)을 생성하고, 생성된 태스크 간의 상관성을 나타내는 인자들(CRFs)의 값을 산출하여 목록화(30)한다. MPSoC를 구성하는 하드웨어 요소들은 다양한 타입의 처리기나 메모리 또는 디바이스들을 포함하는 플랫폼으로 구성되기 때문에 이들을 구별하여 하드웨어 구성요소들에 대한 목록(40)을 추출한다. 이와 같은 상태에서 태스크들을 하드웨어 요소에 할당하는데, 이때 태스크 간의 상관 인자 값을 고려한 할당을 수행한다.
종래에 사용하는 태스크 할당 알고리즘들은 매크로 레벨에서의 접근 방법으로서, 네트워크 환경에서의 분산 처리를 위한 프로세스(process) 배분 알고리즘이나 동일한 타입의 처리기로 구성되는 병렬 컴퓨터에서의 태스크 할당을 위한 알고리즘이 제안되었다. 분산 처리 환경에서의 프로세스 배분 알고리즘은 네트워크의 부하를 중심으로 하는 프로세스 배분 방식이며, 병렬 컴퓨터에서의 태스크 할당은 동일한 처리기 구조에서의 태스크 할당 방식이다.
그러나 MPSoC와 같은 하드웨어의 구조상에서는 서로 다른 이기종의 구성요소, 예를 들면 ARM 코어 프로세서, DSP 프로세서, 지역 메모리, 공유 메모리, 그리고 디바이스 컨트롤러 등이 공존한다. 이러한 서로 다른 타입의 하드웨어 구성요소에는 그에 합당한 타입의 태스크가 할당되어야 하는 마이크로 레벨의 접근 방법이 필요하다. 또한 ARM 코어 프로세서가 다수 존재하는 MPSoC 아키텍처의 경우는 태스크 할당시 이들 간의 연관성을 고려하여 프로세서로 분산시켜야 한다.
종래의 알고리즘들은 이기종의 하드웨어 구성요소, 태스크 타입의 구분, 그리고 태스크 간의 상관성을 고려하지 않는 방법들이다. 따라서 종래의 알고리즘들을 이용하여 MPSoC용 임베디드 소프트웨어에 대한 태스크 할당을 수행하기에는 태스크 처리의 신속성 및 병렬성의 저하, 태스크 타입에 대응되는 하드웨어 구성요소에 대한 잘못된 배정 등과 같은 문제를 유발할 수 있다.
＜특허문헌＞
(문헌1) EP 06255820.0 (Task allocation method and Task allocation apparatus), 2006.11.14
＜논문＞
(문헌3) Benini, Measuring Efficiency and Excutability of Allocation and Scheduling in Multiprocessor Systems-on-Chip, Intelligenza Artificiale Anno II, 2005, 13-20쪽.
(문헌4) Paulin, Parallel Programming Models for a Multi-Processor SoC Platform Applied to High-Speed Traffic Management, CODES+ISSS 004, 48-53쪽.
본 발명은 객체지향 태스크 모델로부터 식별된 태스크들을 MPSoC 하드웨어 아키텍처로 매핑함에 있어서, 태스크들을 MPSoC 하드웨어 특성을 고려하여 식별하고, 하드웨어 구성요소의 타입에 합당한 태스크를 할당하며, 할당 과정에서 태스크 간의 상관성을 고려하여 MPSoC의 하드웨어 아키텍처에 맞는 최적의 할당이 이루어지게 하는데 그 목적이 있다.
본 발명은 도 1에서와 같이 객체지향 태스크 모델로부터 식별되는 태스크 목록과 식별된 태스크로부터 계산되는 상관 인자 값 목록, 그리고 MPSoC를 구성하는 하드웨어 요소들의 정보를 포함하며, 이들로부터 태스크를 하드웨어 요소로 할당하는 방법을 포함한다.
도 2는 식별한 태스크들의 모임을 정의하는 메타모델에 대한 도면이다. 먼저 태스크 식별자(21)를 부여받을 수 있는 후보 태스크들은 객체지향 모델의 액티브(active) 클래스들로 정의한다. 이들 후보 태스크들은 실행 제어구조에 대한 분석과 내재 된 병렬성의 도출 및 병렬 태스크 분할 과정을 거쳐 최종의 태스크 식별자(21)를 갖게 된다. 확정된 태스크들은 추후 MPSoC 하드웨어 요소와의 대응관계를 판단하기 위하여 제어 태스크, 데이터 처리 연산용 태스크, 그리고 데이터 개체 등의 세 가지 타입(22)으로 구분된다.
도 3은 태스크 간의 상관 인자 값을 갖는 목록의 메타모델에 대한 도면이다. 태스크 간의 상관 인자 값(31)은 수학 식 1에서 보는 것과 같이 두 개의 태스크 t1, t2간의 메시지 연관성(MRF, Message Relation Factor)과 태스크 생성을 위한 Fork/Join 연관성(FRF, Fork Relation Factor)으로 구성된다. 여기서 Wf는 Fork/Join 연산을 수행하는 과정에서 생기는 메시지에 대한 가중치이다.
CRF(t1, t2) = MRF(t1, t2) + Wf * FRF(t1, t2)
삭제
상기 수학식 1에 사용된 변수들에 대한 정의는 다음과 같다.
- t1 과 t2 : 객체지향 모델로부터 식별된 두 개의 서로 다른 태스크를 의미함.
- CRF(t1, t2) : 태스크 t1 과 t2간의 상관 인자(CoRelation Factor) 값을 의미함.
- MRF(t1, t2) : 태스크 t1 과 t2간의 메시지 연관성(Message Relation Factor)을 의미함.
- Wf : 태스크의 Fork/Join 연산을 수행하는 과정에서 생기는 메시지에 대한 가중치를 의미함.
- FRF(t1, t2) : 태스크 t1과 t2간에 존재하는 Fork/Join 연관성(Fork Relation Factor)을 의미함.
수학 식 1에 포함된 MRF(t1, t2)는 수학 식 2와 같이 계산된다. 즉, 메시지 연관성은 두 개의 태스크 t1과 t2가 모두 액티브 태스크(태스크 타입이 제어 타입)인 경우와 그렇지 않은 경우로 구분하여 계산된다.
Figure 712008003100710-pat00001
상기 수학식 2에 사용된 변수들에 대한 정의는 다음과 같다.
- t1과 t2 : 객체지향 모델로부터 식별된 두 개의 서로 다른 태스크를 의미함.
- MRF(t1, t2) : 태스크 t1과 t2간의 메시지 연관성(Message Relation Factor)을 의미함.
- m : 태스크 간에 전달되는 메시지를 의미함.
- G(t1)과 G(t2) : 태스크 t1과 태스크 t2에 대응되는 동일한 정보를 갖는 그래프를 의미함.
- Msync(G(t1),G(t2)) : 두 개의 태스크 그래프 G(t1)과 G(t2)사이에 존재하는 모든 동기 방식의 메시지 집합을 의미함.
- L(m) : 태스크에서 메시지 m의 전달을 포함하는 루프의 최대 반복수를 의미함.
- l : 루프의 최소 반복수를 의미함.
- Wl L(m) : 메시지 전달을 포함하는 루프의 반복 횟수가 최소 l번부터 최대 L(m)까지인 루프의 반복 횟수를 의미함.
- P(m) : 태스크에서 메시지 m의 전달이 활성화될 확률의 의미함.
- Smid : 메시지 식별자(mid, message id)의 크기를 의미함.
- Par(m) : 메시지 m 에 포함된 인수(parameter)들의 집합을 의미함.
- p : 상기 Par(m)에 속하는 하나의 인수를 의미함.
- size(p) : 인수 p의 메모리 사이즈(size) 계산 함수를 의미함.
- Masync(G(t1),G(t2)) : 두 개의 태스크 그래프 G(t1)과 G(t2)사이에 존재하는 모든 비동기 방식의 메시지 집합을 의미함.
- Ret(m) : 메시지 m에 포함된 반환 인수들의 집합을 의미함.
- Size(Ret(m)): 메시지 m에 포함된 반환 인수들의 집합에 대한 메모리 사이즈 계산 함수를 의미함.
삭제
두 태스크가 모두 액티브인 경우는 비동기적인 메시지 전달 방식에 의한 상관성을 갖기 때문에 두 태스크가 상호 메시지를 전달할 확률에 전달 횟수 및 메시지의 크기를 곱한 값이 된다. 그렇지 않은 경우에는 동기적인 방식에 의해 메시지 전달이 이루어지기 때문에 반환되는 메시지도 함께 고려하여 MRF 값을 계산한다. 수학 식 2에 나타난 표기법들에 대해서는 도 6에서 정의하였다.
수학 식 1로부터 태스크 간의 상호인자 값을 구성하는 두 번째 항, FRF 값의 계산은 태스크 t1이 태스크 t2를 Fork 하거나 반대로 t2가 t1을 Fork 하면 1의 값을, 아니면 0의 값을 배정한다.
도 4는 MPSoC 하드웨어 아키텍처를 구성하는 요소들에 대한 목록의 메타 모델에 대 한 표현으로서, 동일한 유형의 하드웨어 요소 타입(42)으로 구성요소들을 상호 구분하며, 모든 요소들에 대해서는 유일한 식별자(41)를 부여한다. 따라서 동종의 요소타입들은 각각 요소의 고유한 명칭(43), 다른 요소와의 연결자(44), 그리고 하드웨어 스펙을 포함하는 형상(45)으로 구성된다.
도 5의 할당 알고리즘은 먼저 태스크 목록으로부터 한 개의 태스크 ti를 가져오는 동작(501)에서 시작된다. 목록에서 가져온 태스크 ti가 어떤 타입인지를 확인(502)한 후, 그 타입에 대응되는 MPSoC의 하드웨어 구성요소 hij를 해당 목록으로부터 찾아온다(503).
한편 현재의 태스크 ti를 하드웨어 요소에 할당할 것인가에 대한 여부는 태스크 간의 상관 인자 값에 대한 임계치(504)에 의해 결정되는데, 만약 하드웨어 요소에 이미 할당된 태스크 tj가 있고, 이와 태스크 ti의 CRF 값(505)이 정의하고자 하는 임계치보다 높은 값(506)을 갖는 경우 태스크 tj를 태스크 ti와 함께 동일한 하드웨어 요소에 할당(507)하게 된다. 임계치보다 낮거나 같은 경우에는 대응되는 다른 하드웨어 구성요소 hik에 태스크를 할당(508)한다. 이와 같은 과정을 거쳐 모든 태스크가 할당이 되면(509) 할당 알고리즘이 종료된다.
본 발명에 의하면 MPSoC용 임베디드 소프트웨어의 개발에 있어서, 객체지향 모델로 부터 식별된 태스크를 보다 합리적으로 MPSoC용 하드웨어 아키텍처로 매핑하기 위하여 태스크의 타입에 대한 정의를 수행하게 하고, 이렇게 함으로써, 메모리에 탑재될 데이터 개체가 프로세서로 할당되는 것을 방지할 수 있는 장점이 있다.
또한 본 발명에 의하면 동일한 타입의 하드웨어 구성요소가 다수 존재하는 경우, 즉, MPSoC의 구조상에서 코어 프로세서가 다수 존재한다고 할 때, 서로 다른 태스크를 동일 프로세서로 할당할 것인지, 아니만 다른 프로세서로 할당할 것인지를 결정할 수 있다. 따라서 서로 관련성이 높은 두 태스크가 단지 부하를 분산한다는 이유만으로 다른 프로세서로 할당되는 것을 방지하는 장점을 제공한다.

Claims (4)

  1. 임베디드 소프트웨어의 객체지향 태스크 모델을 MPSoC 하드웨어 아키텍처로 자동 할동하기 위한 방법에 있어서,
    임베디드 소프트웨어의 객체지향 태스크모델로부터 최종의 태스크를 식별하는 제1단계;
    상기 최종의 태스크들로부터 태스크간의 상관성을 분석하여 상관인자 값을 계산하는 제2단계;
    MPSoC 하드웨어 아키텍처 모델로부터 태스크 할당 대상의 하드웨어 요소들을 목록화 하는 제3단계; 및
    상기 최종 태스크들을 하드웨어 목록의 요소로 할당하는 제4단계를 포함하여 구성되고,
    상기 제1단계에서는 객체지향 태스크 모델로부터 식별된 최종 태스크들의 목록을 표현하는 메타 모델을 구성하며,
    상기 제2단계에서는 상기 최종 태스크간의 메시지 연관성과 Fork/Join 연관성에 의해 계산되는 최종 태스크간의 상관 인자값에 대한 목록의 메타모델을 구성하며,
    상기 제3단계에서는 MPSoC용 하드웨어 구성요소에 대한 식별자 및 타입을 포함하는 메타모델로 구성하며,
    상기 제4단계에서는 상기 최종 태스크 목록의 메타모델과 상기 최종 태스크간의 상관인자 값의 메타모델, 그리고 상기 하드웨어 구성요소에 대한 메타모델로부터 태스크를 MPSoC의 아키텍처 구성요소로 할당하는 것을 특징으로 하는 임베디드 소프트웨어의 객체지향 태스크 모델을 멀티프로세서 시스템 온 칩 하드웨어 아키텍처로 자동 할당하기 위한 방법.
  2. 제1항에 있어서, 상기 제1단계에서는 상기 MPSoC의 아키텍처에 포함되는 하드웨어 구성요소의 타입에 대응될 수 있는 최종 태스크를 객체지향 태스크모델로부터 도출하는 것을 특징으로 하는 임베디드 소프트웨어의 객체지향 태스크 모델을 멀티프로세서 시스템 온 칩 하드웨어 아키텍처로 자동 할당하기 위한 방법.
  3. 제1항에 있어서, 상기 제2단계에서는 상기 최종 태스크간의 상관 인자 값은 하기 수학식 3 및 수학식 4를 통해 계산되는 것을 특징으로 하는 임베디드 소프트웨어의 객체지향 태스크 모델을 멀티프로세서 시스템 온 칩 하드웨어 아키텍처로 자동 할당하기 위한 방법.
    CRF(t1, t2) = MRF(t1, t2) + Wf * FRF(t1, t2)
    상기 수학식 3에 사용된 변수들에 대한 정의는 다음과 같다.
    - t1 과 t2 : 객체지향 모델로부터 식별된 두 개의 서로 다른 태스크를 의미함.
    - CRF(t1, t2) : 태스크 t1 과 t2간의 상관 인자(CoRelation Factor) 값을 의미함.
    - MRF(t1, t2) : 태스크 t1 과 t2간의 메시지 연관성(Message Relation Factor)을 의미함.
    - Wf : 태스크의 Fork/Join 연산을 수행하는 과정에서 생기는 메시지에 대한 가중치를 의미함.
    - FRF(t1, t2) : 태스크 t1과 t2간에 존재하는 Fork/Join 연관성(Fork Relation Factor)을 의미함.
    Figure 712008003100710-pat00008
    상기 수학식 4에 사용된 변수들에 대한 정의는 다음과 같다.
    - t1과 t2 : 객체지향 모델로부터 식별된 두 개의 서로 다른 태스크를 의미함.
    - MRF(t1, t2) : 태스크 t1과 t2간의 메시지 연관성(Message Relation Factor)을 의미함.
    - m : 태스크 간에 전달되는 메시지를 의미함.
    - G(t1)과 G(t2) : 태스크 t1과 태스크 t2에 대응되는 동일한 정보를 갖는 그래프를 의미함.
    - Msync(G(t1),G(t2)) : 두 개의 태스크 그래프 G(t1)과 G(t2)사이에 존재하는 모든 동기 방식의 메시지 집합을 의미함.
    - L(m) : 태스크에서 메시지 m의 전달을 포함하는 루프의 최대 반복수를 의미함.
    - l : 루프의 최소 반복수를 의미함.
    - Wl L(m) : 메시지 전달을 포함하는 루프의 반복 횟수가 최소 l번부터 최대 L(m)까지인 루프의 반복 횟수를 의미함.
    - P(m) : 태스크에서 메시지 m의 전달이 활성화될 확률의 의미함.
    - Smid : 메시지 식별자(mid, message id)의 크기를 의미함.
    - Par(m) : 메시지 m 에 포함된 인수(parameter)들의 집합을 의미함.
    - p : 상기 Par(m)에 속하는 하나의 인수를 의미함.
    - size(p) : 인수 p의 메모리 사이즈(size) 계산 함수를 의미함.
    - Masync(G(t1),G(t2)) : 두 개의 태스크 그래프 G(t1)과 G(t2)사이에 존재하는 모든 비동기 방식의 메시지 집합을 의미함.
    - Ret(m) : 메시지 m에 포함된 반환 인수들의 집합을 의미함.
    - Size(Ret(m)): 메시지 m에 포함된 반환 인수들의 집합에 대한 메모리 사이즈 계산 함수를 의미함.
  4. 제1항에 있어서, 상기 제4단계에서는 상기 최종 태스크간의 상관 인자 값에 대한 임계치를 정의하고, 이를 기준으로 동일 프로세서로 태스크를 할당할 것인지를 결정하는 것을 특징으로 하는 임베디드 소프트웨어의 객체지향 태스크 모델을 멀티프로세서 시스템 온 칩 하드웨어 아키텍처로 자동 할당하기 위한 방법.
KR1020070001858A 2007-01-08 2007-01-08 임베디드 소프트웨어의 객체지향 태스크 모델을멀티프로세서 시스템 온 칩 하드웨어 아키텍처로 자동할당하기 위한 방법 KR100856468B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070001858A KR100856468B1 (ko) 2007-01-08 2007-01-08 임베디드 소프트웨어의 객체지향 태스크 모델을멀티프로세서 시스템 온 칩 하드웨어 아키텍처로 자동할당하기 위한 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070001858A KR100856468B1 (ko) 2007-01-08 2007-01-08 임베디드 소프트웨어의 객체지향 태스크 모델을멀티프로세서 시스템 온 칩 하드웨어 아키텍처로 자동할당하기 위한 방법

Publications (2)

Publication Number Publication Date
KR20080065022A KR20080065022A (ko) 2008-07-11
KR100856468B1 true KR100856468B1 (ko) 2008-09-04

Family

ID=39816016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070001858A KR100856468B1 (ko) 2007-01-08 2007-01-08 임베디드 소프트웨어의 객체지향 태스크 모델을멀티프로세서 시스템 온 칩 하드웨어 아키텍처로 자동할당하기 위한 방법

Country Status (1)

Country Link
KR (1) KR100856468B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000029939A1 (en) 1998-11-16 2000-05-25 Telefonaktiebolaget Lm Ericsson A job-parallel processor
US6212622B1 (en) 1998-08-24 2001-04-03 Advanced Micro Devices, Inc. Mechanism for load block on store address generation
KR20020070071A (ko) * 2001-02-27 2002-09-05 가부시끼가이샤 히다치 세이사꾸쇼 정보처리장치 및 실시간 분산처리시스템
KR20030074047A (ko) * 2002-03-07 2003-09-19 가부시끼가이샤 도시바 멀티 프로세서 시스템
KR20040065981A (ko) * 2003-01-16 2004-07-23 인터내셔널 비지네스 머신즈 코포레이션 스레드 유형에 근거한 컴퓨터 자원의 동적 할당
US20060161923A1 (en) 2005-01-20 2006-07-20 International Business Machines (Ibm) Corporation Task management in a data processing environment having multiple hardware entities

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212622B1 (en) 1998-08-24 2001-04-03 Advanced Micro Devices, Inc. Mechanism for load block on store address generation
WO2000029939A1 (en) 1998-11-16 2000-05-25 Telefonaktiebolaget Lm Ericsson A job-parallel processor
KR20020070071A (ko) * 2001-02-27 2002-09-05 가부시끼가이샤 히다치 세이사꾸쇼 정보처리장치 및 실시간 분산처리시스템
KR20030074047A (ko) * 2002-03-07 2003-09-19 가부시끼가이샤 도시바 멀티 프로세서 시스템
KR20040065981A (ko) * 2003-01-16 2004-07-23 인터내셔널 비지네스 머신즈 코포레이션 스레드 유형에 근거한 컴퓨터 자원의 동적 할당
US20060161923A1 (en) 2005-01-20 2006-07-20 International Business Machines (Ibm) Corporation Task management in a data processing environment having multiple hardware entities

Also Published As

Publication number Publication date
KR20080065022A (ko) 2008-07-11

Similar Documents

Publication Publication Date Title
EP3285170B1 (en) Application profiling job management system, program, and method
CN111427681B (zh) 边缘计算中基于资源监控的实时任务匹配调度系统和方法
CN107392619B (zh) 智能合约处理方法及装置
JP5845809B2 (ja) 知的且つ動的なロードバランシングによる、分散コンピューティング環境におけるソフトウェアの解析の効率的な並列化の手法
KR101522444B1 (ko) 소스 코드 처리 방법, 시스템, 및 프로그램
CN106325970A (zh) 编译方法和编译系统
JP5845812B2 (ja) 分散コンピューティング環境におけるソフトウェアの解析の効率的な並列化のためのポリシーのスケジューリング
JP5845813B2 (ja) 分散コンピューティング環境におけるソフトウェアの解析の効率的な並列化のためのノードの計算の初期化手法
US20120054722A1 (en) Trace generating unit, system, and program of the same
CN108984179B (zh) 一种Linux下编译处理方法及装置
JP5845811B2 (ja) 分散コンピューティング環境におけるソフトウェアの解析の効率的な並列化のための動的且つ知的な部分的計算管理
US10007495B2 (en) Code generation method for scheduling processors using hook function and exception handling function
CN113282402B (zh) 一种面向复杂资源约束的测试任务调度方法
CN105849698B (zh) 动态编程中的执行防护
JP5845810B2 (ja) 分散コンピューティング環境におけるソフトウェアの解析の並列化のための効率的な部分計算
CN112559343A (zh) 测试路径生成方法及相关设备
EP1646940A2 (en) Designing computer programs
KR100856468B1 (ko) 임베디드 소프트웨어의 객체지향 태스크 모델을멀티프로세서 시스템 온 칩 하드웨어 아키텍처로 자동할당하기 위한 방법
CN114020414B (zh) Android系统与底层Linux共生方法、装置、电子设备及存储介质
US11573777B2 (en) Method and apparatus for enabling autonomous acceleration of dataflow AI applications
Benoit et al. Scheduling skeleton-based grid applications using PEPA and NWS
CN111061538A (zh) 一种多Lua虚拟机内存优化方法及其系统
US20130290977A1 (en) Computational Resource Allocation System And A Method For Allocating Computational Resources For Executing A Scene Graph Based Application At Run Time
JP5379765B2 (ja) プログラム実行装置およびプログラム実行方法
CN112000341A (zh) 一种应用的实现方法和装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee