KR100856267B1 - Vertical nitride semiconductor light emitting device and manufacturing method of the same - Google Patents

Vertical nitride semiconductor light emitting device and manufacturing method of the same Download PDF

Info

Publication number
KR100856267B1
KR100856267B1 KR20060121472A KR20060121472A KR100856267B1 KR 100856267 B1 KR100856267 B1 KR 100856267B1 KR 20060121472 A KR20060121472 A KR 20060121472A KR 20060121472 A KR20060121472 A KR 20060121472A KR 100856267 B1 KR100856267 B1 KR 100856267B1
Authority
KR
South Korea
Prior art keywords
layer
conductive substrate
light emitting
forming
nitride semiconductor
Prior art date
Application number
KR20060121472A
Other languages
Korean (ko)
Other versions
KR20080050775A (en
Inventor
최번재
박기열
조명수
박진우
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20060121472A priority Critical patent/KR100856267B1/en
Publication of KR20080050775A publication Critical patent/KR20080050775A/en
Application granted granted Critical
Publication of KR100856267B1 publication Critical patent/KR100856267B1/en

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 수직구조 질화물 반도체 발광소자 및 그 제조방법에 관한 것이며, 본 발명의 일 측면은, 요철 형상의 상면을 갖는 도전성 기판과, 상기 도전성 기판 상에서, 상기 도전성 기판 상면 중 볼록부에 의해 상기 도전성 기판과 부분적으로 접하도록 형성된 제2 도전형 질화물층과, 상기 제2 도전형 질화물층 상에 형성된 활성층과, 상기 활성층 상에 형성된 제1 도전형 질화물층 및 상기 제1 도전형 질화물층 상의 일 영역에 형성된 전극부를 포함하는 수직구조 질화물 반도체 발광소자를 제공한다. 본 발명의 다른 측면은 상기 구조를 갖는 수직구조 질화물 반도체 발광소자의 제조방법을 제공한다. 본 발명에 따르면, 발광구조물로부터 예비기판을 분리하는 과정에서 생기는 스트레스를 줄임으로써 발광구조물의 변형, 열적 피해 등을 최소화하며, 이에 따라, 광학적 특성이 보다 향상된 수직구조 질화물 반도체 발광소자 및 그 제조방법을 얻을 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a vertical structure nitride semiconductor light emitting device and a method for manufacturing the same, and an aspect of the present invention relates to a conductive substrate having an uneven upper surface, and an upper surface of the conductive substrate formed by convex portions of the conductive substrate. A second conductive nitride layer formed in contact with the substrate, an active layer formed on the second conductive nitride layer, a first conductive nitride layer formed on the active layer, and a region on the first conductive nitride layer It provides a vertical nitride semiconductor light emitting device comprising an electrode portion formed in. Another aspect of the present invention provides a method of manufacturing a vertical nitride semiconductor light emitting device having the above structure. According to the present invention, by reducing the stress generated in the process of separating the preliminary substrate from the light emitting structure to minimize the deformation, thermal damage, etc. of the light emitting structure, accordingly, the vertical structure nitride semiconductor light emitting device with improved optical characteristics and its manufacturing method Can be obtained.

질화물 반도체, 발광소자, LED, 레이저 리프트오프, 요철, 지지기판 Nitride semiconductors, light emitting devices, LEDs, laser lift-offs, irregularities, support substrates

Description

수직구조 질화물 반도체 발광 소자 및 제조방법{VERTICAL NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE AND MANUFACTURING METHOD OF THE SAME}Vertical structure nitride semiconductor light emitting device and manufacturing method {VERTICAL NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE AND MANUFACTURING METHOD OF THE SAME}

도1a는 본 발명의 일 실시 형태에 따른 수직구조 질화물 반도체 발광소자를 나타내는 단면도이다. 1A is a cross-sectional view illustrating a vertical nitride semiconductor light emitting device according to one embodiment of the present invention.

도1b는 도1a의 수직구조 질화물 반도체 발광소자에서 요철부를 설명하기 위한 도전성 기판의 평면도이다. FIG. 1B is a plan view of a conductive substrate for explaining an uneven portion of the vertical nitride semiconductor light emitting device of FIG. 1A.

도1c는 본 발명의 다른 실시 형태에 따른 수직구조 질화물 반도체 발광소자에서 요철부를 설명하기 위한 도전성 기판의 평면도이다. 1C is a plan view of a conductive substrate for explaining an uneven portion in a vertical nitride semiconductor light emitting device according to another embodiment of the present invention.

도2는 본 발명의 다른 실시 형태에 따른 수직구조 질화물 반도체 발광소자를 나타내는 단면도이다. 2 is a cross-sectional view showing a vertical nitride semiconductor light emitting device according to another embodiment of the present invention.

도3a 내지 도3e는 본 발명의 일 실시 형태에 따른 수직구조 질화물 반도체 발광소자의 제조공정을 설명하기 위한 공정별 단면도이다. 3A to 3E are cross-sectional views illustrating processes of manufacturing a vertical nitride semiconductor light emitting device according to one embodiment of the present invention.

도4는 본 발명의 다른 실시 형태에 따른 수직구조 질화물 반도체 발광소자의 제조공정을 설명하기 위한 공정별 단면도이다. 4 is a cross-sectional view for each process for explaining a manufacturing process of a vertical nitride semiconductor light emitting device according to another embodiment of the present invention.

도5a 및 도5b는 종래 기술과 본 발명에 따른 수직구조 질화물 반도체 발광소자에서, 레이저 리프트오프 공정 시 발광구조물에 작용하는 응력을 시뮬레이션한 사시도이다.5A and 5B are perspective views simulating the stress acting on the light emitting structure during the laser lift-off process in the vertical structure nitride semiconductor light emitting device according to the prior art and the present invention.

<도면의 주요부분에 대한 부호설명><Code Description of Main Parts of Drawing>

11,31,41: n형 질화물 반도체층 12,32,42: 활성층11,31,41: n-type nitride semiconductor layer 12,32,42: active layer

13,33,43: p형 질화물 반도체층 14,34,44: 오믹콘택층13,33,43: p-type nitride semiconductor layer 14,34,44: ohmic contact layer

15,15`,25,35,45: 도전성 기판 16a,16b: n측 전극 및 p측 본딩전극15, 15 ', 25, 35, 45: conductive substrates 16a, 16b: n-side electrode and p-side bonding electrode

30,40: 사파이어 기판 37: 감광막 패턴30, 40: sapphire substrate 37: photosensitive film pattern

47: 절연층 패턴 A: 시드금속층47: insulating layer pattern A: seed metal layer

본 발명은 질화물 반도체 발광소자 및 그 제조방법에 관한 것으로, 보다 상세하게는, 발광구조물로부터 예비기판을 분리하는 과정에서 발광구조물에 작용하는 스트레스를 줄임으로써 발광구조물의 변형, 열적 피해 등을 최소화하며, 이에 따라, 광학적 특성이 보다 향상된 수직구조 질화물 반도체 발광소자 및 그 제조방법에 관한 것이다.The present invention relates to a nitride semiconductor light emitting device and a manufacturing method thereof, and more particularly, to minimize the deformation, thermal damage, etc. of the light emitting structure by reducing the stress acting on the light emitting structure in the process of separating the preliminary substrate from the light emitting structure. Accordingly, the present invention relates to a vertical structure nitride semiconductor light emitting device having an improved optical characteristic and a method of manufacturing the same.

반도체 발광소자(Light Emitting Diode, LED)는 전류가 가해지면 p,n형 반도체의 접합 부분에서 전자와 정공의 재결합에 기하여, 다양한 색상의 빛을 발생시킬 수 있는 반도체 장치이다. 이러한 LED는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성, 높은 진동 저항 및 반복적인 전원 단속에 대한 높은 공차 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있으며, 특히, 최근에는, 청색 계열의 단파장 영역에서 발광이 가능한 III족 질화물 반도체가 각광을 받고 있다. BACKGROUND A light emitting diode (LED) is a semiconductor device capable of generating light of various colors based on recombination of electrons and holes at a junction portion of a p and n type semiconductor when current is applied thereto. These LEDs have a number of advantages over filament based light emitting devices, such as long life, low power, excellent initial driving characteristics, high vibration resistance, and high tolerance for repetitive power interruptions. In recent years, group III nitride semiconductors capable of emitting light in a blue short wavelength region have been in the spotlight.

이러한 III족 질화물 반도체를 이용한 발광소자를 구성하는 질화물 단결정은 사파이어 또는 SiC 기판과 같이 특정의 단결정 성장용 기판 상에서 형성된다. 하지만, 사파이어와 같이 절연성 기판을 사용하는 경우에는 전극의 배열에 큰 제약을 받게 된다. 즉, 종래의 질화물 반도체 발광소자는 전극이 수평방향으로 배열되는 것이 일반적이므로, 전류흐름이 협소 해지게 된다. 이러한 협소한 전류 흐름으로 인해, 발광소자의 순방향 전압(Vf)이 증가하여 전류효율이 저하되며, 이와 더불어 정전기 방전(Electrostatic discharge)에 취약해지는 문제가 있다.The nitride single crystal constituting the light emitting device using the group III nitride semiconductor is formed on a specific single crystal growth substrate, such as a sapphire or SiC substrate. However, in the case of using an insulating substrate such as sapphire, the arrangement of electrodes is greatly limited. That is, in the conventional nitride semiconductor light emitting device, since the electrodes are generally arranged in the horizontal direction, the current flow becomes narrow. Due to such a narrow current flow, the forward voltage Vf of the light emitting device increases, resulting in a decrease in current efficiency, and also a problem of being vulnerable to electrostatic discharge.

상기 문제를 해결하기 위해서, 수직구조를 갖는 질화물 반도체 발광소자가 요구된다. 하지만, 수직구조를 갖는 질화물 반도체 발광소자는 그 상하면에 전극을 형성하기 위해서는, 사파이어와 같은 절연성 예비기판을 제거하는 공정이 수반되어야 한다.In order to solve the above problem, a nitride semiconductor light emitting device having a vertical structure is required. However, in order to form an electrode on the upper and lower surfaces of the nitride semiconductor light emitting device having a vertical structure, a process of removing an insulating preliminary substrate such as sapphire should be involved.

종래 기술에 따른 발광구조물로부터 사파이어 예비기판을 제거하는 공정은, 질화물 단결정 발광구조물 상에 도전성 접착층을 사용하여 도전성 지지기판을 부착한 후, 레이저 리프트오프 공정(Laser lift-off)에 의해 사파이어 예비기판을 제거 하는 방식이다. 하지만, 사파이어의 열팽창계수는 약 7.5 × 10-6 /K 인데 반하여, 상기 발광구조물을 구성하는 주요 물질인 GaN 단결정의 열팽창계수는 약 5.9 × 10-6 /K 이며, 이에 따라, 약 16%의 격자 부정합 및 큰 스트레스(stress)가 발생하게 된다. In the process of removing the sapphire preliminary substrate from the light emitting structure according to the prior art, after attaching the conductive support substrate using the conductive adhesive layer on the nitride single crystal light emitting structure, the sapphire preliminary substrate by a laser lift-off process (Laser lift-off) Is the way to get rid of it. However, the thermal expansion coefficient of sapphire is about 7.5 × 10 -6 / K, whereas the thermal expansion coefficient of GaN single crystal, which is the main material constituting the light emitting structure, is about 5.9 × 10 -6 / K, thus, about 16% Lattice mismatch and large stresses occur.

또한, 상기 도전성 지지기판으로 주로 사용되는 구리의 열팽창계수는 약 16 × 10-6 /K 로서, 상기 GaN 단결정의 열팽창계수와 큰 차이를 보이므로, 상술한 스트레스 효과는 도전성 지지기판을 부착함으로써 더 커지게 된다. 즉, 도전성 지지기판과 GaN 단결정의 열팽창 계수 차이로 인해, 레이저 리프트오프 공정 또는 발광소자의 작동 시 발생하는 열에 의하여 상기 GaN 단결정층에는 인장응력 또는 압축응력이 작용할 수 있다.In addition, the thermal expansion coefficient of copper mainly used as the conductive support substrate is about 16 × 10 −6 / K, which shows a large difference from the thermal expansion coefficient of the GaN single crystal, so that the above-described stress effect is further improved by attaching the conductive support substrate. It becomes bigger. That is, due to the difference in thermal expansion coefficient between the conductive support substrate and the GaN single crystal, tensile or compressive stress may act on the GaN single crystal layer by heat generated during the laser lift-off process or operation of the light emitting device.

이러한 응력에 의하여 상기 GaN 단결정층, 특히, 활성층의 내부양자효율 등의 성능이 저하되며, 이에 따라 종래 기술에 따른 수직구조 질화물 반도체 발광소자의 광학적 특성 및 신뢰성 저하를 가져오는 문제가 있다.Due to such stress, the performance of the internal quantum efficiency of the GaN single crystal layer, in particular, the active layer is degraded, and thus there is a problem that the optical characteristics and reliability of the vertical nitride semiconductor light emitting device according to the prior art are degraded.

본 발명은 상기한 종래 기술의 문제를 해결하기 위해 안출된 것으로, 그 일 목적은 발광구조물로부터 예비기판을 분리하는 과정에서 상기 발광구조물에 작용하는 스트레스를 줄임으로써 발광구조물의 변형, 열적 피해 등을 최소화하며, 이에 따라, 광학적 특성이 보다 향상된 수직구조 질화물 반도체 발광소자를 제공하는데 있다. 본 발명의 다른 측면의 목적은 상기 수직구조 질화물 반도체 발광소자의 제조방법을 제공하는데 있다.The present invention has been made to solve the problems of the prior art, one object of the present invention is to reduce the stress acting on the light emitting structure in the process of separating the preliminary substrate from the light emitting structure to prevent deformation, thermal damage, etc. of the light emitting structure. Minimized, and accordingly, to provide a vertical structure nitride semiconductor light emitting device with improved optical characteristics. Another object of the present invention is to provide a method of manufacturing the vertical nitride semiconductor light emitting device.

상기 기술적 과제를 달성하기 위해, 본 발명의 일 측면은, In order to achieve the above technical problem, an aspect of the present invention,

요철 형상의 상면을 갖는 도전성 기판과, 상기 도전성 기판 상에 형성되며, 상기 도전성 기판 상면 중 볼록부에 의해 상기 도전성 기판과 부분적으로 접하는 제2 도전형 질화물층과, 상기 제2 도전형 질화물층 상에 형성된 활성층과, 상기 활성층 상에 형성된 제1 도전형 질화물층 및 상기 제1 도전형 질화물층 상의 일 영역에 형성된 전극부를 포함하는 수직구조 질화물 반도체 발광소자를 제공한다.A conductive substrate having a concave-convex upper surface, a second conductive nitride layer formed on the conductive substrate and partially contacting the conductive substrate by a convex portion of the upper surface of the conductive substrate, and on the second conductive nitride layer Provided is a vertical nitride semiconductor light-emitting device comprising an active layer formed on, the first conductive nitride layer formed on the active layer and the electrode portion formed in one region on the first conductive nitride layer.

본 발명에서 채용된 상기 도전성 기판의 요철 구조는 레이저오프공정이나 발광소자의 작동 중에, 발광구조물과의 응력을 완화하는 기능을 하며, 상기 제2 도전형 질화물층은, 상기 도전성 기판 상면 중 볼록부와 접촉하는 것이 바람직하다.The uneven structure of the conductive substrate employed in the present invention functions to relieve stress with the light emitting structure during the laser off process or the operation of the light emitting device, and the second conductive nitride layer is a convex portion of the upper surface of the conductive substrate. Preference is given to contact with.

바람직하게는, 상기 제1 도전형 질화물층은 n형 불순물이 도핑된 질화물 반도체층이며, 상기 제2 도전형 질화물층은 p형 불순물이 도핑된 질화물 반도체층일 수 있다.Preferably, the first conductivity type nitride layer may be a nitride semiconductor layer doped with n-type impurities, and the second conductivity type nitride layer may be a nitride semiconductor layer doped with p-type impurities.

효율적인 응력완화 효과를 거두기 위한 상기 요철 구조의 형태와 관련하여, 상기 도전성 기판의 상면 중 볼록부의 폭은 5 ~ 30㎛이며, 오목부의 폭은 5 ~ 15㎛이 것이 바람직하다. 또한, 상기 도전성 기판 상면은 기둥 형상의 볼록부 또는 오목부를 갖는 것이 바람직하다.Regarding the shape of the concave-convex structure for achieving an effective stress relaxation effect, the width of the convex portion in the upper surface of the conductive substrate is preferably 5 to 30 μm, and the width of the concave portion is preferably 5 to 15 μm. In addition, the upper surface of the conductive substrate preferably has a columnar convex portion or concave portion.

한편 본 발명에서 채용된 상기 도전성 기판은, 금속으로 이루어질 수 있으며, 더욱 바람직하게는, Ni, Au, Cu, W 및 Ti으로 구성된 그룹으로부터 선택된 물질을 포함할 수 있다.Meanwhile, the conductive substrate employed in the present invention may be made of metal, and more preferably, may include a material selected from the group consisting of Ni, Au, Cu, W, and Ti.

또한, 상기 도전성 기판의 두께는 50 ~ 100㎛ 인 것이 바람직하다.In addition, it is preferable that the thickness of the said conductive substrate is 50-100 micrometers.

본 발명의 다른 실시 형태에서는,In another embodiment of the present invention,

요철 형상의 상면을 갖는 도전성 기판과, 상기 도전성 기판 상에 형성되며, 상기 도전성 기판 상면 중 볼록부에 의해 상기 도전성 기판과 부분적으로 접하는 오믹콘택층과, 상기 오믹콘택층 상에 형성된 제2 도전형 질화물층과, 상기 제2 도전형 질화물층 상에 형성된 활성층과, 상기 활성층 상에 형성된 제1 도전형 질화물층 및 상기 제1 도전형 질화물층 상의 일 영역에 형성된 전극부를 포함하는 수직구조 질화물 반도체 발광소자를 제공한다.A conductive substrate having a concave-convex upper surface, an ohmic contact layer formed on the conductive substrate and partially contacting the conductive substrate by a convex portion of the upper surface of the conductive substrate, and a second conductive type formed on the ohmic contact layer. Vertical nitride semiconductor light emitting device comprising a nitride layer, an active layer formed on the second conductive nitride layer, a first conductive nitride layer formed on the active layer, and an electrode portion formed in one region on the first conductive nitride layer Provided is an element.

이 경우, 상기 오믹콘택층은, 상기 도전성 기판 상면 중 볼록부와 접촉하는 것이 바람직하며, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 것이 바람직하다.In this case, the ohmic contact layer is preferably in contact with the convex portion of the upper surface of the conductive substrate, a group consisting of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au and combinations thereof It is preferred to include at least one layer of a material selected from.

본 발명의 다른 측면은,Another aspect of the invention,

질화물 단결정 성장용 예비기판 상에 제1 도전형 질화물층, 활성층 및 제2 도전형 질화물층을 순차적으로 성장시키는 단계와, 상기 제2 도전형 질화물층 상에, 요철 형상의 하면을 가지며 상기 하면 중 볼록부에 의해 상기 제2 도전형 질화물층과 부분적으로 접하도록 도전성 기판을 형성하는 단계와, 상기 제1 도전형 질화물층의 적어도 일부 영역이 노출되도록 상기 예비기판을 제거하는 단계 및 상기 제1 도전형 질화물층 중 상기 예비기판이 제거되어 노출된 영역에 전극을 형성하는 단계를 포함하는 수직구조 질화물 반도체 발광소자 제조방법을 제공한다.Sequentially growing a first conductivity type nitride layer, an active layer, and a second conductivity type nitride layer on the nitride single crystal growth preliminary substrate; and having a concave-convex lower surface on the second conductivity type nitride layer. Forming a conductive substrate to partially contact the second conductivity type nitride layer by the convex portion, removing the preliminary substrate to expose at least a portion of the first conductivity type nitride layer, and the first conductivity It provides a method of manufacturing a vertical nitride semiconductor light emitting device comprising the step of forming an electrode in the exposed region is removed from the preliminary substrate of the type nitride layer.

이 경우, 상기 도전성 기판이 금속으로 이루어진 경우에는, 상기 도전성 기판을 형성하는 단계는, 도금, 증착, 스퍼터링 중에서 선택된 어느 한 가지 공정에 의할 수 있다.In this case, when the conductive substrate is made of metal, the forming of the conductive substrate may be performed by any one process selected from plating, deposition, and sputtering.

본 발명의 바람직한 실시 형태로서, 상기 제2 도전형 질화물층을 성장시키는 단계와 상기 도전성 기판을 형성하는 단계 사이에, 상기 제2 도전형 질화물층을 선택적으로 노출시키는 감광막 패턴을 형성하는 단계를 더 포함하며, 상기 도전성 기판을 형성하는 단계는, 상기 제2 도전형 질화물층 및 감광막 패턴 전면에 도금하는 공정일 수 있다. 이 경우, 더욱 바람직하게는, 상기 도전성 기판을 형성하는 단계 후, 감광막 패턴을 제거하는 단계를 더 포함할 수 있다.In a preferred embodiment of the present invention, there is further provided a step of forming a photosensitive film pattern for selectively exposing the second conductive nitride layer between growing the second conductive nitride layer and forming the conductive substrate. The forming of the conductive substrate may include plating the entire surface of the second conductivity type nitride layer and the photoresist pattern. In this case, more preferably, after the forming of the conductive substrate, the method may further include removing the photoresist pattern.

또한, 본 발명의 다른 실시 형태에서는, 상기 제2 도전형 질화물층을 성장시키는 단계와 상기 도전성 기판을 형성하는 단계 사이에, 상기 제2 도전형 질화물층 상에 시드금속층을 형성하는 단계 및 상기 시드금속층을 선택적으로 노출시키는 절연층 패턴을 형성하는 단계를 더 포함하며, 상기 도전성 기판을 형성하는 단계는, 상기 시드금속층의 노출된 면에 도금하는 공정일 수 있다.In another embodiment of the present invention, between the growing of the second conductivity type nitride layer and the forming of the conductive substrate, forming a seed metal layer on the second conductivity type nitride layer and the seed. The method may further include forming an insulating layer pattern for selectively exposing the metal layer, and the forming of the conductive substrate may be a process of plating the exposed surface of the seed metal layer.

또한, 본 발명의 다른 실시 형태에서는,In another embodiment of the present invention,

질화물 단결정 성장용 예비기판 상에 제1 도전형 질화물층, 활성층 및 제2 도전형 질화물층을 순차적으로 성장시키는 단계와, 상기 제2 도전형 질화물층 상에 오믹콘택층을 형성하는 단계와, 상기 오믹콘택층 상에, 요철 형상의 하면을 가지며 상기 하면 중 볼록부에 의해 상기 오믹콘택층과 부분적으로 접하도록 도전성 기판을 형성하는 단계와, 상기 제1 도전형 질화물층의 적어도 일부 영역이 노출되도록 상기 예비기판을 제거하는 단계 및 상기 제1 도전형 질화물층의 노출된 영역 중 일부 영역에 전극부를 형성하는 단계를 포함하는 수직구조 질화물 반도체 발광소자 제조방법을 제공한다.Sequentially growing a first conductivity type nitride layer, an active layer and a second conductivity type nitride layer on the nitride single crystal growth preliminary substrate, forming an ohmic contact layer on the second conductivity type nitride layer, and Forming a conductive substrate on the ohmic contact layer to have a concave-convex lower surface and to partially contact the ohmic contact layer by a convex portion of the lower surface, and to expose at least a portion of the first conductivity type nitride layer; A method of manufacturing a vertical nitride semiconductor light emitting device includes removing the preliminary substrate and forming an electrode part in a portion of an exposed region of the first conductivity type nitride layer.

본 발명의 바람직한 실시 형태로서, 상기 오믹콘택층을 성장시키는 단계와 상기 도전성 기판을 형성하는 단계 사이에, 상기 오믹콘택층을 선택적으로 노출시키는 감광막 패턴을 형성하는 단계를 더 포함하며, 상기 도전성 기판을 형성하는 단계는, 상기 오믹콘택층 및 감광막 패턴 전면에 도금하는 공정일 수 있다. 이 경 우, 더욱 바람직하게는, 상기 도전성 기판을 형성하는 단계 후, 감광막 패턴을 제거하는 단계를 더 포함할 수 있다.In a preferred embodiment of the present invention, further comprising forming a photosensitive film pattern for selectively exposing the ohmic contact layer between the growth of the ohmic contact layer and the step of forming the conductive substrate, the conductive substrate The step of forming may be a process of plating the entire surface of the ohmic contact layer and the photoresist pattern. In this case, more preferably, after the forming of the conductive substrate, the method may further include removing the photoresist pattern.

또한, 본 발명의 다른 실시 형태에서는, 상기 오믹콘택층을 성장시키는 단계와 상기 도전성 기판을 형성하는 단계 사이에, 상기 오믹콘택층 상에 시드금속층을 형성하는 단계 및 상기 시드금속층을 선택적으로 노출시키는 절연층 패턴을 형성하는 단계를 더 포함하며, 상기 도전성 기판을 형성하는 단계는, 상기 시드금속층의 노출된 면에 도금하는 공정일 수 있다.In another embodiment of the present invention, between the growing of the ohmic contact layer and forming the conductive substrate, forming a seed metal layer on the ohmic contact layer and selectively exposing the seed metal layer. The method may further include forming an insulating layer pattern, and the forming of the conductive substrate may be a process of plating the exposed surface of the seed metal layer.

바람직하게는, 상기 예비기판을 제거하는 단계는, 레이저 리프트오프 공정에 의하는 것이 바람직하며, 상술한 바와 같이, 본 발명에서 채용된 상기 요철구조에 의해 발광구조물에 발생하는 응력을 완화할 수 있다.Preferably, the removing of the preliminary substrate may be performed by a laser lift-off process. As described above, the stress generated in the light emitting structure may be alleviated by the uneven structure employed in the present invention. .

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태를 보다 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도1a는 본 발명의 일 실시 형태에 따른 수직구조 질화물 반도체 발광소자를 나타내는 단면도이며, 도1b는 도1a의 수직구조 질화물 반도체 발광소자에서 요철부를 설명하기 위한 도전성 기판의 평면도이다. 도1c는 본 발명의 다른 실시 형태에 따른 수직구조 질화물 반도체 발광소자에서 요철부를 설명하기 위한 도전성 기판의 평면도이다. 도2는 본 발명의 다른 실시 형태에 따른 수직구조 질화물 반도체 발광소자를 나타내는 단면도이다. 도3a 내지 도3e는 본 발명의 일 실시 형태에 따른 수직구조 질화물 반도체 발광소자의 제조공정을 설명하기 위한 공정별 단면도이다. 도4는 본 발명의 다른 실시 형태에 따른 수직구조 질화물 반도체 발광소자의 제조공정을 설명하기 위한 공정 단면도이다. 도5a 및 도5b는 종래 기술과 본 발명에 따른 수직구조 질화물 반도체 발광소자에서, 레이저 리프트오프 공정 시 발광구조물에 작용하는 응력을 시뮬레이션한 사시도이다.1A is a cross-sectional view illustrating a vertical nitride semiconductor light emitting device according to an exemplary embodiment of the present invention, and FIG. 1B is a plan view of a conductive substrate for explaining an uneven portion of the vertical nitride semiconductor light emitting device of FIG. 1A. 1C is a plan view of a conductive substrate for explaining an uneven portion in a vertical nitride semiconductor light emitting device according to another embodiment of the present invention. 2 is a cross-sectional view showing a vertical nitride semiconductor light emitting device according to another embodiment of the present invention. 3A to 3E are cross-sectional views illustrating processes of manufacturing a vertical nitride semiconductor light emitting device according to one embodiment of the present invention. 4 is a cross-sectional view illustrating a manufacturing process of a vertical nitride semiconductor light emitting device according to another embodiment of the present invention. 5A and 5B are perspective views simulating the stress acting on the light emitting structure during the laser lift-off process in the vertical structure nitride semiconductor light emitting device according to the prior art and the present invention.

도1a를 참조하면, 본 실시 형태에 따른 수직구조 질화물 반도체 발광소자(10)는, n형 질화물 반도체층(11) 및 p형 질화물 반도체층(13)과 그 사이에 형성된 활성층(12)으로 구성된 발광구조물을 포함하며, 상기 발광구조물의 제1면에 형성된 전극부(16a)과 제2면에 순차적으로 형성된 도전성 기판(15) 및 p측 본딩전극(16b)를 포함한다. 본 발명에서, 상기 '발광구조물'은, 상기 n형 질화물 반도체층(11), 활성층(12), p형 질화물 반도체층(13)이 순차적으로 적층되어 형성된 구조물 의미한다.Referring to Fig. 1A, the vertical nitride semiconductor light emitting element 10 according to the present embodiment is composed of an n-type nitride semiconductor layer 11 and a p-type nitride semiconductor layer 13 and an active layer 12 formed therebetween. The light emitting structure includes an electrode portion 16a formed on the first surface of the light emitting structure, a conductive substrate 15 formed on the second surface, and a p-side bonding electrode 16b. In the present invention, the 'light emitting structure' refers to a structure formed by sequentially stacking the n-type nitride semiconductor layer 11, the active layer 12, and the p-type nitride semiconductor layer 13.

본 실시 형태에서 채용된 상기 n형 질화물 반도체층(11) 및 p형 질화물 반도체층(13)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 n형 불순물 및 p형 불순물이 도핑된 반도체 물질로 이루어질 수 있으며, 대표적으 로, GaN, AlGaN, InGaN이 있다. 또한, 상기 n형 불순물로 Si, Ge, Se, Te 또는 C 등이 사용될 수 있으며, 상기 p형 불순물로는 Mg, Zn 또는 Be 등이 대표적이다.The n-type nitride semiconductor layer 11 and the p-type nitride semiconductor layer 13 employed in this embodiment are Al x In y Ga (1-xy) N composition formula (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), and may be formed of a semiconductor material doped with n-type impurities and p-type impurities. Representative examples include GaN, AlGaN, and InGaN. In addition, Si, Ge, Se, Te or C may be used as the n-type impurity, and the p-type impurity may be representative of Mg, Zn or Be.

또한, 상기 n형 및 p형 질화물 반도체층(11,13)은 유기금속 기상증착법(MOCVD), 분자빔성장법(MBE) 및 하이브리드 기상증착법(HVPE)등으로 성장될 수 있다.In addition, the n-type and p-type nitride semiconductor layers 11 and 13 may be grown by organometallic vapor deposition (MOCVD), molecular beam growth (MBE) and hybrid vapor deposition (HVPE).

상기 활성층(12)은 가시광(약 350∼680㎚ 파장범위)을 발광하기 위한 층일 수 있으며, 단일 또는 다중 양자 웰 구조를 갖는 언도프된 질화물 반도체층으로 구성된다. 이 경우, 상기 활성층(12)은 상기 n형 및 p형 질화물 반도체층(11,13)과 같이 유기금속 기상증착법(MOCVD), 분자빔성장법(MBE) 및 하이브리드 기상증착법(HVPE)등으로 성장될 수 있다.The active layer 12 may be a layer for emitting visible light (a wavelength range of about 350 to 680 nm), and is formed of an undoped nitride semiconductor layer having a single or multiple quantum well structure. In this case, the active layer 12 is grown by organometallic vapor deposition (MOCVD), molecular beam growth (MBE), hybrid vapor deposition (HVPE) and the like as the n-type and p-type nitride semiconductor layers 11 and 13. Can be.

상기 도전성 기판(15)은 최종 발광소자에 포함되는 요소로서, 상기 수직구조 질화물 반도체 발광소자(10)의 p측 전극 역할과 함께 상기 발광구조물을 지지하는 지지체의 역할을 수행한다. 따라서, 상기 도전성 기판(15)은 전기전도도가 높은 것이 바람직하므로, 금속이 일반적으로 채용될 수 있다. 구체적으로, 상기 도전성 기판(15)는 Cu, Ni, Au, W 및 Ti으로 구성된 그룹으로부터 선택된 물질을 포함할 수 있다. The conductive substrate 15 is an element included in the final light emitting device, and serves as a support for supporting the light emitting structure together with the p-side electrode of the vertical nitride semiconductor light emitting device 10. Therefore, since the conductive substrate 15 preferably has high electrical conductivity, a metal may be generally employed. Specifically, the conductive substrate 15 may include a material selected from the group consisting of Cu, Ni, Au, W, and Ti.

본 실시 형태에서, 상기 도전성 기판(15)은 상면에 요철이 형성된 구조로서, 상기 도전성 기판(15) 상면 중 볼록부(B)에 의해 상기 p형 질화물 반도체층(13)과 부분적으로 접하도록 형성되며, 오목부(C)에서는 상기 p형 질화물 반도체층(13)과 접하지 않는다. 이는, 상기 도전성 기판(15)과 p형 질화물 반도체층(13)과 접촉하는 면적을 줄여 상기 발광구조물에 작용하는 응력을 줄이기 위한 것이다. 즉, 상기 도전성 기판(15)으로 주로 사용되는 구리의 열팽창계수는 약 16 × 10-6 /K 이고, 상기 발광구조물을 구성하는 주요 물질인 GaN 단결정의 열팽창계수는 약 5.9 × 10-6 /K 으로서 큰 차이를 보여, 상기 GaN 단결정에는 큰 응력이 작용할 수 있으므로, 상기 도전성 기판(15)이 상기 발광구조물과 접하는 면적을 줄임으로써 상기 발광구조물에 작용하는 응력을 줄일 수 있다. 다만, 본 발명은 본 실시 형태에 제한되지 않으며, 상기 p형 질화물 반도체층(13)과 도전성 기판(15)은, 마주보는 각각의 면 전체가 접촉하지 않는 범위에서는, 상기 오목부(C)에서 일부 접촉할 수도 있다.In the present embodiment, the conductive substrate 15 has a structure in which unevenness is formed on an upper surface thereof, and is formed to partially contact the p-type nitride semiconductor layer 13 by the convex portion B of the upper surface of the conductive substrate 15. In the recess C, the p-type nitride semiconductor layer 13 is not in contact with the p-type nitride semiconductor layer 13. This is to reduce the stress applied to the light emitting structure by reducing the area in contact with the conductive substrate 15 and the p-type nitride semiconductor layer 13. That is, the thermal expansion coefficient of copper mainly used as the conductive substrate 15 is about 16 × 10 −6 / K, and the thermal expansion coefficient of GaN single crystal, which is the main material constituting the light emitting structure, is about 5.9 × 10 −6 / K. As a large difference is shown, a large stress may act on the GaN single crystal, so that the stress acting on the light emitting structure can be reduced by reducing the area in which the conductive substrate 15 is in contact with the light emitting structure. However, the present invention is not limited to the present embodiment, and the p-type nitride semiconductor layer 13 and the conductive substrate 15 are formed at the concave portion C in a range in which the entire facing surfaces thereof do not contact each other. Some contact may be possible.

효율적인 응력완화 효과를 거두기 위한 상기 요철 구조의 형태와 관련하여, 상기 요철의 형태는 상기 도전성 기판(15)과 상기 p형 질화물 반도체층(13)의 접촉 면적을 줄이기 위해 가능한 형태가 채용될 수 있다. 도1b를 참조하여 이를 설명하면, 상기 도전성 기판(15)의 상면은 복수의 직각기둥 형태의 오목부(C) 및 상기 p형 질화물 반도체층(13)과 접하는 볼록부(B)를 갖는다. 이 경우, 상기 볼록부(B)의 폭은 5 ~ 30㎛인 것이 바람직하며, 상기 오목부의 폭(W)은 5 ~ 15㎛인 것이 바람직하다. 다만, 본 발명은 이에 제한되지 않으며, 상기 오목부(C)는 원기둥 등 다른 기둥 형상이 될 수도 있다. 또한, 도1c에 도시된 바와 같이, 본 발명의 다른 실시 형태에서는 도전성 기판(15`)의 상면은 복수의 볼록부(B) 및 오목부(C)를 가지며, 상기 복수의 볼록부(B)가 직각기둥 형태일 수도 있다.In relation to the shape of the concave-convex structure for achieving an effective stress relaxation effect, the form of the concave-convex shape may be adopted to reduce the contact area of the conductive substrate 15 and the p-type nitride semiconductor layer 13. . Referring to FIG. 1B, the upper surface of the conductive substrate 15 has a plurality of rectangular pillar-shaped recesses C and convex portions B contacting the p-type nitride semiconductor layer 13. In this case, it is preferable that the width | variety of the said convex part B is 5-30 micrometers, and it is preferable that the width W of the said recessed part is 5-15 micrometers. However, the present invention is not limited thereto, and the concave portion C may have another pillar shape such as a cylinder. In addition, as shown in Fig. 1C, in another embodiment of the present invention, the upper surface of the conductive substrate 15 'has a plurality of convex portions B and concave portions C, and the plurality of convex portions B May be in the form of a right column.

한편, 도1a, 도1b 및 도1c에서 설명한, 상기 도전성 기판(15,15`)은 금속으로 이루어지는 것이 바람직하며, 구체적으로는, Ni, Au, Cu, W, Ti 등이 채용될 수 있다. 이 경우, 상기 도전성 기판(15,15`)은 증착, 도금, 스퍼터링 공정 등을 통하여 형성될 수 있으며, 공정 효율 측면에서 도금 공정이 바람직하다. 또한, 도1a를 참조하면, 상기 도전성 기판의 두께(t)는 50 ~ 100㎛의 범위가 바람직하다. Meanwhile, the conductive substrates 15 and 15 'described with reference to FIGS. 1A, 1B, and 1C are preferably made of a metal. Specifically, Ni, Au, Cu, W, Ti, or the like may be employed. In this case, the conductive substrates 15 and 15` may be formed through a deposition, plating, or sputtering process, and a plating process is preferable in terms of process efficiency. 1A, the thickness t of the conductive substrate is preferably in the range of 50 to 100 μm.

마지막으로 n측 전극 및 p측 본딩전극(16a,16b)은 최외곽 전극층으로, 일반적으로 Au 또는 Au를 함유한 합금으로 이루어진다. 이러한 n측 전극 및 p측 본딩전극(16a, 16b)은 통상적인 금속층 성장방법인 증착법 또는 스퍼터링공정에 의해 형성될 수 있다.Finally, the n-side electrode and p-side bonding electrodes 16a and 16b are outermost electrode layers, and are generally made of Au or an alloy containing Au. The n-side electrode and p-side bonding electrodes 16a and 16b may be formed by a deposition method or a sputtering process, which is a conventional metal layer growth method.

도2를 참조하여 본 발명의 다른 실시 형태를 설명하면, 본 실시 형태에 따른 수직구조 질화물 반도체 발광소자(20)는, n형 질화물 반도체층(21) 및 p형 질화물 반도체층(23)과 그 사이에 형성된 활성층(22)으로 구성된 발광구조물을 포함하며, 상기 발광구조물의 제1면에 형성된 전극부(26a)과 제2면에 순차적으로 형성된 오믹콘택층(24), 도전성 기판(25) 및 p측 본딩전극(26b)를 포함한다.Referring to FIG. 2, another embodiment of the present invention will be described. The vertical nitride semiconductor light emitting device 20 according to the present embodiment includes an n-type nitride semiconductor layer 21 and a p-type nitride semiconductor layer 23 and the same. A light emitting structure comprising an active layer 22 formed therebetween, the ohmic contact layer 24 formed on the first surface of the light emitting structure, the ohmic contact layer 24 formed on the second surface, the conductive substrate 25 and a p-side bonding electrode 26b.

다른 구성요소는 도1a에서 설명한 바와 동일하므로, 오믹콘택층(24)에 대하여만 설명한다. 상기 오믹콘택층(24)은, 바람직하게는 70% 이상의 반사율을 가지며, 상기 p형 질화물 반도체층(23)과의 오믹콘택을 형성한다. 이러한 오믹콘택 층(24)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층으로 형성될 수 있다. 바람직하게 상기 오믹콘택층(24)은 Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al 또는 Ni/Ag/Pt로 형성될 수 있다. Since the other components are the same as those described in FIG. 1A, only the ohmic contact layer 24 will be described. The ohmic contact layer 24 preferably has a reflectance of 70% or more and forms an ohmic contact with the p-type nitride semiconductor layer 23. The ohmic contact layer 24 may be formed of at least one layer made of a material selected from the group consisting of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, and combinations thereof. Preferably the ohmic contact layer 24 is Ni / Ag, Zn / Ag, Ni / Al, Zn / Al, Pd / Ag, Pd / Al, Ir / Ag. It may be formed of Ir / Au, Pt / Ag, Pt / Al or Ni / Ag / Pt.

본 발명에 따른 수직구조 반도체 발광소자에 대한 제조공정의 일 실시 형태를 도3a 내지 도3e를 참조하여 설명한다.An embodiment of a manufacturing process for a vertical structure semiconductor light emitting device according to the present invention will be described with reference to FIGS. 3A to 3E.

우선, 도3a와 같이, 질화물 단결정 성장용 예비기판인 사파이어 기판(30) 상에 순차적으로 n형 질화물 반도체층(31), 활성층(32), p형 질화물 반도체층(33)을 성장시키고, 상기 p형 질화물 반도체층(33) 상에 오믹콘택층(34)을 형성한다.First, as shown in FIG. 3A, the n-type nitride semiconductor layer 31, the active layer 32, and the p-type nitride semiconductor layer 33 are sequentially grown on the sapphire substrate 30, which is a preliminary substrate for nitride single crystal growth. An ohmic contact layer 34 is formed on the p-type nitride semiconductor layer 33.

상기 사파이어 기판(30)은, 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 방향의 격자상수가 13.001Å , a축 방향으로는 4.765Å의 격자간 거리를 가지며, 사파이어 면방향(orientation plane)으로는 C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이러한 상기 사파이어 기판(30)의 C면의 경우 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다. 다만, 본 실시 형태에서 사용되는 기판은 상기 사파이어 기판(30)에 한정되지 않으며, SiC 기판과 같은 다른 질화물 단결정 성장용 기판 또는 동종 질화물 단결정 기판이 사용될 수 있다.The sapphire substrate 30 is a crystal having hexagonal-Rhombo R3c symmetry. An orientation plane includes a C (0001) plane, an A (1120) plane, an R (1102) plane, and the like. The C surface of the sapphire substrate 30 is relatively easy to grow a nitride thin film, and is mainly used as a substrate for nitride growth because it is stable at high temperatures. However, the substrate used in the present embodiment is not limited to the sapphire substrate 30, and other nitride single crystal growth substrates such as SiC substrates or homogeneous nitride single crystal substrates may be used.

또한, 상술한 바와 같이, 상기 n형 질화물 반도체층(31), 활성층(32), p형 질화물 반도체층(33)은 공지된 질화물 성장 공정인 유기금속 기상증착법(MOCVD), 분자빔성장법(MBE) 및 수소화물 기상증착법(HVPE) 등으로 성장될 수 있다. In addition, as described above, the n-type nitride semiconductor layer 31, the active layer 32, and the p-type nitride semiconductor layer 33 are organometallic vapor deposition (MOCVD), molecular beam growth ( MBE) and hydride vapor deposition (HVPE) and the like.

한편, 상기 오믹콘택층(34)은 통상적인 금속층 성장방법인 증착법 또는 스퍼터링 공정에 의해 형성될 수 있다. 특히, 오믹콘택 특성을 향상시키기 위해서 약 400∼900℃의 온도에서 열처리될 수 있다.On the other hand, the ohmic contact layer 34 may be formed by a deposition method or a sputtering process which is a conventional metal layer growth method. In particular, it may be heat-treated at a temperature of about 400 ~ 900 ℃ to improve ohmic contact properties.

이어, 도3b와 같이, 상기 오믹콘택층(34) 상에 상기 오믹콘택층(34)을 노출시키도록 감광막 패턴(37)을 형성한다. 상기 감광막 패턴(37)은 상기 도전성 기판에 요철 구조를 형성하기 위한 것으로 상기 오믹콘택층(34)과 도전성 기판이 서로 접촉되는 형상에 맞게 형성된다. 즉, 도3b와 같은 경우, 상기 감광막 패턴(37)은 나란히 배열된 복수 개의 스트라이프 형상을 갖도록 형상되며 각각의 패턴은 기둥 형상의 볼록부 갖는다. 이에 따라, 상기 도전성 기판에는 상기 감광막 패턴(37)과 같은 오목부가 형성된다. 3B, a photosensitive film pattern 37 is formed on the ohmic contact layer 34 to expose the ohmic contact layer 34. The photoresist pattern 37 is formed to form an uneven structure on the conductive substrate, and is formed to have a shape in which the ohmic contact layer 34 and the conductive substrate are in contact with each other. That is, in the case of FIG. 3B, the photosensitive film pattern 37 has a plurality of stripe shapes arranged side by side, and each pattern has a columnar convex portion. Accordingly, the same recessed portion as that of the photosensitive film pattern 37 is formed on the conductive substrate.

다음으로, 도3c와 같이, 상기 오믹콘택층(34) 및 상기 감광막 패턴(37) 전면에 도전성 기판(35)을 형성한다. 이 경우, 상기 감광막 패턴(37)에 의하여 상기 도전성 기판(35)에는 본 실시 형태에서 요구되는 요철 구조가 형성될 수 있다. Next, as illustrated in FIG. 3C, the conductive substrate 35 is formed on the entire surface of the ohmic contact layer 34 and the photoresist pattern 37. In this case, the concave-convex structure required in the present embodiment may be formed on the conductive substrate 35 by the photosensitive film pattern 37.

상기 도전성 기판(35)은 Cu, Ni, Au, Ti, W 등의 금속으로 이루어지며, 상술한 바와 같이 도금, 증착, 스퍼터링 공정에 의해 형성될 수 있으나, 공정 효율을 고려하였을 때 도금 공정이 가장 바람직하다. 이 경우, 상기 도금 공정은 전해도 금, 비전해도금, 증착도금 등 금속층을 형성하는데 사용되는 공지의 도금 공정을 포함하며, 이 중에서, 도금 시간이 적게 소요되는 전해도금법을 이용하는 것이 바람직하다.The conductive substrate 35 is made of metals such as Cu, Ni, Au, Ti, W, and the like, and may be formed by plating, vapor deposition, and sputtering processes as described above. desirable. In this case, the plating process includes a known plating process used to form metal layers such as electroplating, non-plating, and deposition plating, and among these, it is preferable to use an electroplating method which requires a short plating time.

다음으로, 도3d와 같이, 레이저 리프트오프 공정, 즉, 상기 사파이어 기판(30) 하면으로 레이저빔(L)을 조사하여 상기 발광구조물로부터 상기 사파이어 기판(30)을 제거한다. 상기 레이저빔(L)은 사파이어 기판(30)의 전면에 조사되는 것이 아니라, 상기 사파이어 기판(30) 상에 형성된 최종 발광소자의 크기로 분리된 발광구조물 각각에 정렬되어 복수 회 조사되는 것이 바람직하다. 상기 사파이어 기판(30)을 제거하는 단계는 본 실시 형태와 같이 레이저 리프트오프 공정이 가장 바람직하나, 본 발명은 이에 제한되지 않으며, 다른 기계적 또는 화학적 공정을 통하여서도 분리가 가능하다. Next, as shown in FIG. 3D, the laser lift-off process, that is, the laser beam L is irradiated to the lower surface of the sapphire substrate 30 to remove the sapphire substrate 30 from the light emitting structure. It is preferable that the laser beam L is not irradiated to the entire surface of the sapphire substrate 30, but irradiated a plurality of times in alignment with each of the light emitting structures separated by the size of the final light emitting device formed on the sapphire substrate 30. . The step of removing the sapphire substrate 30 is most preferably a laser lift-off process as in the present embodiment, but the present invention is not limited thereto and may be separated through other mechanical or chemical processes.

마지막으로, 도3e와 같이, 상기 발광구조물의 제1면, 즉, 상기 n형 질화물 반도체층(31) 상의 일 영역에 n측 전극(36a)을 형성하고, 상기 도전성 기판(35) 하면에 p측 본딩전극(36b)을 형성한다. 상기 전극구조의 형성 과정 역시, APCVD, LPCVD, PECVD 등을 이용한 금속박막증착 등이 사용될 수 있다.Finally, as shown in FIG. 3E, an n-side electrode 36a is formed on a first surface of the light emitting structure, that is, an area on the n-type nitride semiconductor layer 31, and p is formed on a lower surface of the conductive substrate 35. The side bonding electrode 36b is formed. Formation of the electrode structure may also be used, such as metal thin film deposition using APCVD, LPCVD, PECVD, and the like.

한편, 상기 감광막 패턴(37)은 최종 발광소자 내부에 그대로 남아 있을 수 있다. 이는, 상기 감광막 패턴(37)이 남아 있다 하더라도 상기 도전성 기판(35)의 요철 구조에 의한 응력완화 효과에 큰 영향을 미치지 않기 때문이다. 다만, 도시하 지는 않았으나 응력완화 효과를 보다 향상시키기 위해, 상기 도전성 기판(35)을 형성하는 단계 후, 상기 감광막 패턴(37)을 제거하는 단계를 더 거칠 수도 있으며, 이 경우에는, 최종 발광소자는 도2에 도시된 구조가 된다. 이 경우, 상기 감광막 패턴(37)을 제거하는 단계는 공지된 공정인, 애싱 또는 스프리핑 공정 등이 사용될 수 있다.Meanwhile, the photoresist pattern 37 may remain inside the final light emitting device. This is because even if the photosensitive film pattern 37 remains, the stress relaxation effect due to the uneven structure of the conductive substrate 35 is not significantly affected. Although not shown, in order to further improve the stress relaxation effect, after the forming of the conductive substrate 35, the step of removing the photosensitive film pattern 37 may be further roughened. In this case, the final light emitting device Becomes the structure shown in FIG. In this case, the removing of the photoresist pattern 37 may be a known process, an ashing process or a sppping process.

상기 구조를 갖는 수직구조 질화물 반도체 발광소자 제조공정의 다른 실시 형태를 도4를 참조하여 설명한다.Another embodiment of the vertical structure nitride semiconductor light emitting device manufacturing process having the above structure will be described with reference to FIG.

도4에 따르면, 본 실시 형태에서는, 질화물 단결정 성장용 예비기판인 사파이어 기판(40) 상에 순차적으로 n형 질화물 반도체층(41), 활성층(42), p형 질화물 반도체층(43)을 성장시키고, 상기 p형 질화물 반도체(43) 상에 오믹콘택층(44)을 형성한다. 이후, 도전성 기판(45)의 요철 구조를 형성하기 위해 상기 오믹콘택층(44) 상에, 시드금속층(A)을 형성한 후, 상기 시드금속층(A)을 선택적으로 노출시키는 절연층 패턴(47)을 형성한다. 이어, 상기 시드금속층의 노출된 면에 도금 공정을 하여 도전성 기판(45)을 형성한다. 이 경우, 도4에 도시된 바와 같이, 상기 시드금속층(A)에서 화살표로 표시한 상기 절연층 패턴(47) 방향으로 성장한다. 이후의 레이저 리프트오프 등의 공정은 도3에서 설명한 바와 같다. Referring to Fig. 4, in this embodiment, the n-type nitride semiconductor layer 41, the active layer 42, and the p-type nitride semiconductor layer 43 are sequentially grown on the sapphire substrate 40, which is a preliminary substrate for nitride single crystal growth. The ohmic contact layer 44 is formed on the p-type nitride semiconductor 43. Subsequently, after forming the seed metal layer A on the ohmic contact layer 44 to form the uneven structure of the conductive substrate 45, the insulating layer pattern 47 selectively exposing the seed metal layer A. ). Subsequently, a plating process is performed on the exposed surface of the seed metal layer to form the conductive substrate 45. In this case, as shown in FIG. 4, the seed metal layer A grows in the direction of the insulating layer pattern 47 indicated by an arrow. Subsequent processes, such as laser lift-off, are as described in FIG.

여기서, 상기 절연층 패턴(47)은 도3b에서 설명한 상기 감광막 패턴(37)과 같이 상기 도전성 기판(45)과 오믹콘택층(44)의 접촉면적을 줄이기 위해 상기 도전성 기판(45)에 요철구조를 형성하기 위한 것이다. 일반적으로 상기 절연층 패 턴(47)은 실리콘 산화물 또는 실리콘 질화물이 사용될 수 있다. 또한, 상기 절연층 패턴(47)은 상기 감광막 패턴(37)과 같이 최종 발광소자에 남아있어도 응력완화 효과에 큰 영향을 미치지 않는다.Here, the insulating layer pattern 47 has a concave-convex structure on the conductive substrate 45 in order to reduce the contact area between the conductive substrate 45 and the ohmic contact layer 44 as the photosensitive film pattern 37 described with reference to FIG. 3B. To form. In general, the insulating layer pattern 47 may be formed of silicon oxide or silicon nitride. In addition, even if the insulating layer pattern 47 remains in the final light emitting device like the photosensitive film pattern 37, the insulating layer pattern 47 does not significantly affect the stress relaxation effect.

마지막으로, 도5a 및 도5b를 참조하여 종래 기술과 본 발명에 따른 수직구조 질화물 발광소자 제조방법에서 레이저 리프트오프 공정 시 발광구조물에 작용하는 응력의 차이를 설명한다.Lastly, with reference to FIGS. 5A and 5B, a difference in stress acting on the light emitting structure during the laser lift-off process in the vertical structure nitride light emitting device manufacturing method according to the prior art and the present invention will be described.

우선, 도5a를 참조하면, 종래 기술에 따른 수직구조 질화물 반도체 발광소자에서는 도전성 기판과 발광구조물(L)의 접촉면(T)이 넓으며, 이에 따라, 상기 접촉면(T)에서 발생하는 인장응력이 약 5 × 105 Pa 정도임을 알 수 있다. 또한, 최대 스트레스가 발생하는 지점(M)에서는 약 1 × 106 Pa 이상의 인장응력이 작용한다. First, referring to FIG. 5A, in the vertical nitride semiconductor light emitting device according to the related art, the contact surface T of the conductive substrate and the light emitting structure L is wide, and accordingly, the tensile stress generated at the contact surface T is reduced. It can be seen that it is about 5 × 10 5 Pa. In addition, at a point M at which the maximum stress occurs, a tensile stress of about 1 × 10 6 Pa or more is applied.

반면에, 도5b를 참조하면, 본 발명에 따른 수직구조 질화물 반도체 발광소자에서는 도전성 기판과 발광구조물(L)의 접촉면(T)이 상기 도전성 기판의 볼록부에 한정되어, 상기 접촉면(T)에서는 압축응력이 발생하며, 그 크기는 약 6 × 104 Pa 정도이다. 또한, 최대 응력이 작용하는 지점(M)에서 1 × 106 Pa 이하의 인장응력이 작용한다. 즉, 본 발명에 따른 수직구조 질화물 반도체 발광소자에서는 종래 기술에 비하여 상기 발광구조물(L)에 작용하는 응력의 크기가 현저하게 저하된 것을 볼 수 있다.On the other hand, referring to Figure 5b, in the vertical structure nitride semiconductor light emitting device according to the present invention, the contact surface (T) of the conductive substrate and the light emitting structure (L) is limited to the convex portion of the conductive substrate, the contact surface (T) Compressive stress occurs and its size is about 6 × 10 4 Pa. In addition, a tensile stress of 1 × 10 6 Pa or less acts at the point M at which the maximum stress acts. That is, in the vertical nitride semiconductor light emitting device according to the present invention, it can be seen that the magnitude of the stress acting on the light emitting structure L is remarkably reduced as compared with the prior art.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.It is intended that the invention not be limited by the foregoing embodiments and the accompanying drawings, but rather by the claims appended hereto. Accordingly, various forms of substitution, modification, and alteration may be made by those skilled in the art without departing from the technical spirit of the present invention described in the claims, which are also within the scope of the present invention. something to do.

상술한 바와 같이, 본 발명에 따르면, 발광구조물로부터 예비기판을 분리하는 과정에서 생기는 스트레스를 줄임으로써 발광구조물의 변형, 열적 피해 등을 최소화하며, 이에 따라, 광학적 특성이 보다 향상된 수직구조 질화물 반도체 발광소자 및 그 제조방법을 얻을 수 있다.As described above, according to the present invention, by reducing the stress generated in the process of separating the preliminary substrate from the light emitting structure, it minimizes the deformation, thermal damage, etc. of the light emitting structure, and thus the vertical structure nitride semiconductor light emission with improved optical characteristics An element and its manufacturing method can be obtained.

Claims (21)

요철 형상의 상면을 갖는 도전성 기판;A conductive substrate having an uneven top surface; 상기 도전성 기판 상에 형성되며, 상기 도전성 기판 상면 중 볼록부에 의해 상기 도전성 기판과 부분적으로 접하는 제2 도전형 질화물층;A second conductive nitride layer formed on the conductive substrate and partially contacting the conductive substrate by a convex portion of an upper surface of the conductive substrate; 상기 제2 도전형 질화물층 상에 형성된 활성층;An active layer formed on the second conductivity type nitride layer; 상기 활성층 상에 형성된 제1 도전형 질화물층; 및A first conductivity type nitride layer formed on the active layer; And 상기 제1 도전형 질화물층 상의 일 영역에 형성된 전극부를 포함하는 수직구조 질화물 반도체 발광소자.Vertical nitride semiconductor light emitting device comprising an electrode portion formed in one region on the first conductivity type nitride layer. 제1항에 있어서, The method of claim 1, 상기 제1 도전형 질화물층은 n형 불순물이 도핑된 질화물 반도체층이며, 상기 제2 도전형 질화물층은 p형 불순물이 도핑된 질화물 반도체층인 것을 특징으로 하는 수직구조 질화물 반도체 발광소자.And the first conductive nitride layer is a nitride semiconductor layer doped with n-type impurities, and the second conductive nitride layer is a nitride semiconductor layer doped with p-type impurities. 제1항에 있어서, The method of claim 1, 상기 도전성 기판의 상면 중 볼록부의 폭은 5 ~ 30㎛이며, 오목부의 폭은 5 ~ 15㎛인 것을 특징으로 하는 수직구조 질화물 반도체 발광소자.The width of the convex portion of the upper surface of the conductive substrate is 5 to 30㎛, the vertical structure nitride semiconductor light emitting device, characterized in that the width of 5 to 15㎛. 제1항에 있어서, The method of claim 1, 상기 도전성 기판 상면은 기둥 형상의 볼록부 또는 오목부를 갖는 것을 특징으로 하는 수직구조 질화물 반도체 발광소자.The upper surface of the conductive substrate is a vertical nitride semiconductor light emitting device, characterized in that it has a columnar convex portion or concave portion. 제1항에 있어서, The method of claim 1, 상기 도전성 기판은 Ni, Au, Cu, W 및 Ti으로 구성된 그룹으로부터 선택된 적어도 하나의 물질을 포함하는 것을 특징으로 하는 수직구조 질화물 반도체 발광소자.And the conductive substrate comprises at least one material selected from the group consisting of Ni, Au, Cu, W and Ti. 요철 형상의 상면을 갖는 도전성 기판;A conductive substrate having an uneven top surface; 상기 도전성 기판 상에 형성되며, 상기 도전성 기판 상면 중 볼록부에 의해 상기 도전성 기판과 부분적으로 접하는 형성된 오믹콘택층;An ohmic contact layer formed on the conductive substrate and partially contacted with the conductive substrate by a convex portion of an upper surface of the conductive substrate; 상기 오믹콘택층 상에 형성된 제2 도전형 질화물층;A second conductivity type nitride layer formed on the ohmic contact layer; 상기 제2 도전형 질화물층 상에 형성된 활성층;An active layer formed on the second conductivity type nitride layer; 상기 활성층 상에 형성된 제1 도전형 질화물층; 및A first conductivity type nitride layer formed on the active layer; And 상기 제1 도전형 질화물층 상의 일 영역에 형성된 전극부를 포함하는 수직구조 질화물 반도체 발광소자.Vertical nitride semiconductor light emitting device comprising an electrode portion formed in one region on the first conductivity type nitride layer. 제6항에 있어서,The method of claim 6, 상기 오믹콘택층은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 것을 특징으로 하는 수직구조 질화물 반도체 발광소자.The ohmic contact layer includes at least one layer made of a material selected from the group consisting of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, and combinations thereof. Nitride semiconductor light emitting device. 질화물 단결정 성장용 예비기판 상에 제1 도전형 질화물층, 활성층 및 제2 도전형 질화물층을 순차적으로 성장시키는 단계;Sequentially growing a first conductivity type nitride layer, an active layer and a second conductivity type nitride layer on the nitride single crystal growth preliminary substrate; 상기 제2 도전형 질화물층 상에, 요철 형상의 하면을 가지며 상기 하면 중 볼록부에 의해 상기 제2 도전형 질화물층과 부분적으로 접하도록 도전성 기판을 형성하는 단계;Forming a conductive substrate on the second conductive nitride layer, the conductive substrate having a concave-convex lower surface and partially contacting the second conductive nitride layer by a convex portion of the lower surface; 상기 제1 도전형 질화물층의 적어도 일부 영역이 노출되도록 상기 예비기판을 제거하는 단계; 및Removing the preliminary substrate to expose at least a portion of the first conductivity type nitride layer; And 상기 제1 도전형 질화물층의 노출된 영역 중 일부 영역에 전극부를 형성하는 단계를 포함하는 수직구조 질화물 반도체 발광소자 제조방법.And forming an electrode part in a portion of the exposed region of the first conductivity type nitride layer. 제8항에 있어서, The method of claim 8, 상기 제1 도전형 질화물층은 n형 불순물이 도핑된 질화물 반도체층이며, 상기 제2 도전형 질화물층은 p형 불순물이 도핑된 질화물 반도체층인 것을 특징으로 하는 수직구조 질화물 반도체 발광소자 제조방법.And the first conductive nitride layer is a nitride semiconductor layer doped with n-type impurities, and the second conductive nitride layer is a nitride semiconductor layer doped with p-type impurities. 제8항에 있어서, The method of claim 8, 상기 도전성 기판의 하면은 기둥 형상의 볼록부 또는 오목부를 갖는 것을 특징으로 하는 수직구조 질화물 반도체 발광소자 제조방법.And a lower surface of the conductive substrate has a columnar convex portion or a concave portion. 제8항에 있어서, The method of claim 8, 상기 도전성 기판은 Ni, Au, Cu, W 및 Ti으로 구성된 그룹으로부터 선택된 적어도 하나의 물질을 포함하는 것을 특징으로 하는 수직구조 질화물 반도체 발광소자 제조방법.And the conductive substrate comprises at least one material selected from the group consisting of Ni, Au, Cu, W, and Ti. 제11항에 있어서, The method of claim 11, 상기 도전성 기판을 형성하는 단계는, 도금, 증착, 스퍼터링 중에서 선택된 어느 한 가지 공정에 의하는 것을 특징으로 하는 수직구조 질화물 반도체 발광소자 제조방법.Forming the conductive substrate, the vertical nitride semiconductor light emitting device manufacturing method, characterized in that by any one selected from plating, deposition, sputtering. 제8항에 있어서, The method of claim 8, 상기 제2 도전형 질화물층을 성장시키는 단계와 상기 도전성 기판을 형성하는 단계 사이에, Between growing the second conductivity type nitride layer and forming the conductive substrate, 상기 제2 도전형 질화물층을 선택적으로 노출시키는 감광막 패턴을 형성하는 단계를 더 포함하며,Forming a photosensitive film pattern for selectively exposing the second conductivity type nitride layer, 상기 도전성 기판을 형성하는 단계는, 상기 제2 도전형 질화물층 및 감광막 패턴 전면에 도금하는 공정인 것을 특징으로 하는 수직구조 질화물 반도체 발광소자 제조방법.The forming of the conductive substrate may include plating the entire surface of the second conductivity type nitride layer and the photosensitive film pattern. 제13항에 있어서, The method of claim 13, 상기 도전성 기판을 형성하는 단계 후, 감광막 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 수직구조 질화물 반도체 발광소자 제조방법.After the forming of the conductive substrate, a method of manufacturing a vertical nitride semiconductor light emitting device further comprising the step of removing the photosensitive film pattern. 제8항에 있어서, The method of claim 8, 상기 제2 도전형 질화물층을 성장시키는 단계와 상기 도전성 기판을 형성하는 단계 사이에, Between growing the second conductivity type nitride layer and forming the conductive substrate, 상기 제2 도전형 질화물층 상에 시드금속층을 형성하는 단계 및 상기 시드금속층을 선택적으로 노출시키는 절연층 패턴을 형성하는 단계를 더 포함하며,Forming a seed metal layer on the second conductivity type nitride layer and forming an insulating layer pattern for selectively exposing the seed metal layer; 상기 도전성 기판을 형성하는 단계는, 상기 시드금속층의 노출된 면에 도금하는 공정인 것을 특징으로 하는 수직구조 질화물 반도체 발광소자 제조방법.The forming of the conductive substrate is a method of manufacturing a vertical nitride semiconductor light emitting device, characterized in that the plating process on the exposed surface of the seed metal layer. 질화물 단결정 성장용 예비기판 상에 제1 도전형 질화물층, 활성층 및 제2 도전형 질화물층을 순차적으로 성장시키는 단계;Sequentially growing a first conductivity type nitride layer, an active layer and a second conductivity type nitride layer on the nitride single crystal growth preliminary substrate; 상기 제2 도전형 질화물층 상에 오믹콘택층을 형성하는 단계;Forming an ohmic contact layer on the second conductivity type nitride layer; 상기 오믹콘택층 상에, 요철 형상의 하면을 가지며 상기 하면 중 볼록부에 의해 상기 오믹콘택층과 부분적으로 접하도록 도전성 기판을 형성하는 단계;Forming a conductive substrate on the ohmic contact layer, the conductive substrate having a bottom surface having an uneven shape and partially contacting the ohmic contact layer by a convex portion of the bottom surface; 상기 제1 도전형 질화물층의 적어도 일부 영역이 노출되도록 상기 예비기판을 제거하는 단계; 및Removing the preliminary substrate to expose at least a portion of the first conductivity type nitride layer; And 상기 제1 도전형 질화물층의 노출된 영역 중 일부 영역에 전극부를 형성하는 단계를 포함하는 수직구조 질화물 반도체 발광소자 제조방법.And forming an electrode part in a portion of the exposed region of the first conductivity type nitride layer. 제16항에 있어서,The method of claim 16, 상기 오믹콘택층을 형성하는 단계는, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 형성하는 것을 특징으로 하는 수직구조 질화물 반도체 발광소자 제조방법.The forming of the ohmic contact layer may include forming at least one layer of a material selected from the group consisting of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, and combinations thereof. A vertical structure nitride semiconductor light emitting device manufacturing method characterized in that. 제16항에 있어서, The method of claim 16, 상기 오믹콘택층을 성장시키는 단계와 상기 도전성 기판을 형성하는 단계 사이에, Between growing the ohmic contact layer and forming the conductive substrate, 상기 오믹콘택층을 선택적으로 노출시키는 감광막 패턴을 형성하는 단계를 더 포함하며,Forming a photoresist pattern for selectively exposing the ohmic contact layer; 상기 도전성 기판을 형성하는 단계는, 상기 오믹콘택층 및 감광막 패턴 전면에 도금하는 공정인 것을 특징으로 하는 수직구조 질화물 반도체 발광소자 제조방법.The forming of the conductive substrate may include plating the entire surface of the ohmic contact layer and the photoresist pattern. 제18항에 있어서, The method of claim 18, 상기 도전성 기판을 형성하는 단계 후, 감광막 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 수직구조 질화물 반도체 발광소자 제조방법.After the forming of the conductive substrate, a method of manufacturing a vertical nitride semiconductor light emitting device further comprising the step of removing the photosensitive film pattern. 제16항에 있어서, The method of claim 16, 상기 오믹콘택층을 성장시키는 단계와 상기 도전성 기판을 형성하는 단계 사 이에, Between growing the ohmic contact layer and forming the conductive substrate, 상기 오믹콘택층 상에 시드금속층을 형성하는 단계 및 상기 시드금속층을 선택적으로 노출시키는 절연층 패턴을 형성하는 단계를 더 포함하며,Forming a seed metal layer on the ohmic contact layer and forming an insulating layer pattern to selectively expose the seed metal layer; 상기 도전성 기판을 형성하는 단계는, 상기 시드금속층의 노출된 면에 도금하는 공정인 것을 특징으로 하는 수직구조 질화물 반도체 발광소자 제조방법.The forming of the conductive substrate is a method of manufacturing a vertical nitride semiconductor light emitting device, characterized in that the plating process on the exposed surface of the seed metal layer. 제8항 또는 제16항에 있어서, The method according to claim 8 or 16, 상기 예비기판을 제거하는 단계는, 레이저리프트오프 공정에 의하는 것을 특징으로 하는 수직구조 질화물 반도체 발광소자 제조방법.The removing of the preliminary substrate may be performed by a laser lift-off process.
KR20060121472A 2006-12-04 2006-12-04 Vertical nitride semiconductor light emitting device and manufacturing method of the same KR100856267B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20060121472A KR100856267B1 (en) 2006-12-04 2006-12-04 Vertical nitride semiconductor light emitting device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20060121472A KR100856267B1 (en) 2006-12-04 2006-12-04 Vertical nitride semiconductor light emitting device and manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR20080050775A KR20080050775A (en) 2008-06-10
KR100856267B1 true KR100856267B1 (en) 2008-09-03

Family

ID=39805957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060121472A KR100856267B1 (en) 2006-12-04 2006-12-04 Vertical nitride semiconductor light emitting device and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR100856267B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030093265A (en) * 2001-03-21 2003-12-06 미츠비시 덴센 고교 가부시키가이샤 Semiconductor light-emitting device
KR20050087584A (en) * 2004-02-27 2005-08-31 엘지전자 주식회사 Semiconductor light-emitting device and fabrication method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030093265A (en) * 2001-03-21 2003-12-06 미츠비시 덴센 고교 가부시키가이샤 Semiconductor light-emitting device
KR20050087584A (en) * 2004-02-27 2005-08-31 엘지전자 주식회사 Semiconductor light-emitting device and fabrication method thereof

Also Published As

Publication number Publication date
KR20080050775A (en) 2008-06-10

Similar Documents

Publication Publication Date Title
US8791483B2 (en) High efficiency light emitting diode and method for fabricating the same
US6611004B2 (en) Gallium nitride based light emitting element
KR20140022640A (en) Semiconductor light emitting device and light emitting apparatus
KR100872276B1 (en) Vertical nitride semiconductor light emitting device and manufacturing method of the same
KR100856251B1 (en) Manufacturing method of vertical nitride semiconductor light emitting device
KR20090027329A (en) Vertical semiconductior light emitting device and manufacturing method of the same
KR100982988B1 (en) Vertical semiconductor light emitting device and manufacturing method of the same
US20100224897A1 (en) Semiconductor optoelectronic device and method for forming the same
KR100930187B1 (en) Vertical structure semiconductor light emitting device manufacturing method
KR20090076163A (en) Menufacturing method of nitride semiconductor light emitting device and nitride semiconductor light emitting device by the same
KR102070092B1 (en) Semiconductor light emitting device
KR101008268B1 (en) Vertical Light Emitting Diode and manufacturing method of the same
KR100878418B1 (en) Vertical nitride semiconductor light emitting device and manufacturing method of the same
KR101025948B1 (en) Nitride Semiconductor Light Emitting Device and Menufacturing Method of the Same
KR100675268B1 (en) Flip chip Light-emitting device having arrayed cells and Method of manufacturing the same
KR20100063528A (en) Semiconductor light emitting device and manufacturing method of the same
KR100982983B1 (en) Vertical semiconductor light emitting device and manufacturing method of the same
KR20090116237A (en) Vertical semiconductor light emitting device and manufacturing method of the same
KR100856267B1 (en) Vertical nitride semiconductor light emitting device and manufacturing method of the same
KR101068864B1 (en) Semiconductor light emitting device and menufacturing method thereof
JP2006147679A (en) Integrated light emitting diode, manufacturing method thereof, display and lighting apparatus for light emitting diode
KR100946102B1 (en) Nitride Semiconductor Light Emitting Device
KR100826395B1 (en) Manufacturing method vertical nitride semiconductor light emitting device
KR100891827B1 (en) Vertical nitride semiconductor light emitting device and manufacturing method of the same
KR101026059B1 (en) Nitride Semiconductor Light Emitting Device and Menufacturing Method of the Same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee