KR100856095B1 - Packet processing device of radio access station in wireless broadband internet system and packet processing method thereof - Google Patents

Packet processing device of radio access station in wireless broadband internet system and packet processing method thereof Download PDF

Info

Publication number
KR100856095B1
KR100856095B1 KR1020060126982A KR20060126982A KR100856095B1 KR 100856095 B1 KR100856095 B1 KR 100856095B1 KR 1020060126982 A KR1020060126982 A KR 1020060126982A KR 20060126982 A KR20060126982 A KR 20060126982A KR 100856095 B1 KR100856095 B1 KR 100856095B1
Authority
KR
South Korea
Prior art keywords
packet
gre
acr
base station
header
Prior art date
Application number
KR1020060126982A
Other languages
Korean (ko)
Other versions
KR20080054667A (en
Inventor
김형섭
심준형
이승문
신용판
윤수현
이홍록
임종선
Original Assignee
에스케이텔레시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이텔레시스 주식회사 filed Critical 에스케이텔레시스 주식회사
Priority to KR1020060126982A priority Critical patent/KR100856095B1/en
Publication of KR20080054667A publication Critical patent/KR20080054667A/en
Application granted granted Critical
Publication of KR100856095B1 publication Critical patent/KR100856095B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/622—Queue service order
    • H04L47/6225—Fixed service order, e.g. Round Robin
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/36—Flow control; Congestion control by determining packet size, e.g. maximum transfer unit [MTU]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 휴대 인터넷 시스템에서 기지국 및 그 기지국의 패킷처리방법에 관한 것으로, 상기 기지국의 서비스 지역 내의 단말로부터 수신된 패킷의 목적지가 ACR(Access Control Router)가 아니면 단말로부터 수신된 패킷에 대해 Delivery IP헤더와 GRE(Generic Routing Encapsulation) 헤더를 부가하여 ACR로 전송하고, ACR로부터 전송된 패킷의 목적지가 상기 기지국이고 GRE 프로토콜 정보를 포함하면 ACR로부터 전송된 패킷에 포함된 Delivery IP 헤더와 GRE 헤더를 제거함으로써, 소프트웨어로 패킷을 처리하는 대신 전용 하드웨어를 이용하여 GRE 패킷 처리를 고속화하여 망의 자원을 효율적으로 사용되도록 하며, GRE 패킷 처리를 위한 구현 비용을 줄일 수 있도록 한 것이다.

Figure R1020060126982

The present invention relates to a base station and a packet processing method of the base station in a portable Internet system, the delivery IP for the packet received from the terminal if the destination of the packet received from the terminal in the service area of the base station is not an access control router (ACR) Adds the header and the Generic Routing Encapsulation (GRE) header to transmit to the ACR. By using the dedicated hardware, GRE packet processing is accelerated by using dedicated hardware to efficiently use network resources, and the implementation cost for GRE packet processing can be reduced.

Figure R1020060126982

Description

휴대 인터넷 시스템의 기지국의 패킷처리장치 및 그 기지국의 패킷처리방법{PACKET PROCESSING DEVICE OF RADIO ACCESS STATION IN WIRELESS BROADBAND INTERNET SYSTEM AND PACKET PROCESSING METHOD THEREOF}PACKET PROCESSING DEVICE OF RADIO ACCESS STATION IN WIRELESS BROADBAND INTERNET SYSTEM AND PACKET PROCESSING METHOD THEREOF}

도 1은 휴대 인터넷 시스템에서 기지국에 대한 구성을 나타낸 도면.1 is a diagram showing a configuration of a base station in a portable Internet system.

도 2는 본 발명에 따른 휴대 인터넷 시스템에서 기지국에 대한 상세 구성을 나타낸 도면. 2 is a diagram illustrating a detailed configuration of a base station in a portable internet system according to the present invention.

도 3은 본 발명에 따른 GRE 프로세서의 상세 구성을 나타낸 도면.3 illustrates a detailed configuration of a GRE processor according to the present invention.

도 4는 본 발명에 따른 GRE 프로세서의 패킷처리방법에 대한 플로차트를 나타낸 도면.4 is a flowchart of a packet processing method of a GRE processor according to the present invention;

본 발명은 휴대 인터넷 시스템에서 기지국 및 그 기지국의 패킷처리방법에 관한 것이다.The present invention relates to a base station and a packet processing method of the base station in a portable Internet system.

휴대 인터넷(Wireless Broadband Internet) 시스템은 2.3 GHz의 주파수 대역을 이용하는 노트북(notebook), 개인 휴대용 정보 단말(Personal Digital Assistant), 스마트 폰 등과 같은 단말이 정지 및 이동 중(시속 60Km이상), 언제, 어디서나 무선 인터넷 서비스를 제공받을 수 있도록 한다. The Wireless Broadband Internet system allows users such as notebooks, personal digital assistants, and smartphones that use the 2.3 GHz frequency band to stop and move (over 60 km / h), anytime, anywhere. Make sure you get wireless Internet service.

휴대용 인터넷 시스템에서, 기지국(Radio Access Station : RAS)은 액세스 컨트롤 라우터(Access Control Router : ACR)로 단말에서 송신된 패킷들을 전송한다. In a portable Internet system, a radio access station (RAS) transmits packets transmitted from a terminal to an access control router (ACR).

이러한 단말에서 기지국으로 송신하는 패킷들은 단말에 할당된 서로 다른 IP어드레스를 사용한다. IP 어드레스는 네트워크 환경에서 한정된 자원이다. Packets transmitted from the terminal to the base station use different IP addresses assigned to the terminal. IP addresses are a limited resource in a network environment.

RAS는 단말로부터 전송된 패킷을 자신의 공인 IP 어드레스로 캡슐레이션 하여 ACR로 전송한다. 이러한 기술을 일반적으로 GRE(Generic Routing Encapsulation)이라고 한다.The RAS encapsulates the packet transmitted from the terminal into its own public IP address and transmits it to the ACR. This technique is commonly referred to as Generic Routing Encapsulation (GRE).

이하에서, 종래 RAS에서 이루어지는 GRE 처리를 도 1을 참조하여 살펴보기로 한다.Hereinafter, the GRE processing performed in the conventional RAS will be described with reference to FIG. 1.

도 1에 도시된 바와 같이, RAS는 시스템 제어부(1)와 외부 인터페이스(2)를 포함한다.As shown in FIG. 1, the RAS includes a system control unit 1 and an external interface 2.

시스템 제어부(1)는 RAS의 전반적인 동작을 제어하며, RAS의 서비스 지역에 진입한 단말로부터 전송된 패킷의 목적지 IP 어드레스가 ACR(도시하지 않음)이 아닌 경우, 해당 패킷을 외부 인터페이스(2)에 제공한다.The system controller 1 controls the overall operation of the RAS, and if the destination IP address of the packet transmitted from the terminal entering the service area of the RAS is not ACR (not shown), the packet is transmitted to the external interface 2. to provide.

외부 인터페이스(2)는 시스템 제어부(1)에 제공된 패킷의 목적지 IP 어드레스가 ACR이 아닌 경우, 출발지 IP 어드레스를 RAS의 IP 어드레스로 하고 목적지 IP 어드레스를 ACR의 IP 어드레스로 하는 헤더를 발생한다.When the destination IP address of the packet provided to the system control unit 1 is not ACR, the external interface 2 generates a header having the source IP address as the IP address of the RAS and the destination IP address as the IP address of the ACR.

외부 인터페이스(2)는 시스템 제어부(10)에서 제공된 패킷을 발생된 헤더로 캡슐레이션 하고, 캡슐레이션된 패킷을 ACR로 전송한다.The external interface 2 encapsulates the packet provided by the system control unit 10 with the generated header, and transmits the encapsulated packet to the ACR.

이에 대해서 외부 인터페이스(2)의 세부 구성요소를 참조하여 좀 더 자세히 살펴보기로 한다.This will be described in more detail with reference to the detailed components of the external interface 2.

외부 인터페이스(2)는 인터페이스 제어부(3), PHY(4), L2/L3 스위치(5), PHY(6) 및 GRE 처리부(7)를 포함한다.The external interface 2 includes an interface controller 3, a PHY 4, an L2 / L3 switch 5, a PHY 6, and a GRE processor 7.

GRE 처리부(7)는 제어부(8), 메모리(9), 시스템 컨트롤러(10), MAC 컨트롤러(11) 및 PHY(Physical Layer, 12, 13)를 포함한다.The GRE processing unit 7 includes a control unit 8, a memory 9, a system controller 10, a MAC controller 11, and a PHY (Physical Layer, 12, 13).

시스템 제어부(1)에서 발생된 패킷은 PHY(4), L2/L3 스위치(5), PHY(6) 및 GRE 처리부(7)의 PHY(12)를 통해 MAC(Media Access Control) 컨트롤러(11)에 제공된다. The packet generated by the system control unit 1 is transmitted through the PHY 4, the L2 / L3 switch 5, the PHY 6, and the PHY 12 of the GRE processing unit 7. Is provided.

MAC 컨트롤러(11)는 PHY(12)를 통해 제공된 패킷을 메모리(9)에 저장하고, 저장된 패킷의 크기 및 메모리(9)에서의 위치를 시스템 컨트롤러(10)를 통해 제어부(8)에 제공한다. The MAC controller 11 stores the packet provided through the PHY 12 in the memory 9, and provides the controller 8 through the system controller 10 with the size of the stored packet and the location in the memory 9. .

제어부(8)는 메모리(9)에 저장된 패킷의 종류 및 목적지와 출발지를 검사하고, 패킷에 대해 GRE 처리를 수행한다. 제어부(8)는 패킷에 대한 GRE 처리가 완료되면, GRE 처리가 완료된 패킷의 메모리(9)에서의 주소 및 크기를 MAC 컨트롤러(11)에 제공한다. The controller 8 checks the type of packet stored in the memory 9, the destination and the source, and performs a GRE process on the packet. When the GRE process for the packet is completed, the control unit 8 provides the MAC controller 11 with an address and a size in the memory 9 of the packet where the GRE process is completed.

MAC 컨트롤러(11)는 메모리(9)에서 GRE 처리가 완료된 패킷의 크기만큼 읽어 PHY(13)에 제공한다.The MAC controller 11 reads as much as the size of the packet where the GRE processing is completed from the memory 9 and provides it to the PHY 13.

PHY(13)는 MAC 컨트롤러(11)에서 제공된 패킷을 ACR에 연결된 전송라인의 미디어 타입에 맞도록 변환하여 ACR로 전송한다.The PHY 13 converts the packet provided from the MAC controller 11 to match the media type of the transmission line connected to the ACR and transmits the packet to the ACR.

한편, ACR로부터 전송된 패킷 처리는 전술한 패킷 처리과정의 역순으로 이루어진다.Meanwhile, the packet processing transmitted from the ACR is performed in the reverse order of the packet processing described above.

그러나, 제어부(8)는 설정된 소프트웨어 프로그램에 따라 GRE 처리를 수행함으로써 아래와 같은 문제점을 발생한다.However, the controller 8 generates the following problems by performing the GRE process according to the set software program.

즉, 제어부(8)는 GRE 처리를 위해 패킷을 메모리(9)에 여러 번 복사를 수행한다. 이에 따라 GRE 처리에 많은 소요 시간이 발생하게 된다. 기지국으로 들어오는 모든 패킷의 처리를 설정된 소프트웨어 프로그램에 따라 제어부(8)에서 이루어지는 경우, 이로 인한 기지국 자체 서비스의 지연 및 호 처리의 실패를 초래할 수 있으며, 망 내에 트래픽이 폭주할 경우 기지국의 불능 상태를 초래할 수 있다. That is, the controller 8 copies the packet to the memory 9 several times for the GRE process. As a result, much time is required for GRE processing. In the case where the processing of all packets coming into the base station is performed by the control unit 8 according to the set software program, this may cause delay of the base station's own service and failure of call processing. Can cause.

이를 해결하기 위해서, 제어부(8)를 고성능의 프로세서를 사용하여 GRE 처리를 수행할 수 있지만, 구현이 복잡하다는 것과 구현비용이 증가하는 문제점이 발생한다. 그리고, 고성능 프로세서를 사용함으로써 발열이 많이 발생한다는 단점이 있다. In order to solve this problem, the controller 8 can perform GRE processing using a high-performance processor, but there are problems in that the implementation is complicated and the implementation cost increases. In addition, there is a disadvantage that a lot of heat generated by using a high-performance processor.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 소프트웨어로 패킷을 처리하는 대신 전용 하드웨어를 이용하여 GRE 패킷 처리를 고속화하여 망의 자원을 효율적으로 사용되도록 하며, GRE 패킷 처리를 위한 구현 비용을 줄인 휴대 인터넷 시스템에서 기지국 및 그 기지국의 패킷처리방법을 제공함에 있다. Accordingly, the present invention is to solve the above problems, instead of using the software to process the packet by using a dedicated hardware to speed up the GRE packet processing to use the resources of the network efficiently, the implementation cost for processing the GRE packet The present invention provides a base station and a packet processing method of the base station in a portable internet system with reduced number.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 휴대 인터넷 시스템의 기지국은, 상기 기지국의 서비스 지역 내의 단말로부터 수신된 패킷의 목적지가 ACR(Access Control Router)가 아니면 단말로부터 수신된 패킷에 대해 Delivery IP헤더와 GRE 헤더를 부가하여 ACR로 전송하고, ACR로부터 전송된 패킷의 목적지가 상기 기지국이고 GRE 프로토콜 정보를 포함하면 ACR로부터 전송된 패킷에 포함된 Delivery IP 헤더와 GRE 헤더를 제거하는 GRE 프로세서를 포함하되; 상기 GRE 프로세서는 FPGA(Field Programmable Gate Array)로 구현되는 것이 바람직하다.The base station of the portable Internet system according to an aspect of the present invention for achieving the above object, if the destination of the packet received from the terminal in the service area of the base station is not ACR (Access Control Router) Delivery for the packet received from the terminal A GRE processor which adds an IP header and a GRE header to the ACR, and removes the delivery IP header and the GRE header included in the packet transmitted from the ACR if the destination of the packet transmitted from the ACR is the base station and includes the GRE protocol information. Including; The GRE processor is preferably implemented with a Field Programmable Gate Array (FPGA).

상기 GRE 프로세서는, 상기 ACR로부터 전송된 패킷의 목적지가 상기 기지국이 아니면, 상기 ACR로부터 전송된 패킷을 다른 기지국으로 전송한다.The GRE processor transmits the packet transmitted from the ACR to another base station if the destination of the packet transmitted from the ACR is not the base station.

상기 GRE 프로세서는, 상기 다른 기지국으로부터 전송된 패킷을 상기 ACR로 전송한다.The GRE processor transmits the packet transmitted from the other base station to the ACR.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따른, FPGA로 구현된 GRE 프로세서를 포함한 휴대 인터넷 시스템의 기지국에서 GRE 프로세서의 패킷처리방법은, 상기 기지국의 서비스 지역 내의 단말로부터 수신된 패킷의 목적지가 ACR(Access Control Router)가 아니면 단말로부터 수신된 패킷에 대해 Delivery IP헤더와 GRE 헤더를 부가하여 ACR로 전송하는 단계; 와 상기 ACR로부터 전송된 패킷의 목적지가 상기 기지국이고 GRE 프로토콜 정보를 포함하면 ACR로부터 전송된 패 킷에 포함된 Delivery IP 헤더와 GRE 헤더를 제거하는 단계를 포함한다.According to an aspect of the present invention, a packet processing method of a GRE processor in a base station of a portable Internet system including a GRE processor implemented in an FPGA, the destination of the packet received from the terminal in the service area of the base station If it is not the ACR (Access Control Router), the step of adding a Delivery IP header and the GRE header to the packet received from the terminal to transmit to the ACR; And if the destination of the packet transmitted from the ACR is the base station and includes GRE protocol information, removing the delivery IP header and the GRE header included in the packet transmitted from the ACR.

상기 패킷처리방법은, 상기 ACR로부터 전송된 패킷의 목적지가 상기 기지국이 아니면, 상기 ACR로부터 전송된 패킷을 다른 기지국으로 전송하는 단계를 더 포함한다.The packet processing method further includes transmitting a packet transmitted from the ACR to another base station if the destination of the packet transmitted from the ACR is not the base station.

상기 패킷처리방법은, 상기 다른 기지국으로부터 전송된 패킷을 상기 ACR로 전송하는 단계를 더 포함한다.The packet processing method further includes transmitting a packet transmitted from the other base station to the ACR.

이하 본 발명에 따른 휴대 인터넷 시스템에서 기지국 및 그 기지국의 패킷처리방법을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, a base station and a packet processing method of the base station in a portable Internet system according to the present invention will be described in detail with reference to the accompanying drawings.

또한, 이해의 편의를 위하여 비록 다른 도면에 속하더라도 동일한 구성요소에는 동일한 부호를 부여하였음을 주의하여야 한다.In addition, it should be noted that the same reference numerals are given to the same elements, although belonging to different drawings for convenience of understanding.

도 2는 본 발명에 따른 휴대 인터넷 시스템에서 기지국 및 그 기지국의 패킷처리방법에 대한 구성을 나타낸 도면이다.2 is a diagram illustrating a configuration of a base station and a packet processing method of the base station in the portable Internet system according to the present invention.

도 2에 도시된 바와 같이, 휴대 인터넷 시스템에서 기지국(RAS)의 패킷처리장치는 시스템 제어부(20)와 외부 인터페이스(21)를 포함한다.As shown in FIG. 2, the packet processing apparatus of the base station RAS in the portable Internet system includes a system controller 20 and an external interface 21.

시스템 제어부(20)는 RAS의 전반적인 동작을 제어하며, RAS의 서비스 지역에 진입한 단말로부터 전송된 패킷의 목적지 IP 어드레스가 ACR(도시하지 않음)이 아닌 경우, 해당 패킷을 외부 인터페이스(21)에 제공한다.The system controller 20 controls the overall operation of the RAS, and if the destination IP address of the packet transmitted from the terminal entering the service area of the RAS is not ACR (not shown), the packet is transmitted to the external interface 21. to provide.

외부 인터페이스(21)는 시스템 제어부(20)에서 제공된 패킷의 목적지 IP 어드레스가 ACR이 아닌 경우, 출발지 IP 어드레스를 RAS의 IP 어드레스로 하고 목적지 IP 어드레스를 ACR의 IP 어드레스로 하는 헤더를 발생한다.If the destination IP address of the packet provided by the system control unit 20 is not ACR, the external interface 21 generates a header having the source IP address as the IP address of the RAS and the destination IP address as the IP address of the ACR.

외부 인터페이스(21)는 시스템 제어부(20)에서 제공된 패킷을 발생된 헤더로 캡슐레이션 하고, 캡슐레이션된 패킷을 ACR로 전송한다.The external interface 21 encapsulates the packet provided by the system controller 20 with the generated header, and transmits the encapsulated packet to the ACR.

이에 대해서 외부 인터페이스(21)의 세부 구성요소를 참조하여 좀 더 자세히 살펴보기로 한다.This will be described in more detail with reference to the detailed components of the external interface 21.

외부 인터페이스(21)는 인터페이스 제어부(22), PHY(23), L2/L3 스위치(24), PHY(25) 및 GRE 처리부(26)를 포함한다.The external interface 21 includes an interface controller 22, a PHY 23, an L2 / L3 switch 24, a PHY 25, and a GRE processor 26.

GRE 처리부(26)는 GRE 프로세서(27), PHY(28, 30, 31) 및 MAC 컨트롤러(29)를 포함한다. The GRE processor 26 includes a GRE processor 27, PHYs 28, 30, and 31 and a MAC controller 29.

PHY(28)는 ACR과 MAC 컨트롤러(29)간에 송수신되는 패킷을 미디어 전송라인의 종류에 맞도록 전송방식을 전환한다.The PHY 28 switches the transmission scheme to match the type of the media transmission line for packets transmitted and received between the ACR and the MAC controller 29.

PHY(30)는 L2/L3 스위치(24)와 MAC 컨트롤러(29)간에 송수신되는 패킷을 미디어 전송라인의 종류에 맞도록 전송방식을 전환한다.The PHY 30 switches the transmission scheme according to the type of the media transmission line for the packet transmitted and received between the L2 / L3 switch 24 and the MAC controller 29.

PHY(31)는 데이지 체인 포트를 통해 다른 기지국들과 MAC 컨트롤러(29)간에 송수신되는 패킷을 미디어 전송라인의 종류에 맞도록 전송방식을 전환한다.The PHY 31 switches the transmission scheme according to the type of the media transmission line for packets transmitted and received between the other base stations and the MAC controller 29 through the daisy chain port.

MAC 컨트롤러(29)는 PHY(28, 30, 31)로부터 제공된 패킷을 내부 메모리에 저장하는 다수개의 MAC으로 구성되며, 다수개의 MAC 내부 메모리에 저장된 패킷을 라운드 로빈(Round Robin) 방식으로 GRE 프로세서(27)로 제공한다.The MAC controller 29 is composed of a plurality of MACs for storing the packets provided from the PHYs 28, 30, and 31 in the internal memory, and the packets stored in the plurality of MAC internal memories in a round robin manner. 27) to provide.

MAC 컨트롤러(29)는 PHY(28)를 통해 ACR로부터 전송된 패킷을 내부 설정에 따라 PHY(31)를 통해 다른 기지국으로 전송하거나 PHY(30)를 통해 L2/L3 스위치(24)로 전송한다.The MAC controller 29 transmits the packet transmitted from the ACR through the PHY 28 to another base station through the PHY 31 or through the PHY 30 to the L2 / L3 switch 24 according to an internal configuration.

MAC 컨트롤러(29)는 PHY(30)를 통해 L2/L3 스위치(24)로부터 제공된 패킷을 PHY(28)를 통해 ACR로 전송하고, PHY(31)를 통해 다른 기지국으로부터 전송된 패킷을 PHY(28)를 통해 ACR로 전송한다.The MAC controller 29 transmits the packet provided from the L2 / L3 switch 24 through the PHY 30 to the ACR through the PHY 28, and transmits the packet transmitted from another base station through the PHY 31 to the PHY 28. To the ACR.

GRE 프로세서(27)는 FPGA(Field Programmable Gate Array)로 구현되며, MAC 컨트롤러(29)에서 제공된 패킷에 대해 GRE 처리를 수행한다. The GRE processor 27 is implemented as a Field Programmable Gate Array (FPGA) and performs GRE processing on packets provided from the MAC controller 29.

즉, GRE 프로세서(27)는 PHY(28)를 통해 ACR로부터 전송된 패킷이 GRE 패킷이면 GRE 제거작업을 하여 PHY(30)를 통해 L2/L3 스위치(24)에 제공한다.That is, if the packet transmitted from the ACR through the PHY 28 is a GRE packet, the GRE processor 27 performs a GRE removal operation and provides the L2 / L3 switch 24 through the PHY 30.

GRE 프로세서(27)는 PHY(30)를 통해 L2/L3 스위치(24)에서 전송된 패킷에 대해 GRE 처리가 필요한 경우, GRE 헤더를 해당 패킷에 삽입하여 PHY(28)를 통해 ACR로 전송한다.When the GRE processing is required for the packet transmitted from the L2 / L3 switch 24 through the PHY 30, the GRE processor 27 inserts a GRE header into the corresponding packet and transmits the packet to the ACR through the PHY 28.

이러한 GRE 프로세서(27)의 상세 구성에 대해서 도 3을 참조하여 살펴보기로 한다.Detailed configuration of the GRE processor 27 will be described with reference to FIG. 3.

GRE 프로세서(27)는 SPI(32), Rx 패킷 메모리(33), 파싱부(34), 파싱 메모리(35), 분류부(36), 해싱부(37), 프레그멘테이션 부(38), CRC 생성부(39) 및 Tx 패킷 메모리(40)를 포함한다.The GRE processor 27 includes an SPI 32, an Rx packet memory 33, a parser 34, a parsed memory 35, a classification unit 36, a hashing unit 37, a fragmentation unit 38, It includes a CRC generator 39 and a Tx packet memory 40.

SPI(32)는 MAC 컨트롤러(29)의 다수개의 MAC 중 패킷이 있는 MAC을 선택하여 패킷을 읽어오고, GRE 프로세서 내부적으로 GRE 처리가 완료된 패킷이 저장된 Tx 패킷 메모리(40)에서 읽어 해당하는 MAC으로 전송한다. The SPI 32 selects a MAC having a packet among a plurality of MACs of the MAC controller 29, reads the packet, and reads the packet from the Tx packet memory 40 in which the GRE processing is completed internally. send.

파싱부(34)는 SPI(32)를 통하여 수신된 패킷을 헤더와 페이로드로 분리하여 파싱 메모리(35)에 각각 저장한다.The parsing unit 34 separates the packet received through the SPI 32 into a header and a payload and stores the packet in the parsing memory 35.

분류부(36)는 파싱부(34)를 통해 패킷의 IP 헤더를 분석하여 GRE 인캡슐레이션(Encapsulation)수행/GRE 디캡슐레이션(De-capsulation) 수행여부 및 해당 패킷을 PHY(31)를 통해 다른 기지국으로 전송해야 하는지를 분류한다. The classifier 36 analyzes the IP header of the packet through the parser 34 to perform GRE encapsulation / GRE decapsulation and the packet through the PHY 31. Classify whether it should be transmitted to another base station.

해싱부(37)는 분류부(36)의 분류결과에 따라 IP 헤더와 GRE 테이블을 조합하여 새로운 IP 헤더를 생성한다. The hashing unit 37 generates a new IP header by combining the IP header and the GRE table according to the classification result of the classification unit 36.

프레그멘테이션부(38)는 GRE 인캡슐레이션이 수행시 추가되는 20바이트 크기의 GRE 헤더에 의해 패킷의 크기가 이더넷의 MTU 크기를 넘어서는 경우, 이더넷의 MTU 크기로 프레그멘테이션(Fragmentation)을 수행한다.The fragmentation unit 38 performs fragmentation with the MTU size of the Ethernet when the packet size exceeds the MTU size of the Ethernet by the GRE header of 20 bytes added when the GRE encapsulation is performed. do.

CRC 생성부(39)는 해싱부(37)와 프레그멘테이션부(38)의 결과에 따라 CRC를 계산하여 패킷에 포함시킨다.The CRC generation unit 39 calculates the CRC according to the results of the hashing unit 37 and the fragmentation unit 38 and includes the CRC in the packet.

도 4는 본 발명에 따른 GRE 프로세서의 패킷 처리방법에 대한 동작 플로차트를 나타낸 도면이다.4 is a flowchart illustrating an operation of a packet processing method of a GRE processor according to the present invention.

도 4에 도시된 바와 같이, GRE 프로세서는 L2/L3 스위치로부터 전송된 패킷의 목적지 IP가 ACR인가를 검사하고(S50), 패킷의 목적지 IP가 ACR이면 해당 패킷을 PHY(28)를 통해 ACR로 전송한다.As shown in Fig. 4, the GRE processor checks whether the destination IP of the packet transmitted from the L2 / L3 switch is ACR (S50), and if the destination IP of the packet is ACR, the packet is sent to the ACR through the PHY28. send.

반면, GRE 프로세서는 패킷의 목적지 IP가 ACR이 아니면 GRE 인캡슐레이션 처리하여 해당 패킷을 PHY(28)를 통해 ACR로 전송한다. 즉, GRE 프로세서는 패킷의 목적지 IP가 ACR이 아니면, Deliver IP 헤더와 GRE 헤더를 패킷에 부가하여 PHY(28)를 통해 ACR로 전송한다.On the other hand, if the destination IP of the packet is not ACR, the GRE processor encapsulates the GRE and transmits the packet to the ACR through the PHY 28. That is, if the destination IP of the packet is not ACR, the GRE processor adds a Deliver IP header and a GRE header to the packet and transmits the packet to the ACR through the PHY 28.

한편, GRE 프로세서는 PHY(28)를 통해 수신된 패킷의 목적지 IP가 RAS인가를 검사하고(S52), PHY(28)를 통해 수신된 패킷의 목적지 IP가 RAS인 경우에 해당 패킷이 GRE 패킷인가를 검사한다(S53).Meanwhile, the GRE processor checks whether the destination IP of the packet received through the PHY 28 is RAS (S52), and if the destination IP of the packet received through the PHY 28 is RAS, is the packet a GRE packet? Check (S53).

이때, GRE 패킷인가의 여부는 패킷의 프로토콜 타입이 47로 설정되어 있는가로 이루어진다.At this time, whether or not the packet is a GRE packet consists of whether the protocol type of the packet is set to 47.

GRE 프로세서는 PHY(28)를 통해 수신된 패킷이 GRE 패킷이면, PHY(28)를 통해 수신된 패킷에 대해 GRE 디캡슐레이션을 수행하여 PHY(30)를 통해 L2/L3 스위치(24)에 제공한다(S54). 반면, GRE 프로세서는 PHY(28)를 통해 수신된 패킷이 GRE 패킷이 아니면, PHY(28)를 통해 수신된 패킷을 PHY(30)를 통해 L2/L3 스위치로(24)에 제공한다. If the packet received through the PHY 28 is a GRE packet, the GRE processor performs GRE decapsulation on the packet received through the PHY 28 and provides the L2 / L3 switch 24 through the PHY 30. (S54). On the other hand, if the packet received through the PHY 28 is not a GRE packet, the GRE processor provides the packet received through the PHY 28 to the L2 / L3 switch 24 through the PHY 30.

GRE 프로세서는 단계 S52에서 PHY(28)를 통해 ACR로부터 전송된 패킷의 목적지 IP가 RAS가 아니면, PHY(31)를 통해 다른 기지국으로 전송한다.If the destination IP of the packet transmitted from the ACR via the PHY 28 is not RAS in step S52, the GRE processor transmits to the other base station via the PHY 31.

GRE 프로세서는 PHY(31)를 통해 다른 기지국으로부터 전송된 패킷을 PHY(28)를 통해 ACR로 전송한다.The GRE processor sends a packet transmitted from another base station via the PHY 31 to the ACR via the PHY 28.

상술한 바와 같이, 본 발명에 따른 휴대 인터넷 시스템에서 기지국 및 그 기 지국의 패킷처리방법에 따르면, 소프트웨어로 패킷을 처리하는 대신 전용 하드웨어를 이용하여 GRE 패킷 처리를 고속화하여 망의 자원을 효율적으로 사용되도록 하며, GRE 패킷 처리를 위한 구현 비용을 줄일 수 있다.As described above, according to the packet processing method of the base station and the base station in the portable Internet system according to the present invention, instead of processing the packet with software, the GRE packet processing is accelerated using dedicated hardware to efficiently use network resources. The implementation cost for processing GRE packets can be reduced.

Claims (6)

휴대 인터넷 시스템의 기지국에 있어서,In the base station of the portable Internet system, 상기 기지국의 전반적인 동작을 제어하는 시스템제어부;System control unit for controlling the overall operation of the base station; 상기 시스템제어부에 의해서 상기 기지국의 서비스 지역 내의 단말로부터 수신된 패킷을 ACR(Access Control Router)로 전송하는 외부 인터페이스; 를 포함하고,An external interface for transmitting, by the system controller, a packet received from a terminal in a service area of the base station to an access control router (ACR); Including, 상기 외부 인터페이스는,The external interface, 상기 패킷의 목적지가 ACR이 아닌 경우 상기 패킷에 대해 Delivery IP 헤더와 GRE(Generic Routing Encapsulation) 헤더를 부가하여 상기 ACR로 전송하고, 상기 ACR로부터 전송된 패킷의 목적지가 상기 기지국이고 GRE 프로토콜 정보를 포함하면 상기 ACR로부터 전송된 패킷에 포함된 Delivery IP 헤더와 GRE 헤더를 제거하는 GRE 프로세서; 를 포함하는 것을 특징으로 하는 휴대 인터넷 시스템의 기지국의 패킷처리장치.If the destination of the packet is not ACR, the packet is transmitted to the ACR by adding a Delivery IP header and a Generic Routing Encapsulation (GRE) header to the packet, and the destination of the packet transmitted from the ACR is the base station and includes GRE protocol information. A GRE processor that removes a Delivery IP header and a GRE header included in the packet transmitted from the ACR; Packet processing apparatus of a base station of a portable internet system comprising a. 제1항에 있어서,The method of claim 1, 상기 GRE 프로세서는 FPGA(Field Programmable Gate Array)로 구현되고,The GRE processor is implemented with a field programmable gate array (FPGA), 상기 ACR로부터 전송된 패킷의 목적지가 상기 기지국이 아니면, 상기 ACR로부터 전송된 패킷을 다른 기지국으로 전송하는 휴대 인터넷 시스템의 기지국의 패킷처리장치.And a packet processing apparatus of a base station of a portable internet system for transmitting a packet transmitted from the ACR to another base station if the destination of the packet transmitted from the ACR is not the base station. 제2항에 있어서,The method of claim 2, 상기 다른 기지국으로부터 전송된 패킷을 상기 ACR로 전송하는 휴대 인터넷 시스템의 기지국의 패킷처리장치.A packet processing apparatus of a base station of a portable internet system for transmitting a packet transmitted from the other base station to the ACR. GRE 처리를 수행하는 GRE 프로세서를 포함한 휴대 인터넷 시스템의 기지국에서 GRE 프로세서의 패킷처리방법에 있어서,In the packet processing method of the GRE processor in a base station of a portable Internet system including a GRE processor for performing GRE processing, 상기 기지국의 서비스 지역 내의 단말로부터 수신된 패킷의 목적지가 ACR(Access Control Router)이 아니면 상기 단말로부터 수신된 패킷에 대해 Delivery IP헤더와 GRE 헤더를 부가하여 상기 ACR로 전송하는 단계; 와If the destination of the packet received from the terminal in the service area of the base station is not an access control router (ACR), adding a delivery IP header and a GRE header to the packet received from the terminal and transmitting the packet to the ACR; Wow 상기 ACR로부터 전송된 패킷의 목적지가 상기 기지국이고 GRE 프로토콜 정보를 포함하면 상기 ACR로부터 전송된 패킷에 포함된 Delivery IP 헤더와 GRE 헤더를 제거하는 단계; 를 포함하는 GRE 프로세서의 패킷처리방법.Removing a Delivery IP header and a GRE header included in a packet transmitted from the ACR if a destination of a packet transmitted from the ACR is the base station and includes GRE protocol information; Packet processing method of the GRE processor comprising a. 제4항에 있어서,The method of claim 4, wherein 상기 GRE 프로세서는 FPGA(Field Programmable Gate Array)로 구현되고,The GRE processor is implemented with a field programmable gate array (FPGA), 상기 ACR로부터 전송된 패킷의 목적지가 상기 기지국이 아니면, 상기 ACR로부터 전송된 패킷을 다른 기지국으로 전송하는 단계를 더 포함하는 GRE 프로세서의 패킷처리방법.If the destination of the packet transmitted from the ACR is not the base station, transmitting the packet transmitted from the ACR to another base station. 제5항에 있어서,The method of claim 5, 상기 다른 기지국으로부터 전송된 패킷을 상기 ACR로 전송하는 단계; 를 더 포함하는 GRE 프로세서의 패킷처리방법. Transmitting a packet transmitted from the other base station to the ACR; Packet processing method of the GRE processor further comprising.
KR1020060126982A 2006-12-13 2006-12-13 Packet processing device of radio access station in wireless broadband internet system and packet processing method thereof KR100856095B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060126982A KR100856095B1 (en) 2006-12-13 2006-12-13 Packet processing device of radio access station in wireless broadband internet system and packet processing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060126982A KR100856095B1 (en) 2006-12-13 2006-12-13 Packet processing device of radio access station in wireless broadband internet system and packet processing method thereof

Publications (2)

Publication Number Publication Date
KR20080054667A KR20080054667A (en) 2008-06-19
KR100856095B1 true KR100856095B1 (en) 2008-09-03

Family

ID=39801589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060126982A KR100856095B1 (en) 2006-12-13 2006-12-13 Packet processing device of radio access station in wireless broadband internet system and packet processing method thereof

Country Status (1)

Country Link
KR (1) KR100856095B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010057772A (en) * 1999-12-23 2001-07-05 오길록 A apparatus for high speed ip header lookup control in mpls label edge router
KR20030089935A (en) * 2002-05-20 2003-11-28 한국전자통신연구원 Apparatus and method for controlling high speed IP forwarding engine based upon high speed IP lookup chip
KR20050081987A (en) * 2004-02-17 2005-08-22 에스케이 텔레콤주식회사 Method for transmission of packet data using short data burst indicator in wireless internet service
KR20060004292A (en) * 2004-07-09 2006-01-12 에스케이 텔레콤주식회사 Packet data transmission method for designating access network
KR20060066583A (en) * 2004-12-13 2006-06-16 한국전자통신연구원 Wireless connecting apparatus of access point in wireless portable internet system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010057772A (en) * 1999-12-23 2001-07-05 오길록 A apparatus for high speed ip header lookup control in mpls label edge router
KR20030089935A (en) * 2002-05-20 2003-11-28 한국전자통신연구원 Apparatus and method for controlling high speed IP forwarding engine based upon high speed IP lookup chip
KR20050081987A (en) * 2004-02-17 2005-08-22 에스케이 텔레콤주식회사 Method for transmission of packet data using short data burst indicator in wireless internet service
KR20060004292A (en) * 2004-07-09 2006-01-12 에스케이 텔레콤주식회사 Packet data transmission method for designating access network
KR20060066583A (en) * 2004-12-13 2006-06-16 한국전자통신연구원 Wireless connecting apparatus of access point in wireless portable internet system

Also Published As

Publication number Publication date
KR20080054667A (en) 2008-06-19

Similar Documents

Publication Publication Date Title
US9565681B2 (en) Low power and fast application service transmission
US7995543B2 (en) Network device for implementing multiple access points and multiple client stations
US11606223B2 (en) Broadband remote access server (BRAS) system-based packet encapsulation
US9407734B2 (en) System and method for efficient frame aggregation based on aggregation limits or parameters
CN104125191B (en) Processing method, equipment and the system of point-to-point protocol based on Ethernet
US20030235170A1 (en) Method, apparatus, and system for distributed access points for wireless local area network (LAN)
CN101827031A (en) Method and device for packet transmission in user datagram protocol UDP tunnel
US9325523B2 (en) Method, device and system for accessing wireless local area network, wireless station, and wireless access point
CN111510513B (en) MAP-E link acceleration method, device, storage medium and network equipment
WO2016074211A1 (en) Data forwarding method and controller
WO2020001355A1 (en) Method and device for avoiding packet fragmentation
WO2022111329A1 (en) Message processing method and device
WO2014026571A1 (en) Method and device for sending generic routing encapsulation tunnel message
US7733865B2 (en) Communication apparatus and method
WO2022028342A1 (en) Method for processing congestion flow and device
WO2016119269A1 (en) Service data stream data packet processing method and device
KR100856095B1 (en) Packet processing device of radio access station in wireless broadband internet system and packet processing method thereof
CN108737277B (en) Message forwarding method and device
WO2018045521A1 (en) Method and device for transmitting signaling in wireless network
US20080159197A1 (en) Network device and packet transmitting method thereof
WO2021258826A1 (en) Data transmission method and apparatus, storage medium, chip, and related device
CN110505137B (en) Function expansion type wired network device
JP2012049883A (en) Communication device and packet processing method
WO2019028818A1 (en) Method and device for transmitting data
TWI808035B (en) High-efficiency transmission ethernet device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120726

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140827

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee