KR100845887B1 - Apparatus and method for plasma processing and semiconductor substrate manufactured thereby - Google Patents
Apparatus and method for plasma processing and semiconductor substrate manufactured thereby Download PDFInfo
- Publication number
- KR100845887B1 KR100845887B1 KR1020060128400A KR20060128400A KR100845887B1 KR 100845887 B1 KR100845887 B1 KR 100845887B1 KR 1020060128400 A KR1020060128400 A KR 1020060128400A KR 20060128400 A KR20060128400 A KR 20060128400A KR 100845887 B1 KR100845887 B1 KR 100845887B1
- Authority
- KR
- South Korea
- Prior art keywords
- plasma
- substrate
- processed
- treatment
- plasma processing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/3244—Gas supply means
- H01J37/32449—Gas control, e.g. control of the gas flow
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32715—Workpiece holder
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Formation Of Insulating Films (AREA)
Abstract
플라즈마 처리 방법 및 장치 그리고 이에 의해 제조된 반도체 기판가 게시된다. 본 발명의 플라즈마 처리 장치는 플라즈마 반응기의 내부에 플라즈마를 발생시키기 위한 유도 기전력을 발생하는 다중 코어 플라즈마 발생기를 구비한다. 다중 코어 플라즈마 발생의 유도 기전력에 의해 플라즈마가 여기 되어 피처리 기판에 대한 플라즈마 처리가 진행되며, 이때 기판 지지대는 플라즈마 반응기의 내부에서 피처리 기판을 지지하되, 피처리 기판의 플라즈마 처리에서 기판 전위를 제로 포텐셜(zero potential)로 유지시킨다. 본 발명의 플라즈마 처리 방법 및 장치는 다중 코어 플라즈마 발생기에 의해 고밀도의 플라즈마를 형성하고 기판상에 어떠한 필드를 유발시키지 않으면서도 고밀도의 플라즈마를 균일하게 안정적으로 유지할 수 있다. 그럼으로 플라즈마 처리 공정에서 가장 우려되었던 기판 손상을 효과적으로 억제시킬 수 있으므로 소자의 신뢰성을 확보할 수 있다.Plasma processing methods and apparatuses and semiconductor substrates produced thereby are disclosed. The plasma processing apparatus of the present invention includes a multi-core plasma generator for generating induced electromotive force for generating plasma in a plasma reactor. Plasma is excited by the induced electromotive force of the multi-core plasma generation and plasma processing is performed on the substrate to be processed, wherein the substrate support supports the substrate to be processed inside the plasma reactor, Maintained at zero potential. The plasma processing method and apparatus of the present invention can form a high density plasma by a multi-core plasma generator and maintain the high density plasma uniformly without causing any field on the substrate. Therefore, it is possible to effectively suppress the damage of the substrate most concerned in the plasma treatment process, thereby ensuring the reliability of the device.
플라즈마, 산화, 질화, 산질화 Plasma, oxidation, nitridation, oxynitride
Description
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.In order to more fully understand the drawings used in the detailed description of the invention, a brief description of each drawing is provided.
도 1은 본 발명의 실시예에 따른 플라즈마 처리 장치의 구성의 개략도이다.1 is a schematic diagram of a configuration of a plasma processing apparatus according to an embodiment of the present invention.
도 2는 도 1의 플라즈마 반응기의 개략적 사시도이다.FIG. 2 is a schematic perspective view of the plasma reactor of FIG. 1.
도 3은 도 2의 플라즈마 발생기의 단면도이다.3 is a cross-sectional view of the plasma generator of FIG. 2.
도 4 내지 도 6은 다중 코어의 일 예들을 보여주는 도면이다.4 to 6 are diagrams showing examples of multiple cores.
도 7a 내지 도 7d는 산화 공정 이후에 질화 공정을 순차적으로 실리콘 기판 위에 실시하는 플라즈마 처리 공정을 도시한 도면이다.7A to 7D illustrate a plasma treatment process in which a nitriding process is sequentially performed on a silicon substrate after an oxidation process.
도 8은 SiO2 박막에 대하여 질화 공정을 진행 한 후의 XPS 스펙트럼을 보여주는 도면이다.FIG. 8 is a diagram illustrating XPS spectra after nitriding a SiO 2 thin film.
도 9a 내지 도 9d는 산질화 공정 이후에 질화 공정을 순차적으로 실리콘 기판 위에 실시하는 플라즈마 처리 공정을 도시한 도면이다.9A to 9D illustrate a plasma treatment process in which a nitriding process is sequentially performed on a silicon substrate after an oxynitride process.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
100: 플라즈마 반응기 110: 기판 지지대100: plasma reactor 110: substrate support
120: 진공 펌프 130: 가스 공급원120: vacuum pump 130: gas supply source
140: 전원 공급원 142: 임피던스 정합기140: power supply 142: impedance matcher
200: 다중 코어 플라즈마 발생기 300: 피처리 기판200: multi-core plasma generator 300: substrate to be processed
본 발명은 전자 디바이스 등을 제조하기 위해서, 피처리체에 대하여 여러 가지의 플라즈마 처리를 실행할 때에 적합하게사용 가능한 플라즈마 처리 장치 및 플라즈마 처리 방법에 관한 것이다. 구체적으로는, 플라즈마를 이용하여 피처리체의 표면에 박막을 형성하는 플라즈마 처리 방법 및 장치 그리고 이를 이용하여 제조된 반도체 기판에 관한 것이다.BACKGROUND OF THE
반도체 소자의 집적도가 증가함에 따라 소자의 크기가 급격히 감소하고 이로 인해 박막의 두께도 급격히 얇아지고 있어서 여러 문제점들이 발생되고 있다. 게이트 절연 산화막(gate dielectric oxide)의 경우도 그 두께가 감소됨에 따라 누설 전류(leakage current)의 증가는 물론 소자 신뢰성이 감소하는 문제점이 유발하게 되었다. 또한 폴리 실리콘 게이트(poly Si gate)에서의 불순물(dopant)의 확산에 의한 채널 영역의 도핑 프로파일(doping profile)의 변화나 게이트 산화막(gate oxide)내에서 산소 결합(oxygen binding)을 파괴하는 요소로 작용함으로써 소자 신뢰성을 악화시키는 문제가 유발되고 있다. 이를 해결하기 위하여, 산화막을 질 화(nitridation)시켜 게이트 절연 박막의 유전 상수를 증가 시키고 고밀도의 질화막을 형성함으로서 불순물의 확산을 억제하고자 하는 노력이 시도되고 있다.As the degree of integration of semiconductor devices increases, the size of the devices decreases rapidly, and as a result, the thickness of the thin films rapidly decreases, causing various problems. In the case of the gate dielectric oxide, as the thickness thereof is reduced, the leakage current increases as well as the device reliability. In addition, the doping profile of the channel region due to diffusion of dopants in the polysilicon gate or the element that destroys the oxygen binding in the gate oxide. By doing so, a problem of deteriorating device reliability has been caused. In order to solve this problem, efforts have been made to suppress diffusion of impurities by nitriding oxide films to increase dielectric constant of gate insulating thin films and forming nitride films of high density.
또한 고유전 박막을 절연층(insulator)으로 사용하고자할 경우 HfSiO 등과 같은 얼로이(alloy) 박막의 경우 후속 열처리 과정에서 HfO2와 SiO2로 상이 분리되는 현상이 발생되기도 하는데, 이러한 변화는 역치 전압(threshold voltage)의 안정성을 손상하여 소자의 안정성에 심각한 문제를 유발시키게 된다. 이러한 문제를 해결하고자 후속 열처리 공정에서도 고유전 박막을 질화하는 공정의 도입이 검토되고 있다.In addition, when a high dielectric thin film is used as an insulator, an alloy thin film such as HfSiO may cause phase separation between HfO 2 and SiO 2 during subsequent heat treatment. This impairs the stability of the threshold voltage, causing serious problems with the stability of the device. In order to solve this problem, introduction of a process of nitriding a high dielectric thin film in a subsequent heat treatment process is under consideration.
그런데 질화 공정의 문제는 게이트 유전 박막과 실리콘 기판 사이에서의 질화를 줄이면서도 게이트 유전 박막의 내부에서는 고밀도의 질화를 유지하여야 한다. 그러나 계면에서의 Si3N4의 형성은 실리콘 기판에 높은 스트레스를 전가하여 고유한 침입형 실리콘(interstitial Si)을 유발시키고 이는 계면에서의 산화막 트랩(oxide trap)을 만들게 된다. 이러한 산화막 트랩은 소자의 신뢰성 및 속도에 치명적인 손상을 가져오는 문제점이 있다.However, the problem of the nitriding process is to reduce the nitriding between the gate dielectric thin film and the silicon substrate while maintaining high density of nitriding inside the gate dielectric thin film. However, the formation of Si 3 N 4 at the interface imposes a high stress on the silicon substrate, causing inherent interstitial Si, which creates an oxide trap at the interface. Such an oxide trap has a problem of causing serious damage to the reliability and speed of the device.
한편, 플라즈마를 이용한 산화 또는 질화 방법은 낮은 온도에서, 기존의 열 산화 방법에서 요구하는 계면 품질을 유지할 수 있으며, 매우 얇은 두께의 공정에 매우 효과적인 방법으로 인식되고 있다. 따라서 플라즈마를 이용한 게이트 산화막 형성 방법이 제안되고 있으며, 원자층 성장 방법(atomic layer deposition)등에서도 플라즈마의 높은 반응성을 이용하여 고유전 박막의 리엑턴트(reactant)로 사용 이 제안되고 있다.On the other hand, the oxidation or nitriding method using plasma can maintain the interface quality required by the conventional thermal oxidation method at a low temperature, and is recognized as a very effective method for a very thin thickness process. Therefore, a method of forming a gate oxide film using plasma has been proposed, and in the atomic layer deposition method, it has been proposed to be used as a reactant of a high-k dielectric thin film using high reactivity of plasma.
기존의 플라즈마를 이용한 산화 또는 방법은 RF 플라즈마 혹은 DC 플라즈마 등을 이용하는 공정 등이 제안되었다. 높은 플라즈마 밀도를 유지하면서도 대면적의 균일도를 유지하여야 하며, 낮은 플라즈마 에너지를 가져야 계면 손상 등을 최소화 하면서도 고밀도의 질화를 가져갈 수 있다. 그러나 기존의 플라즈마를 이용한 산화, 질화, 산질화 방법은 고밀도의 플라즈마 밀도를 유지할 수 있는 장점이 있는 반면 고밀도의 플라즈마를 유지하기 위하여 필연적으로 기판에 일정량의 전계가 가해질 수밖에 없는 단점을 갖고 있다.As an oxidation or method using a conventional plasma, a process using an RF plasma or a DC plasma or the like has been proposed. While maintaining high plasma density, the uniformity of the large area should be maintained, and low plasma energy should bring high density of nitride while minimizing interface damage. However, the conventional methods of oxidation, nitridation and oxynitride using plasma have the advantage of maintaining high density plasma density, but inevitably have a disadvantage that a certain amount of electric field is applied to the substrate to maintain high density plasma.
본 발명의 목적은 상술한 문제점을 해결하기 위한 것으로, 고밀도의 플라즈마 밀도 및 대면적에서의 균일도를 유지하면서도 어떠한 전계도 피처리 기판에 인가됨이 없이 피처리 기판에 대하여 산화, 질화, 산질화 공정 수행 할 수 있는 플라즈마 처리 방법 및 장치 그리고 이를 이용하여 제조된 반도체 기판을 제공하는 있다.SUMMARY OF THE INVENTION An object of the present invention is to solve the above-described problems, and to oxidize, nitrate, and oxynitride a substrate without subjecting any electric field to the substrate while maintaining high density of plasma density and large area uniformity. There is provided a plasma processing method and apparatus and a semiconductor substrate manufactured using the same.
상기한 기술적 과제를 달성하기 위한 본 발명의 일면은 플라즈마 처리 방법에 관한 것이다. 본 발명의 일면에 따른 플라즈마 처리 방법은: 피처리 기판을 플라즈마 처리하기 위한 플라즈마 반응기와 플라즈마 반응기의 내부에 플라즈마를 발생시키기 위한 유도 기전력을 발생하는 다중 코어 플라즈마 발생기를 준비하는 단계; 플라즈마 반응기의 내부 기판 지지대에 피처리 기판을 준비하고, 플라즈마 반 응기의 내부를 처리 기압으로 설정하는 단계; 피처리 기판을 플라즈마 처리하기 위한 가스를 도입하는 단계; 다중 코어 플라즈마 발생기의 유도 기전력에 의해 플라즈마가 여기 되는 단계; 여기된 플라즈마에 의해 피처리 기판에 대한 플라즈마 처리가 이루지는 단계를 포함하고, 상기 플라즈마 처리 단계에서 기판 지지대에 놓인 피처리 기판은 제로 포텐셜(zero potential)을 유지한다.One aspect of the present invention for achieving the above technical problem relates to a plasma processing method. According to an aspect of the present invention, there is provided a plasma processing method comprising: preparing a plasma reactor for plasma processing a substrate and a multi-core plasma generator for generating induced electromotive force for generating plasma in the plasma reactor; Preparing a substrate to be processed on an internal substrate support of the plasma reactor, and setting the interior of the plasma reactor to the processing air pressure; Introducing a gas for plasma processing the substrate to be processed; Plasma is excited by induced electromotive force of the multi-core plasma generator; Plasma processing of the substrate to be processed by the excited plasma is performed, wherein the substrate to be placed on the substrate support in the plasma processing step maintains a zero potential.
일 실시예에 있어서, 상기 플라즈마 처리 위해 플라즈마 반응기로 도입되는 가스는 불활성 가스와 산소 원자를 포함하는 가스와 질소 원자를 포함하는 가스들 중에서 적어도 두 종류 이상의 가스들이 선택된다.In one embodiment, the gas introduced into the plasma reactor for the plasma treatment is selected from at least two or more kinds of gases including an inert gas, an oxygen atom and a gas containing a nitrogen atom.
일 실시예에 있어서, 상기 플라즈마 처리는 산화 처리, 질화 처리, 산질화 처리중 어느 하나이다.In one embodiment, the plasma treatment is any one of an oxidation treatment, a nitriding treatment, and an oxynitride treatment.
본 발명의 다른 일면은 플라즈마 처리 장치에 관한 것이다. 본 발명의 다른 일면에 따른 플라즈마 처리 장치는: 피처리 기판에 대하여 산화 처리, 질화 처리 및, 산질화 처리 중 하나 이상의 플라즈마 처리를 실행하기 위한 플라즈마 반응기; 플라즈마 반응기의 내부에 플라즈마를 발생시키기 위한 유도 기전력을 발생하는 다중 코어 플라즈마 발생기; 피처리 기판을 플라즈마 처리하기 위한 불활성 가스, 질소 원자를 포함하는 가스 및 산소 원자를 포함하는 가스 중 적어도 두 종류 이상의 가스를 플라즈마 반응기로 도입시키는 가스 공급부; 플라즈마 반응기의 내부에서 피처리 기판을 지지하되, 피처리 기판의 플라즈마 처리에서 기판 전위를 제로 포텐셜(zero potential)로 유지시키는 기판 지지대를 포함한다.Another aspect of the invention relates to a plasma processing apparatus. According to another aspect of the present invention, a plasma processing apparatus includes: a plasma reactor for performing one or more plasma processing of an oxidation treatment, a nitriding treatment, and an oxynitride treatment on a substrate to be processed; A multi-core plasma generator for generating induced electromotive force for generating a plasma inside the plasma reactor; A gas supply unit for introducing at least two or more kinds of gases, including an inert gas, a gas containing nitrogen atoms, and a gas containing oxygen atoms, to plasma-treat the substrate to be processed; And a substrate support for supporting the substrate under the plasma reactor, the substrate support maintaining a substrate potential at zero potential in the plasma treatment of the substrate.
일 실시예에 있어서, 상기 산소 원자를 포함하는 가스와 질소 원자를 포함하 는 가스의 유량 비율을 조절하여 피처리 기판에 형성되는 산질화막에서의 질소 농도의 피크를 조절한다.In one embodiment, by adjusting the flow rate ratio of the gas containing the oxygen atom and the gas containing the nitrogen atom to adjust the peak of the nitrogen concentration in the oxynitride film formed on the substrate to be processed.
본 발명의 또 다른 일면은 상기의 플라즈마 처리 방법 및 장치에 의해 제조된 반도체 기판에 관한 것이다. 본 발명의 또 다른 일면에 따른 반도체 기판은 상기 본 발명의 일면 및 다른 일면에 의한 플라즈마 처리 방법 및 장치에 의해서 제조된다.Another aspect of the invention relates to a semiconductor substrate manufactured by the plasma processing method and apparatus. A semiconductor substrate according to another aspect of the present invention is manufactured by the plasma processing method and apparatus according to one side and the other side of the present invention.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시예에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야 한다. 본 발명의 실시예는 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어 지는 것으로 해석되어져서는 안 된다. 본 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공 되어지는 것이다. 따라서 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의하여야 한다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.DETAILED DESCRIPTION In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the embodiments of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the accompanying drawings. The embodiments of the present invention may be modified in various forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. This embodiment is provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape of the elements in the drawings and the like are exaggerated to emphasize a clearer description. In understanding the drawings, it should be noted that like parts are intended to be represented by the same reference numerals as much as possible. And detailed description of known functions and configurations that are determined to unnecessarily obscure the subject matter of the present invention is omitted.
(실시예)(Example)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명의 플라즈마 처리 방법 및 장치 그리고 이를 이용하여 제조된 반도체 기판 을 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings to describe a plasma processing method and apparatus of the present invention and a semiconductor substrate manufactured using the same.
도 1은 본 발명의 실시예에 따른 플라즈마 처리 장치의 구성의 개략도이다. 도 1을 참조하여, 본 발명에서 사용되는 플라즈마 처리 장치는 다중 코어 플라즈마 발생기(200)와 피처리 기판(300)을 지지하는 기판 지지대(110)가 구비된 플라즈마 반응기(100)를 구비한다. 피처리 기판(300)은 예를 들어, 반도체 장치를 제조하기 위한 실리콘 웨이퍼 기판 또는 액정 디스플레이 장치나 플라즈마 디스플레이 장치 등의 제조를 위한 유리 기판일 수 있다.1 is a schematic diagram of a configuration of a plasma processing apparatus according to an embodiment of the present invention. Referring to FIG. 1, the plasma processing apparatus used in the present invention includes a
플라즈마 반응기(100)는 가스 공급원(130)으로부터 플라즈마 처리 공정에 필요한 가스를 공급 받는다. 플라즈마 반응기(100)는 진공 펌프(120)에 연결 되어 내부가 플라즈마 처리 공정에 필요한 공정 기압을 유지하고, 공정이 완료된 이후 진공 펌프(120)에 의해 내부의 잔류 가스가 배기된다.The
다중 코어 플라즈마 발생기(200)는 기판 지지대(110)에 대향하여 플라즈마 반응기(100)의 상부에 위치된다. 다중 코어 플라즈마 발생기(200)는 임피던스 정합기(142)를 통하여 전원 공급원(140)으로부터 무선 주파수를 공급받아 플라즈마 반응기(100)의 내부에 유도 기전력을 발생시켜서 플라즈마를 발생시킨다. 전원 공급원(140)은 별도의 임피던스 정합기 없이 출력 전원의 제어가 가능한 무선 주파수 발생기를 사용하여 구성할 수도 있다.The
도 2는 도 1의 플라즈마 반응기의 개략적 사시도이고, 도 3은 도 2의 플라즈마 발생기의 단면도이다.FIG. 2 is a schematic perspective view of the plasma reactor of FIG. 1, and FIG. 3 is a sectional view of the plasma generator of FIG. 2.
도 2 및 도 3을 참조하여, 플라즈마 반응기(100)는 진공 챔버(110)와 그 상 부에 다중 코어 플라즈마 발생기(200)가 구성된다. 다중 코어 플라즈마 발생기(200)는 진공 챔버(110)의 상부를 가로질러 설치되는 다수개의 방전 유도 브리지(210)로 구성된다. 다수개의 방전 유도 브리지(210)는 관형 구조를 갖는다. 다수개의 방전 유도 브리지(320)에는 다중 루프 코어(230)가 장착된다. 다수개의 방전 유도 브리지(210)는 금속 물질 또는 전기적 절연 물질로 구성될 수 있다. 금속 물질로 구성되는 경우에는 에디 전류가 발생되는 것을 방지하기 위한 절연 영역(220)을 포함하는 것이 바람직하다. 또한, 도면에는 구체적으로 도시하지 않았으나 다중 코어 플라즈마 발생기(200)는 냉각 채널을 포함하여 다중 코어 플라즈마 발생기(200)가 과열되는 것을 방지한다.2 and 3, the
도 4 내지 도 6은 다중 코어의 일 예들을 보여주는 도면이다. 도 4 내지 도 6을 참조하여, 다중 루프 코어(230) 도 4에 도시된 바와 같이 각기 독립된 루프를 형성하는 다수개의 마그네틱 코어를 사용하여 구성할 수 있다. 또는 도 5에 도시된바와 같이 여러 개의 루프가 이웃하도록 일체화된 마그네틱 코어를 사용하여 구성할 수도 있다. 또는 도 6에 도시된 바와 같이, 격자형 구조가 규칙적으로 반복된 구조를 갖도록 일체화된 마그네틱 코어를 사용하여 구성할 수도 있을 것이다. 다중 루프 코어(230)에는 각 루프 마다 하나 이상의 일차 권선(240)이 감겨있다. 일차 권선들(240)은 마그네틱 코어의 하나의 루프에 대하여 하나 이상 구비될 수 있다.4 to 6 are diagrams showing examples of multiple cores. 4 to 6, the
다중 루프 코어(230)의 다수개의 일차 권선들(240)은 임피던스 정합기(142)를 통하여 전원 공급원(140)에 직렬, 병렬, 직병렬 혼합 방식 중 어느 하나의 방식 으로 연결될 수 있다. 또한, 다수개의 일차 권선들(240)로 공급되는 무선 주파수의 전류량의 균형을 위하여 전류 균형 회로가 부가될 수 있다. 전류 균형 회로가 부가되는 경우에는 플라즈마 균일도를 더욱 높일 수 있다.The plurality of
다시 도 2 및 도 3을 참조하여, 다중 코어 플라즈마 발생기(200)의 상부는 가스 공급부(120)가 구성된다. 가스 공급부(120)는 가스 공급원(130)으로부터 공급되는 가스를 도입하기 위한 가스 입구(121)를 구비하여, 도 3에 화살표로 표시한 바와 같이 도입된 가스를 다수개의 방전 유도 브리지(210) 사이를 통하여 진공 챔버(110)의 내부로 분사한다. 가스 공급부(120)는 가스 분배를 위한 하나 이상의 가스 분배판(미도시)을 포함할 수 있다. 그리고 가스 공급부(120)는 두 개 이상의 분리된 가스 공급 경로를 갖도록 하여 서로 다른 가스들이 분리되어 공급되도록 할 수 있다. 예들 들어, 다수개의 방전 유도 브리지(210) 사이를 교대적으로 서로 다른 가스가 분사되도록 할 수 있다.Referring back to FIGS. 2 and 3, the
한편, 다시 도 1을 참조하여, 본 발명의 유도 결합 플라즈마 반응기는 기판 지지대(330)는 바이어스 전원의 공급 없이 제로 포텐셜(zero potential)을 갖는 구조로 변형 실시될 수도 있다. 본 발명의 플라즈마 반응기는 고밀도의 플라즈마를 발생하는 구조에서 바이어스 전원의 공급 없이도 피처리 기판(300)에 대한 플라즈마 처리가 가능하다.Meanwhile, referring back to FIG. 1, the inductively coupled plasma reactor of the present invention may be modified to have a structure having a zero potential without supplying a bias power. In the plasma reactor according to the present invention, plasma processing on the
다음은 이상과 같은 본 발명의 플라즈마 처리 장치를 이용하여 피처리 기판(300)에 대하여 플라즈마 처리 공정에 대하여 설명한다. 본 실시예에서 설명되는 플라즈마 처리 공정은 실리콘 기판에 대한 산화 공정 후 질화 공정을 진행하여 산질화막을 형성하는 공정과 산질화 공정을 진행한 후 질화 공정을 진행하여 산질화막을 형성하는 공정을 각각 예를 들어 설명한다.Next, a plasma processing process will be described for the
도 7a 내지 도 7d는 산화 공정 이후에 질화 공정을 순차적으로 실리콘 기판 위에 실시하는 플라즈마 처리 공정을 도시한 도면이다.7A to 7D illustrate a plasma treatment process in which a nitriding process is sequentially performed on a silicon substrate after an oxidation process.
먼저, 실리콘 웨이퍼인 피처리 기판(300)을 기판 지지대(110)에 로딩한 후 진공 펌프(120)를 통하여 진공 챔버(110)의 내부의 기체를 배기하여 진공 챔버(110)의 내부는 기판 처리에 적합한 처리압으로 설정된다. 이어 비활성 가스와 산소 가스(산소 원자를 포함하는 가스)가 진공 챔버 내부로 도입된다. 한편, 전원 공급원(140)으로부터 무선 주파수가 다중 코어 플라즈마 발생기(200)로 공급되고, 다중 코어 플라즈마 발생기(200)로부터 전달되는 유도 기전력(250)에 의해서 플라즈마가 여기 되어, 도 7a에 도시된 바와 같이 비활성 가스와 산소 가스로부터 산소 래디컬이 생성되며, 도 7b에 도시된 바와 같이 실리콘 웨이퍼(300) 위에 산화막(300)이 형성된다.First, the
이때, 기판 지지대(110)는 어떠한 필드로 인가되지 않기 때문에 1.0(eV) 이하의 낮은 전자 온도를 갖는 고밀도의 플라즈마가 형성된다. 그럼으로 실리콘 웨이퍼(300)에 불필요한 전하가 축적되지 않으며 플라즈마 손상이 없는 양질의 산화막을 형성할 수 있다. 또한, 고밀도의 낮은 전자 온도의 플라즈마이기 때문에 플라즈마에 대하여 실리콘 웨이퍼(300)를 접근하여 배치할 수 있어서 매우 짧은 시간 및 낮은 파워에서 산화 공정을 완료할 수 있다.At this time, since the
이어, 산화막(310)이 형성된 실리콘 웨이퍼 기판(300)에 질화 공정을 실시하 여 고밀도의 질화막을 형성하는 공정을 설명한다. 앞서 설명된 산화 공정이 완료된 피처리 기판(110)이 기판 지지대(110)에 로딩된 후 진공 챔버(110)의 내부의 잔류 기체를 배기하고 다시 진공 챔버(110)의 내부를 기판 처리에 적합한 처리압으로 설정한다. 이어 비활성 가스와 질소 가스(질소 원자를 포함하는 가스)가 진공 챔버 내부로 도입된다. 한편, 전원 공급원(140)으로부터 무선 주파수가 다중 코어 플라즈마 발생기(200)로 공급되고, 다중 코어 플라즈마 발생기(200)로부터 전달되는 유도 기전력(250)에 의해서 플라즈마가 여기 되어, 도 7c에 도시된 바와 같이 비활성 가스와 질소 가스로부터 질소 래디컬이 생성되며, 도 7d에 도시된 바와 같이 실리콘 웨이퍼(300) 위의 산화막(310)이 질화되어 산질화막(320a)이 형성된다.Next, a process of forming a high density nitride film by performing a nitriding process on the
이때도 역시 상술한 바와 같이, 기판 지지대(110)는 어떠한 필드로 인가되지 않기 때문에 1.0(eV) 이하의 낮은 전자 온도를 갖는 고밀도의 플라즈마가 형성된다. 그럼으로 실리콘 웨이퍼(300)에 불필요한 전하가 축적되지 않으며 플라즈마 손상이 없는 양질의 산질화막을 형성할 수 있다. 또한, 고밀도의 낮은 전자 온도의 플라즈마이기 때문에 플라즈마에 대하여 실리콘 웨이퍼(300)를 접근하여 배치할 수 있어서 매우 짧은 시간 및 낮은 파워에서 질화 공정을 완료할 수 있다.As also described above, since the
도 8은 SiO2 박막에 대하여 질화 공정을 진행 한 후의 XPS 스펙트럼을 보여주는 도면이다. 도 8을 참조하여, 본 발명의 플라즈마 처리 장치 및 방법에 의해서 실리콘 웨이퍼(300)의 산화막에 질화 공정을 진행한 후 N 1s XPS 피크를 보여주는 것으로 매우 짧은 시간 및 낮은 파워에서도 고밀도의 질소 첨가가 가능함을 알 수 있다.FIG. 8 is a diagram illustrating XPS spectra after nitriding a SiO 2 thin film. Referring to FIG. 8, after the nitriding process is performed on the oxide film of the
도 9a 내지 도 9d는 산질화 공정 이후에 질화 공정을 순차적으로 실리콘 기판 위에 실시하는 플라즈마 처리 공정을 도시한 도면이다.9A to 9D illustrate a plasma treatment process in which a nitriding process is sequentially performed on a silicon substrate after an oxynitride process.
먼저, 실리콘 웨이퍼인 피처리 기판(300)을 기판 지지대(110)에 로딩한 후 진공 펌프(120)를 통하여 진공 챔버(110)의 내부의 기체를 배기하여 진공 챔버(110)의 내부는 기판 처리에 적합한 처리압으로 설정된다. 이어 비활성 가스와 산소 가스(산소 원자를 포함하는 가스) 및 질소 가스(질소 원자를 포함하는 가스)가 진공 챔버 내부로 도입된다. 한편, 전원 공급원(140)으로부터 무선 주파수가 다중 코어 플라즈마 발생기(200)로 공급되고, 다중 코어 플라즈마 발생기(200)로부터 전달되는 유도 기전력(250)에 의해서 플라즈마가 여기 되어, 도 9a에 도시된 바와 같이 비활성 가스와 산소 및 질소 가스로부터 산소 래디컬 및 질소 래디컬이 생성되며, 도 9b에 도시된 바와 같이 실리콘 웨이퍼(300) 위에 산질화막(320)이 형성된다.First, the
이때, 기판 지지대(110)는 어떠한 필드로 인가되지 않기 때문에 1.0(eV) 이하의 낮은 전자 온도를 갖는 고밀도의 플라즈마가 형성된다. 그럼으로 실리콘 웨이퍼(300)에 불필요한 전하가 축적되지 않으며 플라즈마 손상이 없는 양질의 산질화막을 형성할 수 있다. 또한, 고밀도의 낮은 전자 온도의 플라즈마이기 때문에 플라즈마에 대하여 실리콘 웨이퍼(300)를 접근하여 배치할 수 있어서 매우 짧은 시간 및 낮은 파워에서 산질화 공정을 완료할 수 있다.At this time, since the
이어, 산질화막(320)이 형성된 실리콘 웨이퍼 기판(300)에 질화 공정을 실시 하여 고밀도의 질화막을 형성하는 공정을 설명한다. 앞서 설명된 산질화 공정이 완료된 피처리 기판(110)이 기판 지지대(110)에 로딩된 후 진공 챔버(110)의 내부의 잔류 기체를 배기하고 다시 진공 챔버(110)의 내부를 기판 처리에 적합한 처리압으로 설정한다. 이어 비활성 가스와 질소 가스가 진공 챔버 내부로 도입된다. 한편, 전원 공급원(140)으로부터 무선 주파수가 다중 코어 플라즈마 발생기(200)로 공급되고, 다중 코어 플라즈마 발생기(200)로부터 전달되는 유도 기전력(250)에 의해서 플라즈마가 여기 되어, 도 9c에 도시된 바와 같이 비활성 가스와 질소 가스로부터 질소 래디컬이 생성되며, 도 9d에 도시된 바와 같이 실리콘 웨이퍼(300) 위의 산질화막(310)이 질화되어 산질화막(320a)이 형성된다. 여기서, 산소와 질소 가스의 유량 비율을 조절하여 산질화막에서 질소 농도의 피크를 조절할 수 있다.Next, a process of forming a high density nitride film by performing a nitriding process on the
이 공정에서도 역시 상술한 바와 같이, 기판 지지대(110)는 어떠한 필드로 인가되지 않기 때문에 1.0(eV) 이하의 낮은 전자 온도를 갖는 고밀도의 플라즈마가 형성된다. 그럼으로 실리콘 웨이퍼(300)에 불필요한 전하가 축적되지 않으며 플라즈마 손상이 없는 양질의 산질화막을 형성할 수 있다. 또한, 고밀도의 낮은 전자 온도의 플라즈마이기 때문에 플라즈마에 대하여 실리콘 웨이퍼(300)를 접근하여 배치할 수 있어서 매우 짧은 시간 및 낮은 파워에서 질화 공정을 완료할 수 있다.Also in this process, as described above, since the
이상과 같은 산화막 또는 산질화막에 대한 질화 공정에 의해서 막 내부의 질화의 증가는 막의 밀도를 높여 불순물의 확산을 효과적으로 억제할 수 있으며, 막 내부에서의 Si3N4의 형성은 기존의 SiO2의 유전 상수를 3.9로부터 ~7 정도의 값으로 증가 시킬 수 있다. 그럼으로 예들 들어 같은 Etox(EPROM tunnel oxide)에서도 물리적 두께를 높일 수 있어 누설 전류를 감소시킬 수 있다. 이는 낮은 대기 전압(low standby power)나 낮은 전력 소비가 요구되는 모바일(mobile)용 소자에 요구되는 공정으로 향후 게이트 산화막 형성후의 후속 공정에 광범위하게 이용될 수 있다.Over the oxide layer or the increase in the inner membrane by the nitriding process for the oxynitride nitride such may increase suppressing the diffusion of the impurity effectively the film density, formation of Si 3 N 4 in the inner film is of the conventional SiO 2 The dielectric constant can be increased from 3.9 to ~ 7. Thus, for example, even in the same EROM (EPROM tunnel oxide), the physical thickness can be increased to reduce leakage current. This is a process required for mobile devices requiring low standby power or low power consumption, and may be widely used in subsequent processes after the gate oxide layer is formed in the future.
이상과 같은 본 발명의 플라즈마 처리 장치 및 방법은 산화막 또는 질화막을 형성하기 위한 CVD 등의 장치 및 공정에 사용될 수 있으며, 반도체 기판 위에 형성된 게이트 산화막의 후속 열처리 공정에 앞서 산화막 또는 질화막을 형성하는 공정 및 장치로도 사용될 수 있다. 또한 ALD또는 ALCVD 등의 리엑턴트(reactant)를 공급하는 공정 및 장치로도 사용될 수 있다.The plasma processing apparatus and method of the present invention as described above may be used in an apparatus and a process such as CVD for forming an oxide film or a nitride film, the process of forming the oxide film or nitride film prior to the subsequent heat treatment of the gate oxide film formed on the semiconductor substrate, and It can also be used as a device. It may also be used as a process and apparatus for supplying reactants such as ALD or ALCVD.
이상에서 설명된 본 발명의 플라즈마 처리 방법 및 장치 그리고 이를 이용하여 제조된 반도체 기판의 실시예는 예시적인 것에 불과하며, 본 발명이 속한 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 잘 알 수 있을 것이다. 본 발명의 플라즈마 처리 장치는, 반도체 내지 반도체 장치, 액정 장치 등의 전자 장치들의 재료의 제조를 비롯한 플라즈마 처리에 일반적으로 널리 사용 가능하다.Embodiments of the plasma processing method and apparatus of the present invention and the semiconductor substrates manufactured using the same are only illustrative, and various modifications and equivalents may be made by those skilled in the art to which the present invention pertains. It will be appreciated that other embodiments are possible. BACKGROUND OF THE INVENTION The plasma processing apparatus of the present invention is generally widely used for plasma processing, including the manufacture of materials for electronic devices such as semiconductors, semiconductor devices, liquid crystal devices, and the like.
그럼으로 본 발명은 상기의 상세한 설명에서 언급되는 특별한 형태로 한정되는 것이 아닌 것으로 이해되어야 한다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이며, 본 발명은 첨부된 청구범위에 의해 정의되는 본 발명의 정신과 범위 내에 있는 모든 변형물과 균등물 및 대체물을 포함하는 것으로 이해되어야 한다.Therefore, it is to be understood that the present invention is not limited to the specific forms mentioned in the above description. Therefore, the true technical protection scope of the present invention should be defined by the technical spirit of the appended claims, and the present invention is intended to cover all modifications, equivalents, and substitutes within the spirit and scope of the present invention as defined by the appended claims. It should be understood to include.
상술한 바와 같은 본 발명의 플라즈마 처리 방법 및 장치 그리고 이를 이용하여 제조된 반도체 기판에 의하면, 다중 코어 플라즈마 발생기에 의해 고밀도의 플라즈마를 형성하고 기판상에 어떠한 필드를 유발시키지 않으면서도 고밀도의 플라즈마를 균일하게 안정적으로 유지할 수 있다. 그럼으로 플라즈마 처리 공정에서 가장 우려되었던 기판 손상을 효과적으로 억제시킬 수 있으므로 소자의 신뢰성을 확보할 수 있다.According to the plasma processing method and apparatus of the present invention as described above and a semiconductor substrate manufactured using the same, a high density plasma is formed by a multi-core plasma generator and uniformity of the high density plasma is generated without causing any field on the substrate. Can be kept stable. Therefore, it is possible to effectively suppress the damage of the substrate most concerned in the plasma treatment process, thereby ensuring the reliability of the device.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060128400A KR100845887B1 (en) | 2006-12-15 | 2006-12-15 | Apparatus and method for plasma processing and semiconductor substrate manufactured thereby |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060128400A KR100845887B1 (en) | 2006-12-15 | 2006-12-15 | Apparatus and method for plasma processing and semiconductor substrate manufactured thereby |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080055287A KR20080055287A (en) | 2008-06-19 |
KR100845887B1 true KR100845887B1 (en) | 2008-07-16 |
Family
ID=39802130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060128400A KR100845887B1 (en) | 2006-12-15 | 2006-12-15 | Apparatus and method for plasma processing and semiconductor substrate manufactured thereby |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100845887B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050100880A (en) * | 2004-04-16 | 2005-10-20 | 위순임 | Remote plasma generator having linear arrayed multi-core |
-
2006
- 2006-12-15 KR KR1020060128400A patent/KR100845887B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050100880A (en) * | 2004-04-16 | 2005-10-20 | 위순임 | Remote plasma generator having linear arrayed multi-core |
Also Published As
Publication number | Publication date |
---|---|
KR20080055287A (en) | 2008-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9059229B2 (en) | Substrate processing apparatus and method of manufacturing semiconductor device | |
KR100582481B1 (en) | Method of producing electronic device material | |
US8802201B2 (en) | Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species | |
US7632758B2 (en) | Process and apparatus for forming oxide film, and electronic device material | |
US20080135954A1 (en) | Semiconductor device and method of producing the semiconductor device | |
KR100945770B1 (en) | Silicon oxide film forming method, semiconductor device manufacturing method and computer storage medium | |
US8481433B2 (en) | Methods and apparatus for forming nitrogen-containing layers | |
US20060003603A1 (en) | Method and apparatus for processing | |
US20050106896A1 (en) | Processing apparatus and method | |
JP2010505281A (en) | Fluorine plasma treatment for high-K gate stacks for defect passivation | |
TWI261879B (en) | Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device | |
JPWO2003056622A1 (en) | Substrate processing method and semiconductor device manufacturing method | |
JPWO2004047157A1 (en) | Plasma processing apparatus and plasma processing method | |
US20180076063A1 (en) | Substrate processing apparatus | |
US9831249B2 (en) | Method of manufacturing semiconductor device and non-transitory computer-readable recording medium | |
KR102085199B1 (en) | Method for manufacturing semiconductor device, recording medium and substrate processing apparatus | |
JP2004266075A (en) | Substrate processing method | |
KR100845887B1 (en) | Apparatus and method for plasma processing and semiconductor substrate manufactured thereby | |
JP2006073758A (en) | Manufacturing method for semiconductor device | |
JP2009224755A (en) | Method of manufacturing semiconductor device, and substrate processing apparatus | |
TWI621218B (en) | Germanium-containing semiconductor device and method of forming | |
WO2004049423A1 (en) | Method for manufacturing semiconductor device | |
JP2011165743A (en) | Method of manufacturing semiconductor-device | |
JP7117354B2 (en) | Semiconductor device manufacturing method, substrate processing apparatus, and program | |
CN118007112A (en) | Film forming method and film forming apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130708 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140709 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150702 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |