KR100843615B1 - Efficient dual frame buffer control device and the same method - Google Patents

Efficient dual frame buffer control device and the same method Download PDF

Info

Publication number
KR100843615B1
KR100843615B1 KR1020060046743A KR20060046743A KR100843615B1 KR 100843615 B1 KR100843615 B1 KR 100843615B1 KR 1020060046743 A KR1020060046743 A KR 1020060046743A KR 20060046743 A KR20060046743 A KR 20060046743A KR 100843615 B1 KR100843615 B1 KR 100843615B1
Authority
KR
South Korea
Prior art keywords
buffer
frame data
controller
read
time
Prior art date
Application number
KR1020060046743A
Other languages
Korean (ko)
Other versions
KR20070113037A (en
Inventor
문상아
Original Assignee
엠텍비젼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠텍비젼 주식회사 filed Critical 엠텍비젼 주식회사
Priority to KR1020060046743A priority Critical patent/KR100843615B1/en
Publication of KR20070113037A publication Critical patent/KR20070113037A/en
Application granted granted Critical
Publication of KR100843615B1 publication Critical patent/KR100843615B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Image Input (AREA)

Abstract

본 발명은 듀얼 프레임 버퍼 컨트롤 장치 및 그 방법에 관한 것이다. 본 발명의 바람직한 일 실시예에 따르면, 선택적으로 이전 프레임 데이터가 기록되는 제1 버퍼 및 제2 버퍼; 프레임 데이터가 입력되면, 버퍼 상태 체크 신호를 생성하는 기록 버퍼 컨트롤러; 상기 제1 버퍼 또는 상기 제2 버퍼 중 어느 하나에 기록된 상기 이전 프레임 데이터를 독출하는 독출 버퍼 컨트롤러; 및 상기 버퍼 상태 체크 신호가 입력되면, 독출되는 이전 프레임 데이터의 남아 있는 독출 시간을 산출하고 기록 예상 시간과 비교하여 상기 프레임 데이터의 기록 가능 여부 및 저장할 버퍼를 결정하는 프레임 컨트롤러를 포함하는 듀얼 프레임 버퍼 컨트롤 장치가 제공될 수 있다. 따라서, 본 발명에 의해, 이미지 센서로부터 생성된 최근의 영상 데이터(즉, 프레임 데이터)를 버리지 않고 디스플레이 할 수 있다.The present invention relates to a dual frame buffer control device and a method thereof. According to a preferred embodiment of the present invention, there is provided an apparatus comprising: a first buffer and a second buffer, in which previous frame data is optionally recorded; A write buffer controller for generating a buffer status check signal when frame data is input; A read buffer controller that reads the previous frame data recorded in either the first buffer or the second buffer; And a frame controller which, when the buffer status check signal is input, calculates a remaining read time of the previous frame data to be read out and compares the estimated frame time to determine whether the frame data can be written and a buffer to be stored. Control devices may be provided. Therefore, according to the present invention, it is possible to display the latest image data (ie, frame data) generated from the image sensor without discarding it.

듀얼 버퍼, 컨트롤, 프레임 데이터 Dual Buffer, Control, Frame Data

Description

효과적인 듀얼 프레임 버퍼 컨트롤 장치 및 그 방법{Efficient dual frame buffer control device and the same method}Effective dual frame buffer control device and the same method

도 1은 종래의 싱글 프레임 버퍼를 통한 프레임 전달 과정을 예시한 도면.1 is a diagram illustrating a frame transfer process through a conventional single frame buffer.

도 2는 본 발명의 바람직한 일 실시예에 따른 듀얼 프레임 버퍼 컨트롤 장치의 블록 구성도.Figure 2 is a block diagram of a dual frame buffer control device according to an embodiment of the present invention.

도 3은 본 발명의 바람직한 일 실시예에 따른 프레임 컨트롤러의 내부 블록도.3 is an internal block diagram of a frame controller according to an embodiment of the present invention.

도 4는 본 발명의 바람직한 일 실시예에 따른 소정의 시간 간격으로 이미지 센서로부터 출력되는 프레임 데이터를 버퍼에 기록하는 방법을 예시한 순서도.4 is a flowchart illustrating a method of writing frame data output from an image sensor to a buffer at predetermined time intervals according to an exemplary embodiment of the present invention.

도 5는 본 발명의 바람직한 일 실시예에 따른 이미지 센서의 소정의 시간 간격으로 프레임 데이터 출력, 제1 컨트롤러의 프레임 데이터 저장, 제2 컨트롤러의 프레임 데이터 독출에 따른 동기를 예시한 도면.5 is a diagram illustrating synchronization according to frame data output, frame data storage of a first controller, and frame data reading of a second controller at predetermined time intervals of an image sensor according to an exemplary embodiment of the present invention.

도 6는 도 5에 따른 버퍼에 기록 및/또는 독출되는 프레임 데이터를 예시한 도면.FIG. 6 illustrates frame data written and / or read into a buffer according to FIG. 5; FIG.

<도면의 주요 부분에 대한 부호의 설명> <Explanation of symbols for the main parts of the drawings>

310 : 체크 시점 지시부310: check time indicating unit

315 : RRT 산출부315: RRT calculator

320 : FWT 레지스터320: FWT register

325 : 비교부325: comparison unit

330 : 기록 버퍼 선택부330: recording buffer selection unit

본 발명은 듀얼 프레임 버퍼 컨트롤 장치 및 그 방법에 관한 것으로, 특히 센서로부터 최근에 출력된 프레임 이미지를 보여 줄 수 있는 듀얼 프레임 버퍼 컨트롤 장치 및 그 방법에 관한 것이다.The present invention relates to a dual frame buffer control device and a method thereof, and more particularly, to a dual frame buffer control device and a method capable of displaying a frame image recently output from the sensor.

도 1은 종래의 싱글 버퍼를 통한 프레임 데이터 전달 과정을 예시한 도면이다. 도 1을 참조하여 싱글 버퍼를 통한 프레임 데이터 전달 과정을 간략히 설명하면, 일반적으로 이미지 센서에서 프레임 데이터가 생성되는 속도와 버퍼에 저장된 프레임 데이터를 독출하는 속도에 차이가 있다. 따라서, 도 1의 110을 참조하면, 이미지 센서로부터 프레임 데이터가 출력된 이후, 소정의 지연 시간 이후, 기록 버퍼 컨트롤러가 제1 버퍼에 제1 프레임 데이터를 기록한다. 기록 버퍼 컨트롤러의 기록이 완료된 이후 독출 버퍼 컨트롤러는 제1 버퍼에 접근하여 제1 프레임 데이터 의 독출을 시작한다.1 is a diagram illustrating a frame data transfer process through a conventional single buffer. Referring to FIG. 1, a process of transferring frame data through a single buffer is briefly described. In general, there is a difference in a speed at which frame data is generated by an image sensor and a speed in reading frame data stored in a buffer. Thus, referring to 110 of FIG. 1, after the frame data is output from the image sensor, after a predetermined delay time, the write buffer controller writes the first frame data in the first buffer. After writing of the write buffer controller is completed, the read buffer controller accesses the first buffer and starts reading the first frame data.

120에서 미리 설정된 동기화 시간에 상응하여 이미지 센서는 제2 프레임 데이터를 출력하고 소정의 지연 시간 이후, 기록 버퍼 컨트롤러가 제2 프레임 데이터의 기록을 위해 제1 버퍼의 상태를 체크한다. 그러나, 도 1에서 보여지는 바와 같이, 프레임 데이터 독출 시간이 느리므로, 기록 버퍼 컨트롤러는 제1 버퍼에 접근할 수 없다. 이로 인해, 기록 버퍼 컨트롤러는 제2 프레임 데이터를 제1 버퍼에 저장할 수 없으므로 버리게 된다. In response to a preset synchronization time at 120, the image sensor outputs the second frame data, and after a predetermined delay time, the write buffer controller checks the state of the first buffer for writing the second frame data. However, as shown in Fig. 1 , since the frame data read time is slow, the write buffer controller cannot access the first buffer. As a result, the write buffer controller cannot discard the second frame data in the first buffer and discards it.

이와 같이, 단일 버퍼를 구비하는 경우, 프레임 데이터를 버퍼로부터 독출 시간과 기록 시간의 차이로 인해 버퍼에 기록되지 못하고 버려지는 프레임 데이터가 많아지는 문제점이 발생한다. As described above, when a single buffer is provided, a problem arises in that a large amount of frame data cannot be written to the buffer due to the difference between the read time and the write time from the buffer data.

따라서, 상술한 문제점을 해결하기 위한 본 발명의 목적은 듀얼 프레임 버퍼를 이용하여 이미지 센서로부터 생성된 최근의 영상 데이터(즉, 프레임 데이터)를 버리지 않고 디스플레이 할 수 있는 효과적인 듀얼 프레임 버퍼 컨트롤 장치 및 그 방법을 제공하는 것이다.Accordingly, an object of the present invention for solving the above problems is an effective dual frame buffer control device capable of displaying the latest image data (ie, frame data) generated from an image sensor without using a dual frame buffer and its To provide a way.

본 발명의 다른 목적은 끊김 현상을 최소화하여 사용자에게 보다 실시간에 가까운 영상 데이터를 제공할 수 있는 효과적인 듀얼 프레임 버퍼 컨트롤 장치 및 그 방법을 제공하는 것이다.It is another object of the present invention to provide an effective dual frame buffer control apparatus and method for providing image data in more real time to a user by minimizing dropping.

이외의 본 발명의 목적들은 하기의 실시예에 대한 설명을 통해 쉽게 이해될 수 있을 것이다.Other objects of the present invention will be easily understood through the description of the following examples.

상기 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 이미지 센서와 같은 촬상 센서로부터 입력된 최근 프레임 데이터를 저장할 수 있는 듀얼 프레임 버퍼 컨트롤 장치가 제공된다. In order to achieve the above object, according to an aspect of the present invention, there is provided a dual frame buffer control device capable of storing the latest frame data input from an imaging sensor such as an image sensor.

본 발명의 바람직한 일 실시예에 따르면, 선택적으로 이전 프레임 데이터가 기록되는 제1 버퍼 및 제2 버퍼; 프레임 데이터가 입력되면, 버퍼 상태 체크 신호를 생성하는 기록 버퍼 컨트롤러; 상기 제1 버퍼 또는 상기 제2 버퍼 중 어느 하나에 기록된 상기 이전 프레임 데이터를 독출하는 독출 버퍼 컨트롤러; 및 상기 버퍼 상태 체크 신호가 입력되면, 독출되는 이전 프레임 데이터의 남아 있는 독출 시간을 산출하고 기록 예상 시간과 비교하여 상기 프레임 데이터의 기록 가능 여부 및 저장할 버퍼를 결정하는 프레임 컨트롤러를 포함하는 듀얼 프레임 버퍼 컨트롤 장치가 제공될 수 있다. According to a preferred embodiment of the present invention, there is provided an apparatus comprising: a first buffer and a second buffer, in which previous frame data is optionally recorded; A write buffer controller for generating a buffer status check signal when frame data is input; A read buffer controller that reads the previous frame data recorded in either the first buffer or the second buffer; And a frame controller which, when the buffer status check signal is input, calculates a remaining read time of the previous frame data to be read out and compares the estimated frame time to determine whether the frame data can be written and a buffer to be stored. Control devices may be provided.

상기 프레임 컨트롤러는 상기 버퍼 상태 체크 신호가 입력되면 상기 프레임 데이터의 남아 있는 독출 시간 산출을 지시하는 체크 시점 지시부; 상기 독출 시간 산출 지시 신호에 상응하여 상기 제2 컨트롤러에 의해 독출되고 있는 상기 이전 프레임 데이터의 남아 있는 프레임 독출 시간을 산출하는 RRT 산출부; 상기 프레임 데이터의 기록 시간을 저장하고 있는 FWT 레지스터; 상기 산출된 남아 있는 프레임 독출 시간과 상기 기록 시간을 비교하여 기록 가능 지시 신호를 생성하는 비교부; 및 상기 기록 가능 지시 신호에 상응하여 상기 제1 버퍼 또는 상기 제2 버퍼 중 기록 가능한 버퍼를 선택하여 상기 기록 버퍼 컨트롤러로 기록 지시 신호를 전달하는 기록 버퍼 선택부를 포함할 수 있다.The frame controller may further include: a check time indicating unit for instructing calculation of a remaining read time of the frame data when the buffer status check signal is input; An RRT calculator configured to calculate a remaining frame read time of the previous frame data being read by the second controller according to the read time calculation instruction signal; An FWT register storing a recording time of the frame data; A comparator for generating a recordable indication signal by comparing the calculated remaining frame read time with the write time; And a write buffer selector configured to select a recordable buffer from the first buffer or the second buffer according to the recordable instruction signal and to transmit a write instruction signal to the write buffer controller.

상기 RRT 산출부는 상기 이전 프레임 데이터의 전체 크기(size)와 독출한 데이터의 크기(size)를 이용하여 상기 남아 있는 프레임 독출 시간을 산출할 수 있다.The RRT calculator may calculate the remaining frame read time using the total size of the previous frame data and the size of the read data.

상기 비교부는 상기 산출된 남아 있는 프레임 독출 시간이 상기 기록 시간보다 크면 상기 기록 가능 지시 신호를 생성하여 상기 기록 버퍼 선택부로 전달할 수 있다.The comparator may generate the recordable indication signal and transmit the generated recordable indication signal to the write buffer selector when the calculated remaining frame read time is greater than the write time.

상기 비교부는 상기 기록 시간이 상기 산출된 남아 있는 프레임 독출 시간보다 크면 버림 지시 신호를 생성하여 상기 기록 버퍼 선택부로 전달하되, 상기 기록 버퍼 선택부는 상기 버림 지시 신호가 입력되면 상기 기록 버퍼 컨트롤러로 상기 프레임 데이터의 버림을 지시할 수 있다.The comparison unit generates a discard instruction signal and transmits the discard instruction signal to the write buffer selector when the write time is greater than the calculated remaining frame read time, wherein the write buffer selector transmits the frame to the write buffer controller when the discard instruction signal is input. The discarding of data can be indicated.

상기 제1 버퍼 또는 상기 제2 버퍼는 각각 상태 레지스터를 포함할 수 있다.The first buffer or the second buffer may each include a status register.

상기 기록 버퍼 컨트롤러 및 상기 독출 버퍼 컨트롤러는 접근 중인 버퍼의 상태 레지스터를 제1 상태로 갱신하며, 접근이 종료되면 제2 상태로 갱신하되, 상기 상태 레지스터가 제1 상태인 버퍼는 접근중인 컨트롤러 이외에는 접근이 불가능하며, 상기 버퍼는 상기 제1 버퍼 또는 상기 제2 버퍼 중 어느 하나일 수 있다.The write buffer controller and the read buffer controller update the status register of the buffer being accessed to the first state, and when the access is terminated, update to the second state, except that the buffer in which the status register is the first state is accessed except the controller being accessed. This is impossible, and the buffer may be either the first buffer or the second buffer.

본 발명의 다른 측면에 따르면, 듀얼 프레임 컨트롤 장치가 이미지 센서를 통해 출력된 최근 프레임 데이터를 기록할 수 있도록 듀얼 프레임 버퍼를 제어하는 방법이 제공된다.According to another aspect of the present invention, there is provided a method of controlling a dual frame buffer such that the dual frame control device can record the latest frame data output through the image sensor.

본 발명의 바람직한 일 실시예에 따르면, 듀얼 프레임 컨트롤 장치가 이미지 센서를 통해 출력된 최근 프레임 데이터를 기록할 수 있도록 듀얼 프레임 버퍼를 제어하는 방법에 있어서, 기록 버퍼 컨트롤러로부터 이미지 센서를 통해 프레임 데이터 입력에 상응하여 버퍼 상태 체크 신호를 입력받는 단계; 상기 버퍼 상태 체크 신호에 상응하여 독출 버퍼 컨트롤러에 의해 독출되고 있는 이전 프레임 데이터의 남아 있는 독출 시간을 산출하는 단계; 상기 남아 있는 독출 시간과 미리 설정된 기록 예상 시간을 비교하는 단계; 및 상기 남아 있는 독출 시간이 상기 기록 예상 시간보다 큰 경우, 상기 프레임 데이터를 기록할 버퍼를 선택하는 단계; 및 상기 기록 버퍼 컨트롤러가 상기 선택된 버퍼에 상기 프레임 데이터를 기록하는 단계를 포함하는 듀얼 프레임 버퍼 컨트롤 방법이 제공될 수 있다.According to a preferred embodiment of the present invention, a method of controlling a dual frame buffer so that the dual frame control device can record the latest frame data output through the image sensor, the frame data input from the recording buffer controller through the image sensor Receiving a buffer status check signal correspondingly; Calculating a remaining read time of previous frame data being read by a read buffer controller corresponding to the buffer status check signal; Comparing the remaining read time with a preset recording expected time; Selecting a buffer to record the frame data when the remaining read time is greater than the estimated recording time; And writing, by the write buffer controller, the frame data to the selected buffer.

이하, 본원발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 동일 또는 유사한 개체를 순차적으로 구분하기 위한 식별기호에 불과하다.Numbers (eg, first, second, etc.) used in the description of the present specification are merely identification symbols for sequentially distinguishing identical or similar entities.

도 2는 본 발명의 바람직한 일 실시예에 따른 촬상 장치의 블록 구성도이며, 도 3은 본 발명의 바람직한 일 실시예에 따른 프레임 컨트롤러의 내부 블록도이다. 2 is a block diagram of an image pickup device according to an exemplary embodiment of the present invention, and FIG. 3 is an internal block diagram of a frame controller according to an exemplary embodiment of the present invention.

도 2를 참조하며, 본 발명의 바람직한 일 실시예에 따른 촬상 장치는 이미지 센서(210), 이미지 신호 처리부(215), 듀얼 버퍼 컨트롤부(200), 제어부 및 디스플레이부(250)를 포함하여 구성된다.Referring to FIG. 2, an imaging device according to an exemplary embodiment of the present invention includes an image sensor 210, an image signal processor 215, a dual buffer controller 200, a controller, and a display 250. do.

이미지 센서(210)는 외부 영상(즉, 피사체)에 상응하는 광상이 결상되는 촬상소자로서, 광상에 관한 빛 신호를 전기 신호인 아날로그 신호로 변환하여 이미지 센서(210)내에 포함된 A/D 컨버터(미도시)를 통해 디지털 신호로 변환하여 이미지 신호 처리부(215)로 출력한다.The image sensor 210 is an image pickup device in which an optical image corresponding to an external image (that is, a subject) is formed. The image sensor 210 converts a light signal of the optical image into an analog signal, which is an electrical signal, and is included in the image sensor 210. The digital signal is converted into a digital signal through an image signal processor 215 and output to the image signal processor 215.

즉, 이미지 센서(210)는 미리 정해진 소정의 시간 간격으로 피사체를 촬상하여 이미지 신호 처리부(215)로 영상 데이터를 해당 시간 간격마다 출력할 수 있다. 이하, 이미지 센서(210)에서 이미지 신호 처리부(215)로 출력되는 영상 데이터를 베이어 영상 데이터라 칭하기로 한다.That is, the image sensor 210 may photograph the subject at a predetermined time interval and output image data to the image signal processor 215 at each time interval. Hereinafter, image data output from the image sensor 210 to the image signal processor 215 will be referred to as Bayer image data.

또한, 이미지 센서(210)는 전하결합소자(CCD : Charge Coupled Device, 이하에서는 "CCD"라 칭함) 또는 상보성금속산화물 반도체(CMOS : Complementary Metal Oxide Semiconductor, 이하에서는 "CMOS"라 칭함)로 구현될 수 있다.In addition, the image sensor 210 may be implemented as a charge coupled device (CCD: hereinafter referred to as "CCD") or a complementary metal oxide semiconductor (CMOS) hereinafter referred to as "CMOS". Can be.

이미지 신호 처리부(215)는 이미지 센서(210)로부터 입력된 베이어 영상 데이터를 미리 정해진 형식(예를 들어, YUV 형식, RGB 형식 등)에 상응하도록 변환하는 기능을 수행한다. 예를 들어, 이미지 신호 처리부(215)는 베이어 영상 데이터를 확대, 축소, 로테이션(rotation), 에러 보정, 감마 보정, 화이트 보정 등의 전처리 과정을 수행할 수 있으며, 미리 정해진 형식으로 압축하거나 압축된 영상 데이터를 복호화(decoding)할 수도 있다.The image signal processor 215 converts the Bayer image data input from the image sensor 210 to correspond to a predetermined format (eg, YUV format, RGB format, etc.). For example, the image signal processor 215 may perform preprocessing such as enlargement, reduction, rotation, error correction, gamma correction, white correction, etc. of the Bayer image data. It is also possible to decode the image data.

이하, 이미지 신호 처리부(215)에서 출력되는 영상 데이터를 "프레임 데이터"라 칭하기로 한다.Hereinafter, the image data output from the image signal processing unit 215 will be referred to as "frame data".

본 발명에 따른 듀얼 프레임 컨트롤 장치(200)는 도 2에서 보여지는 바와 같이, 기록 버퍼 컨트롤러(220), 제1 버퍼(225), 제2 버퍼(230), 독출 버퍼 컨트롤러(240) 및 프레임 버퍼 컨트롤러(235)를 포함하여 구성된다.As shown in FIG. 2, the dual frame control apparatus 200 according to the present invention includes a write buffer controller 220, a first buffer 225, a second buffer 230, a read buffer controller 240, and a frame buffer. It is configured to include a controller 235.

기록 버퍼 컨트롤러(220)는 프레임 버퍼 컨트롤러(235)의 제어에 상응하여 제1 버퍼(225) 또는 제1 버퍼(225) 중 어느 하나를 선택하여 이미지 신호 처리부(215)로부터 소정의 시간 간격으로 출력되는 프레임 데이터를 기록하는 기능을 수행한다. The write buffer controller 220 selects either the first buffer 225 or the first buffer 225 according to the control of the frame buffer controller 235, and outputs the predetermined time interval from the image signal processor 215. The function of recording the frame data is performed.

본 명세서에서 "버퍼 상태 체크 신호"는 프레임 버퍼 컨트롤러(235)가 제1 버퍼(225) 및 제2 버퍼(230)의 상태를 체크해야할 시점을 지시하기 위해 기록 버퍼 컨트롤러(220)가 프레임 버퍼 컨트롤러(235)로 출력하는 제어 신호인 것으로 정의하기로 한다. In the present specification, the "buffer status check signal" means that the write buffer controller 220 controls the frame buffer controller to indicate when the frame buffer controller 235 should check the states of the first buffer 225 and the second buffer 230. It is defined as a control signal output to 235.

또한, 기록 버퍼 컨트롤러(220)는 이미지 신호 처리부(215)로부터 프레임 데이터가 입력되면 상태 체크 제어 신호를 생성하여 프레임 버퍼 컨트롤러(235)로 전달할 수도 있다.In addition, when frame data is input from the image signal processor 215, the write buffer controller 220 may generate a state check control signal and transmit the state check control signal to the frame buffer controller 235.

제1 버퍼(225) 또는 제2 버퍼(230)는 기록 버퍼 컨트롤러(220)에 의해 프레임 데이터가 기록되는 저장 영역이다. 또한, 제1 버퍼(225) 및 제2 버퍼(230)는 각각의 버퍼가 임의의 컨트롤러(예를 들어, 기록 버퍼 컨트롤러(220) 또는 독출 버퍼 컨트롤러(240))에 의해 접근되어 있는지의 상태를 나타낼 수 있는 상태 레지스터 (미도시)를 포함할 수도 있다. 여기서, 상태 레지스터는 접근된 컨트롤러(예를 들어, 기록 버퍼 컨트롤러(220) 또는 독출 버퍼 컨트롤러(240))에 의해 제1 상태(예를 들어, 하이(high))로 갱신된 후 접근이 종료되면, 해당 컨트롤러는 접근한 버퍼의 상태 레지스터를 제2 상태(예를 들어, 로우(low)로 갱신하여 다른 컨트롤러에 의해 접근이 가능하도록 할 수 있다.The first buffer 225 or the second buffer 230 is a storage area in which frame data is recorded by the write buffer controller 220. In addition, the first buffer 225 and the second buffer 230 indicate whether each buffer is accessed by an arbitrary controller (for example, the write buffer controller 220 or the read buffer controller 240). It may also include a status register (not shown) that may indicate. Here, the status register is updated to the first state (for example, high) by the accessed controller (for example, the write buffer controller 220 or the read buffer controller 240), and then access is terminated. The controller may update the status register of the accessed buffer to a second state (for example, low) to enable access by another controller.

독출 버퍼 컨트롤러(240)는 프레임 버퍼 컨트롤러(235)의 제어에 의해 제1 버퍼(225) 또는 제2 버퍼(230) 중 어느 하나에 기록된 프레임 데이터를 독출하여 제어부(245)로 전달하는 기능을 수행한다. 또한, 독출 버퍼 컨트롤러(240)가 외부의 디스플레이 장치(예를 들어, LCD등)와 연결될 수 있는 인터페이스부(미도시)를 구비하여 해당 인터페이스부를 통해 디스플레이 장치와 결합되어 당해 디스플레이 장치로 프레임 데이터를 전달할 수도 있다. 본 명세서에서는 듀얼 프레임 버퍼 컨트롤 장치(200)가 제어부(245)를 구비하여 디스플레이부(250)로 프레임 데이터를 전달하는 것을 중점으로 설명하기로 한다.The read buffer controller 240 reads the frame data recorded in either the first buffer 225 or the second buffer 230 under the control of the frame buffer controller 235, and transfers the frame data to the controller 245. To perform. In addition, the read buffer controller 240 includes an interface unit (not shown) that can be connected to an external display device (for example, an LCD, etc.) to be combined with the display device through the corresponding interface unit to provide frame data to the display device. You can also pass it. In the present specification, the dual frame buffer control apparatus 200 includes a control unit 245 and will be described with an emphasis on transferring frame data to the display unit 250.

여기서, 독출 버퍼 컨트롤러(240)는 제1 버퍼(225) 또는 제2 버퍼(230)를 교대로 선택하여(즉, t-1 시점에서 제1 버퍼(225)에 기록된 프레임 데이터를 독출하였다면, t시점에서는 제2 버퍼(230)에 기록된 프레임 데이터를 독출할 수 있다. 즉, 제1 버퍼(225)와 제2 버퍼(230)를 교번으로 선택하여) 버퍼에 기록된 프레임 데이터를 독출할 수 있다. Here, if the read buffer controller 240 alternately selects the first buffer 225 or the second buffer 230 (that is, reads the frame data recorded in the first buffer 225 at the time t-1), At time t, the frame data recorded in the second buffer 230 may be read out, that is, the frame data recorded in the buffer is read out by alternately selecting the first buffer 225 and the second buffer 230. I can ship it.

프레임 버퍼 컨트롤러(235)는 제1 버퍼(225) 또는 제2 버퍼(230)의 상태를 체크하여 이미지 신호 처리부(215)로부터 기록 버퍼 컨트롤러(220)로 입력되는 프 레임 데이터를 기록할지 또는 버릴지를 결정하는 기능을 수행한다.The frame buffer controller 235 checks the state of the first buffer 225 or the second buffer 230 to record or discard the frame data input from the image signal processor 215 to the write buffer controller 220. Determining the function.

도 3을 참조하면, 프레임 버퍼 컨트롤러(235)는 체크 시점 지시부(310), RRT 산출부(315), FWT 레지스터(320), 비교부(325), 기록 버퍼 선택부(330) 및 독출 버퍼 선택부(335)를 포함하여 구성된다.) Referring to FIG. 3, the frame buffer controller 235 includes a check time indicator 310, an RRT calculator 315, an FWT register 320, a comparator 325, a write buffer selector 330, and a read buffer selector. It comprises a unit 335.)

체크 시점 지시부(310)는 기록 버퍼 컨트롤러(220)로부터 상태 체크 제어 신호가 입력되면, RRT(remain read time, 이하 "RRT"라 칭하기로 함)의 산출을 지시하는 제어 신호(이하에서는 "RRT 산출 제어 신호"라 칭하기로 함)를 RRT 산출부(315)로 전달한다. When the state check control signal is input from the write buffer controller 220, the check time indicating unit 310 instructs the control signal (hereinafter, referred to as "RRT") to calculate the RRT (remain read time). Control signal ") to the RRT calculator 315. The " control signal &quot;

RRT 산출부(315)는 체크 시점 지시부(310)로부터 RRT 산출 제어 신호가 입력되면, 독출 버퍼 컨트롤러(240)에 의해 접근된 버퍼(예를 들어, 제1 버퍼(225) 또는 제2 버퍼(230))에서 남아 있는 프레임 데이터 독출 시간을 산출하여 비교부(325)로 전달한다.When the RRT calculation control signal is input from the check time indicating unit 310, the RRT calculator 315 may access a buffer accessed by the read buffer controller 240 (for example, the first buffer 225 or the second buffer 230). The remaining frame data reading time is calculated and transmitted to the comparison unit 325.

예를 들어, RRT 산출부(315)는 프레임 데이터의 전체 사이즈(size)와 체크 시점 지시부(310)로부터 RRT 산출 지시 신호가 입력된 시점까지 독출한 데이터의 사이즈를 이용하여 남아 있는 데이터의 독출 시간을 산출할 수 있다. For example, the RRT calculating unit 315 reads the remaining data using the total size of the frame data and the size of the data read from the check point indicating unit 310 to the time point at which the RRT calculation indicating signal is input. Can be calculated.

FWT 레지스터(320)는 기록 버퍼 컨트롤러(220)에 의해 제1 버퍼(225) 또는 제2 버퍼(230) 중 어느 하나의 버퍼에 기록될 프레임 데이터의 기록 예상 시간이 저장된다. 여기서, FWT 레지스터(320)에 저장되는 기록 예상 시간은 프레임 데이터의 크기에 따라 상이할 수 있다. 그리고, 기록 예상 시간은 기록 버퍼 컨트롤러(220)에 의해 제1 버퍼(225) 또는 제2 버퍼(230) 중 어느 하나에 프레임 데이터 가 기록되는 시점에 프로세서(미도시)에 의해 산출된 후 FWT 레지스터(320)에 저장될 수 있다.The FWT register 320 stores the estimated time of writing frame data to be written to either the first buffer 225 or the second buffer 230 by the write buffer controller 220. Here, the estimated write time stored in the FWT register 320 may vary depending on the size of the frame data. The estimated write time is calculated by the processor (not shown) at the time when the frame data is written to either the first buffer 225 or the second buffer 230 by the write buffer controller 220, and then the FWT register. And stored at 320.

예를 들어, 기록 예상 시간은 사용자가 사진을 찍기 위해 디스플레이부(250)를 통해 미리 설정된 메뉴 정보를 통해 이미지 사이즈를 선택하면, 이에 상응하여 프로세서(미도시)에 의해 산출되어 FWT 레지스터(320)에 저장될 수 있다. 따라서, 사용자가 이미지 사이즈를 변경하는 동작을 수행하는 경우에만, FWT 레지스터(320)에 기록된 기록 예상 시간은 사용자에 의해 선택된 이미지 사이즈에 상응하여 산출된 후 프로세서에 의해 FWT 레지스터(320)에 저장될 수 있다. For example, the estimated recording time is calculated by the processor (not shown) according to the user's selection of the image size through preset menu information through the display unit 250 to take a picture, and thus the FWT register 320. Can be stored in. Therefore, only when the user performs an operation of changing the image size, the estimated recording time recorded in the FWT register 320 is calculated corresponding to the image size selected by the user and then stored in the FWT register 320 by the processor. Can be.

비교부(325)는 RRT 산출부(315)로부터 산출된 프레임 데이터 독출 시간이 입력되면, FWT 레지스터(320)에 접근하여 기록 예상 시간을 독출하여 해당 프레임 데이터 독출 시간과 비교한다. 그리고, 비교부(325)는 프레임 데이터 독출 시간과 기록 예상 시간을 비교하여 기록 버퍼 컨트롤러(220)로 입력된 프레임 데이터의 기록 가능 여부를 판단한 후 기록 가능한 경우 제어 신호를 생성하여 기록 버퍼 선택부(330)로 전달할 수 있다. When the frame data read time calculated from the RRT calculator 315 is input, the comparator 325 approaches the FWT register 320 to read the estimated recording time and compare the frame data read time with the corresponding frame data read time. The comparator 325 compares the frame data read time and the estimated recording time to determine whether the frame data inputted to the write buffer controller 220 can be recorded, and then generates a control signal when the record data can be written to the write buffer selector ( 330).

기록 버퍼 선택부(330)는 비교부(325)로부터 입력되는 제어 신호에 상응하여 제1 버퍼(225) 또는 제2 버퍼(230) 중 기록 가능한 버퍼를 선택한다. 그리고, 기록 버퍼 선택부(330)는 선택된 버퍼 정보를 포함하는 신호(이하, "버퍼 선택 신호"라 칭하기로 함)를 생성하여 기록 버퍼 컨트롤러(220)로 전달한다. 이로 인해, 기록 버퍼 컨트롤러(220)는 기록 버퍼 선택부(330)를 통해 입력된 버퍼 선택 신호에 상응하여 이미지 신호 처리부(215)로부터 입력된 프레임 데이터를 기록 가능한 버퍼 (예를 들어, 제1 버퍼(225) 또는 제2 버퍼(230))에 기록할 수 있다.The write buffer selector 330 selects a recordable buffer among the first buffer 225 or the second buffer 230 according to the control signal input from the comparator 325. The write buffer selector 330 generates a signal including the selected buffer information (hereinafter, referred to as a "buffer select signal") and transmits the signal to the write buffer controller 220. Accordingly, the write buffer controller 220 may write a frame data input from the image signal processor 215 corresponding to the buffer selection signal input through the write buffer selector 330 (eg, the first buffer). 225 or the second buffer 230.

독출 버퍼 선택부(335)는 독출 버퍼 컨트롤러(240)가 버퍼에 저장된 프레임 데이터를 독출하기 위해 접근한 가장 최근 버퍼 정보를 일시적으로 기록한다. 그리고, 독출 버퍼 선택부(335)는 독출 버퍼 컨트롤러(240)가 최근에 독출한 프레임 데이터에 연속되는 다음 프레임 데이터를 독출할 수 있도록 다른 버퍼를 선택할 수 있도록 독출 버퍼 선택 신호를 생성하여 독출 버퍼 컨트롤러(240)로 전송할 수 있다.The read buffer selector 335 temporarily records the most recent buffer information that the read buffer controller 240 has accessed to read frame data stored in the buffer. The read buffer selector 335 generates a read buffer select signal to select another buffer so that the read buffer controller 240 can read the next frame data subsequent to the frame data read recently, and then the read buffer controller 335. And transmit to 240.

예를 들어, t-1시점에 독출 버퍼 컨트롤러(240)가 제2 버퍼(230)에 접근하여 제3 프레임 데이터를 독출하였다고 가정하자. 그러면, 독출 버퍼 선택부(335)는 제3 프레임 데이터에 가장 인접한 프레임 데이터를 독출할 수 있도록 t시점에서 독출 버퍼 컨트롤러(240)가 제1 버퍼(225)에 접근하도록 하기 위해, 제1 버퍼(225) 선택 정보를 포함하는 독출 버퍼 선택 신호를 생성하여 독출 버퍼 컨트롤러(240)로 전송할 수 있다.For example, assume that the read buffer controller 240 approaches the second buffer 230 to read the third frame data at time t-1. Then, the read buffer selector 335 may read the first buffer (240) so that the read buffer controller 240 approaches the first buffer 225 at time t to read the frame data closest to the third frame data. 225) The read buffer selection signal including the selection information may be generated and transmitted to the read buffer controller 240.

다시, 도 2를 참조하면, 디스플레이부(250)는 제어부(245)의 제어에 의해 이미지 신호 처리부(215)를 통해 제2 컨트롤러(240)로부터 입력되는 프레임 데이터를 디스플레이하는 수단이다. 예를 들어, 디스플레이부(135)는 액정화면(LCD : Liquid Crystal Display) 일 수 있다.Referring again to FIG. 2, the display 250 is a means for displaying frame data input from the second controller 240 through the image signal processor 215 under the control of the controller 245. For example, the display unit 135 may be a liquid crystal display (LCD).

제어부(245)는 본 발명의 바람직한 일 실시예에 따른 듀얼 프레임 컨트롤 장치(200)의 내부 구성 요소들(예를 들어, 이미지 센서(210), 이미지 신호 처리부(215), 기록 버퍼 컨트롤러(220), 제1 버퍼(225), 제2 버퍼(230), 프레임 버퍼 컨트롤러(235), 독출 버퍼 컨트롤러(240), 디스플레이부(250) 등)을 제어하는 기능을 수행한다.The controller 245 may be configured as internal components of the dual frame control apparatus 200 (eg, the image sensor 210, the image signal processor 215, and the write buffer controller 220) according to an exemplary embodiment of the present invention. , The first buffer 225, the second buffer 230, the frame buffer controller 235, the read buffer controller 240, and the display unit 250).

도 4은 본 발명의 바람직한 일 실시예에 따른 소정의 시간 간격으로 이미지 센서로부터 출력되는 프레임 데이터를 버퍼에 기록하는 방법을 예시한 순서도이다. 이하에서는 이미지 센서(210)로부터 임의의 프레임 데이터가 미리 설정된 동기 신호에 상응하여 출력된 이후의 동작 과정에 대해서 설명하기로 한다. 4 is a flowchart illustrating a method of writing frame data output from an image sensor to a buffer at predetermined time intervals according to an exemplary embodiment of the present invention. Hereinafter, an operation process after the arbitrary frame data is output from the image sensor 210 in correspondence with a preset synchronization signal will be described.

단계 410에서 기록 버퍼 컨트롤러(220)는 이미지 센서(210)로부터 임의의 프레임 데이터를 입력받는다. 이하에서는 이전에 이미지 센서(210)로부터 출력된 프레임 데이터들과 구별하기 위해, 편의상 "T 프레임 데이터"라 칭하기로 한다. 또한, 제1 버퍼(225) 및 제2 버퍼(230)에는 T 프레임 데이터에 비해 시간상으로 먼저 출력된 T-1 프레임 데이터와 T-2 프레임 데이터가 저장되어 있는 것을 가정하여 설명하기로 한다. 또한, 독출 버퍼 컨트롤러(240)는 제1 버퍼(225)에 접근하여 T-2 프레임 데이터를 독출하고 있는 것을 가정하여 설명하기로 한다.In operation 410, the write buffer controller 220 receives arbitrary frame data from the image sensor 210. Hereinafter, in order to distinguish it from frame data previously output from the image sensor 210, it will be referred to as "T frame data" for convenience. In addition, it will be described on the assumption that the first buffer 225 and the second buffer 230 store T-1 frame data and T-2 frame data, which are output in time earlier than the T frame data. In addition, it will be described on the assumption that the read buffer controller 240 reads the T-2 frame data by accessing the first buffer 225.

단계 415에서 기록 버퍼 컨트롤러(220)는 T 프레임 데이터의 저장해도 되는지 여부의 점검을 지시하는 신호(이하에서는 "버퍼 상태 점검 신호"라 칭하기로 함)를 프레임 버퍼 컨트롤러(235)의 체크 시점 지시부(310)로 전달한다. 이로 인해, 체크 시점 지시부(310)는 현재 시점에 기록 버퍼 컨트롤러(220)가 T 프레임 데이터를 이미지 센서(210)로부터 입력 받았다는 것을 알 수 있다. In step 415, the write buffer controller 220 sends a signal indicating a check whether or not the T frame data may be stored (hereinafter, referred to as a "buffer status check signal") to the check point indicating unit (see below) of the frame buffer controller 235. 310). As a result, the check time indicating unit 310 may know that the write buffer controller 220 receives the T frame data from the image sensor 210 at the present time.

따라서, 단계 420에서 체크 시점 지시부(310)는 현재 독출 버퍼 컨트롤 러(240)에 의해 독출되고 있는 프레임 데이터의 남아 있는 독출 시간(즉, RRT)의 산출을 지시하는 신호를 RRT 산출부(315)로 전달한다. 그리고, 체크 시점 지시부(310)는 비교부(325)로 RRT와 FWT의 비교를 지시하는 신호(이하, "비교 지시 신호"라 칭하기로 함)를 전달할 수 있다. Accordingly, in operation 420, the check time indicator 310 may output a signal indicating the calculation of the remaining read time (ie, RRT) of the frame data currently being read by the read buffer controller 240. To pass. In addition, the check time indicating unit 310 may transmit a signal (hereinafter, referred to as a "comparison indicating signal") instructing the comparison unit 325 to compare the RRT and the FWT.

예를 들어, 체크 시점 지시부(310)는 제1 버퍼(225) 또는 제2 버퍼(230) 중 어느 하나의 버퍼에 프레임 데이터를 기록할지 또는 버릴지 여부를 결정하기 위해, RRT 산출 및 산출된 RRT 및 FWT의 비교를 지시할 수 있다.For example, the check time indicator 310 may calculate an RRT and calculate the calculated RRT to determine whether to record or discard the frame data in either the first buffer 225 or the second buffer 230. A comparison of the FWTs can be indicated.

여기서, 본 명세서에서는 체크 시점 지시부(310)가 기록 버퍼 컨트롤러(220)로부터 입력된 버퍼 상태 점검 신호에 상응하여 RRT 산출을 지시하는 신호를 RRT 산출부(315)로 전달하고, 산출된 RRT와 FWT의 비교를 지시하는 신호를 전달하는 것을 중점으로 설명하나, 구현 방법에 따라 RRT 산출부(315)로부터 산출된 RRT가 입력되면, FWT를 독출하여 RRT와 FWT를 비교하도록 설계할 수도 있음은 당연하다.Here, in the present specification, the check time indicating unit 310 transmits a signal instructing the RRT calculation to the RRT calculating unit 315 corresponding to the buffer state check signal input from the write buffer controller 220, and calculates the calculated RRT and FWT. Although the description focuses on transmitting a signal indicative of the comparison of R, the RRT calculated from the RRT calculating unit 315 is input according to an implementation method, and it is natural that the FWT may be read out and compared to the RRT and the FWT. .

단계 425에서 RRT 산출부(315)는 체크 시점 지시부(310)로부터 입력된 RRT 산출 지시 신호에 상응하여 독출 버퍼 컨트롤러(240)에 의해 독출되고 있는 프레임 데이터의 남아 있는 시간을 산출하여 비교부(325)로 전달한다.In operation 425, the RRT calculator 315 calculates the remaining time of the frame data being read by the read buffer controller 240 in accordance with the RRT calculation instruction signal input from the check time indication unit 310, and compares the comparison unit 325. To pass).

예를 들어, RRT 산출부(315)는 접근된 버퍼에 저장된 프레임 데이터의 전체 크기와 독출한 프레임 데이터의 크기를 이용하여 RRT를 산출할 수 있다. For example, the RRT calculator 315 may calculate the RRT using the total size of the frame data stored in the accessed buffer and the size of the read frame data.

단계 430에서 비교부(325)는 RRT 산출부(315)로부터 산출되어 입력된 RRT와 미리 저장된 FWT를 FWT 레지스터(320)로부터 독출하여 비교한다.In operation 430, the comparator 325 reads and compares the input RRT and the pre-stored FWT from the FWT register 320 from the RRT calculator 315.

만일 RRT가 FWT보다 크다면, 단계 435에서 비교부(325)는 T 프레임 데이터의 기록을 지시하는 신호를 기록 버퍼 선택부(330)로 전달한다. RRT 및 FWT는 이하에서 관련 도면을 참조하여 보다 상세히 설명하기로 한다. If the RRT is larger than the FWT, in step 435, the comparator 325 transmits a signal indicating the recording of the T frame data to the write buffer selector 330. RRT and FWT will be described in more detail below with reference to the associated drawings.

예를 들어, RRT가 FWT보다 크면, 독출 버퍼 컨트롤러(240)에서 접근하지 않는 버퍼에 기록 버퍼 컨트롤러를 통해 접근할 수 있다는 것을 의미한다. 또한, 다른 버퍼(즉, 독출 버퍼 컨트롤러(240)에 의해 접근되지 않은 버퍼)에 저장된 프레임 데이터보다 현재 기록 버퍼 컨트롤러(220)에 입력된 프레임 데이터가 보다 최근 영상이므로 프레임 버퍼 컨트롤러(235)는 T 프레임 데이터의 기록을 지시하는 신호를 전달한다. For example, if the RRT is larger than the FWT, it means that a buffer that is not accessed by the read buffer controller 240 can be accessed through the write buffer controller. Also, since the frame data input to the current write buffer controller 220 is a more recent image than the frame data stored in another buffer (that is, a buffer not accessed by the read buffer controller 240), the frame buffer controller 235 is T. Transfers a signal instructing the recording of frame data.

단계 440에서 기록 버퍼 선택부(330)는 각각의 버퍼의 상태 레지스터를 참조하여 제1 버퍼(225) 또는 제2 버퍼(230) 중 기록 가능한 버퍼를 선택하여 기록 버퍼 컨트롤러(220)로 전달한다.In operation 440, the write buffer selector 330 selects a recordable buffer from the first buffer 225 or the second buffer 230 by referring to the status register of each buffer and transmits the writeable buffer to the write buffer controller 220.

예를 들어, 기록 버퍼 선택부(330)는 버퍼의 상태 레지스터제 접근하여 버퍼의 상태를 알 수 있다. 즉, 독출 버퍼 컨트롤러(240)에 의해 접근 중인 버퍼(예를 들어, 제1 버퍼(225) 또는 제2 버퍼(230))는 독출 버퍼 컨트롤러(240)에 의해 상태 레지스터가 제1 상태(예를 들어, high)로 갱신된다. 마찬가지로, 기록 버퍼 컨트롤러(220)에 의해 접근 중인 버퍼는 기록 버퍼 컨트롤러(220)에 의해 상태 레지스터가 제1 상태로 갱신될 수 있다. 물론, 기록 버퍼 컨트롤러(220) 및 독출 버퍼 컨트롤러(240)에 의해 상태 레지스터가 제1 상태로 갱신된 버퍼는 해당 컨트롤러(예를 들어, 기록 버퍼 컨트롤러(220) 또는 독출 버퍼 컨트롤러(240))에 의해 접근이 종료되면, 해당 컨트롤러에 의해 상태 레지스터가 제2 상태(예를 들어, 로우(low))로 갱신될 수 있다. For example, the write buffer selector 330 may access the buffer's status register to know the status of the buffer. That is, the buffer that is being accessed by the read buffer controller 240 (for example, the first buffer 225 or the second buffer 230) has a status register set by the read buffer controller 240 in the first state (for example, For example, high). Similarly, the buffer being accessed by the write buffer controller 220 may be updated by the write buffer controller 220 with the status register to the first state. Of course, the buffer in which the status register is updated to the first state by the write buffer controller 220 and the read buffer controller 240 is stored in the corresponding controller (for example, the write buffer controller 220 or the read buffer controller 240). When the access is terminated, the status register may be updated to a second state (eg, low) by the controller.

물론, 보다 상세하게 버퍼가 칩 셀렉터(chip selector)와 연결되어 구현되는 경우, 기록 버퍼 선택부(330)는 칩 셀렉터의 인에이블(enable), 디스에이블(disable), 기록 버퍼 컨트롤러(220)의 제어 신호, 독출 버퍼 컨트롤러(240)의 제어 신호를 이용하여 기록 가능한 버퍼를 선택하여 기록 버퍼 컨트롤러(220)로 전달할 수 있다. 칩 셀렉터(미도시)의 동작 과정은 당업자에게 자명한 사항이므로 이에 대한 별도의 설명은 생략하기로 한다.Of course, in more detail, when the buffer is implemented in connection with a chip selector, the write buffer selector 330 may enable, disable or disable the chip selector of the write buffer controller 220. The recordable buffer may be selected and transferred to the write buffer controller 220 using the control signal and the control signal of the read buffer controller 240. An operation process of the chip selector (not shown) is obvious to those skilled in the art, and thus a separate description thereof will be omitted.

예를 들어, 제1 버퍼(225)가 제1 상태이면, 기록 버퍼 선택부(330)는 제2 버퍼(230)를 선택하여 기록 명령을 기록 버퍼 컨트롤러(220)로 전달할 수 있다. For example, when the first buffer 225 is in the first state, the write buffer selector 330 may select the second buffer 230 and transmit a write command to the write buffer controller 220.

단계 445에서 기록 버퍼 컨트롤러(220)는 데이터 기록 신호에 상응하여 단계 410에서 이미지 센서(210)로부터 T 프레임 데이터를 기록 버퍼 선택부(330)로부터 입력된 버퍼 선택 신호에 상응하여 해당 버퍼(예를 들어, 제2 버퍼(230))로 기록할 수 있다.In operation 445, the write buffer controller 220 transmits the T frame data from the image sensor 210 to the buffer selection signal input from the recording buffer selector 330 in step 410 corresponding to the data recording signal. For example, the second buffer 230 may be written.

그러나 만일, RRT가 FWT보다 작다면, 단계 450에서 비교부(325)는 기록 불가 신호를 기록 버퍼 선택부(330)를 통해 기록 버퍼 컨트롤러(220)로 전달한다. 이로 인해, 기록 버퍼 컨트롤러(220)는 이미지 센서(210)로부터 입력된 T 프레임 데이터를 제1 버퍼(225) 또는 제2 버퍼(230) 중 어느 하나에 기록하지 않고 버릴 수 있다.However, if the RRT is smaller than the FWT, the comparator 325 transmits a write disable signal to the write buffer controller 220 through the write buffer selector 330 in step 450. Accordingly, the write buffer controller 220 may discard the T frame data input from the image sensor 210 without writing to either the first buffer 225 or the second buffer 230.

도 5는 본 발명의 바람직한 일 실시예에 따른 이미지 센서의 소정의 시간 간 격으로 프레임 데이터 출력, 제1 컨트롤러의 프레임 데이터 저장, 제2 컨트롤러의 프레임 데이터 독출에 따른 동기를 예시한 도면이고, 도 6는 도 5에 따른 버퍼에 기록 및/또는 독출되는 프레임 데이터를 예시한 도면이다.5 is a diagram illustrating synchronization according to frame data output, frame data storage of a first controller, and frame data reading of a second controller at predetermined time intervals of an image sensor according to an exemplary embodiment of the present invention. FIG. 6 is a diagram illustrating frame data written and / or read into a buffer according to FIG. 5.

이하에서는 설명의 편의를 위해, 이미지 센서(210)로부터 소정의 시간 간격(예를 들어, 정해진 동기화 시간)으로 출력되는 영상 데이터를 프레임 데이터로 통칭하여 설명하기로 한다. 또한, 시간 순서상으로 가장 먼저 출력된 프레임 데이터를 제1 프레임 데이터, 그 이후 프레임 데이터를 제2 프레임 데이터 등으로 칭하기로 한다. Hereinafter, for convenience of description, image data output from the image sensor 210 at predetermined time intervals (for example, a predetermined synchronization time) will be collectively described as frame data. In addition, frame data output first in time order will be referred to as first frame data, and frame data thereafter as second frame data.

도 5를 참조하면, 510은 이미지 센서(210)가 미리 설정된 소정의 시간 간격으로 프레임 데이터를 출력하는 동기 시간이며, 520은 이미지 센서(210)로부터 출력된 프레임 데이터를 기록 버퍼 컨트롤러(220)가 제1 버퍼(225) 또는 제2 버퍼(230) 중 어느 하나에 저장하는 시간을 예시한 것이다. 또한, 530은 독출 버퍼 컨트롤러(240)가 제1 버퍼(225) 또는 제2 버퍼(230) 중 어느 하나에 접근하여 기록된 프레임 데이터를 독출하는 시간을 예시한 것이다.Referring to FIG. 5, 510 is a synchronous time at which the image sensor 210 outputs frame data at predetermined time intervals, and 520 is a frame buffer output from the image sensor 210. An example of time for storing in either the first buffer 225 or the second buffer 230 is shown. In addition, 530 illustrates the time when the read buffer controller 240 accesses either the first buffer 225 or the second buffer 230 to read recorded frame data.

도 5의 510, 520, 530에서 보여지는 바와 같이, 프레임 데이터를 기록하는 동기화 시간과 프레임 데이터를 독출하기 위한 동기화 시간은 각각 다르게 설정되는 것이 일반적이다. 또한, 프레임 데이터를 기록하는 시간이 프레임 데이터를 독출하는 것에 비해 짧은 시간을 요구하므로, 도 5에서 보여지는 바와 같이, 프레임 데이터 기록에 따른 동기화 시간이 프레임 데이터 독출에 따른 동기화 시간에 비해 상대적으로 짧도록 설계되어 있는 것을 가정하여 설명하기로 한다.As shown in 510, 520, and 530 of FIG. 5, a synchronization time for recording frame data and a synchronization time for reading frame data are generally set differently. In addition, since the time for recording the frame data requires a short time compared to reading the frame data, as shown in FIG. 5, the synchronization time according to the frame data recording is relatively higher than the synchronization time due to the frame data reading. It is assumed that it is designed to be short.

511과 같이 이미지 센서(210)가 제1 프레임 데이터를 출력하면, 소정의 시간 간격을 두고, 기록 버퍼 컨트롤러(220)가 제1 프레임 데이터를 제1 버퍼(225)에 기록한다. 이미지 센서(210)에서 기록 버퍼 컨트롤러(220)로 제1 프레임 데이터를 전달하는 동안에 일정 시간이 소요되므로, 511과 521에서 보여지는 바와 같이, 제1 프레임 데이터가 이미지 센서(210)에서 출력된 후 기록 버퍼 컨트롤러(220)에 의해 제1 버퍼(225)에 기록되기 위해서는 소정의 시간 지연(delay)이 발생된다. When the image sensor 210 outputs the first frame data as shown in 511, the write buffer controller 220 writes the first frame data to the first buffer 225 at a predetermined time interval. Since it takes a while to transfer the first frame data from the image sensor 210 to the write buffer controller 220, as shown in 511 and 521, after the first frame data is output from the image sensor 210. A predetermined time delay occurs to be written to the first buffer 225 by the write buffer controller 220.

511 및 521에서 보여지는 바와 같이, 기록 버퍼 컨트롤러(220)는 이미지 센서(210)로부터 여러 개의 프레임 데이터를 동시에 전송받아 동시에 출력하지 않고, 이미지 센서(210)로부터 제1 프레임 데이터가 입력되면, 입력된 제1 프레임 데이터를 제1 버퍼(225)에 기록할 수 있다. 도 6의 610에 제1 버퍼(225)에 제1 프레임 데이터가 기록된 것이 예시되어 있다.As shown in 511 and 521, the write buffer controller 220 receives multiple frame data from the image sensor 210 at the same time and does not output them simultaneously, but when the first frame data is input from the image sensor 210, The first frame data may be recorded in the first buffer 225. In FIG. 6, the first frame data is recorded in the first buffer 225.

독출 버퍼 컨트롤러(240)는 431과 같이, 기록 버퍼 컨트롤러(220)에 의해 제1 버퍼(225)에 제1 프레임 데이터의 기록이 완료된 후 제1 프레임 데이터의 독출을 시작할 수 있다. The read buffer controller 240 may start reading the first frame data after the writing of the first frame data in the first buffer 225 is completed by the write buffer controller 220 as shown in 431.

512에서, 이미지 센서(210)가 제2 프레임 데이터를 출력하면, 소정의 시간 지연 이후에 기록 버퍼 컨트롤러(220)가 522에서 보여지는 바와 같이, 제2 프레임 데이터를 제2 버퍼(230)에 기록한다. 여기서, 독출 버퍼 컨트롤러(240)는 제1 버퍼(225)에 접근하여 제1 프레임 데이터를 독출하고 있으므로, 기록 버퍼 컨트롤러(220)는 제2 버퍼(230)에 제2 프레임 데이터를 기록할 수 있다. 도 5의 520을 참조하면, 제1 버퍼(225)에 제1 프레임 데이터가 기록되어 있으며, 제2 버퍼(230)에 제2 프레임 데이터가 기록되어 있는 것이 예시되어 있다.At 512, when the image sensor 210 outputs the second frame data, the write buffer controller 220 writes the second frame data to the second buffer 230 after a predetermined time delay, as shown at 522. do. Since the read buffer controller 240 approaches the first buffer 225 and reads the first frame data, the write buffer controller 220 may write the second frame data to the second buffer 230. . Referring to 520 of FIG. 5, first frame data is recorded in the first buffer 225, and second frame data is recorded in the second buffer 230.

513에서 이미지 센서(210)가 제3 프레임 데이터를 출력하면, 소정의 시간 지연 이후, 기록 버퍼 컨트롤러(220)는 제3 프레임 데이터의 기록 가능 여부에 상응하는 제어신호를 프레임 버퍼 컨트롤러(235)로부터 입력받아, 프레임 버퍼 컨트롤러(235)의 제어에 따라 제3 프레임 데이터를 제1 버퍼(225)에 기록한다. If the image sensor 210 outputs the third frame data at 513, after a predetermined time delay, the write buffer controller 220 outputs a control signal corresponding to whether the third frame data can be written from the frame buffer controller 235. The third frame data is written to the first buffer 225 under the control of the frame buffer controller 235.

보다 상세하게 도 5의 513, 523을 참조하면, 독출 버퍼 컨트롤러(240)가 제1 프레임 데이터의 독출을 완료한 후 제2 버퍼(230)에 접근하여 제2 프레임 데이터를 독출을 시작한다. 이로 인해, 현재 시점에서 제1 버퍼(225)가 아이들(idle)상태이다. 따라서, 프레임 버퍼 컨트롤러(235)는 제1 버퍼(225)에 제3 프레임 데이터의 기록을 지시하는 신호를 기록 버퍼 컨트롤러(220)로 전달할 수 있다. 이로 인해, 기록 버퍼 컨트롤러(220)는 제3 프레임 데이터를 제1 버퍼(225)에 기록할 수 있다.In more detail, referring to 513 and 523 of FIG. 5, after the read buffer controller 240 finishes reading the first frame data, the read buffer controller 240 approaches the second buffer 230 to start reading the second frame data. As a result, the first buffer 225 is idle at the present time. Therefore, the frame buffer controller 235 may transmit a signal instructing the writing of the third frame data to the first buffer 225 to the write buffer controller 220. As a result, the write buffer controller 220 may write the third frame data to the first buffer 225.

그리고, 독출 버퍼 컨트롤러(240)는 제1 프레임 데이터 독출이 완료되면, 제2 버퍼(230)에 접근하여 제2 프레임 데이터를 독출한다. When the read of the first frame data is completed, the read buffer controller 240 approaches the second buffer 230 to read the second frame data.

514에서, 이미지 센서(210)가 미리 설정된 동기 신호에 상응하여 제4 프레임 데이터를 출력하면, 소정의 지연 시간 이후 기록 버퍼 컨트롤러(220)는 제4 프레임 데이터의 기록 가능 여부에 상응하는 제어 신호를 프레임 버퍼 컨트롤러(235)로부터 수신한다. In operation 514, when the image sensor 210 outputs the fourth frame data corresponding to the preset synchronization signal, the write buffer controller 220 may provide a control signal corresponding to whether the fourth frame data may be written after a predetermined delay time. It receives from the frame buffer controller 235.

550을 참조하면, 이미지 센서(210)가 미리 설정된 동기 신호에 상응하여 제4 프레임 데이터를 출력한다. 그리고, 소정의 지연 시간 이후 기록 버퍼 컨트롤러(220)에 제4 프레임 데이터가 입력된다. 그리고, 기록 버퍼 컨트롤러(220)가 이 미지 센서(210)로부터 제4 프레임 데이터를 입력받아 제1 버퍼(225) 또는 제2 버퍼(230) 중 어느 하나에 기록하는 시점(524)를 기준으로 독출 버퍼 컨트롤러(240)가 제2 프레임 데이터의 독출을 완료하기까지 남은 시간(즉, RRT)은 기록 버퍼 컨트롤러(220)가 제4 프레임 데이터를 버퍼에 기록하는데 필요한 시간(즉, FWT)보다 상대적으로 크다(물론, 여기서, 제4 프레임 데이터를 버퍼에 기록하는데 필요한 시간(즉, FWT)과 제2 프레임 데이터의 독출을 완료하기까지 남은 시간(즉, RRT)은 같을 수도 있다). Referring to 550, the image sensor 210 outputs fourth frame data corresponding to a preset synchronization signal. The fourth frame data is input to the write buffer controller 220 after the predetermined delay time. In addition, the recording buffer controller 220 receives the fourth frame data from the image sensor 210 and reads the data based on a time point 524 in which the recording buffer controller 220 writes the fourth frame data to either the first buffer 225 or the second buffer 230. The time remaining until the buffer controller 240 completes reading of the second frame data (ie, RRT) is relatively longer than the time required for the write buffer controller 220 to write the fourth frame data to the buffer (ie, FWT). (Of course, here, the time required to write the fourth frame data into the buffer (ie, FWT) and the time remaining until completion of reading out the second frame data (ie, RRT) may be the same).

따라서, 프레임 버퍼 컨트롤러(235)는 이와 같은 경우, 기록 버퍼 컨트롤러(220)로 제4 프레임 데이터의 기록을 지시하는 제어 신호를 전달한다. 이로 인해, 기록 버퍼 컨트롤러(220)는 제1 버퍼(225)에 접근하여 제4 프레임 데이터를 기록한다. 여기서, 독출 버퍼 컨트롤러(240)가 제2 버퍼(230)에 접속하고 있기 때문에 기록 버퍼 컨트롤러(220)는 제2 버퍼(230)에 접근할 수 없다.Accordingly, in such a case, the frame buffer controller 235 transmits a control signal instructing the writing of the fourth frame data to the write buffer controller 220. As a result, the write buffer controller 220 approaches the first buffer 225 and records the fourth frame data. Here, the write buffer controller 220 cannot access the second buffer 230 because the read buffer controller 240 is connected to the second buffer 230.

기록 버퍼 컨트롤러(220)에 의해 제4 프레임 데이터의 기록이 완료된 이후 버퍼의 상태가 도 6의 640에 예시되어 있다.The state of the buffer after writing of the fourth frame data by the write buffer controller 220 is illustrated in 640 of FIG. 6.

또한, 550에서 보여지는 바와 같이, 기록 버퍼 컨트롤러(220)에 의해 제4 프레임 데이터의 기록이 먼저 완료된 후 독출 버퍼 컨트롤러(240)에서 제2 프레임 데이터의 독출이 완료된다. 따라서, 독출 버퍼 컨트롤러(240)는 다음 프레임 데이터 독출을 위해, 기록 버퍼 컨트롤러(220)에 의해 제1 버퍼(225)의 접근이 종료되면, 제1 버퍼(225)에 접근하여 제4 프레임 데이터의 독출을 시작한다.In addition, as shown at 550, the recording of the fourth frame data is first completed by the write buffer controller 220, and then the reading of the second frame data is completed by the read buffer controller 240. Accordingly, when the read buffer controller 240 approaches the first buffer 225 by the write buffer controller 220 to read the next frame data, the read buffer controller 240 approaches the first buffer 225 to read the fourth frame data. Start reading.

도 5의 블록 560을 참조하면 미리 설정된 동기 신호(또는 동기 시간)에 상응 하여 이미지 센서(210)는 제5 프레임 데이터를 출력한다. 그리고, 소정의 지연 시간 이후, 기록 버퍼 컨트롤러(220)는 제5 프레임 데이터를 입력받는다. 그리고, 기록 버퍼 컨트롤러(220)는 제2 버퍼(230)에 접근하여 제5 프레임 데이터를 기록한다. 기록 버퍼 컨트롤러(220)에 의해 제5 프레임 데이터의 기록이 완료된 이후 버퍼의 상태가 도 6의 650에 예시되어 있다.Referring to block 560 of FIG. 5, the image sensor 210 outputs fifth frame data corresponding to a preset synchronization signal (or synchronization time). After a predetermined delay time, the write buffer controller 220 receives the fifth frame data. The write buffer controller 220 approaches the second buffer 230 to record the fifth frame data. The state of the buffer after the writing of the fifth frame data by the write buffer controller 220 is completed is illustrated at 650 of FIG. 6.

도 5의 570을 참조하면, 미리 설정된 동기 신호에 상응하여 이미지 센서(210)는 제6 프레임 데이터를 출력한다. 그리고 상술한 바와 같이, 소정의 지연 시간 이후, 기록 버퍼 컨트롤러(220)는 제6 프레임 데이터를 입력받는다. 여기서, 기록 버퍼 컨트롤러(220)가 제6 프레임 데이터를 이미지 센서(210)를 경유하여 입력받는 시점(526)에 독출 버퍼 컨트롤러(240)에 의해 독출 중인 제 5 프레임 데이터의 남아 있는 독출 시간이 기록 예상 시간 보다 크기 때문에 기록 버퍼 컨트롤러(220)는 제1 버퍼(225)에 접근하여 제6 프레임 데이터를 기록한다. 기록 버퍼 컨트롤러(220)에 의해 제6 프레임 데이터의 기록이 완료된 이후의 버퍼의 상태가 도 6의 660에 예시되어 있다.Referring to 570 of FIG. 5, the image sensor 210 outputs sixth frame data in response to a preset synchronization signal. As described above, after the predetermined delay time, the write buffer controller 220 receives the sixth frame data. Here, the remaining read time of the fifth frame data being read by the read buffer controller 240 is recorded at the time 526 when the write buffer controller 220 receives the sixth frame data via the image sensor 210. Since it is larger than the expected time, the write buffer controller 220 approaches the first buffer 225 and records the sixth frame data. The state of the buffer after the writing of the sixth frame data by the write buffer controller 220 is completed is illustrated in 660 of FIG. 6.

도 5의 580을 참조하면, 미리 설정된 동기 신호에 상응하여 이미지 센서(210)는 제7 프레임 데이터를 출력한다. 그리고 소정의 지연 시간 이후, 기록 버퍼 컨트롤러(220)는 제7 프레임 데이터를 입력받는다. 여기서, 프레임 버퍼 컨트롤러(235)는 독출 버퍼 컨트롤러(240)의 제5 프레임 데이터 독출 완료 시점과 기록 버퍼 컨트롤러(220)의 제7 프레임 데이터 기록 완료 시점을 산출하여 비교한다. 580에서 보여지는 바와 같이, 독출 버퍼 컨트롤러(240)가 제5 프레임 데이터 독출 을 완료하는 시점이 기록 버퍼 컨트롤러(220)의 제7 프레임 데이터 기록 완료 시점에 비해 상대적으로 먼저 완료 되기 때문에 프레임 버퍼 컨트롤러(235)는 기록 버퍼 컨트롤러(220)로 제7 프레임 데이터를 기록하지 않은 것을 지시하는 제어 신호를 전달한다(즉, 버림을 지시하는 제어 신호를 전달한다). 따라서, 독출 버퍼 컨트롤러(240)는 제5 프레임 데이터의 독출이 완료되면, 제1 버퍼(225)에 접근하여 제6 프레임 데이터 독출을 시작한다. 도 6의 670에 이에 상응하는 버퍼의 상태가 예시되어 있다.Referring to 580 of FIG. 5, the image sensor 210 outputs seventh frame data in response to a preset synchronization signal. After a predetermined delay time, the write buffer controller 220 receives the seventh frame data. Here, the frame buffer controller 235 calculates and compares the fifth frame data read completion time of the read buffer controller 240 and the seventh frame data write completion time of the write buffer controller 220. As shown in 580, the frame buffer controller may be completed since the point at which the read buffer controller 240 completes the fifth frame data read is completed relatively earlier than the point at which the write buffer controller 220 has finished writing the seventh frame data. 235 transmits a control signal indicating that the seventh frame data is not written to the write buffer controller 220 (that is, a control signal indicating discarding). Therefore, when reading of the fifth frame data is completed, the read buffer controller 240 approaches the first buffer 225 and starts reading the sixth frame data. The state of the corresponding buffer is illustrated at 670 of FIG. 6.

도 5의 590을 참조하면, 미리 설정된 동기 신호에 상응하여 이미지 센서(210)는 제8 프레임 데이터를 출력한다. 그리고 소정의 지연 시간 이후, 기록 버퍼 컨트롤러(220)는 제8 프레임 데이터를 입력받아 제2 버퍼(230)에 기록한다. 기록 버퍼 컨트롤러(220)에 의해 제8 프레임 데이터의 기록이 완료된 후의 버퍼의 상태가 도 6의 680에 예시되어 있다.Referring to 590 of FIG. 5, the image sensor 210 outputs eighth frame data in response to a preset synchronization signal. After a predetermined delay time, the write buffer controller 220 receives the eighth frame data and writes it to the second buffer 230. The state of the buffer after the writing of the eighth frame data by the write buffer controller 220 is completed is illustrated in 680 of FIG. 6.

상술한 바와 같이, 본 발명에 따른 효과적인 듀얼 프레임 버퍼 컨트롤 장치 및 그 방법을 제공함으로써 최근의 영상 데이터를 버리지 않고 디스플레이 할 수 있는 효과가 있다. As described above, the present invention provides an effective dual frame buffer control apparatus and a method thereof, which can display the latest image data without discarding it.

또한, 본 발명은 실시간 처리면에서 끊김 현상이 최소화된 실시간에 가까운 영상 데이터를 사용자에게 제공(디스플레이)할 수 있는 효과가 있다.In addition, the present invention has an effect that can provide (display) the image data near the real-time to minimize the phenomenon in the real-time processing surface.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art to which the present invention pertains without departing from the spirit and scope of the present invention as set forth in the claims below It will be appreciated that modifications and variations can be made.

Claims (8)

선택적으로 이전 프레임 데이터가 기록되는 제1 버퍼 및 제2 버퍼;Optionally a first buffer and a second buffer in which previous frame data is recorded; 프레임 데이터가 입력되면, 버퍼 상태 체크 신호를 생성하는 기록 버퍼 컨트롤러;A write buffer controller for generating a buffer status check signal when frame data is input; 상기 제1 버퍼 또는 상기 제2 버퍼 중 어느 하나에 기록된 상기 이전 프레임 데이터를 독출하는 독출 버퍼 컨트롤러; 및A read buffer controller that reads the previous frame data recorded in either the first buffer or the second buffer; And 상기 버퍼 상태 체크 신호가 입력되면, 독출되는 이전 프레임 데이터의 남아 있는 독출 시간을 산출하고 기록 예상 시간과 비교하여 상기 남아 있는 독출 시간이 상기 기록 예상 시간보다 큰 경우 상기 프레임 데이터를 기록할 버퍼를 선택하는 프레임 컨트롤러를 포함하되,When the buffer status check signal is input, the remaining read time of the previous frame data to be read is calculated and compared with the estimated recording time to select a buffer to record the frame data when the remaining read time is larger than the estimated recording time. Including a frame controller, 상기 기록 버퍼 컨트롤러는 상기 선택된 버퍼에 상기 프레임 데이터를 기록하는 것을 특징으로 하는 듀얼 프레임 버퍼 컨트롤 장치.And the write buffer controller writes the frame data to the selected buffer. 제 1항에 있어서,The method of claim 1, 상기 프레임 컨트롤러는 The frame controller 상기 버퍼 상태 체크 신호가 입력되면 상기 프레임 데이터의 남아 있는 독출 시간 산출을 지시하는 체크 시점 지시부;A check time indicating unit for indicating calculation of remaining read time of the frame data when the buffer state check signal is input; 상기 독출 시간 산출 지시 신호에 상응하여 상기 제2 컨트롤러에 의해 독출되고 있는 상기 이전 프레임 데이터의 남아 있는 프레임 독출 시간을 산출하는 RRT 산출부;An RRT calculator configured to calculate a remaining frame read time of the previous frame data being read by the second controller according to the read time calculation instruction signal; 상기 프레임 데이터의 기록 시간을 저장하고 있는 FWT 레지스터;An FWT register storing a recording time of the frame data; 상기 산출된 남아 있는 프레임 독출 시간과 상기 기록 시간을 비교하여 기록 가능 지시 신호를 생성하는 비교부; 및A comparator for generating a recordable indication signal by comparing the calculated remaining frame read time with the write time; And 상기 기록 가능 지시 신호에 상응하여 상기 제1 버퍼 또는 상기 제2 버퍼 중 기록 가능한 버퍼를 선택하여 상기 기록 버퍼 컨트롤러로 기록 지시 신호를 전달하는 기록 버퍼 선택부를 포함하는 것을 특징으로 하는 듀얼 프레임 버퍼 컨트롤 장치.And a write buffer selector configured to select a recordable buffer among the first buffer and the second buffer according to the recordable instruction signal and to transmit a write instruction signal to the write buffer controller. . 제 2항에 있어서,The method of claim 2, 상기 RRT 산출부는 상기 이전 프레임 데이터의 전체 크기(size)와 독출한 데이터의 크기(size)를 이용하여 상기 남아 있는 프레임 독출 시간을 산출하는 것을 특징으로 하는 듀얼 프레임 버퍼 컨트롤 장치.And the RRT calculator calculates the remaining frame read time using the total size of the previous frame data and the size of the read data. 제 2항에 있어서,The method of claim 2, 상기 비교부는 상기 산출된 남아 있는 프레임 독출 시간이 상기 기록 시간보다 크면 상기 기록 가능 지시 신호를 생성하여 상기 기록 버퍼 선택부로 전달하는 것을 특징으로 하는 듀얼 프레임 버퍼 컨트롤 장치.And the comparing unit generates the recordable indication signal and transmits the writeable indication signal to the recording buffer selection unit when the calculated remaining frame read time is greater than the recording time. 제 4항에 있어서,The method of claim 4, wherein 상기 비교부는 상기 기록 시간이 상기 산출된 남아 있는 프레임 독출 시간보다 크면 버림 지시 신호를 생성하여 상기 기록 버퍼 선택부로 전달하되,The comparison unit generates a discard instruction signal when the write time is greater than the calculated remaining frame read time and transfers the discard instruction signal to the write buffer selector. 상기 기록 버퍼 선택부는 상기 버림 지시 신호가 입력되면 상기 기록 버퍼 컨트롤러로 상기 프레임 데이터의 버림을 지시하는 것을 특징으로 하는 듀얼 프레임 버퍼 컨트롤 장치.And the write buffer selector instructs the write buffer controller to discard the frame data when the discard instruction signal is input. 제 1항에 있어서,The method of claim 1, 상기 제1 버퍼 또는 상기 제2 버퍼는 각각 상태 레지스터를 포함하는 것을 특징으로 하는 듀얼 프레임 버퍼 컨트롤 장치.And the first buffer or the second buffer includes a status register, respectively. 제 6항에 있어서,The method of claim 6, 상기 기록 버퍼 컨트롤러 및 상기 독출 버퍼 컨트롤러는 접근 중인 버퍼의 상태 레지스터를 제1 상태로 갱신하며, 접근이 종료되면 제2 상태로 갱신하되,The write buffer controller and the read buffer controller update the status register of the buffer being accessed to the first state, and update to the second state when the access ends. 상기 상태 레지스터가 제1 상태인 버퍼는 접근중인 컨트롤러 이외에는 접근이 불가능하며,The buffer in which the status register is in the first state is not accessible except the controller being accessed. 상기 버퍼는 상기 제1 버퍼 또는 상기 제2 버퍼 중 어느 하나인 것을 특징으로 하는 듀얼 프레임 버퍼 컨트롤러 장치.And the buffer is one of the first buffer and the second buffer. 듀얼 프레임 컨트롤 장치가 이미지 센서를 통해 출력된 최근 프레임 데이터를 기록할 수 있도록 듀얼 프레임 버퍼를 제어하는 방법에 있어서,In the method of controlling the dual frame buffer so that the dual frame control device can record the latest frame data output through the image sensor, 기록 버퍼 컨트롤러로부터 이미지 센서를 통해 프레임 데이터 입력에 상응하여 버퍼 상태 체크 신호를 입력받는 단계;Receiving a buffer status check signal corresponding to the frame data input from the write buffer controller through the image sensor; 상기 버퍼 상태 체크 신호에 상응하여 독출 버퍼 컨트롤러에 의해 독출되고 있는 이전 프레임 데이터의 남아 있는 독출 시간을 산출하는 단계;Calculating a remaining read time of previous frame data being read by a read buffer controller corresponding to the buffer status check signal; 상기 남아 있는 독출 시간과 미리 설정된 기록 예상 시간을 비교하는 단계; Comparing the remaining read time with a preset recording expected time; 상기 남아 있는 독출 시간이 상기 기록 예상 시간보다 큰 경우, 상기 프레임 데이터를 기록할 버퍼를 선택하는 단계; 및Selecting a buffer to record the frame data when the remaining read time is greater than the estimated recording time; And 상기 기록 버퍼 컨트롤러는 상기 선택된 버퍼에 상기 프레임 데이터를 기록하는 단계를 포함하는 듀얼 프레임 버퍼 컨트롤 방법. And the write buffer controller writes the frame data to the selected buffer.
KR1020060046743A 2006-05-24 2006-05-24 Efficient dual frame buffer control device and the same method KR100843615B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060046743A KR100843615B1 (en) 2006-05-24 2006-05-24 Efficient dual frame buffer control device and the same method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060046743A KR100843615B1 (en) 2006-05-24 2006-05-24 Efficient dual frame buffer control device and the same method

Publications (2)

Publication Number Publication Date
KR20070113037A KR20070113037A (en) 2007-11-28
KR100843615B1 true KR100843615B1 (en) 2008-07-04

Family

ID=39091082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060046743A KR100843615B1 (en) 2006-05-24 2006-05-24 Efficient dual frame buffer control device and the same method

Country Status (1)

Country Link
KR (1) KR100843615B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068555B2 (en) 2015-05-19 2018-09-04 Samsung Electronics Co., Ltd. Display driving circuit and display device including the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100196686B1 (en) * 1991-07-26 1999-06-15 마이클 에이치.모리스 Apparatus for fast copy between frame buffers in a double buffered output display system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100196686B1 (en) * 1991-07-26 1999-06-15 마이클 에이치.모리스 Apparatus for fast copy between frame buffers in a double buffered output display system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10068555B2 (en) 2015-05-19 2018-09-04 Samsung Electronics Co., Ltd. Display driving circuit and display device including the same

Also Published As

Publication number Publication date
KR20070113037A (en) 2007-11-28

Similar Documents

Publication Publication Date Title
EP2712205A2 (en) Method and apparatus for image data processing, and electronic device including the apparatus
US20010002142A1 (en) Image display method and digital still camera using the same
CN101753820A (en) Information processing apparatus, buffer control method, and computer program
JPH0937130A (en) Image pickup system and image pickup signal processor
US7996603B2 (en) DRAM controller that forces a refresh after a failed refresh request
JP2000137796A (en) Information input system and its control method, and storage medium
KR102611722B1 (en) Image processor and image processing method
CN108632552A (en) Recording device, control method and storage medium
US9363440B2 (en) Imaging device and imaging method that sets a phase difference between first and second synchronization signals
JP2007199816A (en) Bank controller, information processing device, imaging device and control method
US8363158B2 (en) Imaging device employing a buffer unit having a terminating resistor
US20030142217A1 (en) Digital camera
KR100843615B1 (en) Efficient dual frame buffer control device and the same method
US20030011691A1 (en) Camera-mounted apparatus and data writing control method for the same
JP2007134754A (en) Photographing apparatus and program
JP6356972B2 (en) RECORDING DEVICE, IMAGING DEVICE, AND RECORDING DEVICE CONTROL METHOD
US11837257B2 (en) Electronic device and control methods thereof
JP4487454B2 (en) Electronic camera and control IC for electronic camera
US20120262585A1 (en) Recording control device, information device, information recording system and program
JP2006211402A (en) Camera apparatus and image processing method
JP5187416B2 (en) Imaging apparatus, imaging condition setting method and program
JP2018201102A (en) Imaging apparatus
US7457470B2 (en) Image processing apparatus
KR101286328B1 (en) Multimedia storage card system
JP2000287151A (en) Image pickup device and method for displaying residual capacity of its recording medium

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140528

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180528

Year of fee payment: 11