KR100843472B1 - Liquid Crystal Display and Fabricating Method Thereof - Google Patents

Liquid Crystal Display and Fabricating Method Thereof Download PDF

Info

Publication number
KR100843472B1
KR100843472B1 KR1020010014219A KR20010014219A KR100843472B1 KR 100843472 B1 KR100843472 B1 KR 100843472B1 KR 1020010014219 A KR1020010014219 A KR 1020010014219A KR 20010014219 A KR20010014219 A KR 20010014219A KR 100843472 B1 KR100843472 B1 KR 100843472B1
Authority
KR
South Korea
Prior art keywords
layer
metal layer
gate
electrode
gate line
Prior art date
Application number
KR1020010014219A
Other languages
Korean (ko)
Other versions
KR20020074302A (en
Inventor
이경묵
권오남
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020010014219A priority Critical patent/KR100843472B1/en
Publication of KR20020074302A publication Critical patent/KR20020074302A/en
Application granted granted Critical
Publication of KR100843472B1 publication Critical patent/KR100843472B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 구리배선의 불량을 방지하도록 한 액정표시장치 및 그 제조방법에 관한 것이다.The present invention relates to a liquid crystal display device and a method of manufacturing the same for preventing a defect in copper wiring.

본 발명에 따른 액정표시장치는 기판상에 형성된 게이트전극 및 게이트라인과, 게이트전극 및 게이트라인 상에 형성된 게이트절연막과, 게이트절연막 상에 형성된 활성층 및 오믹접촉층과, 오믹접촉층 상에 형성된 소스 및 드레인전극과, 게이트라인과 교차되게 형성된 데이터라인;을 포함하고, 게이트전극, 게이트라인, 데이터라인, 소스 및 드레인전극은 식각공정시 하층물질과 막분리가 가능한 구리(Cu)로 이루어진 제1 금속층과, 제1 금속층과 다른 계면특성을 가짐으로써 하층물질과 상기 제1 금속층 사이의 계면특성을 보상하기 위한 타이타늄(Ti), 탄탈늄(Ta) 및 니켈(Ni) 중 어느 하나로 이루어진 제2 금속층을 포함하여 이루어진다.The liquid crystal display device according to the present invention comprises a gate electrode and a gate line formed on a substrate, a gate insulating film formed on the gate electrode and a gate line, an active layer and an ohmic contact layer formed on the gate insulating film, and a source formed on the ohmic contact layer. And a drain electrode and a data line formed to intersect the gate line, wherein the gate electrode, the gate line, the data line, the source and the drain electrode are made of copper (Cu) capable of separating a layer from a lower layer during an etching process. A second metal layer made of any one of titanium (Ti), tantalum (Ta), and nickel (Ni) to compensate for the interfacial properties between the lower layer material and the first metal layer by having a different interfacial property from the metal layer and the first metal layer. It is made, including.

이에 따라, 구리배선 아래에 타이타늄층을 형성시킴으로써 식각공정시 막분리를 방지할 수 있으며, 소정 온도이상에서 반도체층과의 화학 반응을 방지할 수 있다. Accordingly, by forming a titanium layer under the copper wiring, it is possible to prevent the film separation during the etching process, and to prevent the chemical reaction with the semiconductor layer at a predetermined temperature or more.

Description

액정표시장치 및 그의 제조방법{Liquid Crystal Display and Fabricating Method Thereof} Liquid crystal display and its manufacturing method {Liquid Crystal Display and Fabricating Method Thereof}             

도 1은 종래의 액정표시장치의 TFT기판에 대한 전극배치도를 도시한 평면도.1 is a plan view showing an electrode arrangement for a TFT substrate of a conventional liquid crystal display device.

도 2는 도 1에 도시된 TFT 기판을 A-A'선을 따라 절취한 단면도.FIG. 2 is a cross-sectional view of the TFT substrate of FIG. 1 taken along line AA ′. FIG.

도 3a 내지 도 3e는 도 2에 도시된 TFT의 제조방법을 단계적으로 도시한 단면도.3A to 3E are cross-sectional views showing step by step manufacturing methods of the TFT shown in FIG.

도 4는 본 발명의 실시예에 따른 액정표시장치의 TFT기판에 대한 단면도.4 is a cross-sectional view of a TFT substrate of a liquid crystal display device according to an embodiment of the present invention.

도 5a 내지 도 5g는 도 4에 도시된 TFT의 제조방법을 단계적으로 도시한 단면도.5A to 5G are cross-sectional views showing step by step manufacturing methods of the TFT shown in FIG.

도 6는 (NH4)2S2O8 수용액의 농도에 따른 구리(Cu)막의 식각속도를 나타낸 그래프. 6 is a graph showing the etching rate of a copper (Cu) film according to the concentration of (NH 4 ) 2 S 2 O 8 aqueous solution.

도 7은 옥손(Oxone)의 농도에 따른 구리(Cu)막의 식각속도를 나타낸 그래프.7 is a graph showing the etching rate of a copper (Cu) film according to the concentration of oxone (Oxone).

도 8은 HF계 불화물의 농도에 따른 타이타늄(Ti)층의 식각속도를 나타낸 그래프.
8 is a graph showing the etching rate of the titanium (Ti) layer according to the concentration of HF-based fluoride.

<도면의 주요 부분에 대한 부호의 간단한 설명>      <Brief description of symbols for the main parts of the drawings>

10,30 : 투명기판 12,32 : 게이트전극 10,30 transparent substrate 12,32 gate electrode

15,35 : 게이트라인 14,34 : 데이터라인 15,35 gate line 14,34 data line

16,36 : 게이트절연막 18,38 : 활성층 16,36: gate insulating film 18,38: active layer

20,40 : 오믹접촉층 22,42 : 소스전극 20,40: ohmic contact layer 22,42: source electrode

24,44 : 드레인전극 26,46 : 보호층24, 44 drain electrode 26, 46 protective layer

28,48 : 화소전극 29,49 : 컨택홀
28,48 pixel electrode 29,49 contact hole

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히 구리배선의 불량을 방지하도록 한 액정표시장치 및 그의 제조방법에 관한 것이다The present invention relates to a liquid crystal display device and a method for manufacturing the same, and more particularly, to a liquid crystal display device and a method for manufacturing the same so as to prevent defective copper wiring.

통상적으로, 액정표시장치(Liquid Crystal Display; LCD)는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액정표시장치 중 액정셀별로 스위칭소자가 마련된 액티브 매트릭스(Active Matrix) 타입은 동영상을 표시하기에 적합하다. 액티브 매트릭스 타입의 액정표시장치에서 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.  In general, a liquid crystal display (LCD) displays an image by adjusting light transmittance of liquid crystal cells according to a video signal. Among the liquid crystal display devices, an active matrix type in which switching elements are provided for each liquid crystal cell is suitable for displaying a moving image. In the active matrix liquid crystal display device, a thin film transistor (hereinafter referred to as TFT) is mainly used as a switching element.

도 1은 종래의 액정표시장치의 TFT기판에 대한 전극배치도이다.1 is an electrode arrangement diagram of a TFT substrate of a conventional liquid crystal display device.

도 2는 도 1에 도시된 TFT기판을 A-A'선을 따라 절취한 단면도이다. FIG. 2 is a cross-sectional view of the TFT substrate illustrated in FIG. 1 taken along the line AA ′.                         

도 1 및 도 2를 참조하면, 게이트라인(15)과 데이터라인(14)의 교차부에 형성된 TFT와, 게이트라인(15)과 데이터라인(14)의 교차구조로 마련된 화소영역에 형성된 화소전극(28)을 구비한다. Referring to FIGS. 1 and 2, a pixel electrode formed in a pixel region having a TFT formed at an intersection of the gate line 15 and the data line 14 and an intersection structure of the gate line 15 and the data line 14. And (28).

TFT는 TFT기판(10) 상에 형성된 게이트전극(12), 게이트절연막(16), 활성층(18), 소스 및 드레인전극(22,24)이 순차적으로 적층되어 구성된다. 게이트전극(12)은 게이트라인(15)과 연결되며, 소스전극(22)은 데이터라인(14)과 연결된다. 드레인전극(24)은 TFT를 보호하기 위한 보호층(26)에 형성된 컨택홀(29)을 통해 화소전극과 접촉된다. The TFT is formed by sequentially stacking the gate electrode 12, the gate insulating film 16, the active layer 18, the source and drain electrodes 22 and 24 formed on the TFT substrate 10. The gate electrode 12 is connected to the gate line 15, and the source electrode 22 is connected to the data line 14. The drain electrode 24 is in contact with the pixel electrode through the contact hole 29 formed in the protective layer 26 for protecting the TFT.

이러한, TFT는 게이트전극(12)에 인가되는 스캔펄스 공급기간동안 데이터라인(14)상의 데이터신호를 화소전극(28)에 공급하여 액정셀을 구동하게 된다. The TFT supplies the data signal on the data line 14 to the pixel electrode 28 to drive the liquid crystal cell during the scan pulse supply period applied to the gate electrode 12.

도 3a 내지 도 3e는 도 2에 도시된 TFT의 제조방법을 단계적으로 도시한 도면이다.3A to 3E are diagrams showing step by step manufacturing methods of the TFT shown in FIG.

도 3a를 참조하면, 게이트전극(12)이 TFT기판(10) 상에 형성된다. 게이트전극(12)은 스퍼터링(sputtering) 등의 방법으로 금속박막을 형성한 후, 습식방법을 포함하는 포토리쏘그래피방법으로 패터닝함으로써 게이트라인(15)과 함께 형성된다. 게이트전극(12)의 재료로는 알루미늄(Al) 또는 구리(Cu) 등의 금속물질이 사용되며, 식각액으로는 (NH4)2S2O8 수용액 등이 사용된다.Referring to FIG. 3A, a gate electrode 12 is formed on the TFT substrate 10. The gate electrode 12 is formed together with the gate line 15 by forming a metal thin film by a sputtering method or the like, and then patterning it by a photolithography method including a wet method. As the material of the gate electrode 12, a metal material such as aluminum (Al) or copper (Cu) is used, and an aqueous solution of (NH 4 ) 2 S 2 O 8 is used as an etching solution.

도 3b를 참조하면, 게이트전극(12)이 형성된 TFT기판(10) 상에 게이트절연막(16), 활성층(18) 및 오믹접촉층(20)이 순차적으로 적층된다. Referring to FIG. 3B, the gate insulating layer 16, the active layer 18, and the ohmic contact layer 20 are sequentially stacked on the TFT substrate 10 on which the gate electrode 12 is formed.                         

게이트절연막(16)은 질화실리콘 또는 산화실리콘의 절연물질을 투명기판(10) 상에 전면 증착함으로써 형성된다. 게이트절연막(16) 상에 비정질실리콘층 및 불순물이 도핑된 비정질실리콘층을 화학기상증착방법(Chemical Vapor Deposition : 이하 "CVD"라 함)을 이용하여 순차적으로 적층한다. 이러한, 비정질실리콘층 및 불순물이 도핑된 비정질실리콘층은 포토리쏘그래피방법으로 패터닝하여 활성층(18) 및 오믹접촉층(20)을 형성하게 된다.The gate insulating film 16 is formed by depositing an insulating material of silicon nitride or silicon oxide on the transparent substrate 10. An amorphous silicon layer and an amorphous silicon layer doped with impurities on the gate insulating film 16 are sequentially stacked by using a chemical vapor deposition method (hereinafter referred to as "CVD"). The amorphous silicon layer and the amorphous silicon layer doped with impurities are patterned by a photolithography method to form the active layer 18 and the ohmic contact layer 20.

도 3c를 참조하면, 게이트절연막(16) 상에 오믹접촉층(20)을 덮도록 소스 및 드레인전극(22,24)이 형성된다. 소스 및 드레인(22,24)전극은 금속층을 게이트절연막(16) 상에 오믹접촉층(20)을 덮도록 CVD방법 또는 스퍼터링(sputtering)방법으로 증착한 후, 포토리쏘그래피방법으로 패터닝함으로써 데이터라인과 함께 형성된다. 소스 및 드레인전극(22,24)은 몰리브덴(Mo), MoW, MoTa 또는 MoNb등의 몰리브덴 합금(Mo alloy)을 사용하고, 식각액으로 (NH4)2S2O8 수용액을 사용한다. 이러한 소스 및 드레인전극(22,24)을 마스크를 이용하여 노출된 오믹접촉층(20)을 건식 식각하여 소스 및 드레인전극(22,24) 사이로 활성층(18)이 노출되도록 한다. 상기에서 활성층(18)의 소스 및 드레인전극(22,24)사이의 게이트전극(12)과 대응하는 부분은 채널이 된다.Referring to FIG. 3C, source and drain electrodes 22 and 24 are formed on the gate insulating layer 16 to cover the ohmic contact layer 20. The source and drain electrodes 22 and 24 are formed by depositing a metal layer on the gate insulating layer 16 by the CVD method or the sputtering method to cover the ohmic contact layer 20, and then patterning the photoline by a photolithography method. Is formed together. The source and drain electrodes 22 and 24 use molybdenum alloys such as molybdenum (Mo), MoW, MoTa, or MoNb, and an (NH 4 ) 2 S 2 O 8 aqueous solution as an etching solution. The ohmic contact layer 20 exposed by using the source and drain electrodes 22 and 24 as a mask is dry etched to expose the active layer 18 between the source and drain electrodes 22 and 24. In the above, the portion corresponding to the gate electrode 12 between the source and drain electrodes 22 and 24 of the active layer 18 becomes a channel.

도 3d를 참조하면, 보호층(26)은 절연물질을 전면 증착한 후 패터닝하여 형성된다. 이 경우, 드레인전극(24)을 노출시키는 콘택홀(29)이 형성된다. 보호층(26)은 질화실리콘 또는 산화실리콘등의 무기절연물질 또는 아크릴계(acryl) 유기화합물, 테프론(Teflon), BCB (benzocyclobutene), 사이토프 (cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물로 형성된다.Referring to FIG. 3D, the protective layer 26 is formed by depositing an insulating material on the entire surface and then patterning the insulating layer. In this case, a contact hole 29 exposing the drain electrode 24 is formed. The protective layer 26 has a low dielectric constant such as an inorganic insulating material such as silicon nitride or silicon oxide or an acrylic organic compound, Teflon, BCB (benzocyclobutene), cytotope, or perfluorocyclobutane (PFCB). It is formed of an organic insulator.

도 3e를 참고하면, 보호층(26) 상에 화소전극(28)을 형성한다. 화소전극(28)은 투명전도성물질인 인듐-주석-옥사이드(Indium-Tin-Oxide ; 이하 "ITO"라 함), 인듐-아연-옥사이드(Indium-Zinc-Oxide ; 이하 "IZO"라 함), 인듐-주석-아연-옥사이드(Indium-Tin-Zinc-Oxide ; 이하 "ITZO"라 함)들 중 어느 하나로 증착한 후 패터닝됨으로써 형성된다. 화소전극(28)은 드레인전극(24)과 콘택홀(29)을 통해 전기적으로 접촉한다.Referring to FIG. 3E, the pixel electrode 28 is formed on the protective layer 26. The pixel electrode 28 may be formed of indium-tin-oxide (hereinafter referred to as "ITO"), indium-zinc-oxide (hereinafter referred to as "IZO"), which is a transparent conductive material. It is formed by depositing and patterning with any one of Indium-Tin-Zinc-Oxide (hereinafter referred to as "ITZO"). The pixel electrode 28 is in electrical contact with the drain electrode 24 through the contact hole 29.

이러한 종래의 액정표시장치에서는 통상 금속전극의 재료로서 도전율이 좋은 금속물질 특히, 구리(Cu)를 이용하게 된다. 그런데, 게이트전극으로 구리(Cu)를 사용하는 경우, 게이트전극 형성시 구리(Cu) 단층막은 투명기판과의 밀착성이 좋지 않아 식각 공정 진행 중에 구리막이 벗겨지기가 쉽다. 이에 따라, 공정 진행시 게이트배선 불량이 발생하며, 수율저하를 초래하는 문제점이 대두된다. In such a conventional liquid crystal display device, a metal material having good electrical conductivity, particularly copper (Cu), is usually used as a material of the metal electrode. However, when copper (Cu) is used as the gate electrode, the copper (Cu) single layer film does not have good adhesion with the transparent substrate when forming the gate electrode, and thus the copper film is easily peeled off during the etching process. As a result, a poor gate wiring occurs during the process and a problem that causes a decrease in yield occurs.

또한, 소스 및 드레인전극으로 구리(Cu)막을 사용할 경우, 소정의 온도(200

Figure 112001006100282-pat00001
C) 이상에서 구리 원자가 비정질실리콘층으로 확산(deffusion)되어 TFT의 특성이 저하되는 문제점이 발생한다. 따라서, 소스 및 드레인전극으로 구리(Cu)막을 사용하기가 어렵다.
In addition, when a copper (Cu) film is used as the source and drain electrodes, a predetermined temperature (200)
Figure 112001006100282-pat00001
Above C), a problem occurs in that the copper atoms are diffused into the amorphous silicon layer to deteriorate the characteristics of the TFTs. Therefore, it is difficult to use a copper (Cu) film as the source and drain electrodes.

따라서, 본 발명의 목적은 구리배선의 불량을 방지하도록 한 액정표시장치 및 그의 제조방법을 제공하는 데 있다.
Accordingly, it is an object of the present invention to provide a liquid crystal display device and a method of manufacturing the same to prevent defects in copper wiring.

상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 기판상에 형성된 게이트전극 및 게이트라인과, 상기 게이트전극 및 상기 게이트라인 상에 형성된 게이트절연막과, 상기 게이트절연막 상에 형성된 활성층 및 오믹접촉층과, 상기 오믹접촉층 상에 형성된 소스 및 드레인전극과, 상기 게이트라인과 교차되게 형성된 데이터라인;을 포함하고, 상기 게이트전극, 상기 게이트라인, 상기 데이터라인, 상기 소스 및 드레인전극은 식각공정시 하층물질과 막분리가 가능한 구리(Cu)로 이루어진 제1 금속층과, 상기 제1 금속층과 다른 계면특성을 가짐으로써 상기 하층물질과 상기 제1 금속층 사이의 계면특성을 보상하기 위한 타이타늄(Ti), 탄탈늄(Ta) 및 니켈(Ni) 중 어느 하나로 이루어진 제2 금속층을 포함하는 것을 특징으로 한다.According to an aspect of the present invention, a liquid crystal display device includes a gate electrode and a gate line formed on a substrate, a gate insulating film formed on the gate electrode and the gate line, an active layer and an ohmic contact layer formed on the gate insulating film. And a source line and a drain electrode formed on the ohmic contact layer and a data line intersecting the gate line, wherein the gate electrode, the gate line, the data line, the source and drain electrode are formed during an etching process. Titanium (Ti) for compensating the interfacial properties between the lower layer material and the first metal layer by having a first metal layer made of copper (Cu), which can separate the lower layer material and the film, and having a different interface property from the first metal layer, It characterized in that it comprises a second metal layer made of any one of tantalum (Ta) and nickel (Ni).

본 발명에 따른 액정표시장치는 기판상에 형성된 게이트전극 및 게이트라인과, 상기 게이트전극 및 상기 게이트라인 상에 형성된 게이트절연막과, 상기 게이트절연막 상에 형성된 활성층 및 오믹접촉층과, 상기 오믹접촉층 상에 형성된 소스 및 드레인전극과, 상기 게이트라인과 교차되게 형성된 데이터라인;을 포함하고, 상기 게이트전극, 상기 게이트라인, 상기 데이터라인, 상기 소스 및 드레인전극은 제조공정시 일정한 온도에서 하층물질과 화학적 반응이 일어나는 구리(Cu)로 이루어진 제1 금속층과, 상기 제1 금속층과 다른 계면특성을 가짐으로써 상기 하층물질과 상기 제1 금속층 사이의 계면특성을 보상하기 위한 타이타늄(Ti), 탄탈늄(Ta) 및 니켈(Ni) 중 어느 하나로 이루어진 제2 금속층을 포함하는 것을 특징으로 한다.
본 발명에 따른 액정표시장치의 제조방법은 기판 상에 게이트전극과 게이트라인을 형성하는 단계과, 상기 게이트전극 및 상기 게이트라인 상에 게이트절연막을 형성하는 단계와, 상기 게이트절연막 상에 활성층 및 오믹접촉층을 순차적으로 형성하는 단계와, 상기 오믹접촉층 상에 소스전극, 드레인전극 및 데이터라인을 형성하는 단계를 포함하고, 상기 게이트전극, 상기 게이트라인, 상기 데이터라인, 상기 소스 및 드레인전극을 형성하는 단계는 옥손(Oxone)이 포함된 식각액을 사용하여 제1 금속층 패턴을 형성하는 단계와, 버퍼 옥사이드 에천트(Buffer Oxide Etchant) 또는 F계 화합물을 사용하여 제2 금속층 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
A liquid crystal display according to the present invention includes a gate electrode and a gate line formed on a substrate, a gate insulating film formed on the gate electrode and the gate line, an active layer and an ohmic contact layer formed on the gate insulating film, and the ohmic contact layer. A source line and a drain electrode formed thereon, and a data line formed to cross the gate line, wherein the gate electrode, the gate line, the data line, the source and drain electrode are formed of a lower layer material at a constant temperature during a manufacturing process. Titanium (Ti), tantalum (Ti) for compensating the interfacial properties between the lower layer material and the first metal layer by having a first metal layer made of copper (Cu) and a different interface property from the first metal layer, Ta) and nickel (Ni), characterized in that it comprises a second metal layer made of.
A method of manufacturing a liquid crystal display according to the present invention includes forming a gate electrode and a gate line on a substrate, forming a gate insulating film on the gate electrode and the gate line, and forming an active layer and ohmic contact on the gate insulating film. Sequentially forming a layer, and forming a source electrode, a drain electrode, and a data line on the ohmic contact layer, and forming the gate electrode, the gate line, the data line, the source and drain electrode. The step includes forming a first metal layer pattern using an etching solution containing Oxone, and forming a second metal layer pattern using a buffer oxide etchant or an F-based compound. Characterized in that.

삭제delete

삭제delete

또한, 본 발명에 따른 액정표시장치는 상기 신호배선은 제2 금속층과 제1 금속층이 순차적으로 형성되는 단계와, 상기 제1 금속층과 제2 금속층이 포토리쏘그래피 방법으로 순차적으로 패터닝되는 단계를 포함하는 것을 특징으로 하고, 상기 제1 금속층이 구리로 형성되고, 상기 제2 금속층이 타이타늄, 탄탈늄 또는 니켈로 이루어진 것을 특징으로 한다.In the liquid crystal display according to the present invention, the signal wiring includes a step of sequentially forming a second metal layer and a first metal layer, and sequentially patterning the first metal layer and the second metal layer by a photolithography method. The first metal layer is formed of copper, and the second metal layer is formed of titanium, tantalum or nickel.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 설명예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above object will become apparent from the description of the accompanying examples.

이하, 도 4 내지 8를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 4 to 8.

도 4는 본 발명의 실시예에 따른 액정표시장치의 TFT기판에 대한 단면도이 다. 4 is a cross-sectional view of a TFT substrate of a liquid crystal display according to an exemplary embodiment of the present invention.

도 4를 참조하면, 도시되지 않은 게이트라인과 데이터라인의 교차부에 형성된 TFT와, 게이트라인과 데이터라인의 교차구조로 마련된 화소영역에 형성된 화소전극(48)을 구비한다.Referring to FIG. 4, a TFT is formed at an intersection of a gate line and a data line, which is not shown, and a pixel electrode 48 is formed in a pixel region provided in a cross structure of the gate line and the data line.

TFT는 TFT 기판(30) 상에 형성된 게이트전극(32), 게이트절연막(36), 활성층(38), 오믹접촉층(40), 소스 및 드레인전극(42,44)이 순차적으로 적층되어 구성된다. 게이트전극(32)은 게이트라인(도시되지 않음)과 연결되며, 소스전극(42)은 데이터라인(도시되지 않음)과 연결된다. 드레인전극(44)은 보호층(36)에 형성된 컨택홀(49)을 통해 화소전극(48)과 접촉된다. The TFT is formed by sequentially stacking the gate electrode 32, the gate insulating film 36, the active layer 38, the ohmic contact layer 40, the source and drain electrodes 42 and 44 formed on the TFT substrate 30. . The gate electrode 32 is connected to a gate line (not shown), and the source electrode 42 is connected to a data line (not shown). The drain electrode 44 is in contact with the pixel electrode 48 through the contact hole 49 formed in the protective layer 36.

게이트라인과 게이트전극(32)은 제1 금속층과 제2 금속층으로 구성된다. The gate line and the gate electrode 32 are composed of a first metal layer and a second metal layer.

마찬가지로, 데이터라인과 소스 및 드레인전극(42,44)도 제1 금속층 및 제2 금속층으로 구성된다. Similarly, the data lines and the source and drain electrodes 42 and 44 also consist of a first metal layer and a second metal layer.

이러한, TFT는 게이트전극(32)에 인가되는 스캔펄스 공급기간동안 데이터라인(도시되지 않음) 상의 데이터신호를 화소전극(48)에 공급하여 액정셀을 구동하게 된다.The TFT supplies a data signal on a data line (not shown) to the pixel electrode 48 to drive the liquid crystal cell during the scan pulse supply period applied to the gate electrode 32.

도 5a 내지 도 5g는 도 4에 도시된 TFT의 제조방법을 단계적으로 도시한 도면이다.5A to 5G are diagrams showing step by step manufacturing methods of the TFT shown in FIG.

도 5a를 참조하면, 투명기판(30) 상에 제1 금속층(32A)과 제2 금속층(32B)이 순착적으로 형성된다. 제1 금속층은 전도성이 좋은 구리(Cu)를 사용하며, 제2 금 속층은 타이타늄(Ti), 탄탈늄(Ta), 니켈(Ni), 알루미늄(Al) 중 어느 하나를 사용한다. 제1 금속층(31)과 제2 금속층(30)은 스퍼터링(sputtering) 등의 방법으로 형성된다. Referring to FIG. 5A, a first metal layer 32A and a second metal layer 32B are sequentially formed on the transparent substrate 30. The first metal layer uses copper (Cu) having good conductivity, and the second metal layer uses one of titanium (Ti), tantalum (Ta), nickel (Ni), and aluminum (Al). The first metal layer 31 and the second metal layer 30 are formed by sputtering or the like.

도 5b를 참조하면, 제1 금속층(32A)이 포토리쏘그래피방법으로 패터닝된다. 여기서 식각액으로 옥손(Oxone)이 포함된 식각액(예를 들어, 2KHSO5, KHSO4, K2SO4)이 사용된다. Referring to FIG. 5B, the first metal layer 32A is patterned by a photolithography method. Here, an etchant containing oxone (eg, 2KHSO 5 , KHSO 4 , K 2 SO 4 ) is used as the etchant.

이어서, 도 5c를 참조하면, 제1 및 제2 금속층(32A,32B)으로 구성된 게이트전극(32)이 형성된다. 게이트전극(32)은 제1 금속층(32A)에 이어 제2 금속층(32B)이 포토리쏘그래피방법으로 패터닝되어 형성된다. 여기서 식각액으로 버퍼 옥사이드 에천트(Buffer Oxide Etchant : 이하 "BOE"라 함) 또는 F계 화합물(예를 들면, HF, KF, NH4F, NaF)이 사용된다.Subsequently, referring to FIG. 5C, the gate electrode 32 including the first and second metal layers 32A and 32B is formed. The gate electrode 32 is formed by patterning the second metal layer 32B after the first metal layer 32A by a photolithography method. As the etchant, a buffer oxide etchant (hereinafter referred to as “BOE”) or an F-based compound (eg, HF, KF, NH 4 F, NaF) is used.

도 5d를 참조하면, 게이트전극(32)이 형성된 TFT기판(30) 상에 게이트절연막(36), 활성층(38) 및 오믹접촉층(40)이 적층된다. Referring to FIG. 5D, the gate insulating layer 36, the active layer 38, and the ohmic contact layer 40 are stacked on the TFT substrate 30 on which the gate electrode 32 is formed.

게이트절연막(36)은 질화실리콘 또는 산화실리콘으로 절연물질을 TFT기판(30) 상에 전면 증착함으로써 형성된다. 게이트절연막(36) 상에 비정질실리콘층 및 불순물이 고농도로 도핑된 비정질실리콘층을 CVD방법을 이용하여 순차적으로 적층한다. 이러한, 비정질실리콘층 및 불순물이 도핑된 비정질실리콘층은 포토리쏘그래피방법으로 패터닝하여 활성층(38) 및 오믹접촉층(40)을 형성하게 된다. The gate insulating film 36 is formed by depositing an insulating material on the TFT substrate 30 with silicon nitride or silicon oxide. On the gate insulating film 36, an amorphous silicon layer and an amorphous silicon layer doped with a high concentration of impurities are sequentially stacked using the CVD method. The amorphous silicon layer and the amorphous silicon layer doped with impurities are patterned by a photolithography method to form the active layer 38 and the ohmic contact layer 40.

도 5e를 참조하면, 게이트절연막(36) 상에 오믹접촉층(40)을 덮도록 소스 및 드레인전극(42,44)이 형성된다. 소스 및 드레인전극(42,44)은 제1 금속층(42A,44A) 및 제2 금속층(42B,44B)으로 구성된다. Referring to FIG. 5E, source and drain electrodes 42 and 44 are formed on the gate insulating layer 36 to cover the ohmic contact layer 40. The source and drain electrodes 42 and 44 are composed of the first metal layers 42A and 44A and the second metal layers 42B and 44B.

소스 및 드레인전극(42,44)은 제1 금속층(42A,44A) 및 제2 금속층(42B,44B)을 게이트절연막(36) 상에 오믹접촉층(40)을 덮도록 CVD 방법 또는 스퍼터링(Sputtering)방법으로 증착한 후, 포토리쏘그래피방법으로 패터닝됨으로써 데이터라인과 함께 형성된다. 여기서, 제1 금속층(42A,44A)을 식각하는 식각액으로 옥손(Oxone)이 포함된 식각액(예를 들어, 2KHSO5, KHSO4, K2SO4)을 사용하며, 제2 금속층(42B,44B)을 식각하는 식각액으로 버퍼 옥사이드 에천트(Buffered Oxide Etchant : 이하 "BOE"라 함) 또는 F계 화합물(예를 들면, HF, KF, NH4F, NaF)이 사용된다. 소스 및 드레인전극(42,44)의 제1 금속층은 전도성이 좋은 구리(Cu)를 사용하며, 제2 금속층은 타이타늄(Ti), 탄탈늄(Ta), 니켈(Ni), 알루미늄(Al) 중 어느 하나를 사용한다. 이러한 소스 및 드레인전극(42,44)을 마스크를 이용하여 노출된 오믹접촉층(40)을 식각하여 소스 및 드레인전극(42,44) 사이로 활성층(18)이 노출되도록 한다. 상기에서 활성층(38)의 소스 및 드레인전극(42,44)사이의 게이트전극과 대응하는 부분은 채널이 된다.The source and drain electrodes 42 and 44 are CVD or sputtered to cover the ohmic contact layer 40 on the gate insulating film 36 with the first metal layers 42A and 44A and the second metal layers 42B and 44B. After deposition by means of a photolithography method and formed with data lines. Here, an etchant including oxone (for example, 2KHSO 5 , KHSO 4 , and K 2 SO 4 ) is used as an etchant for etching the first metal layers 42A and 44A, and the second metal layers 42B and 44B are used. A buffered oxide etchant (hereinafter referred to as "BOE") or an F-based compound (e.g., HF, KF, NH 4 F, NaF) is used as an etchant. The first metal layers of the source and drain electrodes 42 and 44 use copper (Cu) with good conductivity, and the second metal layer includes titanium (Ti), tantalum (Ta), nickel (Ni), and aluminum (Al). Use either. The ohmic contact layer 40 exposed by using the source and drain electrodes 42 and 44 as a mask is etched to expose the active layer 18 between the source and drain electrodes 42 and 44. The portion corresponding to the gate electrode between the source and drain electrodes 42 and 44 of the active layer 38 becomes a channel.

도 5f를 참조하면, 보호층(46)은 절연물질을 전면 증착한 후 패터닝하여 형성된다. 이 경우, 드레인전극(44)을 노출시키는 콘택홀(49)이 형성된다. 보호층(46)은 질화실리콘 또는 산화실리콘등의 무기절연물질 또는 아크릴계(acryl) 유기화합물, 테프론(Teflon), BCB (benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물로 형성된다.Referring to FIG. 5F, the protective layer 46 is formed by depositing and then patterning an insulating material. In this case, a contact hole 49 exposing the drain electrode 44 is formed. The protective layer 46 may have a low dielectric constant such as an inorganic insulating material such as silicon nitride or silicon oxide or an acryl organic compound, Teflon, BCB (benzocyclobutene), cytotop, or perfluorocyclobutane (PFCB). It is formed of an organic insulator.

도 5g를 참고하면, 보호층(46) 상에 화소전극(48)을 형성한다. 화소전극(48)은 투명전도성물질인 ITO, IZO, ITZO 들 중 어느 하나로 증착된 후, 패터닝됨으로써 형성된다. 화소전극(48)은 드레인전극(44)과 콘택홀(29)을 통해 전기적으로 접촉한다.Referring to FIG. 5G, the pixel electrode 48 is formed on the protective layer 46. The pixel electrode 48 is formed by depositing any one of ITO, IZO, and ITZO, which are transparent conductive materials, and then patterning the pixel electrode 48. The pixel electrode 48 is in electrical contact with the drain electrode 44 through the contact hole 29.

도 6 내지 도 8은 서로 다른 식각액에 의한 구리(Cu) 또는 타이타늄(Ti)배선의 식각속도를 나타낸 그래프이다.6 to 8 are graphs showing etching rates of copper (Cu) or titanium (Ti) wirings by different etching solutions.

도 6 내지 도 8에 있어서, 각 식각액의 식각속도를 척도로 하여 각 금속물질을 식각한다. 금속물질이 너무 빠르게 식각되거나, 너무 느리게 식각되면 공정 제어가 어려우므로 알맞은 식각속도로 금속물질을 식각해야 한다.6 to 8, each metal material is etched using the etch rate of each etchant as a measure. If the metal is etched too quickly or too slowly, process control is difficult, so the metal should be etched at the proper etch rate.

도 6은 옥손(Oxone)의 농도에 따른 구리(Cu)막의 식각속도를 나타낸다. 6 shows the etching rate of the copper (Cu) film according to the concentration of oxone (Oxone).

도 6과 같이 구리(Cu)막은 옥손(Oxone)의 농도가 0.03~0.3(mol) 사이의 식각액을 사용하여 650~5000(

Figure 112001006100282-pat00002
/min)의 속도로 식각하는 것이 적당하다. As shown in FIG. 6, the Cu film has a concentration of 650 to 5000 (Oxone) using an etchant having a concentration of 0.03 to 0.3 (mol).
Figure 112001006100282-pat00002
/ min) is suitable for etching.

도 7은 (NH4)2S2O8 수용액의 농도에 따른 구리(Cu)막의 식각속도를 나타낸다.7 shows the etching rate of a copper (Cu) film according to the concentration of (NH 4 ) 2 S 2 O 8 aqueous solution.

도 7과 같이 구리(Cu)막은 (NH4)2S2O8 수용액의 농도가 0.025~0.15(mol) 사이의 식각액을 사용하여 400~2400(

Figure 112001006100282-pat00003
/min)의 속도로 식각하는 것이 적당하다. As shown in FIG. 7, the copper (Cu) film is formed by using an etching solution having a concentration of (NH 4 ) 2 S 2 O 8 aqueous solution of 0.025 to 0.15 (mol).
Figure 112001006100282-pat00003
/ min) is suitable for etching.

도 8은 HF의 농도에 따른 타이타늄(Ti)층의 식각속도를 나타낸다. 8 shows the etching rate of the titanium (Ti) layer according to the concentration of HF.

도 8과 같이 타이타늄(Ti)층은 HF의 농도 0.1~0.5(mol) 사이의 식각액을 사용하여 1100~2400(

Figure 112001006100282-pat00004
/min)의 속도로 식각하는 것이 적당하다.
As shown in FIG. 8, the titanium (Ti) layer is formed using an etching solution having a concentration of 0.1 to 0.5 (mol) of HF.
Figure 112001006100282-pat00004
/ min) is suitable for etching.

상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그의 제조방법은 구리배선 아래에 타이타늄층을 형성시킴으로써 식각공정시 막분리를 방지할 수 있으며, 소정 온도이상에서 반도체층과의 화학 반응을 방지할 수 있다. As described above, the liquid crystal display and the manufacturing method thereof according to the present invention can prevent the separation of the film during the etching process by forming a titanium layer under the copper wiring, and prevent the chemical reaction with the semiconductor layer at a predetermined temperature or more. Can be.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (14)

기판상에 형성된 게이트전극 및 게이트라인;A gate electrode and a gate line formed on the substrate; 상기 게이트전극 및 상기 게이트라인 상에 형성된 게이트절연막;A gate insulating film formed on the gate electrode and the gate line; 상기 게이트절연막 상에 형성된 활성층 및 오믹접촉층;An active layer and an ohmic contact layer formed on the gate insulating layer; 상기 오믹접촉층 상에 형성된 소스 및 드레인전극; 및Source and drain electrodes formed on the ohmic contact layer; And 상기 게이트라인과 교차되게 형성된 데이터라인;을 포함하고,And a data line formed to intersect the gate line. 상기 게이트전극, 상기 게이트라인, 상기 데이터라인, 상기 소스 및 드레인전극은 식각공정시 하층물질과 막분리가 가능한 구리(Cu)로 이루어진 제1 금속층과, 상기 제1 금속층과 다른 계면특성을 가짐으로써 상기 하층물질과 상기 제1 금속층 사이의 계면특성을 보상하기 위한 타이타늄(Ti), 탄탈늄(Ta) 및 니켈(Ni) 중 어느 하나로 이루어진 제2 금속층을 포함하는 것을 특징으로 하는 액정표시장치.The gate electrode, the gate line, the data line, the source and the drain electrode have a first metal layer made of copper (Cu) capable of separating a film from an underlying layer and an interface property different from that of the first metal layer. And a second metal layer comprising any one of titanium (Ti), tantalum (Ta), and nickel (Ni) to compensate for interfacial properties between the lower layer material and the first metal layer. 삭제delete 삭제delete 기판상에 형성된 게이트전극 및 게이트라인;A gate electrode and a gate line formed on the substrate; 상기 게이트전극 및 상기 게이트라인 상에 형성된 게이트절연막;A gate insulating film formed on the gate electrode and the gate line; 상기 게이트절연막 상에 형성된 활성층 및 오믹접촉층;An active layer and an ohmic contact layer formed on the gate insulating layer; 상기 오믹접촉층 상에 형성된 소스 및 드레인전극; 및Source and drain electrodes formed on the ohmic contact layer; And 상기 게이트라인과 교차되게 형성된 데이터라인;을 포함하고,And a data line formed to intersect the gate line. 상기 게이트전극, 상기 게이트라인, 상기 데이터라인, 상기 소스 및 드레인전극은 제조공정시 일정한 온도에서 하층물질과 화학적 반응이 일어나는 구리(Cu)로 이루어진 제1 금속층과, 상기 제1 금속층과 다른 계면특성을 가짐으로써 상기 하층물질과 상기 제1 금속층 사이의 계면특성을 보상하기 위한 타이타늄(Ti), 탄탈늄(Ta) 및 니켈(Ni) 중 어느 하나로 이루어진 제2 금속층을 포함하는 것을 특징으로 하는 액정표시장치.The gate electrode, the gate line, the data line, the source and the drain electrode may have a first metal layer made of copper (Cu) and a chemical reaction with a lower layer material at a constant temperature during a manufacturing process, and different interface characteristics from the first metal layer. Liquid crystal display comprising a second metal layer made of any one of titanium (Ti), tantalum (Ta) and nickel (Ni) to compensate for the interfacial properties between the underlying material and the first metal layer by having a Device. 삭제delete 삭제delete 기판 상에 게이트전극과 게이트라인을 형성하는 단계;Forming a gate electrode and a gate line on the substrate; 상기 게이트전극 및 상기 게이트라인 상에 게이트절연막을 형성하는 단계;Forming a gate insulating film on the gate electrode and the gate line; 상기 게이트절연막 상에 활성층 및 오믹접촉층을 순차적으로 형성하는 단계;Sequentially forming an active layer and an ohmic contact layer on the gate insulating layer; 상기 오믹접촉층 상에 소스전극, 드레인전극 및 데이터라인을 형성하는 단계를 포함하고,Forming a source electrode, a drain electrode, and a data line on the ohmic contact layer; 상기 게이트전극, 상기 게이트라인, 상기 데이터라인, 상기 소스 및 드레인전극을 형성하는 단계는 옥손(Oxone)이 포함된 식각액을 사용하여 제1 금속층 패턴을 형성하는 단계와, 버퍼 옥사이드 에천트(Buffer Oxide Etchant) 또는 F계 화합물을 사용하여 제2 금속층 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.The forming of the gate electrode, the gate line, the data line, the source and the drain electrode may include forming a first metal layer pattern using an etchant including oxone, and a buffer oxide etchant. Etchant) or a method of manufacturing a liquid crystal display device comprising the step of forming a second metal layer pattern using a compound. 제 7 항에 있어서,The method of claim 7, wherein 상기 제1 및 제2 금속층 패턴을 형성하는 단계는,Forming the first and second metal layer patterns, 제2 금속층과 제1 금속층이 순차적으로 형성되는 단계 및Sequentially forming the second metal layer and the first metal layer, and 상기 제1 금속층과 제2 금속층이 포토리쏘그래피 방법으로 순차적으로 패터닝되는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.And patterning the first metal layer and the second metal layer sequentially by a photolithography method. 제 7 항에 있어서,The method of claim 7, wherein 상기 제1 금속층 패턴은 구리(Cu)로 이루어진 것을 특징으로 하는 액정표시장치의 제조방법.And the first metal layer pattern is made of copper (Cu). 제 7 항에 있어서,The method of claim 7, wherein 상기 제2 금속층 패턴은 타이타늄(Ti), 탄탈늄(Ta), 니켈(Ni) 중 어느 하나로 이루어진 것을 특징으로 하는 액정표시장치의 제조방법.The second metal layer pattern is made of titanium (Ti), tantalum (Ta), nickel (Ni) manufacturing method of a liquid crystal display device, characterized in that. 제 7 항에 있어서,The method of claim 7, wherein 상기 옥손(Oxone)이 포함된 식각액은 2KHSO5, KHSO4, K2SO4 중 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.The etching solution containing oxone includes 2KHSO 5 , KHSO 4 , and K 2 SO 4 . 제 7 항에 있어서,The method of claim 7, wherein 상기 F계 화합물은 HF, KF, NH4F, NAF 중 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.The F-based compound manufacturing method of a liquid crystal display device comprising any one of HF, KF, NH4F, NAF. 삭제delete 삭제delete
KR1020010014219A 2001-03-20 2001-03-20 Liquid Crystal Display and Fabricating Method Thereof KR100843472B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010014219A KR100843472B1 (en) 2001-03-20 2001-03-20 Liquid Crystal Display and Fabricating Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010014219A KR100843472B1 (en) 2001-03-20 2001-03-20 Liquid Crystal Display and Fabricating Method Thereof

Publications (2)

Publication Number Publication Date
KR20020074302A KR20020074302A (en) 2002-09-30
KR100843472B1 true KR100843472B1 (en) 2008-07-03

Family

ID=27697940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010014219A KR100843472B1 (en) 2001-03-20 2001-03-20 Liquid Crystal Display and Fabricating Method Thereof

Country Status (1)

Country Link
KR (1) KR100843472B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897505B1 (en) * 2002-11-19 2009-05-15 삼성전자주식회사 Thin Film Transistor Of Liquid Crystal Display Device And Method Of Manufacturing The Same
KR100934810B1 (en) 2002-12-18 2009-12-31 엘지디스플레이 주식회사 LCD and its manufacturing method
KR100904524B1 (en) 2002-12-31 2009-06-25 엘지디스플레이 주식회사 Method for fabricating of an array substrate for LCD
KR100971950B1 (en) 2003-06-30 2010-07-23 엘지디스플레이 주식회사 Liquid Crystal Display and method for fabricating of the same
KR101054344B1 (en) 2004-11-17 2011-08-04 삼성전자주식회사 Thin film transistor array panel and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980020646A (en) * 1996-09-10 1998-06-25 구자홍 Liquid crystal display device manufacturing method
JPH11284195A (en) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp Thin film transistor and liquid crystal display device using the same
JP2000347221A (en) * 1999-05-27 2000-12-15 Sharp Corp Method of forming polycrystal silicon tft using copper wiring for pixel array in liquid crystal display
KR20010009015A (en) * 1999-07-06 2001-02-05 윤종용 Method for Forming a Substrate of a Liquid Crystal Display Device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980020646A (en) * 1996-09-10 1998-06-25 구자홍 Liquid crystal display device manufacturing method
JPH11284195A (en) * 1998-03-31 1999-10-15 Mitsubishi Electric Corp Thin film transistor and liquid crystal display device using the same
JP2000347221A (en) * 1999-05-27 2000-12-15 Sharp Corp Method of forming polycrystal silicon tft using copper wiring for pixel array in liquid crystal display
KR20010009015A (en) * 1999-07-06 2001-02-05 윤종용 Method for Forming a Substrate of a Liquid Crystal Display Device

Also Published As

Publication number Publication date
KR20020074302A (en) 2002-09-30

Similar Documents

Publication Publication Date Title
KR100415617B1 (en) Etchant and method of fabricating metal wiring and thin film transistor using the same
KR100799464B1 (en) Liquid Crystal Display Device and Fabricating Method Thereof
US8497949B2 (en) Liquid crystal display device and fabricating method thereof
US7858412B2 (en) Thin-film transistor substrate and method of fabricating the same
KR101002338B1 (en) method for forming metal line and method for manufacturing liquid crystal display device using the same
KR20070053472A (en) Display substrate and method of fabricating the same
KR20020005968A (en) Active matrix substrate, display device and method for manufacturing active matrix substrate
US7492418B2 (en) Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof
US6628361B2 (en) Liquid crystal display device and wiring structure therefor
US6509940B2 (en) Liquid crystal display and fabricating method thereof
JP4121723B2 (en) Liquid crystal display device and manufacturing method thereof
KR100843472B1 (en) Liquid Crystal Display and Fabricating Method Thereof
KR20010066346A (en) X-Ray Detecting Device and Fabricating Method Thereof
KR101875940B1 (en) Oxide thin film transistor and method for fabricating the same
KR100443829B1 (en) Array Substrate of Liquid Crystal Display Device and Fabricating Method Thereof
KR100799465B1 (en) Liquid Crystal Display Device and Fabricating Method Thereof
KR20020058917A (en) Thin Film Transistor and Fabricating Method Thereof
US7158203B2 (en) Method of fabricating pixel electrode in liquid crystal display
KR20080037347A (en) Method for manufacturing display substrate
KR100486686B1 (en) Liquid Crystal Display and Fabricating Method Thereof
KR100696264B1 (en) Method of Fabricating Thin Film Transistor
KR100843959B1 (en) Array Substrate of Liquid Crystal Display Device and Fabricating Method Thereof
KR100625030B1 (en) Method Of Fabricating Liquid Crystal Display Device
KR20060057874A (en) Method of manufacturing a transistor and method of manufacturing an array substrate
KR100433208B1 (en) Liquid Crystal Display Device and Fabricating Method Thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 12