KR100840011B1 - 3차원 그래픽 연산을 위한 캐쉬 메모리 장치 및 3차원그래픽 연산 처리 방법 - Google Patents

3차원 그래픽 연산을 위한 캐쉬 메모리 장치 및 3차원그래픽 연산 처리 방법 Download PDF

Info

Publication number
KR100840011B1
KR100840011B1 KR1020060064908A KR20060064908A KR100840011B1 KR 100840011 B1 KR100840011 B1 KR 100840011B1 KR 1020060064908 A KR1020060064908 A KR 1020060064908A KR 20060064908 A KR20060064908 A KR 20060064908A KR 100840011 B1 KR100840011 B1 KR 100840011B1
Authority
KR
South Korea
Prior art keywords
vertex
cache memory
data
vertex data
index
Prior art date
Application number
KR1020060064908A
Other languages
English (en)
Other versions
KR20080006136A (ko
Inventor
김재우
Original Assignee
엠텍비젼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠텍비젼 주식회사 filed Critical 엠텍비젼 주식회사
Priority to KR1020060064908A priority Critical patent/KR100840011B1/ko
Publication of KR20080006136A publication Critical patent/KR20080006136A/ko
Application granted granted Critical
Publication of KR100840011B1 publication Critical patent/KR100840011B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2200/00—Indexing scheme for image data processing or generation, in general
    • G06T2200/28—Indexing scheme for image data processing or generation, in general involving image processing hardware

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명은 3차원 그래픽 가속기에 적용되는 캐쉬 메모리에 관한 것으로서, 보다 구체적으로 3차원 그래픽 연산에 이용되는 정점 데이터를 저장하고 정점 인덱스를 이용하여 캐쉬 히트 여부를 판단하는 정점 데이터 캐쉬 메모리에 관한 것이다. 본 발명에 따른 캐쉬 메모리 장치는 3차원 그래픽 연산에 이용되는 정점 데이터들을 저장하는 캐쉬 메모리 어레이, 정점 데이터들 각각에 대응하는 제1 정점 인덱스들을 저장하는 태그 메모리, 그래픽 연산과 연관된 제2 정점 인덱스들을 그래픽 연산의 처리 순서에 따라 저장하는 인덱스 버퍼, 및 제2 정점 인덱스를 제1 정점 인덱스들과 비교하여 정점 데이터의 캐쉬 히트 여부를 판단하는 캐쉬 메모리 제어부를 포함하는 것을 특징으로 한다. 본 발명에 따르면, 정점 데이터를 독출하기 위한 주메모리의 참조 횟수를 줄이고, 캐쉬 메모리를 참조하는 3차원 그래픽 연산 장치의 유휴 시간을 감소시켜 3차원 그래픽 가속기의 성능을 향상시킬 수 있다.
3차원 그래픽 가속기, 캐쉬 메모리, 인덱스, 폴리곤, 정점, 버텍스.

Description

3차원 그래픽 연산을 위한 캐쉬 메모리 장치 및 3차원 그래픽 연산 처리 방법{CACHE MEMORY APPARATUS FOR 3-DIMENSIONAL GRAPHIC COMPUTATION, AND METHOD OF PROCESSING 3-DIMENSIONAL GRAPHIC COMPUTATION}
도 1은 캐쉬 메모리를 포함하는 종래의 데이터 처리 시스템의 데이터 흐름을 나타내는 블록도이다.
도 2는 도 1의 시스템에서 캐쉬 메모리 읽기 동작을 수행하는 방법을 단계별로 도시한 흐름도이다.
도 3은 본 발명에 따른 3차원 그래픽 가속기의 주메모리, 캐쉬 메모리, 및 실행부 간의 데이터 흐름을 나타내는 블록도이다.
도 4는 본 발명에 따른 캐쉬 메모리와 그 주변 회로의 내부 구성을 상세히 도시한 블록도이다.
도 5는 본 발명에 따른 캐쉬 메모리를 이용한 3차원 그래픽 연산 처리 방법을 단계별로 도시한 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
310: 캐쉬 메모리 320: 캐쉬 메모리 제어기
330, 430: 처리 순서 버퍼 340: 실행부
350: 주메모리 360: 주메모리 제어기
370: 메모리 버스 411: 캐쉬 메모리 어레이
412: 태그 메모리 413: 캐쉬 메모리 제어부
421: 인덱스 버퍼 431: 처리 순서 버퍼
본 발명은 3차원 그래픽 가속기에 적용되는 캐쉬 메모리에 관한 것으로서, 보다 구체적으로 3차원 그래픽 연산에 이용되는 정점 데이터를 저장하고 정점 인덱스를 이용하여 캐쉬 히트 여부를 판단하는 정점 데이터 캐쉬 메모리의 구성에 관한 것이다.
3차원 그래픽 기술은 디지털 컴퓨터와 3차원 소프트웨어를 이용하여 3차원 공간에 위치한 물체의 모양, 색상, 움직임 등을 시각화하는 기술을 의미한다. 3차원 그래픽 기술은 최근 3차원 게임 시장의 성장에 힘입어 크게 발전하였고, 사실상 교육, 의료, 군사, 예술 등의 분야에서 이미 널리 이용되고 있는 핵심 기반 기술이기도 하다.
이처럼 3차원 그래픽 기술이 널리 이용되는 것은, 이 기술이 물체를 사실감 있게 보여 줌으로써 사용자에게 직관적으로 정보를 전달할 수 있기 때문이다. 일반적인 3차원 그래픽 영상에서 물체는 다수의 선(edge) 또는 폴리곤(polygon)으로 구성된다. 3차원 그래픽 연산 처리 장치 또는 3차원 그래픽 가속기는 폴리곤을 구성하는 정점(vertex)들에 대해 3차원 그래픽 연산을 적용함으로써 3차원 공간상에 모델링되는 물체가 사용자에게 시각화될 수 있도록 한다.
많은 수의 파라미터를 참조하는 복잡한 계산을 수행해야 하는 3차원 그래픽 연산의 특성상, 3차원 그래픽 가속기를 설계하는 경우에 연산 및 데이터 접근의 중복을 최소화함으로써 수행 성능을 최적화하는 것이 중요한 과제이다.
특히 3차원 그래픽 처리 시스템은 대용량의 이미지 데이터를 저장하기 위해 SDRAM(synchronous dynamic random access memory)으로 구성되는 주메모리를 이용하는 경우가 많고, 이 경우 3차원 그래픽 가속기 외에 다른 장치들과 주메모리 자원을 공유하기 위해 메모리 버스를 이용하게 된다. 만약 3차원 그래픽 연산에서 파라미터로 사용되는 정점 데이터를 참조하기 위해 직접 주메모리에 접근(access)한다면 메모리 버스 이용에 따른 오버헤드로 인해 그래픽 가속기의 동작 효율이 떨어지게 된다. 따라서, 이로 인한 성능 저하를 막기 위해 주메모리와 그래픽 가속기 사이에 캐쉬 메모리를 두어 주메모리 접근 오버헤드를 감소시킨다.
도 1은 캐쉬 메모리를 포함하는 종래의 일반적인 데이터 처리 시스템의 데이터 흐름을 도시한 블록도이다. 도 1을 참조하면, 3차원 그래픽 연산을 수행하는 연산 장치 등의 실행부(130)는 주메모리(140)에서 데이터를 독출하기에 앞서, 캐쉬 메모리 제어기(120)를 통해 먼저 캐쉬 메모리(110)를 참조한다.
캐쉬 메모리 제어기(120)는 실행부(130)가 사용하고자 하는 데이터가 캐쉬 메모리(110)에 저장되어 있는 경우, 즉 캐쉬 히트인 경우에 캐쉬 메모리(110)로부터 해당 데이터를 독출하여 실행부(130)로 전달한다. 그러나 캐쉬 메모리(110)에 실행부(130)가 사용하고자 하는 데이터가 저장되어 있지 않은 경우, 즉 캐쉬 미스 인 경우에는 메모리 버스(160)에 연결된 주메모리 제어기(150)를 통해 주메모리(140)로부터 상기 데이터를 캐쉬 메모리(140)로 복사해 온 뒤에 실행부(130)로 전달한다.
도 2는 도 1의 시스템에서 캐쉬 메모리 읽기 동작을 수행하는 방법을 단계별로 도시한 흐름도이다. 도 2에 도시된 바와 같이, 단계(S210)에 의해 실행부(130)로부터 캐쉬 읽기 요구(cache read request) 또는 명령(command)이 전달되면, 단계(S220)에서는 캐쉬 메모리(110)를 참조하여 상기 캐쉬 읽기 요구와 연관된 데이터의 캐쉬 히트 여부를 검사한다. 만약 캐쉬 히트라면, 단계(S230)에 의해 캐쉬 메모리(110)로부터 데이터를 독출하여 실행부(130)로 전달하고, 이와 달리 캐쉬 미스라면, 단계(S240)에서는 데이터를 복사해 오기 위해 주메모리(140)에 접근한다. 이 때, 도시된 단계(S250)에 설명된 것처럼 필요한 데이터뿐만 아니라 인접한 주소의 일정량의 데이터를 주메모리에서 복사해 오게 된다.
이처럼 필요한 데이터 이외에 일정량의 데이터를 함께 복사해 오는 이유는, 데이터의 지역성(locality)에 기인한다. 즉, 일반적인 프로그램의 실행 로직 및 데이터의 저장 구조상 실행부(130)가 현재 접근하는 메모리 부근에 저장된 데이터를 가까운 장래에 사용하게 될 가능성이 높다는 것이다.
그러나, 이와 같은 일반적인 캐쉬 메모리를 3차원 그래픽 가속기에 적용할 경우에 다음과 같은 몇 가지 문제점이 발생할 수 있다.
첫째, 종래의 일반적인 캐쉬 메모리에서처럼 실행부(130)가 필요한 시점에 데이터를 캐쉬 메모리(110)에서 검사하여 데이터가 없는 경우에 주메모리(140)에 접근하게 되면, 실행부(130)는 캐쉬 메모리 제어기(120)가 데이터를 주메모리(140)에서 캐쉬 메모리(110)로 복사해 오는 동안 많은 시간 동안 실행을 멈춰야 한다. 이와 같은 문제점은 종래의 일반적인 캐쉬 메모리를 적용함에 있어서 3차원 그래픽 연산의 특수성을 반영하지 않기 때문에 발생하는 것이다.
둘째, 지역성 효과에 근거하여 일정량의 데이터를 일괄적으로 복사하는 종래의 캐쉬 메모리 제어 방식이 효과를 거두기 위해서는 캐쉬 메모리의 크기가 적어도 한 번에 복사해 오는 데이터량의 수 배에 달하는 일정 수준 이상이어야 한다. 따라서 캐쉬 메모리의 크기를 작게 설계하거나 또는 필요에 의해 가용 캐쉬 메모리의 크기가 제한되는 경우에는 종래의 일반적인 캐쉬 메모리 구조가 만족할 만한 성능을 발휘하지 못하게 된다.
이에 본 발명에서는 상술한 문제점을 해결하기 위하여 3차원 그래픽 연산의 특수성을 반영하여 보다 효율적으로 동작하도록 설계된 캐쉬 메모리 구조를 제안하고자 한다.
본 발명은 상기와 같은 종래 기술을 개선하기 위해 안출된 것으로서, 정점 데이터의 인덱스 배열을 참조하여 캐쉬 히트 여부를 판단하는 새로운 캐쉬 메모리의 구성을 제공하는 것을 그 목적으로 한다.
3차원 그래픽 연산에 사용되는 정점 데이터의 처리 순서를 보다 정확하게 예측하게 하는 정점 인덱스 배열을 참조함으로써, 본 발명은 제한된 크기의 캐쉬 메모리를 사용하는 경우에도 캐쉬 히트율을 향상시키는 것을 그 목적으로 한다.
또한, 위와 같은 구성을 통하여 본 발명은 종래의 일반적인 캐쉬 메모리에 사용되는 캐쉬 메모리 어레이의 크기를 큰 폭으로 축소시켜, 회로 면적을 절약하고 공정 비용 및 공정 불량률을 저감하는 것을 그 목적으로 한다.
또한, 본 발명은 3차원 그래픽 연산이 수행되고 있는 동안에 다음 연산에 필요한 정점 데이터를 주메모리로부터 복사해 옴으로써, 3차원 그래픽 연산 장치의 유휴 대기(idle waiting) 시간을 감소시켜 3차원 그래픽 가속기 전체의 동작 효율을 향상시키는 것을 그 목적으로 한다.
또한, 본 발명은 필요한 정점 데이터와 인접한 일정량의 데이터를 주메모리로부터 일괄적으로 복사하는 것이 아니라 필요한 정점 데이터만을 복사함으로써, 작은 크기의 캐쉬 메모리를 보다 효율적으로 사용할 수 있도록 하는 것을 그 목적으로 한다.
또한, 본 발명은 주메모리에 저장된 정점 인덱스 배열을 인덱스 버퍼로 복사할 때 여러 개의 정점 인덱스를 한꺼번에 복사함으로써, 주메모리 접근 오버헤드로 인해 발생하는 성능 저하를 최소화하는 것을 그 목적으로 한다.
또한, 본 발명은 정점 데이터의 처리 순서에 따라 정점 데이터를 저장하는 캐쉬 메모리 어레이의 주소값을 처리 순서 버퍼에 저장하여 외부에서 참조 가능하도록 함으로써, 캐쉬 메모리의 동작 스루풋(throughput)을 높이는 것을 그 목적으로 한다.
상기의 목적을 달성하고, 상술한 종래기술의 문제점을 해결하기 위하여, 본 발명에 따른 캐쉬 메모리 장치는 3차원 그래픽 연산에 이용되는 정점 데이터들을 저장하는 캐쉬 메모리 어레이, 정점 데이터들 각각에 대응하는 제1 정점 인덱스들을 저장하는 태그 메모리, 그래픽 연산과 연관된 제2 정점 인덱스들을 그래픽 연산의 처리 순서에 따라 저장하는 인덱스 버퍼, 및 제2 정점 인덱스를 제1 정점 인덱스들과 비교하여 정점 데이터의 캐쉬 히트 여부를 판단하는 캐쉬 메모리 제어부를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 캐쉬 메모리에 정점 데이터를 저장하는 방법은 이전에 참조된 정점 데이터들 및 상기 정점 데이터들에 대응하는 제1 정점 인덱스들을 캐쉬 메모리에 저장하는 제1 단계, 상기 그래픽 연산과 연관된 제2 정점 인덱스들을 주메모리로부터 독출하여 그래픽 연산의 처리 순서에 따라 인덱스 버퍼에 저장하는 제2 단계, 제2 정점 인덱스를 제1 정점 인덱스들과 비교하여 캐쉬 히트 여부를 판단하는 제3 단계, 판단 결과 캐쉬 미스인 경우에, 주메모리로부터 제2 정점 인덱스에 대응하는 정점 데이터를 독출하여 캐쉬 메모리에 추가 저장하는 제4 단계, 및 캐쉬 메모리 상에서 제1 정점 인덱스에 대응하는 정점 데이터가 저장되어 있는 주소값을 처리 순서 버퍼에 저장하는 제5 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 3차원 그래픽 연산 처리 방법은 캐쉬 메모리 상에 정점 데이터가 저장되어 있는 주소값을 저장하는 처리 순서 버퍼를 유지하는 단계, 처리 순서 버퍼로부터 상기 주소값을 독출하여, 상기 주소값에 해당하는 캐쉬 메모리상의 번지에 접근하여 정점 데이터를 독출하는 단계, 및 독출된 정점 데이터를 파라미터로 하여 3차원 그래픽 연산을 수행하는 단계를 포함하는 것을 특징으로 한 다.
이하 첨부된 도면들을 참조하여 본 발명에 따른 캐쉬 메모리 장치의 구성 및 상기 캐쉬 메모리 장치를 이용하여 효율적으로 그래픽 연산을 처리하는 방법에 대해 상세히 설명한다.
도 3은 본 발명에 따른 3차원 그래픽 가속기의 주메모리, 캐쉬 메모리, 및 실행부 간의 데이터 흐름을 나타내는 블록도이다.
도 3을 참조하면, 캐쉬 메모리 제어기(320)는 종래의 일반적인 캐쉬 메모리 회로와 마찬가지로 메모리 버스(370)에 연결되어 주메모리 제어기(360)를 통해 주메모리(350)에 접근한다. 주메모리(350)에는 3차원 그래픽 연산에 필요한 각 정점(vertex)의 정점 데이터가 저장된다. 또한, 주메모리(350)에는 여러 정점들의 그래픽 연산 처리 순서가 저장된 정점 인덱스 배열이 저장된다. 주메모리(350)에 저장되는 정점 인덱스 배열은 사용자로부터 입력되는데, 정점 인덱스 배열의 쓰임새에 대해서는 뒤에서 보다 상세히 설명하도록 한다. 한편, 주메모리(350)는 SDRAM(synchronous dynamic random access memory) 등으로 구성되며, 데이터 독출을 위한 메모리 접근에 상당한 사이클이 소요된다.
앞서 지적한 바와 같이, 좌표 변환 및 조명 처리 연산을 수행하는 T&L 엔진(Transform & Lighting engine) 등으로 대표되는 실행부(340)가 그래픽 연산에 이용되는 정점 데이터를 가져오기 위해 매번 주메모리(350)에 직접 접근하게 되면 주메모리(350)로부터 정점 데이터를 독출하는 동안 실행부(340)는 그래픽 연산을 수행할 수 없어 그래픽 연산 처리 효율이 떨어진다는 문제가 발생한다. 이와 같은 이유에서, 캐쉬 메모리 제어기(320)는 주메모리(350)에 저장된 정점 데이터 중에서 가까운 장래에 실행부(340)에 의해 사용될 정점 데이터를 상대적으로 빠른 접근이 가능한 캐쉬 메모리(310)로 복사하여, 실행부(340)의 주메모리(350) 접근에 따른 오버헤드를 감소시킬 수 있다.
그러나 종래의 일반적인 캐쉬 메모리 회로와 달리, 본 발명에 따른 캐쉬 메모리 장치는 실행부(340)가 정점 데이터를 필요로 하는 경우에 캐쉬 메모리 제어기(320)로 캐쉬 읽기 요구를 전달하는 것이 아니라, 캐쉬 메모리 제어기(320)에 의해 관리되는 처리 순서 버퍼(330)를 참조하여 직접 캐쉬 메모리(310)의 특정 주소에 저장된 정점 데이터를 가져간다.
즉, 캐쉬 메모리 제어기(320)는 실행부(340)의 캐쉬 읽기 요구가 전달되는 경우에 캐쉬 히트 여부를 판단하는 것이 아니라, 실행부(340)가 캐쉬 메모리(310)를 참조하기 전에 미리 실행부(340)에 의해 다음으로 사용될 정점 데이터를 캐쉬 메모리(310)에 저장한다. 이처럼 실행부(340)가 캐쉬 메모리(310)를 참조하기 전에 다음 정점 데이터를 미리 캐쉬 메모리(310)에 저장함으로써, 본 발명에 따른 캐쉬 메모리 장치는 캐쉬 미스시에 주메모리(350)로부터 정점 데이터를 복사함에 따른 실행부(340)의 유휴 대기(idle waiting) 시간을 제거 또는 큰 폭으로 저감할 수 있다.
이와 같이 캐쉬 메모리 제어기(320)가 실행부(340)에 의해 다음으로 사용될 정점 데이터를 미리 예측하여 저장할 수 있는 이유는 3차원 그래픽 연산의 특수성에 기인한다. 앞서 설명한 바와 같이, 3차원 그래픽 영상에서 물체는 선(edge) 또 는 폴리곤(polygon) 등의 프리미티브들로 구성되며, 프리미티브들은 다시 복수의 정점으로 구성된다. 예를 들어 선은 두 개의 정점으로, 삼각형 폴리곤은 3 개의 정점으로 구성된다. 따라서 3차원 그래픽 연산은 복수의 정점에 대한 연산들로 이루어진다고 할 수 있다.
3차원 그래픽 연산에서는 사용자로부터 입력되는 정점 인덱스 배열을 통해 각 정점과 관련된 데이터, 즉 정점 데이터의 처리 순서를 알 수 있다. 참고로, 정점 인덱스 배열은 처리될 정점들의 인덱스를 처리 순서에 따라 저장하고 있다.
널리 이용되는 공개 그래픽 라이브러리 표준인 OpenGL(Open Graphics Library)에서는 3차원 물체를 시각화하기 위한 함수로서 DrawArray()와 DrawElement()라는 API 함수를 지원한다. 이 중에서 DrawElement() 함수는 사용자에 의해 지정된 순서에 따라 정점 연산을 수행하는 함수이다. 이 때, 연속되는 프리미티브와 연관된 정점들을 순서대로 처리하도록 처리 순서가 정해지는 경우가 많으며, 연속되는 프리미티브들 간에는 공유하는 정점들이 있게 된다.
예를 들어 인접한 삼각형 폴리곤들은 하나 또는 두 개의 정점을, 인접한 선들은 하나의 정점을 공유한다. 따라서, 현재 3차원 그래픽 연산에 이용되는 정점 데이터는 인접한 프리미티브에 의해 공유되어 가까운 장래에 다시 이용될 가능성이 높게 된다.
따라서 캐쉬 메모리 제어기(320)는 실행부(340)가 3차원 그래픽 연산을 수행하고 있는 동안에, 주메모리(350)에 저장된 정점 인덱스 배열을 읽어 들여, 저장된 정점 인덱스에 대응하는 정점 데이터가 캐쉬 메모리(310)에 저장되어 있는지 판단 한다. 만약 저장되어 있다면, 처리 순서 버퍼(330)의 다음 엔트리에 정점 데이터가 저장된 캐쉬 메모리의 주소값을 저장한다.
그러나 만약 저장된 정점 인덱스에 대응하는 정점 데이터가 캐쉬 메모리(310)에 저장되어 있지 않다면, 캐쉬 메모리 제어기(320)는 주메모리(350)로부터 해당 정점 인덱스에 대응하는 정점 데이터를 캐쉬 메모리(310)로 복사하여 저장하고, 저장된 주소값을 처리 순서 버퍼(330)에 추가한다.
이 때, 캐쉬 메모리 제어기(320)는 소정의 교체 알고리즘에 따라 종전에 저장되어 있던 정점 데이터들 중에서 어느 하나를 캐쉬 메모리(310)로부터 제거할 수 있다. 제거되는 정점 데이터는 일반적으로 가장 히트 확률이 낮은 데이터이며, 제거될 정점 데이터를 선택하는 교체 알고리즘으로는 최소 최근 사용(Least Recently Used, LRU) 알고리즘, 선입선출(First-In-First-Out, FIFO) 알고리즘, 최소 사용 빈도(Least Frequently Used, LFU) 알고리즘, 및 임의 선택(random selection) 알고리즘 등이 있다.
이와 같이 동작하는 캐쉬 메모리 장치를 이용할 경우, 실행부(340)는 필요한 정점 데이터 캐쉬 메모리 제어기(320)를 통해 캐쉬 메모리로부터 독출하는 것이 아니라, 처리 순서 버퍼(330)를 참조하여, 처리 순서 버퍼에 순차적으로 저장된 주소값에 해당하는 캐쉬 메모리(310) 번지에 접근하여 직접 정점 데이터를 독출한다.
도 4는 이와 같이 동작하는 캐쉬 메모리와 그 주변 회로의 내부 구성을 상세히 도시한 블록도이다. 구체적으로 도 4는 도 3에 도시된 캐쉬 메모리(310), 캐쉬 메모리 제어기(320), 및 처리 순서 버퍼(330)를 포함하는 캐쉬 메모리 장치의 보다 실질적인 구성을 제시한다. 도 3은 본 발명에 따른 캐쉬 메모리 장치의 동작을 설명하기 위하여 편의상 도 4에 도시된 실질적인 구성에 따른 구성요소들 중에서 일부를 생략하거나 하나로 묶어 간략히 도시한 것이다. 따라서 도 4에 도시된 구성요소들은 도 3의 캐쉬 메모리(310), 캐쉬 메모리 제어기(320), 및 처리 순서 버퍼(330)에 각각 일대일로, 그 일부에, 또는 그 조합에 대응한다.
도 4를 참조하면, 본 발명에 따른 캐쉬 메모리 장치는 정점 데이터 캐쉬 메모리 블록(410), 인덱스 버퍼 블록(420), 및 처리 순서 버퍼 블록(430)을 포함한다. 참고로, 도 4에는 캐쉬 메모리 장치가 64 개의 정점에 대한 정점 데이터를 저장하는 경우를 예시하고 있다.
인덱스 버퍼 블록(420)은 다시 정점 인덱스 배열을 저장하는 인덱스 버퍼(421)와 인덱스 버퍼(421)의 데이터 읽기/쓰기 동작을 제어하는 인덱스 버퍼 제어부(422)를 포함할 수 있다. 인덱스 버퍼(421)에 저장되는 정점 인덱스 배열은 캐쉬 메모리 제어부(413)에 의해 주메모리(350)로부터 복사된다. 캐쉬 메모리 제어부(413)는 주메모리(350) 접근 횟수를 최소화하기 위해 주메모리(350)로부터 한 번에 여러 개의 정점에 대한 정점 데이터를 가져와서 인덱스 버퍼(421)에 저장할 수 있다.
한편, 정점 데이터 캐쉬 메모리 블록(410)에 포함되는 캐쉬 메모리 어레이(411)에는 3차원 그래픽 연산에 파라미터로 이용되는 정점 데이터가 저장된다. 도시된 바와 같이, 캐쉬 메모리 어레이(411)는 여러 다양한 종류의 정점 데이터를 그 종류별로 저장하는 복수의 메모리 블록을 포함할 수 있다.
일례로서 캐쉬 메모리 어레이(310)를 구성하는 정점 데이터 종류별 메모리 블록은, 정점의 좌표를 저장하는 정점 좌표(vertex coordinate) 블록, 정점의 수직 벡터의 좌표를 저장하는 수직 좌표(normal coordinate) 블록, 정점의 색상과 관련된 데이터를 저장하는 정점 색상(vertex color) 블록, 0번째 텍스쳐와 관련된 좌표를 저장하는 텍스쳐 0 좌표(texture 0 coordinate) 블록, 1번째 텍스쳐와 관련된 좌표를 저장하는 텍스쳐 1 좌표(texture 1 coordinate) 블록, 정점의 포인트 크기 데이터를 저장하는 정점 크기(point size) 블록, 정점의 움직임과 관련된 매트릭스 팔레트의 가중치 및 인덱스를 각각 저장하는 매트릭스 팔레트 가중치(matrix palette weight) 블록 및 매트릭스 팔레트 인덱스(matrix palette index) 블록 등을 포함할 수 있다.
또한, 정점 데이터 캐쉬 메모리 블록(410)은 캐쉬 히트 여부 판단을 위한 태그 정보를 저장하는 태그 메모리(412)를 포함한다. 태그 메모리(412)에 저장되는 태그 정보는 각 정점의 인덱스이다. 태그 메모리(412)의 각 엔트리는 캐쉬 메모리 어레이(411)의 각 엔트리에 대응한다. 즉, 캐쉬 메모리 어레이(411)의 64 개의 엔트리 가운데 n 번째 엔트리에 저장된 정점 데이터에 대응하는 정점 인덱스는 태그 메모리(412)의 n 번째 엔트리에 저장된다.
캐쉬 메모리 제어부(413)는 캐쉬의 히트 여부를 판단하기 위해 인덱스 버퍼에 저장된 정점 인덱스 하나를 읽어 들여, 이 정점 인덱스와 태그 메모리(412)에 저장된 정점 인덱스들의 일치 여부를 비교한다. 일치하는 정점 인덱스를 저장하고 있는 엔트리가 태그 메모리(412)에서 발견되는 경우에, 캐쉬 메모리 제어부(413)는 대응되는 캐쉬 메모리 어레이(411)의 엔트리 번호 또는 주소값을 처리 순서 버퍼(431)에 저장한다.
그러나 만약 일치하는 정점 인덱스를 저장하고 있는 태그 메모리 엔트리를 발견하지 못했다면, 캐쉬 메모리 제어부(413)는 상기 정점 인덱스에 대응하는 정점 데이터를 주메모리(350)로부터 캐쉬 메모리 어레이(411)로 복사해 와서 저장한다. 그리고 저장된 캐쉬 메모리 어레이(411)의 주소값은 처리 순서 버퍼(431)에 저장된다.
마지막으로, 처리 순서 버퍼 블록(430)은 정점 데이터가 저장된 캐쉬 메모리 어레이(411)의 주소값을 저장하는 처리 순서 버퍼(431)와 처리 순서 버퍼의 데이터 읽기/쓰기 동작을 제어하는 처리 순서 버퍼 제어부(432)를 포함한다. 처리 순서 버퍼(431)에 각 주소값이 저장되는 위치는 인덱스 버퍼(421)에 각 정점 인덱스가 저장되는 위치에 대응한다. 즉, 처리 순서 버퍼(431)의 64 개의 엔트리 가운데 i 번째 엔트리에 저장된 주소값은 인덱스 버퍼(421)의 i 번째 엔트리에 저장된 정점 인덱스에 대응하는 정점 데이터가 저장되어 있는 주소값을 의미한다.
도 4와 같이 구성된 캐쉬 메모리 장치의 동작을 하나의 예를 통해 보다 쉽게 설명하도록 한다. 예를 들어, 캐쉬 메모리 제어부(413)가 정점 인덱스 배열에 저장된 i 번째 정점에 대한 처리를 수행하는 경우에, i 번째 정점의 정점 인덱스와 정점 데이터는 각각 태그 메모리(412)와 캐쉬 메모리 어레이(411)의 n 번째 엔트리에 저장되어 있다고 한다.
캐쉬 메모리 제어부(413)는 i 번째 정점 인덱스와 일치하는 인덱스 값을 태 그 메모리(412)의 엔트리들에서 검색하여 캐쉬 히트 여부를 판단한다. 검색 결과 n 번째 엔트리에서 일치하는 인덱스 값이 발견되면, 캐쉬 메모리 제어부(413)는 캐쉬 히트로 판단하고 처리 순서 버퍼의 i 번째 위치에 캐쉬 메모리 어레이(411)의 n 번째 엔트리의 주소값 ‘n’ 을 저장한다.
만약 i 번째 정점의 정점 데이터가 캐쉬 메모리 어레이(411)에 저장되어 있지 않다면, 그에 대응하는 정점 인덱스 또한 태그 메모리(412)에 저장되어 있지 않다. 따라서 캐쉬 메모리 제어부(413)는 i 번째 정점 인덱스와 일치하는 인덱스 값을 태그 메모리(412)의 엔트리에서 발견하지 못하게 되고, 이를 캐쉬 미스로 판단한다. 따라서 캐쉬 메모리 제어부(413)는 주메모리(350)로부터 i 번째 정점 인덱스에 대응하는 정점 데이터를 복사해 와서 캐쉬 메모리 어레이(411)의 m 번째 엔트리에 저장한다. 이 때, 태그 메모리의 m 번째 엔트리에는 i 번째 정점 인덱스가 저장된다. 또한, 처리 순서 버퍼(431)의 i 번째 위치에는 캐쉬 메모리 어레이(411)의 m 번째 엔트리의 주소값 ‘m’ 이 저장된다.
캐쉬 메모리 어레이(411)의 64 개의 엔트리가 이미 정점 데이터를 저장하기 위해 모두 사용되고 있다면, 상기 정점 데이터의 추가 저장은 m 번째 엔트리가 새로운 정점 데이터와 정점 인덱스로 교체되는 것을 의미한다. 이 때 교체될 m 번째 엔트리를 선택하는 교체 알고리즘에 대해서는 앞에서 설명하였다.
일실시예에 따르면, 주메모리(350)로부터 정점 인덱스 배열을 가져오는 동작 또는 i 번째 정점 인덱스와 관련된 히트 여부 판별 및 이에 따른 처리 순서 버퍼(431)의 업데이트 동작은 실행부(340)가 캐쉬 메모리 장치로부터 독출해 간 정점 데이터를 이용하여 3차원 그래픽 연산을 수행하는 동안에 동시에 수행될 수 있다.
도 5는 본 발명에 따른 캐쉬 메모리를 이용한 3차원 그래픽 연산 처리 방법을 단계별로 도시한 흐름도이다.
도 5를 참조하면, 단계(S510)에서는 주메모리(350)로부터 정점 인덱스 배열을 읽어 와서 인덱스 버퍼(421)에 저장하는 과정이 수행된다. 정점 인덱스 배열은 처리해야 할 정점들의 정점 인덱스들이 그래픽 연산 처리 순서에 따라 저장되어 있다.
단계(S520)에서는 인덱스 버퍼에 저장된 정점 인덱스들 중에서 하나의 값을 태그 메모리(412)의 엔트리들에 저장된 정점 인덱스 값들과 비교하여 캐쉬 히트 여부를 판단한다.
판단 결과, 일치하는 인덱스 값이 태그 메모리(412)에서 발견되었다면, 캐쉬 히트로 판단하고 단계(S530)를 통해 태그 메모리(412) 상에서 발견된 위치에 대응하는 캐쉬 메모리 어레이(411)의 주소값을 처리 순서 버퍼(431)에 저장한다.
한편, 만약 태그 메모리(412)에서 일치하는 인덱스 값이 발견되지 않았다면, 캐쉬 미스로 판단하고 메모리 버스를 통해 주메모리(350)에 접근하는 단계(S540) 및 주메모리에서 상기 정점 인덱스에 대응하는 정점 데이터를 복사해 와서 캐쉬 메모리 어레이(411)에 저장하는 단계(S550)를 수행한다. 다음으로, 정점 데이터가 저장된 캐쉬 메모리 어레이(411)의 주소값을 처리 순서 버퍼(431)에 저장하여 캐쉬 메모리 어레이(411)가 외부에서 직접 참조될 수 있도록 한다.
단계(S560)은 처리 순서 버퍼(431)를 참조하여 캐쉬 메모리 어레이(411)로부 터 정점 데이터를 독출하는 단계이다. 본 단계(S560)는 캐쉬 메모리 장치 외부에 연결된 실행부(340)에 의해 수행되는 단계로서, 본 단계에 따르면 처리 순서 버퍼(431)에 저장된 주소값에 해당하는 캐쉬 메모리 어레이(411)의 번지에 저장된 정점 데이터를 직접 독출하게 된다.
상기 단계(S560)에 의해 독출된 정점 데이터는 단계(S570)의 3차원 그래픽 연산에 파라미터로서 이용된다. 일실시예에 따르면, 단계(S510) 내지 단계(S550) 중에서 적어도 하나는 3차원 그래픽 연산을 수행하는 단계(S570)와 동시에 수행된다. 이처럼, 특정한 정점에 대한 3차원 그래픽 연산이 수행되는 동안에 미리 다음 정점과 연관된 정점 데이터를 캐쉬 메모리에 저장하고, 정점 데이터가 저장된 주소값을 외부에서 참조 가능하도록 함으로써, 캐쉬 미스시에 주메모리(350)에 접근하여 정점 데이터를 복사해 오는 동안 3차원 그래픽 연산을 수행하지 않고 대기하는 유휴 대기 시간을 제거 또는 큰 폭으로 저감할 수 있다.
지금까지 도 5를 참조하여 본 발명에 따른 조명 처리 연산 방법에 대하여 설명하였다. 본 발명에 따른 조명 처리 연산 방법에는 도 1 내지 도 4와 관련하여 상술한 실시예들의 세부 내용이 그대로 적용될 수 있으므로 이하 본 방법과 관련된 세부 내용의 설명은 생략하도록 한다.
본 발명에 따른 캐쉬 메모리에 정점 데이터를 저장하는 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기 록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(Magnetic Media), CD-ROM, DVD와 같은 광기록 매체(Optical Media), 플롭티컬 디스크(Floptical Disk)와 같은 자기-광 매체(Magneto-Optical Media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다.
상기 매체는 프로그램 명령, 데이터 구조 등을 지정하는 신호를 전송하는 반송파를 포함하는 광 또는 금속선, 도파관 등의 전송 매체일 수도 있다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 명세서에서는 특정한 구성 요소들과 한정된 실시예 및 도면을 통하여 본 발명에 대한 설명을 제공하였으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 본 발명이 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 가하여 본 발명의 범위에 포함되는 발명을 착안할 수 있다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있 는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
본 발명에 따른 캐쉬 메모리 장치 및 상기 캐쉬 메모리 장치를 이용하여 3차원 그래픽 연산을 처리하는 방법에 의하면, 정점 데이터의 처리 순서를 보다 정확하게 예측하게 하는 정점 인덱스 배열을 참조함으로써, 제한된 크기의 캐쉬 메모리를 사용하면서도 캐쉬 히트율을 향상시킬 수 있다.
또한, 본 발명에 의하면 종래의 일반적인 캐쉬 메모리에 사용되는 캐쉬 메모리 어레이의 크기를 큰 폭으로 축소시켜, 회로 면적을 절약하고 공정 비용 및 공정 불량률을 저감하는 효과를 거둘 수 있다.
또한, 본 발명은 3차원 그래픽 연산이 수행되고 있는 동안에 다음 연산에 필요한 정점 데이터를 주메모리로부터 복사해 옴으로써, 3차원 그래픽 연산 장치의 유휴 대기 시간을 감소시켜 3차원 그래픽 가속기 전체의 동작 효율을 향상시킬 수 있다.
또한, 본 발명은 일정량의 데이터를 주메모리로부터 캐쉬 메모리로 일괄적으로 복사하는 것이 아니라 필요한 정점 데이터만을 복사함으로써, 작은 크기의 캐쉬 메모리를 보다 효율적으로 사용할 수 있다.
또한, 본 발명은 주메모리에 저장된 정점 인덱스 배열을 인덱스 버퍼로 복사할 때 여러 개의 정점 인덱스를 한꺼번에 복사함으로써, 주메모리 접근 오버헤드로 인해 발생하는 성능 저하를 최소화할 수 있다.
또한, 본 발명에 따르면 정점 데이터의 처리 순서에 따라 정점 데이터를 저 장하는 캐쉬 메모리 어레이의 주소값을 처리 순서 버퍼에 저장하여 외부에서 참조 가능하도록 함으로써, 캐쉬 메모리의 동작 스루풋(throughput)을 향상시킬 수 있다.

Claims (16)

  1. 3차원 그래픽 연산에 이용되는 정점 데이터들 중 제1 정점 데이터들을 저장하는 캐쉬 메모리 어레이;
    상기 제1 정점 데이터들 각각을 지시하는 제1 정점 인덱스들을 저장하는 태그 메모리;
    상기 3차원 그래픽 연산의 처리 순서 상 다음 순서에 이용될 제2 정점 데이터들 각각을 지시하는 제2 정점 인덱스들을, 상기 처리 순서에 따라 저장하는 인덱스 버퍼; 및
    상기 제2 정점 인덱스를 상기 제1 정점 인덱스들과 비교하여 상기 제2 정점 데이터들 각각의 캐쉬 히트 여부를 판단하는 캐쉬 메모리 제어부
    를 포함하는 것을 특징으로 하는 캐쉬 메모리 장치.
  2. 제1항에 있어서,
    상기 캐쉬 메모리 어레이 내에 상기 제1 정점 데이터들이 저장되어 있는 주소값을 상기 처리 순서에 따라 저장하는 처리 순서 버퍼
    를 더 포함하고,
    상기 캐쉬 메모리 제어부는 상기 인덱스 버퍼를 참조하여 상기 주소값을 저장하고,
    상기 제1 정점 인덱스는 주메모리 내에 상기 제1 정점 데이터가 저장되어 있는 주소값의 적어도 일부를 포함하고,
    상기 제2 정점 인덱스는 상기 주메모리 내에 상기 제2 정점 데이터가 저장되어 있는 주소값의 적어도 일부를 포함하는 것
    을 특징으로 하는 캐쉬 메모리 장치.
  3. 제2항에 있어서,
    상기 캐쉬 메모리 제어부는 상기 비교 결과, 상기 제2 정점 인덱스와 일치하는 상기 제1 정점 인덱스 값이 저장된 엔트리가 발견된 경우에 캐쉬 히트로 판단하고, 상기 발견된 엔트리에 대응하는 상기 주소값을 상기 처리 순서 버퍼에 추가 저장하는 것을 특징으로 하는 캐쉬 메모리 장치.
  4. 제2항에 있어서,
    상기 캐쉬 메모리 제어부는 상기 비교 결과, 상기 제2 정점 인덱스와 일치하는 상기 제1 정점 인덱스 값이 저장된 엔트리가 발견되지 않은 경우에 캐쉬 미스로 판단하고, 상기 제2 정점 인덱스가 지시하는 상기 제2 정점 데이터를 주메모리로부터 독출하여 상기 캐쉬 메모리 어레이에 저장하고, 저장한 주소값을 상기 처리 순서 버퍼에 추가 저장하는 것을 특징으로 하는 캐쉬 메모리 장치.
  5. 제2항에 있어서,
    상기 캐쉬 메모리 장치는 좌표 변환 연산 또는 조명 연산을 수행하는 3차원 그래픽 연산 장치에 연결되고,
    상기 그래픽 연산 장치는 상기 처리 순서 버퍼를 참조하여 상기 캐쉬 메모리 어레이로부터 상기 정점 데이터를 독출하는 것
    을 특징으로 하는 캐쉬 메모리 장치.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    상기 캐쉬 메모리 제어부는 주메모리로부터 상기 제2 정점 인덱스를 한 번에 복수 개씩 독출하여 상기 인덱스 버퍼에 저장하는 것을 특징으로 하는 캐쉬 메모리 장치.
  7. 제1항에 있어서,
    상기 캐쉬 메모리 제어부는 주메모리로부터 상기 정점 데이터를 독출하는 경우에, 인접한 주소의 데이터들을 제외한 상기 정점 데이터만을 독출하는 것을 특징으로 하는 캐쉬 메모리 장치.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 캐쉬 메모리 어레이는 상기 정점 데이터들을 종류별로 저장하는 복수의 메모리 블록을 포함하는 것을 특징으로 하는 캐쉬 메모리 장치.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 정점 데이터는 정점 좌표, 수직 좌표, 정점 색상, 정점 크기, 매트릭스 팔레트 가중치, 및 매트릭스 팔레트 인덱스 중에서 적어도 하나를 포함하는 것을 특징으로 하는 캐쉬 메모리 장치.
  10. 3차원 공간상의 정점에 대한 정점 데이터를 캐쉬 메모리에 저장하는 방법에 있어서,
    이전에 참조된 제1 정점 데이터들 및 상기 제1 정점 데이터들을 지시하는 제1 정점 인덱스들을 캐쉬 메모리에 저장하는 제1 단계;
    3차원 그래픽 연산의 처리 순서 상 다음 순서에 이용될 제2 정점 데이터들 각각을 지시하는 제2 정점 인덱스들을, 주메모리로부터 독출하여 상기 처리 순서에 따라 인덱스 버퍼에 저장하는 제2 단계;
    상기 제2 정점 인덱스를 상기 제1 정점 인덱스들과 비교하여 상기 제2 정점데이터들 각각의 캐쉬 히트 여부를 판단하는 제3 단계;
    상기 판단 결과 캐쉬 미스인 경우에, 상기 주메모리로부터 상기 제2 정점 인덱스에 대응하는 상기 제2 정점 데이터를 독출하여 상기 캐쉬 메모리에 추가 저장하는 제4 단계; 및
    상기 캐쉬 메모리 상에서 상기 제1 정점 데이터가 저장되어 있는 주소값을 처리 순서 버퍼에 저장하는 제5 단계
    를 포함하는 것을 특징으로 하는 정점 데이터 저장 방법.
  11. 제10항에 있어서,
    상기 처리 순서 버퍼를 참조하여 상기 캐쉬 메모리로부터 상기 제1 정점 데이터를 독출하는 제6 단계; 및
    상기 독출된 제1 정점 데이터를 파라미터로 하여 3차원 그래픽 연산을 수행하는 제7 단계
    를 더 포함하는 것을 특징으로 하는 정점 데이터 저장 방법.
  12. 삭제
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제10항에 있어서,
    상기 3차원 그래픽 연산은 상기 정점에 대한 좌표 변환 연산 또는 조명 연산인 것을 특징으로 하는 정점 데이터 저장 방법.
  14. 3차원 공간상의 정점에 대한 그래픽 연산 처리 방법에 있어서,
    정점 데이터가 저장되어 있는 캐쉬 메모리 상의 주소값을 저장하는 처리 순서 버퍼를 유지하는 단계;
    상기 처리 순서 버퍼로부터 상기 주소값을 독출하여, 상기 주소값에 해당하는 상기 캐쉬 메모리상의 번지에 접근하여 상기 정점 데이터를 독출하는 단계; 및
    상기 독출된 정점 데이터를 파라미터로 하여 3차원 그래픽 연산을 수행하는 단계
    를 포함하는 것을 특징으로 하는 그래픽 연산 처리 방법.
  15. 제14항에 있어서,
    상기 처리 순서 버퍼를 유지하는 단계는,
    사용자로부터 입력되어 주메모리에 저장되어 있는 정점 인덱스 배열을 독출하는 단계;
    상기 정점 인덱스 배열에 포함된 정점 인덱스를 이용하여 상기 정점 인덱스에 대응하는 정점 데이터의 캐쉬 히트 여부를 판단하는 단계; 및
    상기 캐쉬 히트 여부에 따라 상기 캐쉬 메모리에 상기 정점 데이터를 저장하고, 상기 저장된 주소값을 상기 처리 순서 버퍼에 업데이트하는 단계
    를 포함하는 것을 특징으로 하는 그래픽 연산 처리 방법.
  16. 제10항, 제11항 및 제13항 내지 제15항 중 어느 하나의 항에 따른 방법을 실행시키기 위한 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.
KR1020060064908A 2006-07-11 2006-07-11 3차원 그래픽 연산을 위한 캐쉬 메모리 장치 및 3차원그래픽 연산 처리 방법 KR100840011B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060064908A KR100840011B1 (ko) 2006-07-11 2006-07-11 3차원 그래픽 연산을 위한 캐쉬 메모리 장치 및 3차원그래픽 연산 처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060064908A KR100840011B1 (ko) 2006-07-11 2006-07-11 3차원 그래픽 연산을 위한 캐쉬 메모리 장치 및 3차원그래픽 연산 처리 방법

Publications (2)

Publication Number Publication Date
KR20080006136A KR20080006136A (ko) 2008-01-16
KR100840011B1 true KR100840011B1 (ko) 2008-06-20

Family

ID=39220006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060064908A KR100840011B1 (ko) 2006-07-11 2006-07-11 3차원 그래픽 연산을 위한 캐쉬 메모리 장치 및 3차원그래픽 연산 처리 방법

Country Status (1)

Country Link
KR (1) KR100840011B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101240901B1 (ko) * 2011-10-14 2013-03-18 인텔 코오퍼레이션 얼굴 인식 방법, 장치, 및 이 방법을 실행하기 위한 컴퓨터 판독 가능한 기록 매체
US9013479B2 (en) 2010-01-06 2015-04-21 Samsung Electronics Co., Ltd. Apparatus and method for tile-based rendering

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100882842B1 (ko) * 2007-02-26 2009-02-17 삼성전자주식회사 피포를 포스트 버텍스 캐쉬처럼 사용하기 위한 기하학 처리장치와 그 방법
KR101022282B1 (ko) * 2009-07-13 2011-03-21 (주)피타소프트 3차원 그래픽 가속 장치 및 3차원 그래픽 가속 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821940A (en) 1992-08-03 1998-10-13 Ball Corporation Computer graphics vertex index cache system for polygons

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821940A (en) 1992-08-03 1998-10-13 Ball Corporation Computer graphics vertex index cache system for polygons

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9013479B2 (en) 2010-01-06 2015-04-21 Samsung Electronics Co., Ltd. Apparatus and method for tile-based rendering
KR101240901B1 (ko) * 2011-10-14 2013-03-18 인텔 코오퍼레이션 얼굴 인식 방법, 장치, 및 이 방법을 실행하기 위한 컴퓨터 판독 가능한 기록 매체

Also Published As

Publication number Publication date
KR20080006136A (ko) 2008-01-16

Similar Documents

Publication Publication Date Title
US9715450B2 (en) Conditional data caching using transactional memory in a multiprocessor system
US20050219253A1 (en) Render-cache controller for multithreading, multi-core graphics processor
TWI489385B (zh) 一種用於預先擷取快取線的電腦實作方法與子系統
KR20120033585A (ko) 데이터 처리 장치 및 방법
KR102480787B1 (ko) 순서에 관계 없는 캐시 리턴
US10930047B2 (en) Resource synchronization for graphics processing
US11521343B2 (en) Graphics memory space for shader core
TWI780839B (zh) 具有並行射線測試之射線相交電路系統
JPH10116346A (ja) テクスチャの高速ダウンロード方法
US11714559B2 (en) Efficient memory-semantic networking using scoped memory models
US10223822B2 (en) Mid-render compute for graphics processing
TW201626218A (zh) 傳遞ａｐｉ的相依性的技術
KR100840011B1 (ko) 3차원 그래픽 연산을 위한 캐쉬 메모리 장치 및 3차원그래픽 연산 처리 방법
US10445852B2 (en) Local image blocks for graphics processing
US20230126531A1 (en) Graphics processing
CN116529775A (zh) 用于光线追踪的合并函数调用的方法和装置
US20220066946A1 (en) Techniques to improve translation lookaside buffer reach by leveraging idle resources
US11620724B2 (en) Cache replacement policy for ray tracing
US10747669B2 (en) Prefetching data
GB2502858A (en) A method of copying data from a first memory location and storing it in a cache line associated with a different memory location
CN103186474B (zh) 对处理器的高速缓存进行清除的方法以及该处理器
US10324844B2 (en) Memory consistency in graphics memory hierarchy with relaxed ordering
CN115904213A (zh) 间接存储复制方法、处理单元、计算装置以及系统
CN110688155A (zh) 一种访问不可缓存区域的存储指令的合并方法
KR20080006134A (ko) 3차원 그래픽 연산을 위한 그래픽 가속기 장치 및 캐쉬메모리 장치, 및 3차원 그래픽 연산 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140528

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180528

Year of fee payment: 11