KR100839177B1 - 암호 알고리즘을 이용한 잠금 장치 - Google Patents

암호 알고리즘을 이용한 잠금 장치 Download PDF

Info

Publication number
KR100839177B1
KR100839177B1 KR1020050005914A KR20050005914A KR100839177B1 KR 100839177 B1 KR100839177 B1 KR 100839177B1 KR 1020050005914 A KR1020050005914 A KR 1020050005914A KR 20050005914 A KR20050005914 A KR 20050005914A KR 100839177 B1 KR100839177 B1 KR 100839177B1
Authority
KR
South Korea
Prior art keywords
key
encryption
lfsrs
generating
signal
Prior art date
Application number
KR1020050005914A
Other languages
English (en)
Other versions
KR20060085017A (ko
Inventor
김월영
이훈재
Original Assignee
김월영
이훈재
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김월영, 이훈재 filed Critical 김월영
Priority to KR1020050005914A priority Critical patent/KR100839177B1/ko
Publication of KR20060085017A publication Critical patent/KR20060085017A/ko
Application granted granted Critical
Publication of KR100839177B1 publication Critical patent/KR100839177B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H04L9/0819—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s)
    • H04L9/0822—Key transport or distribution, i.e. key establishment techniques where one party creates or otherwise obtains a secret value, and securely transfers it to the other(s) using key encryption key
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/12—Transmitting and receiving encryption devices synchronised or initially set up in a particular manner
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Abstract

본 발명은, 휴대금고, 휴대 단말장치 등 휴대 형태의 잠금 장치 및 거주지, 자동차, 고정 금고 등의 고정 형태의 잠금 장치 등에 안정성이 높은 암호 알고리즘을 이용한 잠금 장치에 관한 것이다.
이를 위해, 본 발명은, 소정의 암호 알고리즘에 의해 생성된 암호화키가 저장된 키와, 상기 키의 신호를 수신하여, 수신된 신호가 잠금 해제를 위한 신호의 경우에는 상기 암호화키를 복호화하여 잠금 장치를 해제하고, 수신된 신호가 키 충진 및 키 갱신을 위한 신호의 경우에는 신규 암호화키를 생성하는 키 메이커를 포함하는 암호 알고리즘을 이용한 잠금장치를 제공한다.
LFSR, 키, 클럭, 초기화 벡터

Description

암호 알고리즘을 이용한 잠금 장치{LOCKING APPARATUS FOR USING CIPHER ALGORITHM}
도 1은 본 발명에 따른 암호 알고리즘에서 합산 수열 키 발생 과정을 나타낸 블럭도이다.
도 2는 본 발명에 따른 암호 알고리즘에서 암호화 과정 및 복호화 과정을 나타낸 블럭도이다.
도 3a는 본 발명에 따른 암호 알고리즘을 이용한 잠금 장치의 구성을 나타낸 기능 블럭도이며, 도 3b는 키 메이커에 대한 주요 구성을 나타낸 기능 블럭도이다.
도 4는 본 발명에 따른 암호 알고리즘을 이용한 잠금 장치를 나타낸 사시도이다.
<도면의 주요 부호에 대한 설명>
110: 키(key) 120: 키 리더(key reader)
130: 키 메이커(key maker) 131: 제어부
132: 키 생성부 133: 키 암호화부
134: 키 복호화부 140: 잠금 장치
150: 보호 케이스 180: 문(door)
본 발명은 잠금 장치에 관한 것으로, 더욱 상세하게는 휴대금고, 휴대 단말장치 등 휴대 형태의 잠금 장치 및 거주지, 자동차, 고정 금고 등의 고정 형태의 잠금 장치 등에 안정성이 높은 암호 알고리즘을 이용한 잠금 장치에 관한 것이다.
일반적으로 건물이나 금고 또는 자동차 등의 도어는 기계식 자물쇠를 이용하여 잠그고, 이것에 해당하는 열쇠로 잠금을 해제하는 것이 보통이다.
그러나, 이러한 기계식 열쇠는 복제가 용이하여 부정하게 사용될 우려가 높고, 자물쇠 역시 약간의 전문적 기술을 가진 자라면 쉽게 잠금 상태를 해제할 수 있어 보안에 취약하다는 단점이 있다.
최근에는 이러한 기계식 자물쇠의 단점을 보안하기 위하여 지문이나 홍채와 같은 생채 식별 수단을 이용한 잠금 장치가 개발, 제안되고 있다. 그러나, 이러한 생채 식별 수단 역시 장비와 설비를 구축하는데 막대한 비용이 소요되는 단점이 있다.
또한, LFSR(Linear Feedback Shift Register)을 이용한 암호 알고리즘도 많이 활용되고 있으나, LFSR은 그들의 선형성 때문에 출력 수열로부터 쉽게 예측(암호 해독)이 가능하다는 단점이 있다.
즉, 길이 L인 LFSR에 대하여 키 수열의 완전한 주기는 귀환 다항식이 알려져 있다면 수열의 연속 L항으로부터 구해지고, 알려져 있지 않다면 2L항으로부터 알 수 있는 문제점이 있다.
본 발명은 전술한 바와 같은 제반 문제점을 해결하기 위하여 안출된 것으로서, 클럭 조절 함수를 통해 LFSR을 랜덤하게 클럭 조절한 후, 키 수열 비트 출력을 생성함으로써, 생성된 키에 비선형성을 증가시켜 상관 공격 등의 암호 해독을 어렵게 하여, 보안성을 강화시킬 수 있는 암호 알고리즘을 이용한 잠금 장치를 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위하여, 본 발명의 일측면에 따르면, 소정의 암호 알고리즘에 의해 생성된 암호화키가 저장된 키와; 상기 키의 신호를 수신하여, 수신된 신호가 잠금 해제를 위한 신호의 경우에는 상기 암호화키를 복호화하여 잠금 장치를 해제하고, 수신된 신호가 키 충진 및 키 갱신을 위한 신호의 경우에는 신규 암호화키를 생성하는 키 메이커를 포함하는 암호 알고리즘을 이용한 잠금장치를 제공한다.
또한, 상기 소정의 암호 알고리즘은, 클럭 조절 함수를 통해 LFSR을 랜덤하게 클럭 조절한 후, 캐리, 메모리 및 키 수열 비트 출력을 생성하는 것을 특징으로 한다.
또한, 상기 소정의 암호 알고리즘은, 두개의 상호 클럭 조절형 LFSR과, 캐리 및 메모리 비트를 가지는 것을 특징으로 한다.
또한, 상기 두개의 LFSR은 각각 다른 LFSR의 클럭을 랜덤하게 제어하여 각각의 레지스터에 불규칙한 클럭을 발생시키며, 일측의 LFSR 불규칙한 클럭은 타측 LFSR의 특정한 두 탭의 내용에 따라 클럭 수가 랜덤하게 결정되는 것을 특징으로 한다.
또한, 상기 키에 저장된 암호화키를 읽어들여 상기 키 메이커에 전송하는 키 리더를 포함하는 것을 특징으로 한다.
또한, 상기 키 메이커는, 상기 소정의 암호 알고리즘을 이용하여 키를 생성하는 키 생성부와, 상기 키 생성부로부터 생성된 키와 평문의 배타적 논리합을 통해 암호화 키를 생성하는 키 암호화부와, 상기 키 생성부로부터 생성된 키를 이용하여 배타적 논리합을 2회 반복하여 평문을 생성하는 키 복호화부와, 수신된 신호에 따라 키 생성부를 제어하여 암호화키를 생성하거나 평문을 생성하게 하는 제어부를 포함하는 것을 특징으로 한다.
이하에서 첨부된 도면을 참조하여 본 발명의 바람직한 실시예가 상세히 설명된다.
본 발명에 따른 암호 알고리즘은, 크게, 합산 수열 키 발생, 암호화 및 복호화 과정으로 이루어지는데, 도 1은 본 발명에 따른 암호 알고리즘에서 합산 수열 키 발생 과정을 나타낸 블럭도이다.
도 1을 참조하여, 클럭 제어를 통한 합산 수열 키 발생 과정, 키 로딩 및 키 갱신 과정을 살펴본다.
1. 합산 수열 키 발생 과정
본 발명에 따른 암호 알고리즘은, 2개의 LFSR과, cj-1 및 dj-1 의 1 비트 메모 리(입력)를 갖는 r=2인 LM 합산 수열 발생기 형태로 구성될 수 있다.
여기서, 두개의 LFSR을 La 와 Lb 로 표시하고, 캐리 비트는 c로 표시하고, Meier 공격 및 Dawson 공격에 대응하기 위해 추가된 메모리 비트는 d로 표시한다.
j 시점에서 aj와 bj는 각각 LFSR La 와 Lb의 출력이며(La 의 1-비트 출력은 aj로, Lb의 1-비트 출력은 bj로 표기), 시점 j에서 출력 zj는 fz 에 의해, 캐리 상태 cj는 fc에 의해, 메모리 상태 dj는 fd에 의해 정의된다.
여기서, 출력 함수 fz는 키 수열 비트 zj를 출력하며, 나머지 비트들은 캐리(carry) 비트들이며 메모리에 저장되고, 캐리 수열(cj 및 dj) 은 다음 비트 생성을 위해 결합 함수(combining function)의 입력으로 사용되어진다.
따라서, 암호 알고리즘의 출력 키 수열은 LFSR 수열과 캐리 및 메모리 수열이 합쳐져서 생성된다.
또한, 암호 알고리즘은 두개의 상호 클럭 조절형 LFSR과 캐리 및 메모리 비트를 가지며, LFSR의 길이는 각각 127 비트, 129 비트이다. 모든 메모리 비트들은 암호 알고리즘에게 258 비트의 내부 상태 비트를 제공하며, 128 비트 키와 128 비트 초기화 벡터에 의하여 내부 상태가 채워진다.
La 와 Lb의 귀환 다항식은 각각 다음과 같은 원시다항식 pa(x), pb (x)의 수학식 (1)(2)로부터 선택되며, LFSR의 모든 비트가 0 상태(all zero state)로 초기화되는 것을 허용하지 않는다.
Figure 112005003680972-pat00001
Figure 112005003680972-pat00002
여기서, 임의의 수 x의 지수값과 LFSR의 탭 번호과 동일하고, 수학식(1)(2)는 몇번째 탭의 값이 피드백(feedback)되는지 나타내며, 많은 수의 탭을 피드백시켜 보안성을 높였다.
또한, 캐리 함수 fc, 출력 함수 fz, 메모리 함수 fd는 다음과 같이 정의된다.
Figure 112005003680972-pat00003
Figure 112005003680972-pat00004
Figure 112005003680972-pat00005
여기서, j-1의 의미는 이전시점 클럭이며, j는 현재 시점 클럭을 의미한다.
또한, 수학식(3)(4)(5)는 배타적 논리합(XOR) 값의 전가산기(full adder)를 나타낸 것으로, 가령 입력이 aj=1, bj=1, cj-1=1의 값을 가지면, 출력은 cj=1, zj=1의 이진수 11 값을 가지게 된다.
이와 같이, 출력 키 수열 비트 zj , 캐리 비트 cj, 메모리 비트 dj 는 구조상 LM 합산 수열 발생기와 동일한 형태를 취하지만, 출력 수열 및 비도 수준은 크게 개선된다.
2. 클럭 제어
본 발명에 따른 암호 알고리즘은 상호 클럭 조절 구조가 추가된 합산 수열 발생기 형태로 구성될 수 있다.
이를 통해, LFSR에는 불규칙한 클럭이 공급되도록 하며, LFSR의 불규칙한 클럭은 나머지 LFSR의 특정한 두 탭의 내용에 따라 클럭 수가 랜덤하게 결정된다.
즉, 본 발명에 따른 암호 알고리즘에서 두개의 LFSR은 각각 다른 LFSR의 클럭을 랜덤하게 제어하여 각각의 레지스터에 불규칙한 클럭을 발생시키며, 두 탭이 1~4 범위 값을 계산하기 위하여 La 로부터 얻어지고, Lb 는 랜덤한 1~4개의 클럭 수만큼 귀환이동한다.
비슷하게 Lb 의 두 탭 값으로부터 1~4 범위의 랜덤 값을 얻은 후 La 의 클럭을 제어한다.
이와 같이, 하나의 LFSR에 공급되는 불규칙한 클럭수는 나머지 LFSR에서 생성된 클럭 조절 함수(fa 또는 fb)로부터 얻어지는데, 클럭 조절 함수 fa 와 fb 는 수학식 (6), (7)과 같이 정의된다.
Figure 112005003680972-pat00006
Figure 112005003680972-pat00007
클럭 조절 함수 fa 와 fb를 통한 불규칙한 클럭 공급을 예를 들어 설명하면 다음과 같다.
클럭 조절 값은 보통 1~4까지의 불규칙한 값이 특정탭으로부터 얻어지는데, 가령 La 의 두 탭(42, 85)으로부터 값이 (1, 0)이 나올 경우에는 fa(La) = 2*1+ 0*1 + 1 = 3의 값을 가지게 된다.
이런 형태로 두 탭의 값이 (0, 0) 이면 1클럭, (0, 1)이면 2클럭, (1, 0)이면 3클럭, (1, 1) 이면 4 클럭이 이동하게 되는 방식으로 두 탭의 값을 예측할 수 없기 때문에 암호 해독이 어렵게 된다.
클럭 제어는 두 탭으로부터 읽어들인 클럭 수 만큼 다른 쪽 LFSR을 이동시키게 되므로, La에서 두 탭(42, 85)의 값이 (1, 0) 이면, Lb를 3클럭 이동시키게 된다.
또한, Lb에서 두 탭(43, 86)의 값이 (0, 1) 이면, La를 2클럭 이동시키게 된다.
이와 같이, LFSR 두개를 모두 이동시킨 후에 출력을 한비트 얻게 되면 이진 랜던값이 얻어지므로, 1024 비트 랜덤 값을 얻으려면 이러한 과정을 1024번 계속하면 된다.
따라서, 클럭 조절 함수 fa 와 fb 를 통해 LFSR을 랜덤하게 클럭 조절한 후 캐리, 메모리 및 키 수열 비트 출력을 생성하므로, 암호의 비도 및 안정성을 높일 수 있게 된다.
3. 키 로딩과 키 갱신
키 로딩은 초기에 비밀키를 주고 랜덤 출력을 얻기 위해 사용되며, 키 갱신은 키를 필요에 따라 갱신할 수 있게 한다.
즉, 통신시스템에서 동기 에러는 전체 메시지(또는 남은 메시지)의 재전송을 요구하며, 이 때 동기식 스트림 암호(synchronous stream cipher)의 경우에는 안전성을 위해 다른 키 수열이 사용되어야 한다.
이를 위해서 키 갱신(rekeying)은 비밀키(k)와 평문 상태로 전송될 초기 벡터(iv)를 재동기시키는 방법이나 또는 다른 공개된 방법이 적용되어야 한다.
본 발명에 따른 암호 알고리즘에서 초기 키 로딩과 키 갱신은 다음과 같이 이루어진다.
본 발명에 따른 암호 알고리즘은 처음 초기화 과정에서 키(k)와 초기화 벡터(iv, initial key)로부터 내부 상태가 채워지며, 내부 상태 길이가 키 길이보다 더 길기 때문에 내부 상태를 채우기 위한 키 확장 과정이 요구된다.
또한, 키(k) 및 초기화 벡터(iv)는 모두 128비트 길이를 가지며, 키와 초기화 벡터는 내부상태 256비트(초기에 캐리 및 메모리는 '0'으로 초기화)를 채운다.
여기서, 초기값은 필요에 따라 키로 간주하기도 하고, 영원히 고정된 값으로 둘 수 있는데, 본 발명에서는 키로 간주하여 128 비트 키와 128 비트 초기값의 256비트키로 둔다.
또한, 암호 알고리즘은 두개의 상호 클럭 조절형 LFSR(La, Lb)과 캐리 및 메모리 비트를 가지며, LFSR의 길이는 각각 127 비트, 129 비트이다. 모든 메모리 비트들은 암호 알고리즘에게 258 비트의 내부 상태 비트를 제공하며, 128 비트 키(k)와 128 비트 초기화 벡터(iv)에 의하여 내부 상태가 채워진다.
또한, 초기 설정 과정은 키 갱신을 위해 사용될 수 있으며, 키 수열 발생기의 초기 상태를 생성하는 과정은 발생기 자체를 두번 사용하고, La 의 시작 상태는 논리적 배타합(XORing)에 의해 간단하게 La =(k
Figure 112005003680972-pat00008
iv)mod 2127 과 같이 나타낸다.
Lb 에 대한 129 비트 초기 상태는 128 비트 키로부터 얻고, 내부의 129 비트 워드를 포함하면서 왼쪽으로 1비트 이동한다.
그리고, 초기 벡터가 먼저 0과 내부 129비트 워드를 포함한 논리적 배타합(XORing), 다시 말해서 Lb =(k<<1)
Figure 112005003680972-pat00009
(0｜iv)이다. 일단 키와 초기벡터가 설정된 후, 암호 알고리즘을 작동시켜 258비트 길이의 키 수열을 2회 생성한 다음, 나중 258비트를 이용하여 다음과 같이 두 LFSR 및 캐리 비트들을 재초기화 한다. 즉, 처음 127 비트는 La의 초기 상태를 설정하고, 다음 129 비트는 Lb 의 초기 상태를, 그리고 나머지 2비트로 캐리비트(c0, d0)를 설정한다. 이 때, 어느 하나의 LFSR이라도 0-벡터로 초기화되어서는 안된다.
이렇게 재초기화하게 되면 암호 알고리즘의 높은 보안성 때문에 키 갱신 과정에 대한 최상의 공격은 키 전수 검사(exhaustive key-search attack)임을 알 수 있다.
도 2는 본 발명에 따른 암호 알고리즘에서 암호화 과정 및 복호화 과정을 나타낸 블럭도이다.
도 2에 도시된 바와 같이, 도 1에 도시된 키 생성부(상호 클럭 조절형 LM 합산 수열 발생기)를 통해 생성된 키비트 수열(이하, 키)(k)과 평문(plaintext)(m)의 배타적 논리합(eXclusive OR)을 통해 암호키(C)를 생성한다(C=Ek(m)).
또한, 송수신단에 배치된 동일한 키 생성부를 통해 생성된 키(k)를 송수신단에 배타적 논리합 2회 반복하여(XOR(XOR)) 암호화된 키가 복호화 되어 평문이 얻어 지게 한다(m=Dk(C)).
여기서, 평문은 잠금 장치를 해제하는 신호가 해당될 수 있다.
도 3a는 본 발명에 따른 암호 알고리즘을 이용한 잠금 장치(100)의 구성을 나타낸 기능 블럭도이며, 도 3b는 키 메이커(130)에 대한 주요 구성을 나타낸 기능 블럭도이다.
도3a에 도시된 바와 같이, 본 발명에 따른 암호 알고리즘을 이용한 잠금 장치(100)는 키(110), 키 리더(120), 키 메이커(130), 및 잠금 장치(140)로 구성된다
여기서, 키(110)는 본 발명의 암호 알고리즘에 의해 생성된 암호키(k)가 저장되며, 이러한 키(110)는 다양한 디자인의 형태로 간편하고 휴대가 쉽게 제작된다.
또한, 키 리더(120)는 키(110)를 인식하고, 상기 키(110)에 저장된 암호를 읽어들여 키 메이커(130)에 전송한다.
또한, 키 메이커(130)는 키 리더(120)에 의해 읽혀진 상기 키(110)의 암호를 복호화하고, 상기 복호화된 결과에 의해 잠금 장치로 잠금 해제 신호를 출력한다.
또한, 키 메이커(130)는 입력되지 않은 키에 신규 암호화키를 생성하는 키 충진이나 기존 암호화키를 갱신하는 키 갱신을 위해 암호화키를 생성하고 이를 키(110)에 전송한다.
또한, 잠금 장치(140)는 일반적인 도어 락 장치 형태로 기계식, 전자식 등 다양한 형태의 잠금 장치로 구현될 수 있다.
여기서, 상기 키(110), 키 리더(120), 키 메이커(130)의 접속 규격은 RS-232C 시리얼 포트 방식, USB 포트 방식 및 접촉/비접촉식 스마트 카드 방식이 적용될 수 있다.
또한, 상기 키(110), 및 키 메이커(130)는 암호키를 통한 키 잠금 및 해제를 제어하는 소형 마이크로프로세서 및 암호키가 저장되는 EEPROM의 메모리로 구성될 수 있으며, 키 리더는 암호키가 저장되는 EEPROM의 메모리로 구성될 수 있다.
도 3b에 도시된 바와 같이, 키 메이커(130)는, 키 생성부(132), 키 암호화부(133), 키 복호화부(134) 및 키 생성부(132)를 제어하는 제어부(131)로 구성된다.
여기서, 제어부(131)는 키 리더(132)를 통해 전송된 신호를 수신하여, 잠금 해제를 위한 신호의 경우에는 키 생성부(132)와 키 복호화부(134)를 통해 잠금 장치를 해제하고, 키 갱신 및 키 충진을 위한 신호의 경우에는 키 생성부(132)와 키 암호화부(133)를 통해 암호화 키를 생성한다.
즉, 사용자의 키(110)가 인증된 경우(암호화키 사용자로서 인증된 경우)에는 이미 본 발명에 따른 암호 알고리즘에 따른 키 생성부(132)를 통해 생성된 동일한 키가 있으므로, 이를 이용하여 키 복호화부(134)를 통해 잠금 장치를 해제하게 된다.
반면, 인증자(암호화키 사용자로서 인증된 자)로서 신규 암호키 생성이 필요하거나, 통신시스템에서 동기 에러 등으로 키 갱신이 필요한 경우에는 키 생성부(132)를 통해 새로운 키를 생성하고, 이를 이용하여 키 암호화부(133)를 통해 암호화키를 생성한다.
키 생성부(132)는 도 1에 도시된 본 발명에 따른 암호 알고리즘을 이용하여 키를 생성한다.
키 암호화부(133)는 상기 키 생성부(132)로부터 생성된 키와 평문의 배타적 논리합을 통해 암호화 키를 생성한다(도 2 참조).
키 복호화부(133)는 상기 키 생성부(132)로부터 생성된 키를 이용하여 배타적 논리합을 2회 반복하여(XOR(XOR)) 평문을 생성한다(도 2 참조).
여기서, 평문은 잠금 장치를 해제하는 신호가 해당될 수 있다.
따라서, 키 메이커(130)의 키 암호화부(133)에 의해 암호화되어 전송된 키(110)와 키 복호화부(134)에 의해 복호화된 키(110)를 비교하여 동일하면 승인된 키로 인정하여 잠금 해제 신호를 출력하여 잠금 장치(140)를 풀어주게 된다.
또한, 키 리더(120)와 키 메이커(130)는 일체로 구현될 수 있는데, 이 때 키 리더(110)는 블루투스 통신이나 RF 무선 통신 방식을 위한 내장형 리더칩(SoC) 형태로 구현될 수 있다.
도 4는 본 발명에 따른 암호 알고리즘을 이용한 잠금 장치(100)를 나타낸 사시도이다.
도 4에 도시된 바와 같이, 키 리더(120)는 문(180)의 외부에 위치하며, 키 메이커(130)는 내부에 위치하게 된다.
또한, 키 메이커(130)는 암호키의 생성 및 암호키가 입력되지 않은 키(110)에 암호키의 충진 기능을 수행하기 때문에, 키 메이커(130)는 외부에 별도의 보호케이스(150)로 덮여서 인증된 사용자만이 문 내부에서 열어 암호키의 생성, 충진 및 키 분실시 암호키를 생성하여 남은 키에 재충전함으로써 분실한 키로 인한 위험요소를 제거할 수 있게 한다.
또한, 키가 키리더(120)를 통해 인식되면, 인증된 키라면 키메이커(130)를 통해 복호화되어 잠금장치를 해제하여 문을 열리게 되므로, 인증 사용자만이 문의 출입이 가능하므로 보안성을 향상시킬 수 있다.
또한, 도어락 장치에 대해 설명하였으나, 이에 한정되지 않고 휴대금고, 휴대 단말장치 등 휴대 형태의 잠금 장치 및 거주지, 자동차, 고정 금고 등의 고정 형태의 잠금 장치 등 다양한 형태의 잠금 장치에 적용할 수 있다.
이와 같이, 본 발명에 따른 암호 알고리즘을 이용한 잠금 장치는 LM 합산 수열 발생기를 클럭 통제함으로써 비선형성을 높여 비도 및 안전성을 향상시켰다.
또한, n=256으로 구현될 경우, 주기는 2128 이상, 선형 복잡도는 2128 이상을 구현할 수 있어, 기본 랜덤 테스트 항목을 잘 만족함을 알 수 있다.
이를 통해 고속화를 요구하는 차세대 이동 통신, 위성 통신, 또는 다양한 네트워크 통신에 적용할 수 있다.
이상에서 본 발명에 따른 암호 알고리즘을 이용한 잠금 장치의 구체적인 일 실시예를 설명하였지만, 이는 예시를 위한 것으로, 당해 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 여러가지 변형이 가능하다 할 것이고, 이는 본 발명의 권리범위에 속한다 할 것이다.
이상에서 살펴본 바와 같이, 본 발명에 따른 암호 알고리즘을 이용한 잠금 장치는, 클럭 조절 함수를 통해 LFSR을 랜덤하게 클럭 조절한 후, 키 수열 비트 출력을 생성함으로써 생성된 키에 비선형성을 증가시켜 상관 공격 등의 암호 해독을 어렵게 하여 보안성을 강화시킬 수 있다.
또한, 본 발명에 따른 암호 알고리즘을 이용한 잠금 장치는 128 비트 키, 128 비트 초기 벡터, 및 258 비트의 내부 상태를 갖고 128 비트의 비도 수준을 유지할 수 있다.
이를 통해, 주기는 2128 이상, 선형 복잡도 2128 이상을 구현할 수 있으므로, 고속화를 요구하는 이동 통신, 위성 통신 또는 다양한 네트워크로 많은 응용이 가능하다 할 것이다.

Claims (6)

  1. 랜덤하게 발생되는 클럭에 따라 랜덤하게 귀환이동하는 다수의 LFSR,
    상기 다수의 LFSR 내의 데이터의 일부를 이용하여 상기 랜덤한 클럭을 발생하는 다수의 함수,
    상기 다수의 LFSR의 출력값을 입력받아 합산 수열을 발생하여 암호화 키를 생성하는 합산수열 발생기,
    상기 암호화 키와 미리 정해진 평문을 배타적 논리합하여 암호키를 생성하여 전송하는 암호화부를 구비하는 키;
    상기 키의 신호를 수신하여, 수신된 신호를 복호화하고, 상기 복호화하여 획득된 평문에 따른 동작을 수행하는 키 메이커를 포함하는 것을 특징으로 하는 암호 알고리즘을 이용한 잠금장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 키에 저장된 암호화키를 읽어들여 상기 키 메이커에 전송하는 키 리더를 포함하는 것을 특징으로 하는 암호 알고리즘을 이용한 잠금 장치.
  6. 제 1 항에 있어서,
    상기 키 메이커는,
    랜덤하게 발생되는 클럭에 따라 랜덤하게 귀환이동하는 다수의 LFSR,
    상기 다수의 LFSR 내의 데이터의 일부를 이용하여 상기 랜덤한 클럭을 발생하는 다수의 함수,
    상기 다수의 LFSR의 출력값을 입력받아 합산 수열을 발생하여 암호화 키를 생성하는 합산수열 발생기,
    상기 암호화 키와 상기 키로부터 수신된 신호를 2회 배타적 논리합하여 상기 키로부터 수신된 신호를 복호화하는 키 복호화부를 구비하는 것을 특징으로 하는 암호 알고리즘을 이용한 잠금 장치.
KR1020050005914A 2005-01-21 2005-01-21 암호 알고리즘을 이용한 잠금 장치 KR100839177B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050005914A KR100839177B1 (ko) 2005-01-21 2005-01-21 암호 알고리즘을 이용한 잠금 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050005914A KR100839177B1 (ko) 2005-01-21 2005-01-21 암호 알고리즘을 이용한 잠금 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR20-2005-0002537U Division KR200381459Y1 (ko) 2005-01-27 2005-01-27 암호 알고리즘을 이용한 잠금 장치

Publications (2)

Publication Number Publication Date
KR20060085017A KR20060085017A (ko) 2006-07-26
KR100839177B1 true KR100839177B1 (ko) 2008-06-23

Family

ID=37174866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050005914A KR100839177B1 (ko) 2005-01-21 2005-01-21 암호 알고리즘을 이용한 잠금 장치

Country Status (1)

Country Link
KR (1) KR100839177B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102194262B1 (ko) 2013-12-02 2020-12-23 삼성전자주식회사 포인팅 정보를 표시하는 방법 및 이를 위한 디바이스
KR20170078415A (ko) 2015-12-29 2017-07-07 삼성전자주식회사 도어락 제어 장치 및 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629969A (ja) * 1991-01-21 1994-02-04 Niko Denshi Kk 非線形回路を用いた乱数発生回路
KR19980080678A (ko) * 1997-03-26 1998-11-25 이데이노부유키 인증 시스템과 방법, 및 인증 장치와 방법
KR20030054756A (ko) * 2001-12-26 2003-07-02 한국전자통신연구원 의사 난수 발생 장치 및 방법
KR20040013982A (ko) * 2002-08-09 2004-02-14 이훈재 암호 알고리즘을 이용한 잠금 장치
US6754345B2 (en) 1997-01-16 2004-06-22 Nec Electronics Corporation Pseudorandom number generation circuit and data communication system employing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629969A (ja) * 1991-01-21 1994-02-04 Niko Denshi Kk 非線形回路を用いた乱数発生回路
US6754345B2 (en) 1997-01-16 2004-06-22 Nec Electronics Corporation Pseudorandom number generation circuit and data communication system employing the same
KR19980080678A (ko) * 1997-03-26 1998-11-25 이데이노부유키 인증 시스템과 방법, 및 인증 장치와 방법
KR20030054756A (ko) * 2001-12-26 2003-07-02 한국전자통신연구원 의사 난수 발생 장치 및 방법
KR20040013982A (ko) * 2002-08-09 2004-02-14 이훈재 암호 알고리즘을 이용한 잠금 장치

Also Published As

Publication number Publication date
KR20060085017A (ko) 2006-07-26

Similar Documents

Publication Publication Date Title
US5144667A (en) Method of secure remote access
AU776552B2 (en) Security access and authentication token with private key transport functionality
EP0403656B1 (en) Communication equipment
US10650373B2 (en) Method and apparatus for validating a transaction between a plurality of machines
US9350544B2 (en) Apparatus for encrypting data
US20030112972A1 (en) Data carrier for the secure transmission of information and method thereof
US20020131592A1 (en) Entropy sources for encryption key generation
WO2005101975A2 (en) Accelerated throughput synchronized word stream cipher, message authenticator and zero-knowledge output random number generator
US7430292B2 (en) Methods and systems for securing information communicated between communication devices
CN103346875B (zh) 混沌保密通信系统中数字混沌密码的产生方法
CN1332524C (zh) 用于有效密钥长度控制的方法和设备
US20020159588A1 (en) Cryptography with unconditional security for the internet, commercial intranets, and data storage
US6904150B1 (en) Cryptographic method and system for double encryption of messages
Garcia et al. Exposing {iClass} Key Diversification
JP2003084853A (ja) プログラム可能なゲートアレイのためのコピー防止方法及びシステム
KR100839177B1 (ko) 암호 알고리즘을 이용한 잠금 장치
CN113297619A (zh) 基于可扩展精度双混沌哈希和RSA的Mysql敏感数据保护系统
CN103220130B (zh) 数字混沌保密通信的加密及解密方法
KR200381459Y1 (ko) 암호 알고리즘을 이용한 잠금 장치
Arazi Message authentication in computationally constrained environments
TWI573427B (zh) 具增強安全性之基於跳碼之系統
JP5586758B1 (ja) 動的暗号化鍵生成システム
KR100957566B1 (ko) 데이터 이중 암호화 장치 및 그 방법
KR100743981B1 (ko) 정보 저장 장치의 잠금 및 해제 시스템과 그 방법
JP2001326631A (ja) カオス暗号通信方法、及びカオス暗号通信システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E801 Decision on dismissal of amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20070322

Effective date: 20080227

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121204

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151222

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170602

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190603

Year of fee payment: 12