KR100836297B1

KR100836297B1 - Car error monitoring system using a dual processor

Info

Publication number: KR100836297B1
Application number: KR1020060126650A
Authority: KR
Inventors: 이정희
Original assignee: 현대자동차주식회사
Priority date: 2006-12-12
Filing date: 2006-12-12
Publication date: 2008-06-09

Abstract

A vehicle failure monitoring system using a dual processor is provided to monitor an operation error of a main processor by calculating an original value and a copy value by making a copy of a function, on the basis of index by a main processor and comparing the calculated value of the main processor with a pre-set value by a sub-processor. A vehicle failure monitoring system using a dual processor is composed of: a main processor(14) for making a copy of main logic, comparing an estimated value with an actual value, and monitoring whether inner operation units of a vehicle are normal or not, and a sub-processor(13) for monitoring whether the main processor is normal or not, through communication with the main processor. The main and sub-processors generate an interrupt or trigger event to match synchronization and maintain synchronization in transmitting and receiving data. The main and sub-processors share non-volatile memories to share initialization data.

Description

Car error monitoring system using a dual processor

도 1은 본 발명에 따른 듀얼 프로세서를 이용한 차량 고장 감시 시스템에 대한 구성을 나타낸 도면, 1 is a view showing a configuration for a vehicle failure monitoring system using a dual processor according to the present invention,

도 2는 본 발명에 따른 차량 고장 감시 시스템의 소프트웨어 구성도를 나타낸 도면, 2 is a view showing a software configuration of a vehicle fault monitoring system according to the present invention;

도 3은 본 발명에 따른 차량 고장 감시 시스템의 동작 흐름도를 나타낸 도면이다. 3 is a flowchart illustrating an operation of the vehicle failure monitoring system according to the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10 : 아날로그 입력 인터페이스부 11 : 디스크리트 입력 인터페이스부10: analog input interface unit 11: discrete input interface unit

12 : 주파수 입력 인터페이스부 13 : 서브 프로세서12: frequency input interface unit 13: subprocessor

14 : 메인 프로세서 15 : 플래시 메모리14: main processor 15: flash memory

16 : 램 17 : 디스크리트 출력 드라이버16: RAM 17: Discrete Output Driver

18 : 주파수 출력 드라이버 19 : 이이피롬(EEPROM)18: Frequency output driver 19: EEPROM

본 발명은, 듀얼 프로세서를 이용한 차량 고장 감시 시스템에 관한 것으로, 더욱 상세하게는 메인(Main) 프로세서와 서브(Sub) 프로세서를 이용하여, 하이브리드 차량의 고장 여부를 보다 정확하게 감시할 수 있도록 하기 위한 듀얼 프로세서를 이용한 차량 고장 감시 시스템에 관한 것이다. The present invention relates to a vehicle fault monitoring system using a dual processor, and more specifically, a dual for using a main processor and a sub processor to more accurately monitor a failure of a hybrid vehicle. A vehicle fault monitoring system using a processor.

일반적으로, 하이브리드 차량의 고장 여부를 감시 및 판별하기 위한 여러 가지의 방안들이 제안된 바 있는 데, 예를 들어, 한국특허출원번호 10-1998-0080367호에 기재된 자동변속 제어기의 이상 유무 체크방법에서는, 매 루프마다 Fault 상황을 체크하여, 메모리상의 이상 유무를 판단한 후, 차량 상태를 표시하여 준다. In general, various methods for monitoring and determining a failure of a hybrid vehicle have been proposed. For example, in the method of checking for an abnormality of the automatic transmission controller described in Korean Patent Application No. 10-1998-0080367 In each loop, it checks the fault condition, determines whether there is an error in the memory, and displays the vehicle status.

또한, 메모리의 체크 섬(Checksum)과 고장 코드를 이전에 저장된 저장 값과 비교하여, 일정 카운트 값 이상이 되면, 고장으로 감지하게 되는 데, 이때 매 루프 수행시, Fault 코드를 저장하고 그 값을 비교하여 메모리의 고장 여부를 감시하기 때문에, Fault 상황이 아니거나, 또는 다른 일반 데이터 부분의 영역에 이상이 발생한 경우, 고장을 감지하지 못하게 되는 단점이 있다. In addition, the checksum and fault code of the memory are compared with the previously stored stored value, and when it exceeds a certain count value, it is detected as a fault. In each loop, the fault code is stored and the value is detected. In comparison, since the memory is monitored for failure, it is not possible to detect the failure in case of non-Fault condition or an error in other general data area.

그리고, 한국특허출원번호 10-1996-0055104호에 기재된 전자 제어 장치의 메모리 진단 방법에서는, 외부의 노이즈나 왜란에 의하여 전자 제어 장치의 컨트롤러가 리세트(Reset)되어 초기화되는 경우, 상기 컨트롤러는, RAM 영역에 저장되어 있는 운행 정보의 데이터를 자기 진단하여, 이상 코드가 검출될시 메모리 영역을 클리어하게 된다. In the memory diagnostic method of the electronic control apparatus described in Korean Patent Application No. 10-1996-0055104, when the controller of the electronic control apparatus is reset and initialized due to external noise or disturbance, the controller is initialized. By self-diagnosing the data of the driving information stored in the RAM area, the memory area is cleared when an abnormal code is detected.

또한, 상기 리세트에 의해 초기화되면, 주요 RAM 데이터의 이상 여부를 감지하여 이상 판별시, 워치독 타이머를 중지하게 되는 데, 이 경우, 메모리를 영역별로 분류하여 초기화되는 부분과 초기화되지 않는 부분으로 구분한 후, 전체적인 메모리의 이상 여부를 감지하지만, 예를 들어 정식 루프를 수행한 후의 에러 여부는 감지하지 못하게 되는 단점이 있다. In addition, when the reset is initialized, the watchdog timer is stopped when the main RAM data is detected abnormally and the abnormality is detected. In this case, the memory is classified into regions and initialized and uninitialized. After the classification, the overall memory is detected as abnormal, but there is a disadvantage in that, for example, an error after performing a formal loop cannot be detected.

한편, 한국특허출원번호 10-2002-0027805호에 기재된 하이브리드 전기자동차의 인터페이스 장치에서는, 하이브리드 자동차에 있어서, 연비 향상을 위한 토크제어를 수행하고 이를 위하여 하이브리드 제어기를 별도로 장착하여 기본적인 출력 제어 동작을, 엔진 제어기와의 협조 제어를 통해 수행하며, 보조적으로 ETC 제어기를 둔다. On the other hand, in the interface device of the hybrid electric vehicle described in Korean Patent Application No. 10-2002-0027805, in the hybrid vehicle, the torque control for improving the fuel economy is performed, and for this purpose, the hybrid controller is mounted separately for basic output control operation, It is carried out through cooperative control with engine controller and has ETC controller as auxiliary.

그러나, 이는 하이브리드 제어기의 일반적인 인터페이스 장치로서, 하이브리드 제어기의 고장 발생시, 상기 엔진 제어기나 ETC 제어기와의 협조 제어가 수행되지 않게 되므로, 차량 주행에 심각한 문제가 발생하게 되는 단점이 있다. However, this is a general interface device of the hybrid controller, and when a failure of the hybrid controller occurs, since cooperative control with the engine controller or the ETC controller is not performed, there is a disadvantage in that serious driving problems occur.

또한, 한국특허출원번호 10-2001-0063652호에 기재된 하이브리드 전기자동차의 충전 제어방법에서는, 하이브리드 자동차에 있어서, 배터리 충전 제어를 수행하기 위하여, 충전 주기 및 요구량이 정상적인 제어주기에 있는지를 판별하게 되는 데, 이를 위해 보조적인 ETC 제어기와의 통신을 통해 충전 제어 동작을 수행하게 된다. In addition, in the charging control method of the hybrid electric vehicle described in Korean Patent Application No. 10-2001-0063652, in order to perform battery charging control in the hybrid vehicle, it is determined whether the charging cycle and the required amount are in the normal control cycle. For this purpose, the charging control operation is performed through communication with the auxiliary ETC controller.

그러나, 하이브리드 제어기 자체의 프로세서 이상 또는 연산 동작 이상, 그리고 ETC 제어기 자체의 이상 발생시에는, 목표치의 이상 판단으로 인하여 충전 제 어가 불가능하게 되는 단점이 있다. However, when an abnormality of a processor or an operation operation of the hybrid controller itself and an abnormality of the ETC controller itself occur, charging control is impossible due to an abnormality determination of the target value.

한편, 상기와 같은 여러 가지의 종래기술에서는, 대부분 입출력신호의 이상 여부를 판단하기 위하여, 입력신호의 레벨을 검출한 후, 상기 검출된 신호 레벨에 의해 신호원 자체의 단락 및 단선여부를 확인하고, 또한 신호 값 자체의 비정상적인 신호는, 유사 신호의 중복으로 비교 판단하게 된다. On the other hand, in the various conventional techniques as described above, in order to determine whether an input / output signal is abnormal in most cases, after detecting the level of the input signal, the short-circuit and disconnection of the signal source itself is checked based on the detected signal level. In addition, abnormal signals of the signal values themselves are compared and judged by overlapping of similar signals.

그리고, 내부적으로 시험을 통하여 산출된 임계값을 이용하여, 신호의 이상 여부를 판단하게 되며, 또한 동일 신호를 입력 원으로 받는 다른 제어기를 이용하여 입력신호의 정상 여부를 판단하기도 한다. In addition, by using the threshold value calculated through the internal test, it is determined whether the signal is abnormal, and also by using another controller that receives the same signal as the input source to determine whether the input signal is normal.

또한, 하이브리드 제어기에서는, 모든 제어기를 총괄하는 별도의 제어기가 있어서, 이를 이용하여 하이브리드 차량의 토크, 연비 제어, 충전 효율 제어를 다른 제어기와 협조하여 제어 동작을 수행한다. In addition, in the hybrid controller, there is a separate controller that oversees all the controllers, and uses this to cooperate with other controllers in coordinating torque, fuel efficiency control, and charging efficiency control of the hybrid vehicle.

그리고, 외부 신호원에 대한 고장을 감지하는 로직이 구성되어 있으나, 시스템 내부의 이상 여부를 감지하는 기술로는 내부 타이머 워치독이나 예외 처리 루틴을 구성하여 시스템의 이상 여부를 판단하게 된다. In addition, although logic for detecting a failure with respect to an external signal source is configured, as a technology for detecting an abnormality in the system, an internal timer watchdog or an exception handling routine may be configured to determine whether the system is abnormal.

그러나, 이와 같은 종래기술의 차량 고장 감지 방법은, 프로세서가 완전히 동작을 멈추거나, 또는 수행 속도가 현저히 떨어지는 경우, 예를 들어 무한 루프 동작을 수행하는 경우에만 작동하기 때문에, 실시간으로 제어 신호를 입력받아 연산을 수행하는 프로세서 자체의 이상 여부는 감지하지 못하게 되는 문제점이 있으며, 또한 메인 프로세서의 동작 이상시, 차량 전체 시스템의 이상을 직접적으로 유발시키게 되므로, 하이브리드 차량에서는, 일반 차량의 경우에 비교하여 림프 홈 등의 기능 자체를 수행할 수 없게 되는 문제점이 있다. However, such a vehicle fault detection method of the related art inputs a control signal in real time because it operates only when the processor is completely stopped or the execution speed is significantly reduced, for example, when performing an infinite loop operation. There is a problem in that it is not possible to detect an abnormality of the processor itself that performs arithmetic operation, and when the main processor malfunctions, it directly causes an abnormality of the entire vehicle system. There is a problem in that the function itself such as a lymph groove cannot be performed.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창작된 것으로서, 예를 들어, 메인(Main) 프로세서와 서브(Sub) 프로세서를 이용하여, 하이브리드 차량의 고장 여부를 보다 정확하게 감시할 수 있도록 함과 아울러, 상기 메인 프로세서의 이상시, 상기 서브 프로세서를 이용하여 림프 홈의 기능을 정상 수행할 수 있도록 하기 위한 듀얼 프로세서를 이용한 차량 고장 감시 시스템을 제공하는 데, 그 목적이 있는 것이다. Accordingly, the present invention has been created to solve the above problems, for example, by using a main processor and a sub processor, it is possible to more accurately monitor the failure of the hybrid vehicle and In addition, an object of the present invention is to provide a vehicle failure monitoring system using a dual processor to enable the sub-processor to normally perform the function of a lymphatic groove in the event of an abnormality of the main processor.

상기한 목적을 달성하기 위한 본 발명에 따른 듀얼 프로세서를 이용한 차량 고장 감시 시스템은, 메인 로직의 복사본을 만들어서 예측된 값과 실제 값을 비교하여, 차량의 내부 연산 유니트들의 정상 여부를 감시하는 메인 프로세서와, 상기 메인 프로세서와의 통신을 통해, 상기 메인 프로세서의 정상 여부를 감시하는 서브 프로세서를 포함하여 구성되는 것을 특징으로 하며, The vehicle fault monitoring system using the dual processor according to the present invention for achieving the above object, the main processor for monitoring the normal operation of the internal arithmetic units of the vehicle by making a copy of the main logic and comparing the predicted and actual values And a subprocessor configured to monitor whether the main processor is normal through communication with the main processor.

또한, 상기 메인 프로세서와 서브 프로세서는, 에스피아이(SPI) 인터페이스를 통해 데이터 통신을 수행하되, 각각 마스터(Master)와 슬레이브(Slave)로 작동하며, 상기 슬레이브에서는, 마스터의 데이터 요구시 해당 데이터를 전송하고, 상기 메인 프로세서와 서브 프로세서는, 서로 동기를 맞추기 위하여 인터럽트 또는 트리거 이벤트를 생성하여, 데이터 송수신시의 동기성을 유지하며, 초기화 데이터를 공유하기 위해, 추가된 비휘발성 메모리를 서로 공유하는 것을 특징으로 하며, In addition, the main processor and the sub-processor, the data communication through the SPI (SPI) interface, and acts as a master (Master) and a slave (Slave), respectively, in the slave, the data when the data request of the master And the main processor and the subprocessor generate an interrupt or trigger event to synchronize with each other, maintain synchronization during data transmission and reception, and share additional nonvolatile memory with each other to share initialization data. Characterized in that,

또한, 상기 서브 프로세서는, 상기 메인 프로세서의 연산 동작에 에러가 일정 회수 이상 발생하는 경우, 파워 오프 및 리세트 동작을 수행하는 것을 특징으로 한다. The sub-processor may perform power-off and reset operations when an error occurs more than a predetermined number of times in the operation operation of the main processor.

이하, 상기한 바와 같이 구성된 본 발명에 대해 첨부도면을 참조하여 상세히 설명한다. Hereinafter, the present invention configured as described above will be described in detail with reference to the accompanying drawings.

도 1은, 본 발명에 따른 듀얼 프로세서를 이용한 차량 고장 감시 시스템에 대한 구성을 나타낸 도면으로서, 예를 들어 본 발명이 적용되는 하이브리드 차량(HEV)에는, 아날로그 입력 인터페이스부(10), 디스크리트 입력 인터페이스부(11), 주파수 입력 인터페이스부(12), 서브 프로세서(13), 메인 프로세서(14), 플래시 메모리(15), 램(16), 디스크리트 출력 드라이버(17), 주파수 출력 드라이버(18), 그리고 이이피롬(EEPROM)(19) 등이 포함 구성된다. 1 is a diagram showing a configuration of a vehicle failure monitoring system using a dual processor according to the present invention. For example, in a hybrid vehicle (HEV) to which the present invention is applied, an analog input interface unit 10 and a discrete input interface are shown. Section 11, frequency input interface section 12, subprocessor 13, main processor 14, flash memory 15, RAM 16, discrete output driver 17, frequency output driver 18, And an EEPROM 19 or the like.

한편, 상기 메인 프로세서(14)와 서브 프로세서(13)는, SPI 통신을 이용하여 데이터 전송을 수행하는 데, 상기 SPI 통신에 있어서, 상기 메인 프로세서(14)는 마스터(Master)가 되고, 상기 서브 프로세서(13)는, 슬레이브(Slave)가 되어, 상기 마스터의 데이터 요구시 해당 데이터를 전송하게 된다. Meanwhile, the main processor 14 and the subprocessor 13 perform data transfer using SPI communication. In the SPI communication, the main processor 14 becomes a master and the sub The processor 13 becomes a slave and transmits the corresponding data when the master requests data.

또한, 상기 메인 프로세서(14)와 서브 프로세서(13)간의 동기를 맞추기 위하여 인터럽트 또는 트리거 이벤트를 생성하여, 상기 메인 프로세서와 서브 프로세서간의 데이터 송수신시의 동기성을 유지하게 된다. In addition, in order to synchronize the synchronization between the main processor 14 and the subprocessor 13, an interrupt or a trigger event is generated to maintain synchronization when data is transmitted and received between the main processor and the subprocessor.

그리고, 상기 서브 프로세서(13)에서는, 상기 메인 프로세서(14)의 이상시, 강제 림프 홈 모드를 구현하기 위한 출력, 예를 들어 디스크리크 타입과 주파수 타입의 출력 드라이브를 구동할 수 있도록 연결하여 주며, 초기화 데이터를 이용하여 연산에 필요한 값을 공유하기 위해, 별도의 비휘발성 메모리(EEPROM)(18)를 추가로 구비한다. The sub-processor 13 connects an output drive for implementing a forced lymphatic home mode, for example, a discrec- tion type and a frequency type output drive, when the main processor 14 malfunctions. In addition, an additional nonvolatile memory (EEPROM) 18 is further provided to share a value required for the operation by using the initialization data.

한편, 상기 각 구성수단들은, SPI 통신과 CAN 통신을 통해 서로 신호를 송/수신하게 되는 데, 예를 들어, 상기 메인 프로세서와 서브 프로세서는, 내장형 메모리(예: RAM)를 갖고 중요한 입력 신호와 출력 신호를 이중(Dual)으로 수신하게 된다. On the other hand, each of the configuration means, the SPI communication and the CAN communication with each other through the signal, for example, the main processor and the sub-processor, the built-in memory (eg RAM) has a significant input signal and The output signal is received in dual.

그리고, 상기 메인 프로세서(14)의 이상시, 상기 서브 프로세서(13)를 통하여, 림프 홈의 기능을 정상적으로 수행하게 되는 데, 상기 메인 프로세서(14)에서는, 기본적인 입/출력신호의 프로그램 수행시, 메모리의 이상에 따른 오동작을 감지하여 외부 노이즈 및 성능 상의 신뢰성을 확보하게 된다. In addition, when the main processor 14 has an abnormality, the sub-processor 13 normally performs the function of the lymph groove. In the main processor 14, when the basic input / output signal is programmed, By detecting malfunctions caused by abnormal memory, reliability of external noise and performance is secured.

또한, 상기 메인 프로세서(14)에서는, 내부 연산 유니트(Arithmetic Logic Unit) 등의 정상적인 동작 여부를 확인하여 제어 로직의 이상 여부를 감시하게 되며, 이를 위하여 메인 로직의 복사본을 만들어서 예측된 값과 실제 값의 비교를 통하여 정상적인 연산의 수행됨을 확인하게 된다. In addition, the main processor 14 monitors the abnormality of the control logic by checking the normal operation of the internal arithmetic logic unit or the like. For this purpose, a copy of the main logic is made to predict the actual value. By comparing the results, we confirm that the normal operation is performed.

그리고, 상기 확인 결과를, 상기 서브 프로세서로 전송하여, 상기 메인 프로세서와 서브 프로세서간의 통신을 통한 데이터의 정보 교환을 수행하게 되므로, 상기 메인 프로세서의 이상 여부를 듀얼로 확인할 수 있게 되는 강인한 구조의 제어 유니트 설계가 가능하게 된다. In addition, since the verification result is transmitted to the sub-processor, information exchange of data through communication between the main processor and the sub-processor is performed, so that the control of the robust structure enables dual checking of abnormality of the main processor. Unit design becomes possible.

한편, 도 2 및 도 3에 나타낸 바와 같이, 상기 메인 프로세서(14)에서는, 정규 로직을 수행하는 기능과 이의 복사본을 통한 동일 로직 연산을 이중화 방식으로 처리하는 기능을 수행하게 되며, 상기 서브 프로세서(13)에서는, 상기 메인 프로세서(14)의 연산 값을 미리 저장하여 규정 치와 비교한 후, 상기 메인 프로세서의 연산 동작에 에러가 발생하는 지를 감시하게 된다. 2 and 3, the main processor 14 performs a function of performing regular logic and a function of processing the same logic operation through a copy thereof in a redundant manner, and the subprocessor ( In 13), the operation value of the main processor 14 is stored in advance and compared with a prescribed value, and then it is monitored whether an error occurs in the operation operation of the main processor.

그리고, 실제 센서 입력신호에 준하는 신호 값을 Table 형식으로 저장하여 입력되는 Index 지시 치에 해당하는 값, 즉 인덱스 값(Index value)을 제어 로직의 복사본의 입력 값을 설정하게 되며, 또한 사전에 설정된 기준 값의 Table을 실제 연산된 값과 비교하게 된다. In addition, the signal value corresponding to the actual sensor input signal is stored in a table format so that the value corresponding to the input index indication value, that is, the index value, is set to the input value of the copy of the control logic. The table of reference values is compared with the actual calculated values.

한편, 상기 로직 복사본은, 메인 로직의 동일 구조로 구성된 제어 블럭으로 구성되며, 실제적인 센서 입력 값이 아닌 Index를 통하여 입력 값을 연산하게 되는 데, 상기 메인 프로세서(14)는, 실제 연산을 통한 제어로직의 연산을 수행하고 제어로직의 복사본을 생성하게 된다. On the other hand, the logic copy is composed of a control block of the same structure of the main logic, and calculates the input value through the Index, not the actual sensor input value, the main processor 14, through the actual operation It performs the operation of control logic and creates a copy of control logic.

또한, 상기 Index 값을 설정하여 복사본 로직을 통하여 연산 동작을 수행한 후 그 결과 값과 비교하게 되는 데, 상기 결과 값은, 상기 서브 프로세서(13)와의 통신을 통하여 각 인덱스 값과 연산 결과 값을 전송받게 된다. 그리고, 상기 서브 프로세서(13)에서는, 상기 인덱스와 결과 값을 기저장되어진 규정된 값과 비교하여 연산 결과의 이상 여부를 판단하게 된다. In addition, the index value is set to perform an operation operation through copy logic, and then compared with the result value. The result value is obtained by comparing each index value and the calculation result value through communication with the subprocessor 13. Will be sent. In addition, the subprocessor 13 determines whether an operation result is abnormal by comparing the index and the result value with a pre-stored prescribed value.

예를 들어, 일정 회수 이상, 연산 동작에 에러가 발생하는 경우에는, 연산 동작의 오류라고 판단하여 파워 오프 및 리세트(Power Off reset)를 수행하게 되는 데, 단, 상기 결과 값이 주어진 시간에 나오지 않는 경우에는, 일정한 대기 시간을 갖으며 정상적인 결과치가 나온 경우에는 카운터를 감소시키고 새로운 인덱스 값을 통신을 통해 메인 프로세서(14)에 전송하게 된다. For example, when an error occurs in a calculation operation for a predetermined number of times, it is determined that the operation operation is an error and power off and reset are performed, provided that the result value is given at a given time. If it does not come out, it has a constant waiting time and if a normal result is returned, the counter is decremented and a new index value is transmitted to the main processor 14 through communication.

그리고, 상기 Index의 결과 값과 서브 프로세서 상에 있는 데이터의 값을 비교하여 RAM 의 데이터의 이상 여부도 동시에 파악할 수 있게 되며, 또한 메인 프로세서와 서브 프로세서의 듀얼 시스템 구축을 통해 시스템 안정도 및 고장 감시 성능을 향상시킬 수 있게 된다. In addition, by comparing the result value of the index and the value of the data on the sub-processor, it is possible to simultaneously determine whether the RAM data is abnormal or not, and the system stability and fault monitoring performance by building a dual system of the main processor and the sub-processor. It will be possible to improve.

본 발명은 전술한 전형적인 바람직한 실시예들에만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위 내에서 여러 가지로 개량, 변경, 대체 또는 부가하여 실시할 수 있는 것임은 당해 기술분야에 통상의 지식을 가진자라면 용이하게 이해할 수 있을 것이다. 이러한 개량, 변경, 대체 또는 부가에 의한 실시가 이하의 첨부된 특허청구범위의 범주에 속하는 것이라면 그 기술사상 역시 본 발명에 속하는 것으로 보아야 한다. It is to be understood that the present invention is not limited to the above-described exemplary preferred embodiments, but may be embodied in various ways without departing from the spirit and scope of the present invention. If you have it, you can easily understand it. If the implementation by such improvement, change, replacement or addition falls within the scope of the appended claims, the technical idea should also be regarded as belonging to the present invention.

이상과 같이 본 발명에 따르면, 메인 프로세서는, 수행 함수의 복사본을 만들어서 원본 값과 복사본의 값을 인덱스 기준으로 연산하고, 서브 프로세서는, 메인 프로세서의 연산 값을 미리 설정된 규정 치와 비교하여, 메인 프로세서의 연산 동작에 에러 발생 여부를 감시함으로써, 하이브리드 차량의 고장 여부를 보다 정확하게 감시할 수 있게 되고, 또한 메인 프로세서의 이상시, 서브 프로세서를 이용하여 림프 홈의 기능을 정상적으로 수행시킬 수 있게 되는 효과가 있다. As described above, according to the present invention, the main processor makes a copy of the execution function and calculates the original value and the copy value on an index basis, and the subprocessor compares the operation value of the main processor with a predetermined prescribed value, By monitoring whether or not an error occurs in the operation of the processor, it is possible to more accurately monitor the failure of the hybrid vehicle, and in the event of an abnormality of the main processor, it is possible to perform the function of the lymph groove normally by using the subprocessor. There is.

Claims

A main processor that makes a copy of the main logic and compares the predicted and actual values to monitor the normal operation of the vehicle's internal computing units;

And a subprocessor for monitoring whether the main processor is normal through communication with the main processor.

The main processor and the subprocessor generate an interrupt or trigger event to synchronize with each other, maintain synchronization when transmitting and receiving data, and share the added nonvolatile memory to share initialization data. Vehicle fault monitoring system using dual processors.

The method of claim 1,

The main processor and the subprocessor perform data communication through an SPI interface, and operate as a master and a slave, respectively, and the slave transmits corresponding data when the master requests data. Vehicle failure monitoring system using a dual processor, characterized in that.

delete

The method of claim 1,

The sub-processor, when the error occurs in the operation operation of the main processor more than a certain number of times, the vehicle failure monitoring system using a dual processor, characterized in that for performing a power off and reset operation.