KR100828187B1 - Amplifier using common inductor - Google Patents

Amplifier using common inductor Download PDF

Info

Publication number
KR100828187B1
KR100828187B1 KR1020070026016A KR20070026016A KR100828187B1 KR 100828187 B1 KR100828187 B1 KR 100828187B1 KR 1020070026016 A KR1020070026016 A KR 1020070026016A KR 20070026016 A KR20070026016 A KR 20070026016A KR 100828187 B1 KR100828187 B1 KR 100828187B1
Authority
KR
South Korea
Prior art keywords
inductor
signal
amplifier
negative feedback
mos transistor
Prior art date
Application number
KR1020070026016A
Other languages
Korean (ko)
Inventor
윤태열
이영섭
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020070026016A priority Critical patent/KR100828187B1/en
Application granted granted Critical
Publication of KR100828187B1 publication Critical patent/KR100828187B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56Modifications of input or output impedances, not otherwise provided for
    • H03F1/565Modifications of input or output impedances, not otherwise provided for using inductive elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/372Noise reduction and elimination in amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

An amplifier using a common inductor is provided to reduce a size of the chip and to minimize a parasitic component such as a parasitic capacitance by using the common inductor. An amplifier using a common inductor comprises an input terminal(601), an impedance matching unit(650), an amplifying unit(652), and a negative feedback unit(654). An input signal is inputted to the input terminal. The impedance matching unit matches an input frequency of the input signal with an equal output frequency using a first inductor(606). The amplifying unit amplifies the impedance-matched signal. The negative feedback unit performs a negative feedback of a part of the output signal from the amplifying unit, and removes a high frequency component of the resultant signal using the first inductor.

Description

공통 인덕터를 이용하는 증폭기{Amplifier using common inductor}Amplifier using common inductor

도 1은 종래기술에 따른 잡음 및 임피던스 동시 정합 회로를 도시한 도면.1 shows a noise and impedance simultaneous matching circuit according to the prior art;

도 2는 종래기술에 따른 부궤환을 이용한 임피던스 정합 회로를 도시한 도면. 2 is a diagram illustrating an impedance matching circuit using a negative feedback according to the prior art.

도 3은 종래기술에 따른 부궤환 기법이 적용된 잡음 및 임피던스 동시 정합 회로를 도시한 도면.3 is a diagram illustrating a noise and impedance simultaneous matching circuit to which a negative feedback technique according to the related art is applied.

도 4는 CMOS 공정에서 사용되는 인덕터의 예를 도시한 도면. 4 shows an example of an inductor used in a CMOS process.

도 5는 본 발명의 바람직한 일 실시예에 따른 무선 통신 시스템을 도시한 도면. 5 illustrates a wireless communication system in accordance with a preferred embodiment of the present invention.

도 6은 본 발명의 바람직한 일 실시예에 따른 부궤환 기법이 적용된 잡음 및 임피던스 동시 정합 회로를 도시한 도면.6 is a diagram illustrating a noise and impedance simultaneous matching circuit to which a negative feedback technique is applied according to an exemplary embodiment of the present invention.

도 7은 도 6에 따른 정합 회로가 적용된 저잡음 증폭기의 등가 회로도.7 is an equivalent circuit diagram of a low noise amplifier to which the matching circuit according to FIG. 6 is applied.

도 8은 본 발명에 따른 저잡음 증폭기의 이득 곡선 그래프.8 is a graph of a gain curve of a low noise amplifier according to the present invention.

도 9는 본 발명에 따른 저잡음 증폭기의 삽입 손실 곡선 그래프.9 is a graph of the insertion loss curve of the low noise amplifier according to the present invention.

본 발명은 공통 인덕터를 이용하는 증폭기에 관한 것으로서, 보다 상세하게는 저잡음 증폭기에서 인덕터의 수를 줄이면서도 잡음 및 임피던스 동시 정합이 가능하면서 높은 이득을 얻을 수 있는 증폭기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifier using a common inductor, and more particularly, to an amplifier capable of achieving high gain while simultaneously reducing noise and impedance while matching a low inductor in a low noise amplifier.

일반적인 무선 통신 시스템은 외부에서 신호를 증폭하기 위한 증폭기를 구비하고 있는데 근래에는 WCDMA, CDMA2000, WIBRO, 블루투스(Bluetooth), Zigbee, WLAN 등과 같은 최근의 무선 표준들이 1.8 ~ 2.5 G㎐와 같은 광대역을 사용하고 있으므로, 이와 같이 다양한 주파수 대역을 지원하는 수신기의 개발을 위한 저잡음 증폭기(LNA; Low Noise Amplifier)가 필요하다.A typical wireless communication system has an amplifier for amplifying the signal externally. Recently, wireless standards such as WCDMA, CDMA2000, WIBRO, Bluetooth, Zigbee, WLAN, and the like use a broadband such as 1.8 to 2.5 G㎐. Therefore, a low noise amplifier (LNA) is required for the development of a receiver supporting various frequency bands as described above.

무선 통신 시스템에서 저잡음 증폭기(LNA)는 안테나로부터 수신한 미약한 신호를 잡음 없이 증폭하는 회로이다. 저잡음 증폭기는 수신기의 앞단에 위치하며, 저잡음 증폭기의 잡음지수(NF; Noise Figure)가 수신기 전체의 성능을 좌우하기 때문에 신호의 왜곡 없이 수신된 신호의 잡음을 제거하면서 최대한의 신호 전달을 위해 입력단과 출력단의 임피던스 정합이 요구된다.In a wireless communication system, a low noise amplifier (LNA) is a circuit that amplifies a weak signal received from an antenna without noise. The low noise amplifier is located at the front of the receiver. Since the noise figure (NF) of the low noise amplifier determines the performance of the receiver as a whole, it eliminates the noise of the received signal without distortion of the signal. Impedance matching of the output stage is required.

또한 무선 통신 시스템의 발전에 따라 초광대역(Ultra-WiseBand: UWB)과 같은 넓은 대역에 걸려 임피던스 정합을 할 수 있는 저잡음 증폭기가 요구되고 있는 실정이다.In addition, with the development of wireless communication systems, there is a need for a low noise amplifier capable of impedance matching over a wide band such as ultra-wideband (UWB).

도 1은 종래기술에 따른 잡음 및 임피던스 동시 정합 회로를 도시한 도면이다. 도 1은 공통 게이트 구조로서 협대역에서 잡음을 제거하면서 동시에 임피던스 를 정합하는 회로를 도시한 것이다. 1 is a diagram illustrating a noise and impedance simultaneous matching circuit according to the prior art. 1 shows a circuit for matching impedance while simultaneously removing noise in a narrow band as a common gate structure.

도 1에 도시된 회로는 복수의 인덕터(Lg,Ls) 및 캐패시터(Cin,Cout) 및 복수의 CMOS 트랜지스터(M1,M2)로 구성된다.The circuit shown in FIG. 1 is composed of a plurality of inductors L g , L s and capacitors C in , C out and a plurality of CMOS transistors M 1 , M 2 .

여기서 제1 MOS 트랜지스터(M1)의 게이트단에 연결되는 인덕터(Lg)는 M1 트랜지스터 소스단에 연결되는 인덕터(Ls)와의 인덕턴스 합을 통해 입력 신호에서 나타나는 임피던스의 허수부 성분을 제거하는 역할을 수행한다.Here, the inductor L g connected to the gate terminal of the first MOS transistor M 1 removes the imaginary component of impedance appearing in the input signal through an inductance sum with the inductor L s connected to the M 1 transistor source terminal. It plays a role.

한편, 제1 MOS 트랜지스터(M1)에서 나타나는 기생 캐패시턴스(Cgs)와 이에 병렬로 연결되는 트랜스 컨덕턴스(gm) 값이 소스단의 인덕터(Ls)의 인덕턴스 성분의 조합으로 실수부의 임피던스를 발생시킴으로써 특정 주파수에서의 정합이 가능해진다.On the other hand, the parasitic capacitance (C gs ) appearing in the first MOS transistor (M 1 ) and the transconductance (g m ) value connected in parallel is a combination of the inductance components of the inductor (L s ) of the source terminal to improve the impedance of the real part. By generating, matching at a specific frequency is possible.

이때, 입력단에는 저항 성분이 삽입되지 않기 때문에 임피던스 정합 시 저잡음을 동시에 구현할 수 있다. 그러나 도 1과 같은 기법은 협대역에서만 정합이 가능하다는 문제점이 있었다. In this case, since no resistance component is inserted into the input terminal, low noise may be simultaneously realized during impedance matching. However, the technique shown in FIG. 1 has a problem that matching is possible only in narrow band.

한편 부궤환 회로(negative feedback)는 출력의 일부를 입력으로 연결하여 과거의 입력값이 현재의 입력값에 영향을 미치는 구조로서, 이득면에서는 MOS 트랜지스터와 부궤환 구조가 병렬로 연결되어 있어 임피던스가 낮고, MOS 트랜지스터의 트랜스 컨덕턴스(gm)가 일반적인 캐스코드(cascode) 또는 공통 소스 구조보다 작기 때문에 큰 출력 이득을 얻을 수 없으나 안정도 및 대역 특성을 개선하는 특징을 갖 는다. On the other hand, the negative feedback circuit is a structure in which a part of the output is connected to the input and the past input value affects the current input value. In terms of gain, the negative feedback circuit has a low impedance because the MOS transistor and the negative feedback structure are connected in parallel. However, since the transconductance (g m ) of the MOS transistor is smaller than that of a general cascode or common source structure, a large output gain cannot be obtained, but it has characteristics of improving stability and band characteristics.

이는 부궤환 회로가 없을 때에 비해 정점의 출력 이득이 낮아짐에 따라 대역이 확장되는 효과가 있기 때문이다. 따라서 부궤환 구조는 광대역 증폭기 회로에 있어서 안정도는 물론 대역폭의 측면에 있어서 매우 유리한 특성을 부여한다.This is because there is an effect that the band is extended as the output gain of the vertex is lower than when there is no negative feedback circuit. Therefore, the negative feedback structure provides very advantageous characteristics in terms of bandwidth as well as stability in the broadband amplifier circuit.

도 2는 종래기술에 따른 부궤환을 이용한 임피던스 정합 회로를 도시한 도면이다. 2 is a diagram illustrating an impedance matching circuit using a negative feedback according to the prior art.

도 2를 참조하면, 부궤환 회로는 제1 MOS 트랜지스터(M1)의 게이트단과 제2 MOS 트랜지스터(M2)의 드레인단 사이에 직렬로 연결되며, 캐패시터(Cf), 저항(Rf) 및 인덕터(Lf)를 포함하여 구성된다. Referring to FIG. 2, the negative feedback circuit is connected in series between the gate terminal of the first MOS transistor M 1 and the drain terminal of the second MOS transistor M 2 , and has a capacitor C f and a resistor R f . And an inductor L f .

이때, 상기한 제1 및 제2 MOS 트랜지스터의 게이트 단에는 소정의 바이어스 전압이 인가되며, 드레인단에 소정의 전원 전압(Vdd)이 인가되어 출력 부하(Zn)에 출력 신호가 여기된다. In this case, a predetermined bias voltage is applied to the gate terminals of the first and second MOS transistors, and a predetermined power supply voltage V dd is applied to the drain terminal to excite the output signal to the output load Z n .

도 3은 종래기술에 따른 부궤환 기법이 적용된 잡음 및 임피던스 동시 정합 회로를 도시한 도면이다.3 is a diagram illustrating a noise and impedance simultaneous matching circuit to which a negative feedback technique according to the related art is applied.

도 3에 있어서 (가)는 부궤환 회로를 도시한 부분이고, (나)는 도 1의 잡음 및 임피던스 동시 정합에 적용되는 회로를 도시한 도면이다. In FIG. 3, (a) shows a negative feedback circuit, and (b) shows a circuit applied to simultaneous noise and impedance matching of FIG.

그러나 상기한 회로를 이용하는 경우 안정도 및 대역 특성의 개선 및 높은 이득을 얻을 수 있으나 많은 인덕터를 사용해야 하는 단점이 있다.However, when the above circuit is used, stability and band characteristics may be improved and high gains may be obtained. However, many inductors may be used.

즉, 도 3에 따른 증폭기 회로는 부궤환 회로에서 고주파에 대한 임피던스를 주는 인덕터(LfA), 잡음 및 임피던스 동시 정합에 적용되는 회로에서 두 개의 인덕터(LgA, LsA)를 포함하여 모두 3개의 인덕터를 필요로 한다.That is, the amplifier circuit according to FIG. 3 includes an inductor L fA which gives an impedance to high frequency in the negative feedback circuit, and two inductors L gA and L sA that are applied to the simultaneous matching of noise and impedance. Two inductors are required.

도 4는 0.18㎛ CMOS 공정에서 사용되는 4.5회전의 인덕터를 도시한 것이다. 입력 정합을 위해 사용되는 인덕터는 주파수와 임피던스 응답에 따라 다양하지만, 도 4의 인덕터의 예와 같이 가로와 세로가 각각 200㎛이상의 인덕터가 삽입된다. Figure 4 shows an inductor of 4.5 turns used in a 0.18 mu m CMOS process. Inductors used for input matching vary according to frequency and impedance response, but inductors of 200 mu m or more in width and length are inserted as in the example of the inductor of FIG.

이는 레이아웃을 통해 구현되는 회로 전체의 크기에 비교하였을 때 많은 점유를 갖는다. This has a lot of occupancy compared to the size of the entire circuit implemented through the layout.

일반적으로 UWB(초광대역)에 적용되는 광대역 증폭기는 CMOS 공정의 경우 일반적으로 1 ㎟ 이상의 칩면적을 갖는다. 이는 초주파수의 이득을 위한 부하 인덕터들과 광대역, 고주파 응답을 위해 필요한 인덕터 등 많은 인덕터가 삽입되는 것에 기인한다. In general, broadband amplifiers applied to UWB (Ultra Wide Band) have a chip area of 1 mm 2 or more in a CMOS process. This is due to the insertion of many inductors, such as load inductors for gain of high frequency and inductors required for wideband and high frequency response.

이처럼 회로에 사용되는 인덕터의 개수에 따라 전체 레이아웃의 크기가 결정되는데, 도 3과 같이 입력 정합을 위해 3개의 인덕터가 사용되는 경우 칩면적 증가에 따른 비용 증가와 기생 성분 증가에 의해 성능 저하가 유발된다. As such, the overall layout size is determined according to the number of inductors used in the circuit. When three inductors are used for input matching, as shown in FIG. 3, performance decreases due to an increase in cost and a parasitic component increase due to an increase in chip area. do.

기생 성분 증가에 따른 성능 저하는 상대적으로 큰 면적을 차지하는 인덕터의 신호 경로 연장에 기인하며 이에 따라 비용절감과 회로의 성능 저하 방지를 위해 사용되는 인덕터의 수를 감소시키는 것이 필요하다.The performance degradation due to parasitic component increase is due to the extension of the signal path of the inductor, which takes up a relatively large area. Therefore, it is necessary to reduce the number of inductors used to reduce costs and prevent performance degradation of the circuit.

본 발명에서는 상기한 바와 같은 종래기술의 문제점을 해결하기 위해 적은 수의 인덕터를 가지면서도 저잡음에서 임피던스 정합이 가능한 증폭기를 제안하고자 한다. In order to solve the problems of the prior art as described above, the present invention proposes an amplifier capable of impedance matching at low noise while having a small number of inductors.

상기한 목적을 달성하기 위해 본 발명의 바람직한 일 실시예에 따르면, 입력 신호를 저잡음으로 증폭하는 증폭기에 있어서, 상기 입력 신호를 입력 받는 입력 단자; 제1 인덕터를 이용하여 상기 입력 신호의 입력 주파수를 이에 동일한 출력 주파수로 정합하는 임피던스 정합부; 상기 임피던스 정합된 신호를 증폭하는 증폭부; 및 상기 증폭부 출력 신호의 일부를 부궤환(negative feedback)하며, 상기 제1 인덕터를 이용하여 상기 부궤환되는 신호의 고주파 성분을 제거하는 부궤환부를 포함하는 것을 특징으로 하는 증폭기가 제공된다.According to a preferred embodiment of the present invention to achieve the above object, an amplifier for amplifying an input signal with low noise, comprising: an input terminal for receiving the input signal; An impedance matching unit for matching an input frequency of the input signal to the same output frequency by using a first inductor; An amplifier for amplifying the impedance matched signal; And a negative feedback part performing negative feedback on a part of the amplification part output signal and removing a high frequency component of the negative feedback signal by using the first inductor.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. In describing the drawings, similar reference numerals are used for similar elements.

제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다. Terms such as first, second, A, and B may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component. The term and / or includes a combination of a plurality of related items or any item of a plurality of related items.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. When a component is referred to as being "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that other components may be present in between. Should be. On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that there is no other component in between.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일 치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art, and, unless expressly defined in this application, are construed in ideal or excessively formal meanings. It doesn't work.

이하, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면 번호에 상관없이 동일한 수단에 대해서는 동일한 참조 번호를 사용하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, the same reference numerals will be used for the same means regardless of the reference numerals in order to facilitate the overall understanding.

도 5는 본 발명의 바람직한 일 실시예에 따른 무선 통신 시스템을 도시한 도면이다. 5 is a diagram illustrating a wireless communication system according to an exemplary embodiment of the present invention.

도 5는 무선 통신 신호의 수신 시스템을 도시한 것으로서, 도 5에 도시된 바와 같이 무선 통신 시스템은 안테나(500), 대역 선택 필터(502), 저잡음 증폭기(504), 이미지 제거 필터(506), RF 다운 믹서(508), RF 국부 발진기(510), 위상 고정 루프(512), 채널 선택 필터(514), IF 증폭기(516), IF 다운 믹서(518) 및 IF 국부 발진기(520)를 포함할 수 있다. FIG. 5 illustrates a wireless communication signal receiving system. As shown in FIG. 5, the wireless communication system includes an antenna 500, a band selection filter 502, a low noise amplifier 504, an image removal filter 506, RF down mixer 508, RF local oscillator 510, phase locked loop 512, channel select filter 514, IF amplifier 516, IF down mixer 518 and IF local oscillator 520. Can be.

안테나(500)는 공기 중의 전자기파(electromagnetic wave) 신호를 수신하여 도선 상의 전기적 신호로 변환하여 출력한다.The antenna 500 receives an electromagnetic wave signal in the air and converts the signal into an electrical signal on a conductive line.

안테나(500)를 통해 수신된 신호는 잡음에 해당하는 주파수 성분을 다수 포함하고 있다. 대역 선택 필터(Band Select Filter, 502)는 원하는 주파수 대역만을 증폭시킬 수 있도록 대역 통과 필터링(Band pass filtering)을 수행한다. The signal received through the antenna 500 includes a number of frequency components corresponding to noise. The band select filter 502 performs band pass filtering to amplify only a desired frequency band.

만일 채널이 여러 개인 경우 대역 선택 필터(502)는 채널 전체(in-band)를 통과시키며, 이러한 경우 동일한 안테나(500)를 사용하면 듀플렉서가 대역 선택 필터 역할을 겸할 수 있다. If there are multiple channels, the band select filter 502 passes in-band. In this case, the duplexer may serve as a band select filter when the same antenna 500 is used.

저잡음 증폭기(Low Noise Amplifier, 504)는 대역 통과 필터(502)에서 출력하는 신호를 증폭한다. 이때 저잡음 증폭기(504)는 잡음까지 증폭되는 것을 최대로 억제하면서 신호가 증폭되도록 한다. The low noise amplifier 504 amplifies the signal output from the band pass filter 502. In this case, the low noise amplifier 504 allows the signal to be amplified while maximally suppressing amplification to noise.

본 발명에 따른 저잡음 증폭기(504)는 광대역에 적용될 수 있는 것으로서 부궤환 기법이 적용된 잡음 및 임피던스 동시 정합 회로를 포함할 수 있다. 이때 상기한 정합 회로는 공통 인덕터를 이용하기 때문에 안정성 및 대역 특성을 가지면서도 칩면적을 감소시킨다. The low noise amplifier 504 according to the present invention may be applied to a wide band and may include a noise and impedance simultaneous matching circuit to which a negative feedback technique is applied. In this case, since the matching circuit uses a common inductor, the matching circuit reduces chip area while having stability and band characteristics.

이에 대해서는 하기의 도 6 내지 도 9를 이용하여 상세하게 설명한다. This will be described in detail with reference to FIGS. 6 to 9.

이미지 제거 필터(Image Reject Filter, 506)는 저잡음 증폭기(504)에서 증폭된 신호 중에 치명적인 이미지 주파수가 하기의 믹서(508)로 전달되는 것을 방지하기 위해 다시 한번 대역 통과 필터링을 수행한다. 또한 이미지 제거 필터(506)는 불요 주파수(spurious frequency)를 제거하고 고주파수(RF)단과 중간 주파수(Intermediate Frequency: IF)단을 분리하여 수신 시스템의 안정성을 도모한다.The Image Reject Filter 506 once again performs bandpass filtering to prevent lethal image frequencies from being transmitted to the mixer 508 below among the signals amplified by the low noise amplifier 504. In addition, the image removal filter 506 removes the spurious frequency and separates the high frequency (RF) stage and the intermediate frequency (IF) stage to improve the stability of the receiving system.

RF 다운 믹서(508)는 저잡음 증폭된 RF 신호를 IF 대역으로 주파수 하향 변환하는 기능을 수행한다. 이때 RF 국부 발진기(RF local oscillator, 510)는 RF 다운 믹서(508)의 주파수 합성을 위한 국부 발진(LO) 주파수를 공급한다. 채널 선택이 필요한 통신의 경우에 LO 주파수를 변화시켜 채널 선택을 할 수 있다. The RF down mixer 508 performs a function of frequency downconverting the low noise amplified RF signal to the IF band. In this case, the RF local oscillator 510 supplies a local oscillation (LO) frequency for frequency synthesis of the RF down mixer 508. In the case of communication requiring channel selection, channel selection can be made by changing the LO frequency.

위상 고정 루프(Phase Locked Loop: PLL, 512)는 RF 국부 발진기(510)의 출력 주파수가 흔들리지 않고 일정한 주파수에서 고정될 수 있도록 한다. 또한 제어 신호를 통해 RF 국부 발진기(510)에 사용되는 VCO(Voltage Controlled Oscillator, 전압 조정 발진기)의 전압을 정교하게 조절하여 RF 국부 발진기(510)의 출력 주파수를 원하는 주파수로 이동시켜 고정한다. A phase locked loop (PLL) 512 allows the output frequency of the RF local oscillator 510 to be locked at a constant frequency without shaking. In addition, by precisely adjusting the voltage of the voltage controlled oscillator (VCO) used in the RF local oscillator 510 through a control signal, the output frequency of the RF local oscillator 510 is moved to a desired frequency and fixed.

중간 주파수(IF)로 변환된 신호들은 여러 채널들을 모두 포함할 수 있다. 채널 선택 필터(Channel Select Filter, 514)는 이들 중에서 원하는 채널만을 대역 통과 필터링하여 선택한다.Signals converted to the intermediate frequency IF may include all of the various channels. The channel select filter 514 selects only a desired channel through band pass filtering.

RF 단의 저잡음 증폭기(504)로는 미약한 수신 신호를 충분히 증폭할 수 없어 IF 증폭기(516)는 채널 필터링을 거친 신호에 대해 신호 증폭을 수행할 수 있다. Since the low noise amplifier 504 of the RF stage cannot sufficiently amplify the weak received signal, the IF amplifier 516 may perform signal amplification on the signal filtered through the channel.

IF 다운 믹서(518)는 하향 변환 믹싱을 통해 반송파 주파수를 제거하고 본래 신호가 담긴 주파수 대역인 기저대역(baseband)으로 변환한다.The IF down mixer 518 removes the carrier frequency through down-conversion mixing and converts to a baseband, which is a frequency band in which the original signal is contained.

IF 국부 발진기(520)는 IF 다운 믹서(518)에 중간 주파수를 기저대역 신호로 변환하기 위한 LO 주파수를 공급한다. IF local oscillator 520 supplies the IF down mixer 518 with an LO frequency for converting the intermediate frequency into a baseband signal.

하기에서는 상기한 무선 통신 시스템에서 저잡음 증폭을 위해 사용되는 본 발명에 따른 저잡음 증폭기에 대해 상세하게 살펴본다. Hereinafter, the low noise amplifier according to the present invention used for low noise amplification in the wireless communication system will be described in detail.

도 6은 본 발명의 바람직한 일 실시예에 따른 부궤환 기법이 적용된 잡음 및 임피던스 동시 정합 회로를 도시한 도면이다.6 is a diagram illustrating a noise and impedance simultaneous matching circuit to which a negative feedback technique is applied according to an exemplary embodiment of the present invention.

도 6은 본 발명에 따른 저잡음 증폭기에 포함되는 회로에 관한 것으로서, 광대역에서 저잡음으로 임피던스 정합을 할 수 있는 회로이다. 6 relates to a circuit included in a low noise amplifier according to the present invention, and is a circuit capable of impedance matching with low noise in a wide band.

도 6에 도시된 바와 같이, 본 발명에 따른 정합 회로는 복수의 캐패시터(Cin, Cf, Cout , 600 내지 604), 제1 인덕터(Lg , 606), 제2 인덕터(Ls , 608), 복수의 MOS 트랜 지스터(M1,M2 , 610,612) 및 출력 부하(ZD , 614)를 포함할 수 있다. As shown in FIG. 6, the matching circuit according to the present invention includes a plurality of capacitors C in , C f , C out , 600 to 604, a first inductor L g , 606, a second inductor L s , 608, a plurality of MOS transistors M 1 , M 2 , 610 , 612, and output loads Z D , 614.

본 발명에 따르면, 제1 인덕터(606)는 입력 단자(601)에서 입력된 신호에 대해 제1 MOS 트랜지스터(610)의 소스단에 연결된 제2 인덕터(608)와의 인덕턴스 합으로 임피던스의 허수부 성분을 제거한다.According to the present invention, the first inductor 606 is an imaginary component of impedance as an inductance sum with a second inductor 608 connected to the source terminal of the first MOS transistor 610 with respect to the signal input from the input terminal 601. Remove it.

제1 MOS 트랜지스터(610)에서 나타나는 기생 캐패시컨스(Cgs)와 이에 병렬로 나타나는 트랜스 컨덕턴스(gm) 값은 제2 인덕터(608)의 인덕턴스 성분의 조합으로 실수부의 임피던스를 발생시킨다. The parasitic capacitance (C gs ) appearing in the first MOS transistor 610 and the transconductance (g m ) value appearing in parallel thereto generate an impedance of the real part by a combination of inductance components of the second inductor 608.

상기한 제1 인덕터(606), 제2 인덕터(608) 및 제1 MOS 트랜지스터(610)는 임피던스의 허수부를 제거하고 실수부의 임피던스를 발생시킨다는 점에서 임피던스 정합부(650)에 해당한다. The first inductor 606, the second inductor 608, and the first MOS transistor 610 correspond to the impedance matching unit 650 in that an imaginary part of impedance is removed and an impedance of a real part is generated.

한편, 게이트단에 바이어스 전압이 걸린 제2 MOS 트랜지스터(612)는 입력 신호의 증폭을 수행하는 증폭부(652)에 해당한다. 또한 제2 MOS 트랜지스터(612)의 드레인단에는 광대역 특성을 위해 캐패시터(Cf ,604) 및 저항(Rf ,616)을 포함하는 부궤환부(654)가 연결된다. On the other hand, the second MOS transistor 612 with the bias voltage applied to the gate terminal corresponds to the amplifier 652 for amplifying the input signal. In addition , a negative feedback part 654 including capacitors C f and 604 and resistors R f and 616 is connected to the drain terminal of the second MOS transistor 612 for wideband characteristics.

여기서 캐패시터(604)는 캐패시터의 양단에 걸리는 DC 바이어스를 막아주는 기능을 수행하며, 저항(616)은 수백옴에서 수킬로옴의 값을 가지면서 부궤환되는 신호의 양을 결정한다. Here, the capacitor 604 serves to prevent the DC bias across the capacitor, the resistor 616 has a value of several hundred ohms to several kiloohms to determine the amount of negative feedback signal.

한편, 종래에는 부궤환부가 고주파수 성분에 대한 임피던스를 주기 위해 별도의 인덕터를 포함하였으나 본 발명에 따르면 상기한 바와 같이 입력 신호의 허수 부 성분을 제거하는 제1 인덕터(606)에서 이와 같은 기능을 수행한다.Meanwhile, in the related art, the negative feedback unit includes a separate inductor to impart an impedance to the high frequency component, but according to the present invention, the first inductor 606 performs the same function as described above to remove the imaginary subcomponent of the input signal. do.

즉, 본 발명에 따르면 제1 인덕터(606)가 임피던스 정합부(650)와 부궤환부(654)의 공통 인덕터로서 사용된다. That is, according to the present invention, the first inductor 606 is used as a common inductor of the impedance matching unit 650 and the negative feedback unit 654.

실험적으로 본 발명에서와 같이 제1 인덕터를 공통 인덕터로 사용하는 경우 종래의 CMOS 저잡음 증폭기에 비해 약 0.06 mm2 정도 칩 면적을 줄 일 수 있었다. Experimentally, when using the first inductor as a common inductor as in the present invention, it was possible to reduce the chip area by about 0.06 mm 2 compared to the conventional CMOS low noise amplifier.

이처럼 제1 인덕터(606)를 임피던스 정합과 부궤환 경로에서 공통적으로 사용하도록 제공하는 경우 광대역 주파수의 정합에서 수반되는 다수의 인덕터 제공 문제를 해결할 수 있으며 칩면적 증가에 따라 비용 증가 및 신호 경로 증가로 인한 기생 성분의 증가 문제를 억제할 수 있게 된다. In the case of providing the first inductor 606 to be commonly used in the impedance matching and the negative feedback path, it is possible to solve the problem of providing a plurality of inductors associated with the matching of the wideband frequency, and to increase the cost and the signal path as the chip area increases. It is possible to suppress the problem of increased parasitic components.

도 7은 도 6에 따른 정합 회로가 적용된 저잡음 증폭기의 등가 회로도이다.7 is an equivalent circuit diagram of a low noise amplifier to which the matching circuit of FIG. 6 is applied.

도 7은 도 6에 도시된 공통 인덕터(제1 인덕터, 606)를 이용하는 정합 회로(630)에 증폭 이득을 높이기 위한 이득 회로(730)를 캐스코드 형태로 연결한 것을 도시한 것이다. FIG. 7 illustrates a case in which a gain circuit 730 for increasing amplification gain is connected to a matching circuit 630 using the common inductor (first inductor 606) shown in FIG. 6 in a cascode form.

도 7에 도시된 바와 같이, 공통 인덕터를 갖는 정합 회로(630)는 도 6에 도시된 구성을 가지며, 정합 회로의 증폭부(652)를 통한 캐패시터(Cis,602)에서의 출력은 제3 인덕터(Lis,700)를 통해 이득 회로의 제3 MOS 트랜지스터(702) 게이트단의 입력으로 된다. As shown in FIG. 7, the matching circuit 630 having the common inductor has the configuration shown in FIG. 6, and the output of the capacitor C is 602 through the amplifier 652 of the matching circuit is third. Through the inductor (L is , 700) is input to the gate terminal of the third MOS transistor 702 of the gain circuit.

이때 정합 회로(630)에 입력되는 신호는 Vb1과 Rb1의 등가 회로로 표현될 수 있으며 이득 회로(730)에 입력되는 신호는 Vb2과 Rb2의 등가 회로로 표현될 수 있다.In this case, the signal input to the matching circuit 630 may be represented by an equivalent circuit of V b1 and R b1 , and the signal input to the gain circuit 730 may be represented by an equivalent circuit of V b2 and R b2 .

여기서 정합 회로(630)와 이득 회로(730) 사이에 위치한 제3 인덕터(700)는 제3 트랜지스터(702)에서의 기생 캐패시턴스와 공진을 이루기 때문에 요구되는 대역폭 이외의 고주파 대역을 차단하는 기능을 수행한다. 이에 따라 특정 대역의 차단 특성이 개선될 수 있다. Here, the third inductor 700 located between the matching circuit 630 and the gain circuit 730 performs a function of blocking a high frequency band other than the required bandwidth because the third inductor 700 is in resonance with the parasitic capacitance of the third transistor 702. do. Accordingly, the blocking characteristic of a specific band can be improved.

제4 MOS 트랜지스터(704)는 제3 MOS 트랜지스터(702)와 제3 인덕터(700)의 조합으로 특정 대역이 차단된 신호를 원하는 이득 대역폭으로 증폭한다. The fourth MOS transistor 704 combines the third MOS transistor 702 and the third inductor 700 to amplify a signal having a specific band cut off to a desired gain bandwidth.

한편 정합 회로(630) 및 이득 회로(730)의 부하(ZD1,ZD2)에 위치한 저항(RD1,RD2,618,708)은 이득을 다소 낮추는 대신 모든 대역에서 평탄한 특성을 갖도록 한다. On the other hand, the resistors R D1 , R D2 , 618, 708 located in the loads Z D1 , Z D2 of the matching circuit 630 and the gain circuit 730 have flat characteristics in all bands instead of slightly lowering the gain.

한편, 도 8은 본 발명에 따른 저잡음 증폭기의 이득 곡선 그래프이고, 도 9는 본 발명에 따른 저잡음 증폭기의 삽입 손실 곡선 그래프이다.8 is a graph of a gain curve of a low noise amplifier according to the present invention, and FIG. 9 is a graph of an insertion loss curve of a low noise amplifier according to the present invention.

도 8의 이득 곡선 그래프에서 볼 수 있듯이, 본 발명에 따른 공통 인덕터를 이용하는 경우, 이득에 있어서 부궤환 경로로 인해 이득은 감소하는 반면, 이득의 평탄도는 매우 우수한 것을 확인할 수 있다. 한편, 도 9의 삽입손실 그래프는 본 발명에 따른 부궤환 기법과 잡음 및 임피던스 동시정합 기법이 두 개의 공진을 발생시키고 그에 따라 광대역의 입력정합이 나타남을 보여준다.As can be seen from the gain curve graph of FIG. 8, when the common inductor according to the present invention is used, the gain decreases due to the negative feedback path while the gain flatness is very excellent. On the other hand, the insertion loss graph of Figure 9 shows that the negative feedback method and the noise and impedance co-matching method according to the present invention generates two resonances, resulting in a wide bandwidth input matching.

상기한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대해 통상의 지식을 가진 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다. Preferred embodiments of the present invention described above are disclosed for purposes of illustration, and those skilled in the art will be able to make various modifications, changes, and additions within the spirit and scope of the present invention. Additions should be considered to be within the scope of the following claims.

이상에서 살펴본 바와 같이 본 발명에 따르면 정합 회로에서 임피던스 허수부 성분의 제거와 함께 부궤환 경로에서의 고주파 성분을 제거하기 위해 공통 인덕터를 사용하기 때문에 저잡음 증폭기의 칩면적을 감소시킬 수 있는 장점이 있다. As described above, according to the present invention, since the common inductor is used to remove the high frequency component in the negative feedback path along with the removal of the impedance imaginary component in the matching circuit, the chip area of the low noise amplifier can be reduced. .

또한 본 발명에 따르면 공통 인덕터를 이용하여 신호 경로를 감소시키기 때문에 기생 성분(예를 들어, 기생 캐패시턴스)을 최소화할 수 있는 장점이 있다.In addition, according to the present invention, since the signal path is reduced by using a common inductor, parasitic components (for example, parasitic capacitance) may be minimized.

Claims (7)

입력 신호를 저잡음으로 증폭하는 증폭기에 있어서,An amplifier for amplifying an input signal with low noise, 상기 입력 신호를 입력 받는 입력 단자;An input terminal for receiving the input signal; 제1 인덕터를 이용하여 상기 입력 신호의 입력 주파수를 이에 동일한 출력 주파수로 정합하는 임피던스 정합부;An impedance matching unit for matching an input frequency of the input signal to the same output frequency by using a first inductor; 상기 임피던스 정합된 신호를 증폭하는 증폭부; 및An amplifier for amplifying the impedance matched signal; And 상기 증폭부 출력 신호의 일부를 부궤환(negative feedback)하며, 상기 제1 인덕터를 이용하여 상기 부궤환되는 신호의 고주파 성분을 제거하는 부궤환부를 포함하는 것을 특징으로 하는 증폭기.And a negative feedback part performing negative feedback on a part of the amplification part output signal and removing high frequency components of the negative feedback signal using the first inductor. 제1항에 있어서,The method of claim 1, 상기 임피던스 정합부는, The impedance matching unit, 게이트단이 상기 제1 인덕터에 연결되는 제1 MOS 트랜지스터; 및A first MOS transistor having a gate terminal connected to the first inductor; And 상기 제1 트랜지스터의 소스단에 연결되는 제2 인덕터를 포함하는 것을 특징으로 하는 증폭기.And a second inductor connected to the source terminal of the first transistor. 제2항에 있어서,The method of claim 2, 상기 증폭부는 소스단이 상기 제1 MOS 트랜지스터의 드레인단에 연결되며, 드레인단이 상기 부궤환부에 연결되는 제2 MOS 트랜지스터를 포함하는 것을 특징으로 하는 증폭기.And the amplifier includes a second MOS transistor having a source terminal connected to a drain terminal of the first MOS transistor and a drain terminal connected to the negative feedback unit. 제1항에 있어서,The method of claim 1, 상기 부궤환부는 양단에 걸리는 DC 바이어스를 막아주는 캐패시터; 및The negative feedback part of the capacitor to prevent the DC bias applied to both ends; And 상기 부궤환되는 신호의 양을 결정하는 저항을 포함하는 것을 특징으로 하는 증폭기.And a resistor for determining the amount of the negative feedback signal. 제1항에 있어서, The method of claim 1, 상기 증폭부의 출력과 제3 인덕터를 경유하여 연결되는 이득 회로를 더 포함하는 것을 특징으로 증폭기.And a gain circuit connected to the output of the amplifier and via a third inductor. 제5항에 있어서, The method of claim 5, 상기 이득 회로는, The gain circuit, 게이트단이 상기 제3 인덕터에 연결되는 제3 MOS 트랜지스터-상기 제3 MOS 트랜지스터의 게이트단과 소스단 사이의 기생 캐패시턴스는 상기 제3 인덕터와 공 진을 이룸-; 및A third MOS transistor having a gate end coupled to the third inductor, wherein parasitic capacitance between the gate end and the source end of the third MOS transistor resonates with the third inductor; And 상기 증폭부에서 출력하는 신호의 2차적으로 증폭하는 제4 MOS 트랜지스터를 포함하는 것을 특징으로 하는 증폭기.And a fourth MOS transistor for secondarily amplifying the signal output from the amplifier. 제6항에 있어서, The method of claim 6, 상기 증폭부 및 상기 제4 MOS 트랜지스터의 일단에는 평탄 특성을 제공하는 저항이 연결되는 것을 특징으로 하는 증폭기.And an resistor providing a flatness characteristic to one end of the amplifier and the fourth MOS transistor.
KR1020070026016A 2007-03-16 2007-03-16 Amplifier using common inductor KR100828187B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070026016A KR100828187B1 (en) 2007-03-16 2007-03-16 Amplifier using common inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070026016A KR100828187B1 (en) 2007-03-16 2007-03-16 Amplifier using common inductor

Publications (1)

Publication Number Publication Date
KR100828187B1 true KR100828187B1 (en) 2008-05-08

Family

ID=39649970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070026016A KR100828187B1 (en) 2007-03-16 2007-03-16 Amplifier using common inductor

Country Status (1)

Country Link
KR (1) KR100828187B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7956692B2 (en) 2009-06-09 2011-06-07 Samsung Electro-Mechanics, Co., Ltd. Wide-band amplifier circuit with improved gain flatness
CN107634729A (en) * 2017-09-14 2018-01-26 电子科技大学 A kind of multi-octave ultra-wideband amplifier circuit
CN109067373A (en) * 2018-06-21 2018-12-21 安徽矽磊电子科技有限公司 A kind of radio-frequency amplifier circuit
CN113630090A (en) * 2021-08-11 2021-11-09 东南大学 Broadband high-gain high-linearity low-noise amplifier based on passive Balun
CN116582091A (en) * 2023-07-12 2023-08-11 中科海高(成都)电子技术有限公司 Signal amplifier
KR20240128267A (en) 2023-02-17 2024-08-26 충남대학교산학협력단 Amplifier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950022042A (en) * 1993-12-14 1995-07-26 양승택 Low power consumption broadband amplifier
KR19980057679A (en) * 1996-12-30 1998-09-25 손욱 Shadow Mask for Cathode Ray Tube
US6028487A (en) * 1996-09-30 2000-02-22 Nec Corporation Negative-feedback amplifier circuit capable of independently controlling a gain and an impedance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950022042A (en) * 1993-12-14 1995-07-26 양승택 Low power consumption broadband amplifier
US6028487A (en) * 1996-09-30 2000-02-22 Nec Corporation Negative-feedback amplifier circuit capable of independently controlling a gain and an impedance
KR19980057679A (en) * 1996-12-30 1998-09-25 손욱 Shadow Mask for Cathode Ray Tube

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7956692B2 (en) 2009-06-09 2011-06-07 Samsung Electro-Mechanics, Co., Ltd. Wide-band amplifier circuit with improved gain flatness
KR101060943B1 (en) * 2009-06-09 2011-08-30 삼성전기주식회사 Broadband Amplifier Improves Gain Flatness
CN107634729A (en) * 2017-09-14 2018-01-26 电子科技大学 A kind of multi-octave ultra-wideband amplifier circuit
CN109067373A (en) * 2018-06-21 2018-12-21 安徽矽磊电子科技有限公司 A kind of radio-frequency amplifier circuit
CN113630090A (en) * 2021-08-11 2021-11-09 东南大学 Broadband high-gain high-linearity low-noise amplifier based on passive Balun
KR20240128267A (en) 2023-02-17 2024-08-26 충남대학교산학협력단 Amplifier
CN116582091A (en) * 2023-07-12 2023-08-11 中科海高(成都)电子技术有限公司 Signal amplifier
CN116582091B (en) * 2023-07-12 2023-10-03 中科海高(成都)电子技术有限公司 signal amplifier

Similar Documents

Publication Publication Date Title
US8244194B2 (en) Narrow-band tunable radio frequency (RF) power amplifiers and related methods
US7266360B2 (en) Low noise amplifier for wireless communications
US9077290B2 (en) Low-noise amplifier with impedance boosting circuit
US7714657B2 (en) Low noise amplifier gain controlled scheme
US7649418B2 (en) Variable-gain amplifier
US7974599B2 (en) Low noise amplifier with constant input impedance
US7439811B2 (en) Broadband low noise amplifier and RF signal amplification method of the same
US9219452B2 (en) Dual mode receiver with RF splitter using programmable passive components
US8149049B2 (en) Low noise receiving apparatus
US20090039964A1 (en) Low-noise amplifier circuit and receiving system
US8319555B1 (en) Amplifier
KR100828187B1 (en) Amplifier using common inductor
US7317351B2 (en) Low noise amplifier
US8378748B2 (en) Amplifier
Khosravi et al. A low power, high gain 2.4/5.2 GHz concurrent dual-band low noise amplifier
KR100789918B1 (en) Input matching circuit for ultra-wideband low noise amplifier
WO2012156945A1 (en) Amplifier
KR100985473B1 (en) Low Noise Amplifier using Varator Diode and Method of Driving the Same
US8078126B2 (en) Communication apparatus and low noise amplifying method
US9160285B2 (en) Signal amplifier having inverted topology
US7443243B2 (en) High frequency amplifier having an attenuator
Lou et al. A wideband CMOS variable-gain low-noise amplifier for cable TV tuners
US8339205B1 (en) Low power wide-band amplifier with reused current
Sivonen et al. A gain stabilization technique for tuned RF low-noise amplifiers
CN111988004A (en) Amplifier circuit, high-frequency front-end circuit, and communication device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130410

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee