KR100826973B1 - method for manufacturing bit line - Google Patents

method for manufacturing bit line Download PDF

Info

Publication number
KR100826973B1
KR100826973B1 KR1020020039239A KR20020039239A KR100826973B1 KR 100826973 B1 KR100826973 B1 KR 100826973B1 KR 1020020039239 A KR1020020039239 A KR 1020020039239A KR 20020039239 A KR20020039239 A KR 20020039239A KR 100826973 B1 KR100826973 B1 KR 100826973B1
Authority
KR
South Korea
Prior art keywords
film
forming
bit line
tin
tungsten
Prior art date
Application number
KR1020020039239A
Other languages
Korean (ko)
Other versions
KR20040004982A (en
Inventor
김백만
김희준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020039239A priority Critical patent/KR100826973B1/en
Publication of KR20040004982A publication Critical patent/KR20040004982A/en
Application granted granted Critical
Publication of KR100826973B1 publication Critical patent/KR100826973B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Abstract

본 발명은 표면거칠기가 양호한 텅스텐막 재질의 비트라인을 형성하는 방법에 관해 개시한 것으로서, 실리콘기판 상에 비트라인 콘택을 가진 층간절연막을 형성하는 단계와, 층간절연막 전면에 Ti막을 형성하는 단계와, 대기에 노출되지 않은 상태에서 Ti막 상에 제 1TiN막을 형성하는 단계와, 결과물을 열처리하여 TiSi2막을 형성하는 단계와, TiSi2막을 포함한 기판 전면에 제 2TiN막을 형성하는 단계와, 제 2TiN막을 포함한 기판 전면에 세정 처리하는 단계와, 세정 완료된 기판 전면에 비트라인용 텅스텐막을 형성하는 단계를 포함한다.The present invention relates to a method of forming a bit line of a tungsten film material having a good surface roughness, comprising: forming an interlayer insulating film having a bit line contact on a silicon substrate, and forming a Ti film on the entire surface of the interlayer insulating film; Forming a first TiN film on the Ti film without heat exposure; forming a TiSi2 film by heat treating the resultant; forming a second TiN film on the entire surface of the substrate including the TiSi2 film; and a substrate including the second TiN film. And cleaning the entire surface, and forming a tungsten film for the bit line on the entire surface of the cleaned substrate.

Description

비트라인 형성 방법{method for manufacturing bit line}Method for manufacturing bit line

도 1a 내지 도 1c는 종래 기술에 따른 비트라인 형성 방법을 설명하기 위한 공정단면도.1A to 1C are cross-sectional views illustrating a method of forming a bit line according to the prior art.

도 2a 내지 도 2c는 종래 기술에 따른 비트라인용 텅스텐막의 표면거칠기를 단계적으로 보인 도면.2A to 2C are sectional views showing the surface roughness of a tungsten film for bit lines according to the prior art.

도 3은 종래 기술에 따른 문제점을 설명하기 위한 도면.3 is a view for explaining a problem according to the prior art.

도 4a 내지 도 4d는 본 발명에 따른 비트라인 형성 방법을 설명하기 위한 공정단면도.4A to 4D are cross-sectional views illustrating a method of forming a bit line according to the present invention.

* 도면의 주요부분에 대한 부호설명 ** Explanation of Signs of Major Parts of Drawings *

100. 반도체기판 102. 불순물영역100. Semiconductor substrate 102. Impurity region

103. 층간절연막 104. 비트라인 콘택103. Interlayer dielectric film 104. Bit line contact

106. Ti막 108, 110. TiN막106.Ti film 108, 110. TiN film

112. TiSi2막 116. 비트라인용 텅스텐막112. TiSi2 film 116. Tungsten film for bit line

120. 불산(HF)액 140. 급속 열처리120. Hydrofluoric acid (HF) solution 140. Rapid heat treatment

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 구체적으로는 표면거칠기가 양호한 텅스텐막 재질의 비트라인을 형성하는 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a bit line of a tungsten film material having a good surface roughness.

반도체소자의 집적도가 향상되고 고속화됨에 따라, 비트라인은 다결정 실리콘과 텅스텐 실리사이드를 재료로 하는 폴리사이드 구조에서부터 텅스텐막을 사용하는 구조로 발전하고 있다. As the degree of integration of semiconductor devices is improved and speeded up, bit lines have evolved from polyside structures made of polycrystalline silicon and tungsten silicide to tungsten films.

도 1a 내지 도 1c는 종래 기술에 따른 비트라인 형성 방법을 설명하기 위한 공정단면도이다. 또한, 도 2a 내지 도 2c는 종래 기술에 따른 비트라인용 텅스텐막의 표면거칠기를 단계적으로 보인 도면이다.1A to 1C are cross-sectional views illustrating a method of forming a bit line according to the prior art. 2A to 2C are diagrams showing the surface roughness of the tungsten film for bit lines according to the prior art in stages.

종래 기술에 따른 비트라인 형성 방법은, 도 1에 도시된 바와 같이, 먼저, 실리콘기판(1) 상에 층간절연막(4)을 형성한 후, 포토리쏘그라피 공정에 의해 상기 층간절연막을 식각하여 불순물영역(2)을 노출시키는 비트라인 콘택(3)을 형성한다. 이때, 상기 실리콘기판(1)에는 게이트 전극(미도시) 및 소오스 또는 드레인의 불순물영역(2)을 포함한 트랜지스터(transistor)(미도시)가 제조되어 있다. In the bit line forming method according to the related art, as shown in FIG. 1, first, an interlayer insulating film 4 is formed on a silicon substrate 1, and then the interlayer insulating film is etched by a photolithography process to remove impurities. A bit line contact 3 is formed which exposes the region 2. In this case, a transistor (not shown) including a gate electrode (not shown) and an impurity region 2 of a source or a drain is manufactured in the silicon substrate 1.

이어, 도 1b에 도시된 바와 같이, 상기 비트라인 콘택(3)을 포함한 층간절연막(4) 전면에 베리어 금속막(11)을 형성한다. 상기 베리어 금속막(11)은 이 후의 공정에서 비트라인용 텅스텐막의 원료인 WF6 기체가 기판의 실리콘(Si)과 만나 불필요한 반응을 일으키는 것을 막기 위해 것으로서, Ti막(6) 및 제 1TiN막(8)을 순차적으로 증착하여 형성한다.Subsequently, as shown in FIG. 1B, the barrier metal film 11 is formed on the entire surface of the interlayer insulating film 4 including the bit line contact 3. The barrier metal film 11 is used to prevent the WF6 gas, which is a raw material for the tungsten film for the bit line, from encountering silicon (Si) on the substrate and causing unnecessary reaction in the subsequent process. The Ti film 6 and the first TiN film 8 ) Is formed by depositing sequentially.

그 다음, 상기 결과물에 급속 열처리를 진행함으로서 비트라인 콘택(3)에 의해 노출된 기판의 실리콘(Si)과 Ti막(6)이 서로 반응하여 티타늄 실리사이드(TiSi2)막(12)을 형성한다. 이때, 상기 티타늄 실리사이드(TiSi2)막(12)은 실리콘기판과 후속 공정에서 형성될 비트라인 간의 접촉 저항을 감소시키는 역할을 한다.Then, by performing rapid heat treatment on the resultant, the silicon (Si) and the Ti film 6 of the substrate exposed by the bit line contact 3 react with each other to form a titanium silicide (TiSi 2) film 12. In this case, the titanium silicide (TiSi 2) film 12 serves to reduce the contact resistance between the silicon substrate and the bit line to be formed in a subsequent process.

이 후, 도 1c에 도시된 바와 같이, 상기 제 1TiN막(8) 상에 제 2TiN막(10)을 형성하고 나서, 상기 제 2TiN막(10) 상에 비트라인용 텅스텐막을 형성하기 이전에 실리콘막(14)을 먼저 형성한다. 이때, 제 2TiN막(10)은 대기 중에 노출된 상태에서 형성되며, 표면에는 산화층이 형성된다.Thereafter, as shown in FIG. 1C, after forming a second TiN film 10 on the first TiN film 8, and before forming a tungsten film for bit lines on the second TiN film 10. The film 14 is formed first. At this time, the second TiN film 10 is formed in the state exposed to the air, and an oxide layer is formed on the surface.

이때, 제 2TiN막(10) 위에 바로 비트라인용 텅스텐막을 형성하는 경우 제 2TiN막(10) 표면의 산화층에 의해 반응성이 떨어져 핵의 밀도가 지나치게 낮다. 따라서, 텅스텐막의 표면이 매우 거칠어진다.At this time, when the tungsten film for the bit line is directly formed on the second TiN film 10, the density of the nucleus is too low because the reactivity is reduced by the oxide layer on the surface of the second TiN film 10. Therefore, the surface of the tungsten film becomes very rough.

그러므로, 제 2TiN막(10) 위에 화학기상증착(Chemical Vapor Deposition: 이하, CVD라 칭함)공정에 의해 실리콘막(14)을 형성함으로서, 실리콘막에 의해 반응성을 높여 핵의 밀도를 증가시킨다.Therefore, by forming the silicon film 14 on the second TiN film 10 by a chemical vapor deposition (hereinafter referred to as CVD) process, the density of the nucleus is increased by increasing the reactivity by the silicon film.

이어, 실리콘막(14) 상에 비트라인용 텅스텐막(16)을 형성한다. 이때, 텅스텐막(16)은 매립 특성이 우수한 CVD 공정에 의해 형성하며, 상기 CVD 공정은, 도 2a 내지 도 2c에 도시된 바와 같이, 불연속적인 핵 생성(도 2a)→핵의 합체, 성장에 의한 연속막 형성(도 2b) → 그레인의 3차원적 성장(도 2c)과 같은 3단계 과정을 거쳐 비트라인용 텅스텐막(14)을 형성한다.Next, a tungsten film 16 for bit lines is formed on the silicon film 14. At this time, the tungsten film 16 is formed by a CVD process having excellent embedding characteristics, and the CVD process is characterized by discontinuous nucleation (FIG. 2A) → coalescence and growth as shown in FIGS. 2A to 2C. By forming a continuous film (FIG. 2B) → three-dimensional growth of grain (FIG. 2C), a tungsten film 14 for bit lines is formed.

도 3은 종래 기술에 따른 문제점을 설명하기 위한 것으로서, CVD공정에 의해 형성된 비트라인용 텅스텐막의 표면거칠기를 보인 도면이다.FIG. 3 is a view illustrating a problem of the surface of a tungsten film for bit lines formed by a CVD process.

그러나, 종래의 기술에서는 실리콘막 자체도 CVD 공정에 의해 형성되기 때문에 표면 거칠기가 크게 나타난다. 따라서, 도 3에 도시된 바와 같이, 표면거칠기가 큰 실리콘막 위에 증착되는 텅스텐막 또한 실리콘막의 거칠기 영향을 받을 수 밖에 없다. However, in the prior art, since the silicon film itself is also formed by the CVD process, the surface roughness is large. Therefore, as shown in FIG. 3, the tungsten film deposited on the silicon film having a large surface roughness may also be affected by the roughness of the silicon film.

그러므로, 소자의 집적도가 증대됨에 따라 비트라인의 폭이 점점 더 미세해지는 추세를 볼때 텅스텐 표면 거칠기는 후속 마스크 공정에서 더 큰 문제를 초래한다.Therefore, the tungsten surface roughness causes a greater problem in subsequent mask processing in view of the tendency that the width of the bitline becomes finer as the integration degree of the device increases.

이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 비트라인용 텅스텐막의 표면거칠기를 개선할 수 있는 비트라인 형성 방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a bit line forming method capable of improving the surface roughness of a tungsten film for bit lines.

상기 목적을 달성하기 위한 본 발명에 따른 비트라인 형성 방법은 실리콘기판 상에 비트라인 콘택을 가진 층간절연막을 형성하는 단계와, 층간절연막 전면에 Ti막을 형성하는 단계와, 대기에 노출되지 않은 상태에서 Ti막 상에 제 1TiN막을 형성하는 단계와, 결과물을 열처리하여 TiSi2막을 형성하는 단계와, TiSi2막을 포함한 기판 전면에 제 2TiN막을 형성하는 단계와, 제 2TiN막을 포함한 기판 전면에 세정 처리하는 단계와, 세정 완료된 기판 전면에 비트라인용 텅스텐막을 형성하는 단계를 포함한 것을 특징으로 한다.A bit line forming method according to the present invention for achieving the above object comprises the steps of forming an interlayer insulating film having a bit line contact on a silicon substrate, forming a Ti film on the entire surface of the interlayer insulating film, in a state not exposed to the atmosphere Forming a first TiN film on the Ti film, heat treating the resultant to form a TiSi2 film, forming a second TiN film on the entire surface of the substrate including the TiSi2 film, and cleaning the entire surface of the substrate including the second TiN film; And forming a tungsten film for bit lines on the entire surface of the cleaned substrate.

상기 세정 처리는 불산(HF)액에 디핑처리하며, 불산액의 농도는 0.05∼5wt% 이고, 불산액에 디핑하는 시간은 50∼300초를 유지한다. 또는, 상기 세정 처리는 건식 처리하며, H2 및 ClF3 중 어느 하나의 가스를 사용한다.The washing treatment is dipping in hydrofluoric acid (HF), the concentration of hydrofluoric acid is 0.05 to 5 wt%, and the time for dipping in hydrofluoric acid is maintained for 50 to 300 seconds. Alternatively, the cleaning treatment is a dry treatment, and either gas of H2 or ClF3 is used.

한편, 상기 세정 단계와, 비트라인용 텅스텐막 형성 단계는 대기 노출없이 연속적으로 진행한다.On the other hand, the cleaning step and the tungsten film forming step for the bit line proceeds continuously without exposure to the atmosphere.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4a 내지 도4d는 본 발명에 따른 비트라인 형성 방법을 설명하기 위한 공정단면도이다.4A through 4D are cross-sectional views illustrating a method of forming a bit line according to the present invention.

본 발명에 따른 비트라인 형성 방법은, 도 4a에 도시된 바와 같이, 먼저, 게이트(미도시) 및 소오스 또는 드레인의 불순물영역(102)을 포함한 트랜지스터가 제조된 실리콘 기판(100)을 제공한다.The bit line forming method according to the present invention, as shown in FIG. 4A, first provides a silicon substrate 100 in which a transistor including a gate (not shown) and an impurity region 102 of a source or a drain is manufactured.

이어, 상기 실리콘기판(100) 상에 층간절연막(104)을 형성하고 나서, 포토리소그라피 공정에 의해 상기 층간절연막(104)을 식각하여 불순물영역(102)을 노출시키는 비트라인 콘택(103)을 형성한다. 그런 다음, 비트라인 콘택(103) 하부의 자연산화막(미도시) 및 기타 불순물을 제거한다. 이때, 상기 자연산화막 제거 공정은 300:1 BOE(Buffer Oxide Etchant)용액을 이용한다.Subsequently, after forming the interlayer insulating film 104 on the silicon substrate 100, the interlayer insulating film 104 is etched by a photolithography process to form a bit line contact 103 exposing the impurity region 102. do. Thereafter, a native oxide film (not shown) and other impurities under the bit line contact 103 are removed. In this case, the natural oxide film removal process uses a 300: 1 BOE (Buffer Oxide Etchant) solution.

이 후, 도 4b에 도시된 바와 같이, 상기 자연산화막 제거 공정이 완료된 기판 전면에 Ti막(106)을 형성한다. 이때, 상기 Ti막(106)은 이온화된 금속 플라즈마(Ionized Metal Plasma) 공정에 의해 형성되며, 증착온도는 200∼400℃로, 증착 압력은 2∼30mTorr를 유지한다. 또한, 상기 Ti막(106)은 이 후의 공정에서 TiSi2막을 형성하기 위한 것으로서, TiSi2막을 형성하기 위해 높은 온도에서의 급속 열처리 공정에서 응결(agglomeration) 현상이나 도핑 재분포 현상에 의해 접촉 저항이 열화될 가능성이 있으므로 40∼500Å 두께로 조절한다.Thereafter, as shown in FIG. 4B, the Ti film 106 is formed on the entire surface of the substrate on which the natural oxide film removing process is completed. At this time, the Ti film 106 is formed by an ionized metal plasma (Ionized Metal Plasma) process, the deposition temperature is 200 ~ 400 ℃, the deposition pressure is maintained at 2 ~ 30mTorr. In addition, the Ti film 106 is for forming a TiSi2 film in a subsequent process, and in order to form the TiSi2 film, contact resistance may be deteriorated by agglomeration or doping redistribution during a rapid heat treatment at a high temperature. There is a possibility to adjust the thickness to 40 ~ 500Å.

이어, 대기 중에 노출되지 않은 상태에서 Ti막(106) 상에 제 1TiN막(108)을 형성한다. 이때, 상기 제 1TiN막을 대기 중에 노출되지 않은 조건에서 형성하는 이유는 Ti막와 제 1TiN막 계면에 산화층이 형성됨으로서 후속 열처리에서 TiSi2막의 형성이 억제되거나 응집을 촉진하여 접촉 저항을 열화시키는 것을 방지하기 위함이다. 또한, 상기 제 1TiN막(108)은 이온화된 금속 플라즈마 공정에 의해 형성되며, 증착 온도 및 압력은 각각 200∼400℃, 10∼25mTorr를 유지면서 100∼300Å 두께로 형성한다.Subsequently, the first TiN film 108 is formed on the Ti film 106 in a state of not being exposed to the atmosphere. In this case, the reason for forming the first TiN film under the condition of not being exposed to the atmosphere is that an oxide layer is formed at the interface between the Ti film and the first TiN film to prevent the formation of the TiSi 2 film in subsequent heat treatment or to promote aggregation to prevent deterioration of the contact resistance. to be. In addition, the first TiN film 108 is formed by an ionized metal plasma process, and the deposition temperature and pressure are formed to have a thickness of 100 to 300 kPa while maintaining 200 to 400 ° C. and 10 to 25 mTorr, respectively.

그 다음, 상기 결과물에 급속 열처리(140) 공정을 진행함으로서 비트라인 콘택(103)에 의해 노출된 기판의 실리콘(Si)과 Ti막(106)이 서로 반응하여 티타늄 실리사이드(TiSi2)막(112)을 형성한다. 이때, 상기 티타늄 실리사이드(TiSi2)막(112)은 실리콘기판과 후속 공정에서 형성될 비트라인 간의 접촉 저항을 감소시키는 역할을 한다. 또한, 상기 급속 열처리(140) 공정은 800∼900℃ 온도에서 10∼30초 동안 진행된다.Next, by performing a rapid heat treatment process 140 on the resultant, the silicon (Si) and the Ti film 106 of the substrate exposed by the bit line contact 103 react with each other to form a titanium silicide (TiSi2) film 112. To form. In this case, the titanium silicide (TiSi 2) film 112 serves to reduce the contact resistance between the silicon substrate and the bit line to be formed in a subsequent process. In addition, the rapid heat treatment process 140 is performed for 10 to 30 seconds at a temperature of 800 ~ 900 ℃.

이 후, 상기 급속열처리가 완료된 기판 전면에 제 2TiN막(110)을 형성한다. 이때, 상기 제 2TiN막(110)은 상기 급속 열처리에 의해 제 1TiN막에 형성되는 작은 틈을 통해 후속의 CVD 비트라인용 텅스텐막 증착 시 WF6와 Ti막이 접촉하여 반응하는 것을 방지하는 역할을 한다. 또한, 상기 제 2TiN막(110)은 막두께, 증착 방법, 공정 조건은 제 1TiN막과 동일하다. 한편, 상기 제 2TiN막(110)은 증착이 완료된 후 대기 중에 노출되며, 이때 제 2TiN막(110) 표면에는 산화층이 형성된다.Thereafter, a second TiN film 110 is formed on the entire surface of the substrate on which the rapid heat treatment is completed. At this time, the second TiN film 110 serves to prevent the WF6 and the Ti film from contacting and reacting during the subsequent deposition of the tungsten film for CVD bit line through a small gap formed in the first TiN film by the rapid heat treatment. In addition, the second TiN film 110 has the same film thickness, deposition method, and process conditions as those of the first TiN film. On the other hand, the second TiN film 110 is exposed to the atmosphere after the deposition is completed, the oxide layer is formed on the surface of the second TiN film 110.

이어, 도 4c에 도시된 바와 같이, 대기 중에 노출된 제 2TiN막(110)을 포함한 기판 전면을 불산(HF)액(120)에 디핑 처리하는 방식으로 습식 세정을 실시하여 제 2TiN막(110) 표면의 산화층을 제거한다. 이때, 상기 불산(HF)액(120)에서, 농도는 0.05∼5wt% 을 유지하며, 불산액에 디핑하는 시간은 50∼300초를 유지한다. 또는, 상기 세정 처리는 습식 세정 외에도 H2 및 ClF3 중 어느 하나의 가스를 사용여 건식 세정을 할 수도 있다.(미도시)Subsequently, as shown in FIG. 4C, the entire surface of the substrate including the second TiN film 110 exposed to the air is wet-washed by dipping the hydrofluoric acid (HF) liquid 120 to perform the second TiN film 110. Remove the oxide layer on the surface. At this time, in the hydrofluoric acid (HF) solution 120, the concentration is maintained at 0.05 to 5wt%, the time to dipping in hydrofluoric acid is maintained at 50 to 300 seconds. Alternatively, in addition to the wet cleaning, the cleaning treatment may be performed by dry cleaning using any one of H2 and ClF3.

상기 습식 세정 또는 건식 세정 공정 모두 제 2TiN막(110)이 대기 중에 노출된 상태이기 때문에 그 표면에 산화층이 필연적으로 형성된다.In both the wet cleaning and dry cleaning processes, since the second TiN film 110 is exposed to the air, an oxide layer is necessarily formed on the surface thereof.

그런 다음, 도 4c에 도시된 바와 같이, 상기 세정 공정이 완료된 기판 전면에 CVD 방법에 의해 비트라인용 텅스텐막(116)을 형성한다. 이때, 상기 텅스텐막(116)은 700∼1200Å 두께로 형성된다. 또한, 상기 세정 처리 및 비트라인용 텅스텐막 형성 공정은 대기 노출없이 연속적으로 진행한다.Then, as shown in FIG. 4C, a tungsten film 116 for bit lines is formed on the entire surface of the substrate on which the cleaning process is completed by the CVD method. At this time, the tungsten film 116 is formed to a thickness of 700 ~ 1200Å. In addition, the cleaning process and the tungsten film forming process for the bit line proceed continuously without exposure to the atmosphere.

이 후, 도면에 도시되지 않았지만, 텅스텐막 위에 질화막 및 반사방지막을 차례로 형성하고 이들 막들을 식각하여 비트라인을 형성한다.Thereafter, although not shown in the figure, a nitride film and an antireflection film are sequentially formed on the tungsten film, and these films are etched to form a bit line.

본 발명에서는 제 2TiN막을 형성한 후, 불산액에 디핑처리하여 상기 제 2TiN막 표면의 산화층을 제거할 뿐더러 더 이상의 산화를 방지함으로써, CVD 비트라인용 텅스텐막 형성 공정에서 Si막을 형성하지 않아도 제 2TiN막 위에 바로 고밀도의 핵형성이 가능하며, 이에 따라 텅스텐막의 표면 거칠기가 개선된다.In the present invention, the second TiN film is formed and then dipped in hydrofluoric acid to remove the oxide layer on the surface of the second TiN film and to prevent further oxidation, so that the second TiN is not formed in the tungsten film forming process for CVD bit line. High density nucleation is possible directly on the film, thereby improving the surface roughness of the tungsten film.

이상에서와 같이, 본 발명은 제 2TiN막을 형성한 후, 불산액에 디핑처리하여 상기 제 2TiN막 표면의 산화층을 제거할 뿐더러 더 이상의 산화를 방지함으로써, CVD 비트라인용 텅스텐막 형성 공정에서 Si막을 형성하지 않아도 CVD 비트라인용 텅스턴막의 핵 생성 밀도를 증가시켜 표면 거칠기를 개선할 수 있다.As described above, the present invention forms the second TiN film, and then dipping the hydrofluoric acid solution to remove the oxide layer on the surface of the second TiN film and to prevent further oxidation, thereby preventing the Si film from forming the tungsten film for CVD bit line. Even if not formed, the surface roughness can be improved by increasing the nucleation density of the tungsten film for CVD bit line.

따라서, 본 발명에서는 소자의 집적도가 증대되고 있는 후속의 노광 및 식각 공정에 대한 표면 거칠기의 제한을 경감시킬 수 있다.Therefore, in the present invention, it is possible to alleviate the limitation of surface roughness for subsequent exposure and etching processes in which the degree of integration of the device is increased.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

Claims (6)

실리콘기판 상에 비트라인 콘택을 가진 층간절연막을 형성하는 단계와,Forming an interlayer insulating film having a bit line contact on the silicon substrate; 상기 층간절연막 전면에 Ti막을 형성하는 단계와,Forming a Ti film over the entire interlayer insulating film; 대기에 노출되지 않은 상태에서 상기 Ti막 상에 제 1TiN막을 형성하는 단계와,Forming a first TiN film on the Ti film while not being exposed to air; 상기 결과물을 열처리하여 TiSi2막을 형성하는 단계와,Heat treating the resultant to form a TiSi 2 film; 상기 TiSi2막을 포함한 기판 전면에 제 2TiN막을 형성하는 단계와,Forming a second TiN film on the entire substrate including the TiSi 2 film; 상기 제 2TiN막을 포함한 기판 전면에 세정 처리하는 단계와,Cleaning the entire substrate including the second TiN film; 상기 세정 완료된 기판 전면에 비트라인용 텅스텐막을 형성하는 단계를 포함한 것을 특징으로 하는 비트라인 형성 방법.And forming a tungsten film for bit lines on the entire surface of the cleaned substrate. 제 1항에 있어서, 상기 세정 처리는 불산(HF)액에 디핑처리하는 것을 특징으로 하는 비트라인 형성 방법.The bit line forming method according to claim 1, wherein the cleaning treatment is dipping in hydrofluoric acid (HF). 제 2항에 있어서, 상기 불산액의 농도는 0.05∼5wt% 인 것을 특징으로 하는 비트라인 형성 방법.3. The method as claimed in claim 2, wherein the concentration of the hydrofluoric acid solution is 0.05 to 5 wt%. 제 1항에 있어서, 상기 불산액에 디핑하는 시간은 50∼300초인 것을 특징으로 하는 비트라인 형성 방법.The method of claim 1, wherein the dipping time in the hydrofluoric acid solution is 50 to 300 seconds. 제 1항에 있어서, 상기 세정 처리는 H2 및 ClF3 중 어느 하나의 가스를 이용하여 건식 처리하는 것을 특징으로 하는 비트라인 형성 방법.The bit line forming method according to claim 1, wherein the cleaning treatment is performed by dry treatment using any one of H 2 and ClF 3. 제 1항에 있어서, 상기 세정 단계와, 상기 비트라인용 텅스텐막 형성 단계는 대기 노출없이 연속적으로 진행하는 것을 특징으로 하는 비트라인 형성 방법.The bit line forming method according to claim 1, wherein the washing step and the tungsten film forming step for the bit line proceed continuously without exposure to the atmosphere.
KR1020020039239A 2002-07-08 2002-07-08 method for manufacturing bit line KR100826973B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020039239A KR100826973B1 (en) 2002-07-08 2002-07-08 method for manufacturing bit line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020039239A KR100826973B1 (en) 2002-07-08 2002-07-08 method for manufacturing bit line

Publications (2)

Publication Number Publication Date
KR20040004982A KR20040004982A (en) 2004-01-16
KR100826973B1 true KR100826973B1 (en) 2008-05-02

Family

ID=37315361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020039239A KR100826973B1 (en) 2002-07-08 2002-07-08 method for manufacturing bit line

Country Status (1)

Country Link
KR (1) KR100826973B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006034A (en) * 1997-06-30 1999-01-25 김영환 Bit line manufacturing method of semiconductor device
KR20010077741A (en) * 2000-02-08 2001-08-20 박종섭 Fabrication method of contact plug
KR20020002740A (en) * 2000-06-30 2002-01-10 박종섭 Method of forming a bit line in a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006034A (en) * 1997-06-30 1999-01-25 김영환 Bit line manufacturing method of semiconductor device
KR20010077741A (en) * 2000-02-08 2001-08-20 박종섭 Fabrication method of contact plug
KR20020002740A (en) * 2000-06-30 2002-01-10 박종섭 Method of forming a bit line in a semiconductor device

Also Published As

Publication number Publication date
KR20040004982A (en) 2004-01-16

Similar Documents

Publication Publication Date Title
US6759343B2 (en) Method and composition for selectively etching against cobalt silicide
JPH0579164B2 (en)
US20090026626A1 (en) Method for fabricating semiconductor device and semiconductor device
JPH10308360A (en) Manufacture of semiconductor device
JP5653577B2 (en) Improved method of germanide growth and device obtained thereby
US6979633B2 (en) Method of manufacturing semiconductor device
US6602785B1 (en) Method of forming a conductive contact on a substrate and method of processing a semiconductor substrate using an ozone treatment
US8445381B2 (en) Oxide-nitride stack gate dielectric
US6847085B2 (en) High aspect ratio contact surfaces having reduced contaminants
KR100826973B1 (en) method for manufacturing bit line
US6077776A (en) Polysilicon residue free process by thermal treatment
US6156632A (en) Method of forming polycide structures
TWI263268B (en) Method of forming a gate electrode in a semiconductor device
JP3199945B2 (en) Semiconductor device manufacturing method and its manufacturing apparatus
JPH05182925A (en) Manufacturing method and device of semiconductor device
JPH08191070A (en) Forming method of connection structure of semiconductor device
JP3248489B2 (en) Method for manufacturing semiconductor device
JP3597275B2 (en) Method for manufacturing semiconductor device
CN114078745A (en) Interconnect structure and method of forming the same
JP2001244440A (en) Wiring structure in integrated circuit and manufacturing method thereof
KR100197974B1 (en) Interconnecting method of semiconductor device
KR100604671B1 (en) Method for forming metal conductive line in semiconductor device
KR100419879B1 (en) Manufacturing method of semiconductor device
KR100252874B1 (en) Method for manufacturing semiconductor device
KR100564419B1 (en) Tungsten Silicide Layer Formation Method

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee