KR100824626B1 - Cmos image sensor and method for manufacturing having the same - Google Patents

Cmos image sensor and method for manufacturing having the same Download PDF

Info

Publication number
KR100824626B1
KR100824626B1 KR1020060126063A KR20060126063A KR100824626B1 KR 100824626 B1 KR100824626 B1 KR 100824626B1 KR 1020060126063 A KR1020060126063 A KR 1020060126063A KR 20060126063 A KR20060126063 A KR 20060126063A KR 100824626 B1 KR100824626 B1 KR 100824626B1
Authority
KR
South Korea
Prior art keywords
contact
active
gate electrode
active contact
image sensor
Prior art date
Application number
KR1020060126063A
Other languages
Korean (ko)
Inventor
임근혁
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060126063A priority Critical patent/KR100824626B1/en
Application granted granted Critical
Publication of KR100824626B1 publication Critical patent/KR100824626B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

A CMOS image sensor and a method for manufacturing the same are provided to enhance transfer efficiency of electrons by reducing a contact resistance. A gate electrode(210) including a trench formed at a predetermined area of an upper part thereof is formed on an active region of a semiconductor substrate(200). An active contact(230) is electrically connected to the gate electrode by burying a conductive material into the trench formed at the upper part of the gate electrode. A metal contact(240) is formed on an upper surface of the active contact to be electrically connected to the active contact. The gate electrode includes a gate oxide layer(212) and polysilicon(214). The active contact having the thickness of 0.05-0.15 mum is formed on a partial region of an upper part of the polysilicon.

Description

씨모스 이미지 센서 및 그 제조 방법{CMOS Image Sensor and Method for Manufacturing Having the Same}CMOS Image Sensor and Method for Manufacturing Having the Same}

도 1a는 종래 기술에 따른 씨모스 이미지 센서의 단면도,1A is a cross-sectional view of a CMOS image sensor according to the prior art,

도 1b는 종래 기술에 따른 씨모스 이미지 센서의 평면도,1b is a plan view of a CMOS image sensor according to the prior art,

도 2는 본 발명의 일 실시예에 따른 씨모스 이미지 센서의 구조를 나타낸 단면도,2 is a cross-sectional view showing the structure of a CMOS image sensor according to an embodiment of the present invention;

도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 씨모스 이미지 센서의 제조 방법을 나타낸 공정 단면도이다.3A to 3D are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to an exemplary embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

200: 반도체 기판 210: 게이트 전극200: semiconductor substrate 210: gate electrode

212: 게이트 산화막 214: 폴리실리콘212: gate oxide film 214: polysilicon

220: 스페이서 230: 액티브 콘택220: spacer 230: active contact

240: 메탈 콘택240: metal contact

본 발명은 씨모스 이미지 센서 및 그 제조 방법에 관한 것으로, 더욱 상세하 게는 액티브 콘택 형성시 발생하는 누설 전류 및 저항을 방지하기 위한 씨모스 이미지 센서 및 그 제조 방법에 관한 것이다.The present invention relates to a CMOS image sensor and a method of manufacturing the same, and more particularly, to a CMOS image sensor and a method of manufacturing the same for preventing the leakage current and resistance generated when forming an active contact.

일반적으로 이미지 센서라 함은 광학 영상(Optical Image)을 전기 신호로 변환시키는 반도체 소자로서, 이중 전하결합소자(CCD: Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며, CMOS(Complementary MOS) 이미지 센서는 제어회로(Control Circuit) 및 신호처리회로(Signal Processing Circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소 수만큼 MOS트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. A charge coupled device (CCD) is a device in which individual metal-oxide-silicon (MOS) capacitors are very close to each other. A device in which charge carriers are stored and transported in a capacitor while being positioned, and a CMOS (Complementary MOS) image sensor uses a CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. It is a device that adopts switching method that makes as many MOS transistors and uses it to detect output sequentially.

이러한 다양한 이미지 센서를 제조함에 있어서, 이미지 센서의 감광도(Photo Sensitivity)를 증가시키기 위한 노력들이 진행되고 있는 바, 그 중 하나가 집광기술이다. 예컨대, CMOS 이미지 센서는 빛을 감지하는 포토다이오드와 감지된 빛을 전기적 신호로 처리하여 데이터화하는 CMOS 로직회로부분으로 구성되는데, 광감도를 높이기 위해서는 전체 이미지 센서 면적에서 포토다이오드의 면적이 차지하는 비율을 크게 하려는 노력이 진행되고 있다.In the manufacture of such various image sensors, efforts are being made to increase the photo sensitivity of the image sensor, one of which is a condensing technology. For example, a CMOS image sensor is composed of a photodiode for detecting light and a portion of a CMOS logic circuit for processing the detected light into an electrical signal to make data. In order to increase the light sensitivity, the area of the photodiode in the total image sensor area is greatly increased. Efforts are underway.

또한, CCD와는 별도로 CMOS 이미지 센서의 고집적화도 급속도로 이루어지고 있는 단계이다. 0.25㎛의 선폭 이하의 기술에서의 이미지 센서 제조에 있어서도 기존의 스탠다드 로직(Standard Logic)과 동일하게 Ti 또는 Co 등의 살리사이드를 갖는 게이트 전극과 소스/드레인 영역이 필수화되고 있다.In addition, a high degree of integration of the CMOS image sensor is rapidly being achieved separately from the CCD. Also in the manufacture of image sensors in a technology having a line width of 0.25 mu m or less, a gate electrode and a source / drain region having a salicide such as Ti or Co have become indispensable, similar to existing standard logic.

대한민국 공개특허 제 2003-1108호와 제 2003-58276호에는 누설전류를 감소시킬 수 있는 살리사이드를 이용한 이미지 센서의 제조방법에 대하여 기재되어 있고, 미국 등록특허 제 6,040,592호에도 살리사이드 공정을 이용한 씨모스 이미지 센서에 대해서 기재되어 있다.Korean Patent Laid-Open Publication Nos. 2003-1108 and 2003-58276 describe a method of manufacturing an image sensor using salicide that can reduce leakage current, and US Patent No. 6,040,592 also uses a salicide process. It is described about a Morse image sensor.

종래기술에 따른 이미지 센서의 살리사이드 형성 공정은 먼저 반도체층에 국부적으로 필드 절연막을 형성한 다음, 필드 절연막과 떨어진 영역에 게이트 전극을 형성한 다음, 게이트 전극의 일측에 접하는 포토다이오드 및 게이트 전극의 타측에 접하는 소스/드레인을 형성하는 바, 통상의 포토다이오드 형성을 위한 이온주입 공정을 통해 형성된다. 상기 반도체층은 고농도인 P++ 층 및 P-Epi층이 적층된 것을 이용한다. 이어서, 전체 구조 표면을 따라 Ti 등의 금속막을 스퍼터링(Sputtering)법을 이용하여 300 Å 내지 500 Å의 두께가 되도록 형성한다.The salicide forming process of the image sensor according to the prior art first forms a field insulating film locally on the semiconductor layer, and then forms a gate electrode in an area away from the field insulating film, and then the photodiode and the gate electrode contacting one side of the gate electrode. The source / drain in contact with the other side is formed, and is formed through an ion implantation process for forming a conventional photodiode. The semiconductor layer uses a stacked P ++ layer and a P-Epi layer of high concentration. Subsequently, a metal film such as Ti is formed along the entire structure surface so as to have a thickness of 300 kPa to 500 kPa by the sputtering method.

다음, 730 ℃ 정도의 온도에서 20 초 정도의 시간 동안 급속열처리(Rapid Thermal Process, 이하, 'RTP'라 칭함)하여 실리사이드(Silicide)를 형성한다. 이 때 N2 등의 가스 분위기에서 열처리를 함으로써 기판의 Si와 Ti 등의 금속이 반응하여 TiSi2 등의 실리사이드가 형성된다.Next, a rapid thermal treatment (Rapid Thermal Process, hereinafter 'RTP') for about 20 seconds at a temperature of about 730 ℃ to form a silicide (Silicide). At this time, by heat treatment in a gas atmosphere such as N 2 , metals such as Si and Ti on the substrate react to form silicide such as TiSi 2 .

이때, 살리사이드(Salicide: Self Align Silicide) 공정이 적용되는 바, 산화막 계열에서는 Ti가 반응하지 않고 미반응 Ti가 잔류하게 되므로, 세정 공정 등을 실시하여 이러한 미반응 Ti를 제거한 다음, 다시 850℃ 정도의 고온에서 RTP를 실시함으로써, FD(Floating Diffusion) 등의 콘택 형성에 저항을 감소시킬 수 있는 실리사이드가 형성된다.At this time, a salicide (Salicide: Self Align Silicide) process is applied. In the oxide film series, since Ti does not react and unreacted Ti remains, a washing process or the like is performed to remove such unreacted Ti, and then 850 ° C. By conducting RTP at a high temperature, silicides are formed that can reduce resistance to contact formation such as floating diffusion (FD).

다음, 게이트 전극과 제1 금속층 간의 절연을 위하여 층간절연막을 형성한 후, 상기 층간절연막을 선택적으로 식각하여 금속층 콘택 부위를 형성한 후, 상기 콘택 부위에 금속 패턴을 형성한다.Next, after the interlayer insulating film is formed to insulate the gate electrode and the first metal layer, the interlayer insulating film is selectively etched to form a metal layer contact portion, and then a metal pattern is formed on the contact portion.

하지만, 상기와 같은 종래 기술에서는 도 1a와 도 1b와 같이 액티브 영역(A)과 게이트 영역(B)에 각각 콘택을 형성하고, M1C 콘택 형성시 픽셀 액티브 콘택(Pixel Active Contact)을 동시에 형성함으로써, 도 1a의 A에서와 같이 액티브 콘택 형성시 액티브 표면을 과도하게 식각하여 실리콘의 내부까지 오버에치되어 누설(Leakage) 전류 또는 콘택 저항(Rc)값이 증가하고, 저항값의 증가로 인해 게이트에 인가되는 전압에서 채널에 걸려야 하는 전압에 대한 손실을 가져오게 되며, 이로 인해 소스 단에 전달되는 전압의 강하를 가져오게 되므로, 포토다이오드의 동작시 더 큰 전압을 요구하게 된다.However, in the prior art as described above, by forming contacts in the active region A and the gate region B as shown in FIGS. 1A and 1B, respectively, and simultaneously forming pixel active contacts in forming M1C contacts, As shown in A of FIG. 1A, when the active contact is formed, the active surface is excessively etched and overetched to the inside of the silicon, thereby increasing the leakage current or the contact resistance (Rc) and increasing the resistance value. This results in a loss of the voltage that must be applied to the channel at the applied voltage, resulting in a drop in the voltage delivered to the source stage, thus requiring a larger voltage during operation of the photodiode.

본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 액티브 영역 및 게이트 영역에서 액티브 콘택을 형성시 발생하는 누설 전류 및 저항을 방지하기 위한 씨모스 이미지 센서 및 그 제조 방법을 제공하는 데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and provides a CMOS image sensor and a method of manufacturing the same for preventing leakage current and resistance generated when the active contact is formed in the active region and the gate region. There is a purpose.

본 발명의 다른 목적은 메탈 콘택의 형성시 공정 마진을 향상시키기 위한 씨모스 이미지 센서 및 그 제조 방법을 제공한다.Another object of the present invention is to provide a CMOS image sensor and a method of manufacturing the same for improving process margins when forming metal contacts.

이와 같은 목적을 달성하기 위한 본 발명은 씨모스 이미지 센서에 있어서, 반도체 기판 상의 액티브 영역 상에 형성된 게이트 전극; 상기 게이트 전극의 상부에 매립되어 형성되어 상기 게이트 전극과 전기적으로 접속되는 액티브 콘택(Active Contact); 및 상기 액티브 콘택의 상면에 형성되어 상기 액티브 콘택과 전기적으로 접속되는 메탈 콘택을 포함하는 것을 특징으로 한다.
본 발명은,발명에 따른 씨모스 이미지 쎈서의 제조방은 씨모스 이미지 센서의 제조 방법에 있어서, (a) 반도체 기판의 액티브 영역 상에 게이트 산화막 및 폴리실리콘을 순차적으로 증착하는 단계; (b) 상기 폴리실리콘 상부의 일부 영역을 소정의 깊이로 식각하여 액티브 콘택 형성용 트렌치를 형성하는 단계; (c) 상기 트렌치에 도전성 재료를 매립하고 평탄화하여 상기 폴리실리콘과 전기적으로 접속되는 액티브 콘택을 형성하는 단계; (d) 상기 게이트 산화막 및 상기 액티브 콘택이 형성된 폴리실리콘을 패터닝하여 게이트 전극을 형성하는 단계; 및 (e) 상기 액티브 콘택의 상면과 전기적으로 접속되는 메탈 콘택을 형성하는 단계를 포함하는 것을 특징으로 한다.
The present invention for achieving the above object is a CMOS image sensor, the gate electrode formed on the active region on the semiconductor substrate; An active contact buried in an upper portion of the gate electrode and electrically connected to the gate electrode; And a metal contact formed on an upper surface of the active contact and electrically connected to the active contact.
The present invention provides a method for manufacturing a CMOS image sensor according to the present invention, comprising: (a) sequentially depositing a gate oxide film and polysilicon on an active region of a semiconductor substrate; (b) etching a portion of the upper portion of the polysilicon to a predetermined depth to form an active contact forming trench; (c) embedding and planarizing a conductive material in said trench to form an active contact electrically connected with said polysilicon; (d) forming a gate electrode by patterning the polysilicon in which the gate oxide layer and the active contact are formed; And (e) forming a metal contact electrically connected to an upper surface of the active contact.

삭제delete

이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In addition, in describing the present invention, when it is determined that the detailed description of the related well-known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted.

도 2는 본 발명의 일 실시예에 따른 씨모스 이미지 센서의 구조를 나타낸 단면도이다.2 is a cross-sectional view illustrating a structure of a CMOS image sensor according to an exemplary embodiment of the present invention.

도 2를 참조하면, 본 발명에 따른 씨모스 이미지 센서는 반도체 기판(200) 상에서 필드 영역을 제외한 액티브 영역 상에 형성된 게이트 전극(210), 게이트 전극(210)의 측벽에 형성된 스페이서(220), 게이트 전극(210)의 상부에 매립되어 형성된 액티브 콘택(Active Contact)(230), 액티브 콘택(230)의 상면에 전기적으로 접속된 메탈 콘택 (240) 등을 포함한다.
자세하게는, 게이트 전극(210)은 게이트 산화막(212) 및 폴리실리콘(214)을 포함하고, 폴리실리콘(214) 상부의 일부 영역에 0.05~0.15 ㎛ 두께로 액티브 콘택(230)이 형성됨이 바람직하다. 여기서, 액티브 콘택(230)은 메탈 콘택(240)과 동일한 폭으로 형성되거나 메탈 콘택(240)의 1.5 배 이하의 폭으로 형성될 수 있으며, 메탈 콘택(240)과 동일한 금속 또는 게이트 전극(210)과 오믹 콘택(Ohmic Contact)을 형성하는 재료로 이루어지거나 알루미늄(Al), 구리(Cu) 및 알루미늄-구리 합금 등이 될 수 있다.
여기서, 액티브 영역은 반도체 기판(200) 상에 각각의 소자(예를 들면 : 트랜지스터, 캐패시터)가 형성되는 영역을 의미하고, 반도체 기판(200) 상에는 다수 액트브 영역이 형성되므로 각각의 액티브 영역을 분리시키기 위한 절연막이나 소자 격리막과 들로 구성되는 필드 영역이 형성된다. 본 발명의 설명에 기재된 게이트 영역은 액티브 영역 중에서 게이트 전극(210)이 형성되는 영역을 의미한다.
또한, 게이트 전극(210)의 상부에 매립되어 형성되는 액티브 콘택(230)과, 액트브 콘택(230)의 상면에 형성되어 전기적으로 접속되는 메탈 콘택은(240) 그 제조공정이 각각 이루어짐으로 서로를 구분하기 위하여 각각 다른 용어로 기재하고 있으나, 앞에서 설명한 두 콘택(230, 240)은 게이트 전극(210)을 도면 상에서 도시되지 않은 타 영역과 전기적으로 접속시킨다.
본 발명에 따른 씨모스 이미지 센서는 게이트 전극(210)의 폴리실리콘(214) 상부의 일부 영역에 트렌치를 형성하고, 이 트렌치에 전도성 물질을 매립하여 액티브 콘택(230)을 형성하여 전기 저항을 줄일 수 있다. 이러한 구성을 통해 게이트 전극(210)에 인가되는 전압 및 소스 전극에 전달되는 전압의 강하 즉, 씨모스 이미지 센서에서 발생하는 누설 전류 및 콘택 저항을 감소시킬 수 있고, 콘택 저항의 감소로 인해 전자의 전송 효율을 높일 수 있다. 이를 통해, 포토다이오드의 동작 전압을 낮출 수 있어 소자의 전력 소모를 줄일 수 있는 효과가 있다.
본 발명에 따른 씨모스 이지지 센서는 게이트 전극(210)이 형성되는 게이트 영역뿐만 아니라 반도체 기판 상에서 필드 영역을 제외한 액티브 영역의 형성시에 발생되는 누설 전류 및 콘택 저항의 증가를 방지할 수 있다. 이를 통해, 포토다이오드의 동작 전압을 낮출 수 있어 소자의 전력 소모를 줄일 수 있는 효과를 제공한다.
Referring to FIG. 2, the CMOS image sensor may include a gate electrode 210 formed on an active region excluding a field region on a semiconductor substrate 200, a spacer 220 formed on sidewalls of the gate electrode 210, It includes an active contact 230 formed in the upper portion of the gate electrode 210, a metal contact 240 electrically connected to the upper surface of the active contact 230.
In detail, the gate electrode 210 may include a gate oxide film 212 and polysilicon 214, and the active contact 230 may be formed to a thickness of 0.05 μm to 0.15 μm on a portion of the upper portion of the polysilicon 214. . Here, the active contact 230 may be formed to have the same width as the metal contact 240 or may be formed to have a width equal to or less than 1.5 times the metal contact 240, and the same metal or gate electrode 210 as the metal contact 240. It may be made of a material forming the ohmic contact and may be aluminum (Al), copper (Cu) and aluminum-copper alloy.
In this case, the active region refers to a region in which each element (for example, a transistor and a capacitor) is formed on the semiconductor substrate 200, and a plurality of active regions are formed on the semiconductor substrate 200. A field region composed of an insulating film or device isolation film and a delamination is formed. The gate region described in the description of the present invention means a region in which the gate electrode 210 is formed among the active regions.
In addition, the active contact 230 formed in the upper portion of the gate electrode 210 and the metal contact 240 formed on the upper surface of the act contact 230 and electrically connected to each other are manufactured by the manufacturing process. Although described in different terms, the two contacts 230 and 240 described above electrically connect the gate electrode 210 to other regions not shown in the drawings.
The CMOS image sensor according to the present invention forms a trench in a portion of the upper portion of the polysilicon 214 of the gate electrode 210 and forms an active contact 230 by filling a conductive material in the trench to reduce electrical resistance. Can be. This configuration can reduce the drop in the voltage applied to the gate electrode 210 and the voltage transmitted to the source electrode, that is, leakage current and contact resistance generated in the CMOS image sensor, and due to the decrease in the contact resistance, The transmission efficiency can be improved. Through this, the operating voltage of the photodiode can be lowered, thereby reducing the power consumption of the device.
The CMOS supporting sensor according to the present invention can prevent an increase in leakage current and contact resistance generated when the active region other than the field region is formed on the semiconductor substrate as well as the gate region where the gate electrode 210 is formed. Through this, the operating voltage of the photodiode can be lowered, thereby reducing the power consumption of the device.

도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 씨모스 이미지 센서의 제조 방법을 나타낸 공정 단면도이다.3A to 3D are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to an exemplary embodiment of the present invention.

도 3a에 도시된 바와 같이, 반도체 기판(200)의 액티브 영역 상에 열산화(Thermal Oxidation) 공정에 의해 게이트 산화막(212)을 형성하고, 게이트 산화막(212) 상에 화학 기상 증착 공정에 의해 게이트 전극(210)을 위한 폴리실리콘(214)을 증착한다.As shown in FIG. 3A, a gate oxide film 212 is formed on the active region of the semiconductor substrate 200 by a thermal oxidation process, and a gate is formed on the gate oxide film 212 by a chemical vapor deposition process. Polysilicon 214 is deposited for electrode 210.

도 3b에 도시된 바와 같이, 포토레지스트 공정을 이용하여 폴리실리콘(214) 상부의 일부 영역을 0.05~0.15 ㎛ 깊이로 식각하여 액티브 콘택(230)을 형성하기 위한 트렌치(230a)를 형성한다. 여기서, 트렌치(230a)는 메탈 콘택(240)과 동일한 폭으로 형성되거나 메탈 콘택(240)의 1.5 배 이하의 폭으로 형성됨이 바람직하다.As shown in FIG. 3B, a portion of the upper portion of the polysilicon 214 is etched to a depth of 0.05 to 0.15 μm using a photoresist process to form the trench 230a for forming the active contact 230. Here, the trench 230a may be formed to have the same width as the metal contact 240 or may be formed to have a width equal to or less than 1.5 times the metal contact 240.

도 3c에 도시된 바와 같이, 트렌치(230a)에 도전성 재료를 매립한 후, 화학기계적연마(CMP: Chemical Mechanical Polishing) 공정을 이용하여 평탄화하여 액티브 콘택(230)을 형성한다. 여기서, 도전성 재료는 메탈 콘택(240)과 동일한 금속 또는 게이트 전극(210)과 오믹 콘택(Ohmic Contact)을 형성하는 재료로 이루어지거나 알루미늄(Al), 구리(Cu) 및 알루미늄-구리 합금 등이 될 수 있다.As shown in FIG. 3C, the conductive material is embedded in the trench 230a, and then planarized using a chemical mechanical polishing (CMP) process to form the active contact 230. Here, the conductive material may be made of the same metal as the metal contact 240 or a material forming ohmic contact with the gate electrode 210 or may be aluminum (Al), copper (Cu), an aluminum-copper alloy, or the like. Can be.

이어서, 도 3d에 도시된 바와 같이, 게이트 산화막(212) 및 액티브 콘택(230)이 형성된 폴리실리콘(214)을 패터닝하여 게이트 전극(210)을 형성한 후, 반도체 기판(200) 및 게이트 전극(210)의 전면에 스페이서(220)를 형성하기 위한 절연막을 화학 기상 증착 공정 등에 의해 증착하고, 질화막을 비등방성 식각인 건식 식각 공정을 통하여 식각함으로써, 게이트 전극(210)의 양 측벽에 스페이서(220)를 형성하며, 액티브 콘택(230)의 상면과 전기적으로 접속되는 메탈 콘택(240)을 형성함으로써, 씨모스 이미지 센서의 제조를 완료한다.Subsequently, as shown in FIG. 3D, the polysilicon 214 having the gate oxide film 212 and the active contact 230 is patterned to form the gate electrode 210, and then the semiconductor substrate 200 and the gate electrode ( An insulating film for forming the spacer 220 on the entire surface of the 210 is deposited by a chemical vapor deposition process or the like, and the nitride film is etched through a dry etching process, which is an anisotropic etching, thereby forming spacers 220 on both sidewalls of the gate electrode 210. ), And the metal contact 240 is electrically connected to the upper surface of the active contact 230, thereby completing the manufacture of the CMOS image sensor.

이후에, 메탈 콘택(240)을 제외한 반도체 기판(200)의 전면에 살리사이드(Salicide) 방지 산화막이 추가적으로 형성될 수 있다.Thereafter, a salicide prevention oxide layer may be additionally formed on the entire surface of the semiconductor substrate 200 except for the metal contact 240.

비록, 본 발명의 일 실시예에서는 게이트 전극(210)에 액티브 콘택(230)을 형성하는 방법에 대해서 기술하고 있지만, 이에 한정하는 것은 아니며 반도체 기판(200)에서 액티브 영역 상부의 일부 영역을 소정 깊이로 식각하여 액티브 콘택(230)을 형성하는 방법도 제안될 수 있다.Although an embodiment of the present invention describes a method of forming the active contact 230 on the gate electrode 210, the present invention is not limited thereto, and a portion of the upper portion of the active region of the semiconductor substrate 200 may have a predetermined depth. Also, a method of forming the active contact 230 by etching the same may be proposed.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위 가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The above description is merely illustrative of the technical idea of the present invention, and those skilled in the art to which the present invention pertains may make various modifications and changes without departing from the essential characteristics of the present invention. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention but to describe the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The protection scope of the present invention should be interpreted by the following claims, and all technical ideas within the equivalent scope should be interpreted as being included in the scope of the present invention.

이상에서 설명한 바와 같이 본 발명에 의하면, 알루미늄 및 구리 등을 포함하는 금속 물질로 이루어진 넌살리사이드(NSAL: None_Salicide) 콘택을 포함하는 씨모스 이미지 센서 및 그 제조 방법을 제공함으로써, 씨모스 이미지 센서에서 발생하는 누설 전류 및 콘택 저항을 감소시킬 수 있고, 콘택 저항의 감소로 인해 전자의 전송 효율을 높일 수 있으며, 포토다이오드의 동작 전압을 낮출 수 있어 소자의 전력 소모를 줄일 수 있는 효과가 있다.As described above, according to the present invention, by providing a CMOS image sensor including a non-Salicide (NSAL :) contact made of a metal material including aluminum, copper and the like and a method of manufacturing the same, The leakage current and contact resistance generated can be reduced, the transmission efficiency of electrons can be increased due to the reduction of the contact resistance, and the operating voltage of the photodiode can be lowered, thereby reducing the power consumption of the device.

또한, 메탈 콘택의 형성시 콘택을 형성하기 위한 포인트가 넓어짐으로써, 공정 마진을 증가시킬 수 있고, 식각 공정 진행시 메탈 성분이 식각 배리어 역할을 함으로써, 식각 공정의 공정 마진을 증가시키는 효과가 있다.In addition, when the metal contact is formed, the point for forming the contact becomes wider, thereby increasing the process margin, and the metal component acts as an etching barrier during the etching process, thereby increasing the process margin of the etching process.

Claims (11)

씨모스 이미지 센서에 있어서,CMOS image sensor, 상부의 일부 영역에 트렌치를 포함하여 반도체 기판 상의 액티브 영역 상에 형성된 게이트 전극;A gate electrode formed on the active region on the semiconductor substrate by including a trench in a portion of the upper portion; 상기 게이트 전극의 상부에 형성된 트렌치에 도전성 재료가 매립되어 상기 게이트 전극과 전기적으로 접속되는 액티브 콘택(Active Contact);An active contact embedded in a trench formed on the gate electrode and electrically connected to the gate electrode; 및 상기 액티브 콘택의 상면에 형성되어 상기 액티브 콘택과 전기적으로 접속되는 메탈 콘택을 포함하는 것을 특징으로 하는 씨모스 이미지 센서. And a metal contact formed on an upper surface of the active contact and electrically connected to the active contact. 제1항에서,In claim 1, 상기 게이트 전극은 게이트 산화막 및 폴리실리콘을 포함하고, 상기 폴리실리콘 상부의 일부 영역에 0.05~0.15 ㎛ 두께로 상기 액티브 콘택이 형성되는 것을 특징으로 하는 씨모스 이미지 센서.The gate electrode may include a gate oxide layer and polysilicon, and the active contact may be formed to a thickness of 0.05 to 0.15 μm on a portion of the upper portion of the polysilicon. 제1항에서,In claim 1, 상기 액티브 콘택은 상기 메탈 콘택과 동일한 폭(Width)으로 형성되거나 상기 메탈 콘택의 1.5 배 이하의 폭으로 형성되는 것을 특징으로 하는 씨모스 이미지 센서.And the active contact is formed to have the same width as the metal contact or is formed to be 1.5 times or less wider than the metal contact. 제1항에서,In claim 1, 상기 액티브 콘택은 상기 메탈 콘택과 동일한 금속으로 이루어진 것을 특징으로 하는 씨모스 이미지 센서.And the active contact is made of the same metal as the metal contact. 제1항에서,In claim 1, 상기 액티브 콘택은 상기 게이트 전극과 오믹 콘택(Ohmic Contact)을 형성하는 재료로 이루어진 것을 특징으로 하는 씨모스 이미지 센서.And the active contact is made of a material forming ohmic contact with the gate electrode. 제1항에서,In claim 1, 상기 액티브 콘택은 알루미늄(Al), 구리(Cu) 및 알루미늄-구리 합금 중 선택된 어느 하나로 이루어진 것을 특징으로 하는 씨모스 이미지 센서.The active contact is a CMOS image sensor, characterized in that made of any one selected from aluminum (Al), copper (Cu) and aluminum-copper alloy. 씨모스 이미지 센서의 제조 방법에 있어서,In the method of manufacturing the CMOS image sensor, (a) 반도체 기판의 액티브 영역 상에 게이트 산화막 및 폴리실리콘을 순차적으로 증착하는 단계;(a) sequentially depositing a gate oxide film and polysilicon on the active region of the semiconductor substrate; (b) 상기 폴리실리콘 상부의 일부 영역을 소정의 깊이로 식각하여 액티브 콘택 형성용 트렌치를 형성하는 단계;(b) etching a portion of the upper portion of the polysilicon to a predetermined depth to form an active contact forming trench; (c) 상기 트렌치에 도전성 재료를 매립하고 평탄화하여 상기 폴리실리콘과 전기적으로 접속되는 액티브 콘택을 형성하는 단계;(c) embedding and planarizing a conductive material in said trench to form an active contact electrically connected with said polysilicon; (d) 상기 게이트 산화막 및 상기 액티브 콘택이 형성된 폴리실리콘을 패터닝하여 게이트 전극을 형성하는 단계; 및(d) forming a gate electrode by patterning the polysilicon in which the gate oxide layer and the active contact are formed; And (e) 상기 액티브 콘택의 상면과 전기적으로 접속되는 메탈 콘택을 형성하는 단계를 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.(e) forming a metal contact electrically connected to an upper surface of the active contact. 제7항에서,In claim 7, 상기 액티브 콘택은 상기 메탈 콘택과 동일한 폭(Width)으로 형성되거나 상기 메탈 콘택의 1.5 배 이하의 폭으로 형성되는 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.The active contact may be formed to have the same width as the metal contact or may be formed to be 1.5 times or less wider than the metal contact. 제7항에서,In claim 7, 상기 액티브 콘택은 상기 메탈 콘택과 동일한 금속으로 이루어진 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.And the active contact is made of the same metal as the metal contact. 제7항에서,In claim 7, 상기 액티브 콘택은 상기 게이트 전극과 오믹 콘택(Ohmic Contact)을 형성하는 재료로 이루어진 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.And the active contact is made of a material forming ohmic contact with the gate electrode. 제7항에서,In claim 7, 상기 액티브 콘택은 알루미늄(Al), 구리(Cu) 및 알루미늄-구리 합금 중 선택된 어느 하나로 이루어진 것을 특징으로 하는 씨모스 이미지 센서의 제조 방법.The active contact is made of any one selected from aluminum (Al), copper (Cu) and aluminum-copper alloy.
KR1020060126063A 2006-12-12 2006-12-12 Cmos image sensor and method for manufacturing having the same KR100824626B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060126063A KR100824626B1 (en) 2006-12-12 2006-12-12 Cmos image sensor and method for manufacturing having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060126063A KR100824626B1 (en) 2006-12-12 2006-12-12 Cmos image sensor and method for manufacturing having the same

Publications (1)

Publication Number Publication Date
KR100824626B1 true KR100824626B1 (en) 2008-04-24

Family

ID=39572367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060126063A KR100824626B1 (en) 2006-12-12 2006-12-12 Cmos image sensor and method for manufacturing having the same

Country Status (1)

Country Link
KR (1) KR100824626B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150093583A (en) * 2014-02-07 2015-08-18 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Semiconductor structure and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040003955A (en) * 2002-07-05 2004-01-13 주식회사 하이닉스반도체 Method for fabricating CMOS image sensor using butting contact
KR20060077139A (en) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 Method for fabrication of copper metal line in image sensor
KR20060077063A (en) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 Cmos image sensor and method for manufacturing the same using cu process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040003955A (en) * 2002-07-05 2004-01-13 주식회사 하이닉스반도체 Method for fabricating CMOS image sensor using butting contact
KR20060077139A (en) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 Method for fabrication of copper metal line in image sensor
KR20060077063A (en) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 Cmos image sensor and method for manufacturing the same using cu process

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150093583A (en) * 2014-02-07 2015-08-18 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Semiconductor structure and manufacturing method thereof
US9559190B2 (en) 2014-02-07 2017-01-31 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
KR101707719B1 (en) * 2014-02-07 2017-02-16 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Semiconductor structure and manufacturing method thereof

Similar Documents

Publication Publication Date Title
TWI298200B (en) Solid-state imaging device and method of manufacturing the same
KR100695517B1 (en) CMOS Image Sensor and Method of Using the Same
US20080157144A1 (en) Cmos image sensor and fabricating method thereof
KR100465380B1 (en) Semiconductor device and fabrication process therefor
JP4137161B1 (en) Method for manufacturing photoelectric conversion device
JP2010212471A (en) Solid-state image pickup device, and method of manufacturing the same
US7045380B2 (en) CMOS image sensor and method of fabricating the same
JPWO2005069377A1 (en) Solid-state imaging device and manufacturing method thereof
TWI255549B (en) Solid-state image pickup device
JP2007317939A (en) Solid-state image sensing element and its manufacturing method
JP4751705B2 (en) Manufacturing method of semiconductor device
JP4284908B2 (en) MOS type solid-state imaging device and manufacturing method thereof
CN100483683C (en) CMOS image sensor and manufacturing method thereof
JPWO2004097930A1 (en) Semiconductor device and manufacturing method thereof
KR100561971B1 (en) Method for manufacturing CMOS image sensor
KR100824626B1 (en) Cmos image sensor and method for manufacturing having the same
KR100708866B1 (en) Method of fabricating image sensors
TW201005933A (en) Image sensor and method for manufacturing the same
JP2010118661A (en) Image sensor and method of manufacturing the image sensor
KR100562669B1 (en) Fabricating method of image sensor using salicide process
KR101024825B1 (en) Image sensor and Manufacturing method of image sensor
KR20070083348A (en) Method for forming a contact of cmos image sensor
KR100772271B1 (en) Method for manufacturing contact of image sensor device
KR100730472B1 (en) Fabricating method of image sensor
KR100763680B1 (en) Structure and method for manufacturing contact of image sensor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120319

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee