KR100818783B1 - Solar cells fabricated on cube-textured metallic substrate - Google Patents

Solar cells fabricated on cube-textured metallic substrate Download PDF

Info

Publication number
KR100818783B1
KR100818783B1 KR1020060056368A KR20060056368A KR100818783B1 KR 100818783 B1 KR100818783 B1 KR 100818783B1 KR 1020060056368 A KR1020060056368 A KR 1020060056368A KR 20060056368 A KR20060056368 A KR 20060056368A KR 100818783 B1 KR100818783 B1 KR 100818783B1
Authority
KR
South Korea
Prior art keywords
metal substrate
layer
semiconductor layer
type semiconductor
cubic
Prior art date
Application number
KR1020060056368A
Other languages
Korean (ko)
Other versions
KR20060135527A (en
Inventor
이병수
이종묵
Original Assignee
이병수
이종묵
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이병수, 이종묵 filed Critical 이병수
Publication of KR20060135527A publication Critical patent/KR20060135527A/en
Application granted granted Critical
Publication of KR100818783B1 publication Critical patent/KR100818783B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 단결정 실리콘 기판을 사용하지 않고, 입방 정렬된(cube-textured) 금속 기판을 사용하여 태양전지를 제작함으로써 가격이 저렴한 태양전지가 게시된다. 본 발명에 따른 태양전지는 결정이 일정한 방향으로 정렬된 기판을 사용함으로써 결정 방향이 무작위인 폴리 실리콘이나 비정질 실리콘을 사용하는 태양전지보다 높은 효율을 갖는다.The present invention discloses a low cost solar cell by fabricating a solar cell using a cub-textured metal substrate without using a single crystal silicon substrate. The solar cell according to the present invention has higher efficiency than a solar cell using polysilicon or amorphous silicon having a random crystal direction by using a substrate in which crystals are aligned in a constant direction.

태양전지, 금속기판, 입방 정렬(cube-texture) Solar cells, metal substrates, cub-texture

Description

입방 정렬된 금속 기판 위에 형성된 태양전지{Solar cells fabricated on cube-textured metallic substrate}Solar cells fabricated on cube-textured metallic substrate

도 1은 본 발명의 제1 실시 예에 따른 정렬된 금속 기판 위에 형성된 실리콘 기판의 구조를 나타낸 것이고,1 illustrates a structure of a silicon substrate formed on an aligned metal substrate according to a first embodiment of the present invention.

도 2는 도1의 실리콘 기판 위에 제작된 태양전지의 회로 예를 도시한 것이고,2 illustrates a circuit example of a solar cell fabricated on the silicon substrate of FIG. 1,

도 3은 폴리 실리콘 기판에서의 도메인들의 결정 방향을 나타낸 것이고,3 shows the crystal orientation of domains in a polysilicon substrate,

도 4는 본 발명에 따른 반도체 기판에서의 도메인들의 결정 방향을 나타낸 것이며,4 illustrates a determination direction of domains in a semiconductor substrate according to the present invention.

도 5는 본 발명에서 사용되는 금속 기판의 (100)-방향 극점도의 예이고,5 is an example of a (100) -direction pole figure of a metal substrate used in the present invention,

도 6은 두 도메인 사이의 부정합에 의하여 발생하는 전하의 공간 배치 예이며,6 is an example of the spatial arrangement of charges caused by mismatch between two domains,

도 7은 본 발명의 제2 실시예에 따른 태양전지 구조를 나타낸 것이고, 7 shows a solar cell structure according to a second embodiment of the present invention,

도 8은 본 발명에 따른 태양전지의 제조 장치 예를 도시한 것이고,8 illustrates an example of an apparatus for manufacturing a solar cell according to the present invention.

도 9는 본 발명의 제3 실시예에 따른 태양전지 구조를 나타낸 것이다.9 shows a structure of a solar cell according to a third embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

110, 210 : 입방 정렬된 금속기판 120, 220 : 비전도성 세라믹층110, 210: Cubic aligned metal substrate 120, 220: Non-conductive ceramic layer

130 : 반도체층 230 : 제1형 반도체층130: semiconductor layer 230: first type semiconductor layer

240 : 제2형 반도체층 250,260 : 투명전극240: type 2 semiconductor layer 250, 260: transparent electrode

710 : 입방정렬된 금속기판 720 : 전도성 세라믹층710: cubic aligned metal substrate 720: conductive ceramic layer

730 : 제1형 반도체층 740 : 제2형 반도체층730: first type semiconductor layer 740: second type semiconductor layer

750 : 투명전극 760 : 반사방지막750 transparent electrode 760 antireflection film

770, 780 : 전기 접합부770, 780: electrical junction

800 : 실린더 810 : 입방정렬된 금속기판800 cylinder 810 cubic aligned metal substrate

820 : 세라믹 박막 증착부 830 : 반도체층 증착부820: ceramic thin film deposition unit 830: semiconductor layer deposition unit

840 : 투명전극 증착부 850 : 릴(reel)840: transparent electrode deposition unit 850: reel

910 : 입방정렬된 금속기판 920 : 비전도성 세라믹층910: cubic aligned metal substrate 920: non-conductive ceramic layer

925 : 전도성 세라믹 또는 금속925: conductive ceramic or metal

930 : 제1형 반도체층 940 : 제2형 반도체층930: type 1 semiconductor layer 940: type 2 semiconductor layer

950 : 투명전극 960 : 반사방지막950 transparent electrode 960 antireflection film

970, 980 : 전기 접합부970, 980: electrical junction

본 발명은 입방 정렬된 금속 기판에 형성된 태양전지에 관한 것으로, 더 상 세하게는 단결정 실리콘(Si) 기판을 사용하지 않으면서도, 비정질 실리콘(α-Si)이나, 다결정 실리콘(poly-Si)을 사용하는 태양전지 보다 효율이 우수한 태양전지에 관한 것이다.The present invention relates to a solar cell formed on a cubic aligned metal substrate, and more particularly, to amorphous silicon (α-Si) or polycrystalline silicon (poly-Si) without using a single crystal silicon (Si) substrate. It relates to a solar cell which is more efficient than the solar cell used.

태양전지는 친환경적이고, 반영구적으로 사용이 가능하기 때문에 미래의 중요한 에너지원으로 많은 주목을 받고 있다. 그러나 일반적으로 효율이 높은 태양전지는 실리콘 기판을 사용하는데, 태양전지가 복잡한 회로를 필요로 하지 않지만 대면적의 소자임으로 인하여 고가인 대 면적 실리콘 기판을 필요로 하게 되어 실용화의 많은 장애가 되어왔다. 이에 대한 대안으로 유리판이나 금속판과 같이 저가이고 비정질인 기판 위에 비정질의 실리콘 층을 형성하고, 이 비정질 실리콘 층에 태양전지를 형성하여 사용하는 비정질 태양전지에 대한 연구가 많이 진행 되었으며, 비정질 실리콘의 빛에 대한 감도가 실리콘 기판에 비하여 우수한 것으로 알려져 있다. 그러나 비정질 실리콘 내부에는 완전히 공유결합 되지못한 끊어진 결합들이 공간상에 무작위로 분포하고, 입사하는 빛에 의하여 발생하는 전자-정공 쌍들은 이러한 끊어진 결합들에 포획(trap)되어 다시 재결합됨으로써 단결정 실리콘 기판을 사용하는 태양전지에 비하여 효율이 현저하게 떨어지는 단점이 있다. 이러한 포획 중심(trap center) 들의 숫자를 줄이기 위하여서는 비정질의 실리콘을 결정화시키는 과정이 필요한데, 이러한 결정화는 기판을 유리판으로 사용하는 경우 레이저 등을 사용하여 부분적으로 녹여서 결정화하는 방법 등이 있지만 결정화시키는 시간이 많이 필요하고, 공정의 가격이 높아지는 단점이 있다. 또한 이러한 과정을 거쳐서 결정화된 기판의 도메인들이 무작위의 방향을 가지므로 일정한 수준 이하로 포획 중 심 밀도의 감소는 기대할 수 없어서 효율을 높이는데 장애가 된다.Solar cells are attracting much attention as an important energy source of the future because they can be used eco-friendly and semi-permanently. However, in general, highly efficient solar cells use silicon substrates, but solar cells do not require complex circuits, but due to their large area, they require expensive large-area silicon substrates, which has been a barrier to practical use. As an alternative to this, many researches have been conducted on amorphous solar cells using amorphous silicon layers formed on low-cost and amorphous substrates such as glass plates and metal plates, and solar cells formed on the amorphous silicon layers. The sensitivity to is known to be superior to that of silicon substrates. However, within amorphous silicon, broken bonds that are not completely covalently distributed randomly in space, and electron-hole pairs generated by incident light are trapped by these broken bonds and recombined to form a single crystal silicon substrate. Compared with the solar cell used, there is a disadvantage that the efficiency is significantly lower. In order to reduce the number of trap centers, a process of crystallizing amorphous silicon is required. This crystallization is a method of crystallizing partially by using a laser or the like when the substrate is used as a glass plate. There is a disadvantage that a lot of this, and the price of the process is increased. In addition, since the domains of the substrate crystallized through this process have a random direction, the reduction of the center density of the capture below a certain level cannot be expected, which is an obstacle to increasing the efficiency.

본 발명이 이루고자 하는 기술적 과제는 단결정 실리콘 기판을 사용하지 않으므로 가격이 저렴하고, 위의 비정질 실리콘 태양전지 등에서와 같이 다수로 존재하는 포획 중심(trap center) 들을 줄이는 방법을 사용하여 효율이 단결정 실리콘 기판을 사용하는 것과 비슷한 고 효율의 태양전지를 제공하는 것이다.The technical problem to be achieved by the present invention is low cost because it does not use a single crystal silicon substrate, and the efficiency is high by using a method of reducing trap centers that exist in a large number as in the amorphous silicon solar cell. It is to provide a high efficiency solar cell similar to using.

본 발명자들은 입방 정렬된 금속 박막을 태양 전지의 기판으로 사용하는 경우 상기의 목적을 달성할 수 있음을 확인하고 본 발명을 완성하였다.The present inventors have completed the present invention by confirming that the above object can be achieved when using a cubic aligned metal thin film as a substrate of a solar cell.

따라서, 본 발명은 입방 정렬된 금속 기판에 형성된 태양 전지에 관한 것으로서, 보다 상세하게는 입방 정렬된 금속 기판과; 상기 기판 위에 형성되는 제1형 반도체 층 및 제2형 반도체 층; 및 전극을 포함하는 태양 전지에 관한 것이다. Accordingly, the present invention relates to a solar cell formed on a cubic aligned metal substrate, and more particularly to a cubic aligned metal substrate; A first type semiconductor layer and a second type semiconductor layer formed on the substrate; And it relates to a solar cell comprising an electrode.

본 발명에서는 상기 전극의 위치에 따라 상이한 구조를 갖는 세 가지의 태양 전지가 제공된다. 첫 번째 구조는 그 한 실시예를 도 2에 나타낸 바와 같이 제 1형 반도체 층에 형성되는 제 1형 전극과, 제 2형 반도체 층에 연결되는 제 2형 전극을 가지는 경우이며, 두 번째 구조는 그 한가지 실시예를 도 7에 나타낸 바와 같이 첫 번째 구조와 다른 점은 금속 기판의 전도성을 이용하여 상기 제 1형 전극이 제1형 반도체 층이 아닌 금속 기판에 연결되는 구조라는 점이고, 따라서 그 제조 과정이 보다 단순하며, 첫 번째 구조에 비해 발전 면적 및 효율이 큰 장점이 있다. 세 번째 구조는 도 9와 같이 비 전도성 막의 일부가 전기적으로 금속 기판에 연결되는 구조이다. In the present invention, three solar cells having different structures according to the positions of the electrodes are provided. The first structure is a case in which one embodiment has a first type electrode formed in the first type semiconductor layer and a second type electrode connected to the second type semiconductor layer as shown in FIG. One embodiment differs from the first structure as shown in FIG. 7 in that the first type electrode is connected to the metal substrate rather than the first type semiconductor layer by using the conductivity of the metal substrate, and thus the fabrication thereof. The process is simpler, and the power generation area and efficiency are larger than the first structure. The third structure is a structure in which a portion of the non-conductive film is electrically connected to the metal substrate as shown in FIG. 9.

또한 본 발명에서는 입방 정렬된 금속 기판에 형성된 태양 전지를 제조하는 방법을 제공한다.The present invention also provides a method of manufacturing a solar cell formed on a cubic aligned metal substrate.

본 발명에 따른 입방 정렬된 금속 기판은 재료공학에서 잘 알려진 금속의 정렬 방법에 의해 제조된다. 면심입방(FCC, Face centered cubic)구조를 갖는 금속을 적당한 두께까지 냉간 압연(cold-rolling)하고 적당한 온도에서 열처리하면 입방 정렬(cube texture)됨은 잘 알려져 있다. 본 발명에 따른 입방 정렬된 금속 기판은 면심입방의 결정 구조를 갖는 금속을 상온 또는 저온에서 압축률이 95% 이상으로 압연하고 적당한 온도에서 열처리를 하여 제조된다. 입방 정렬된 기판은 도메인이 존재하며, 각 도메인들은 도4와 같이 수직 방향의 정렬이 우수하고, 수평 방향의 정렬이 약 10도 이내의 오차의 범위에서 분포하게 된다(도4). 이것은 도3에 나타난 것과 같은 일반적인 다결정(poly-crystal)의 도메인들의 결정 방향 배열과 많은 차이가 난다. 다결정(Poly-crystal)에 존재하는 도메인들은 도3과 같이 공간적으로 무작위한 방향으로 존재하지만, 입방 정렬된 도메인들은 특정한 방향성을 가지고 분포하며, 이러한 기판의 대표적인 극점도(pole figure)의 한 예는 도5와 같다. Cubic aligned metal substrates according to the present invention are produced by methods of aligning metals well known in materials engineering. It is well known that when a metal having a face centered cubic (FCC) structure is cold-rolled to an appropriate thickness and heat-treated at an appropriate temperature, the cube texture is known. The cubic aligned metal substrate according to the present invention is produced by rolling a metal having a crystal structure of face centered cubic at a temperature of 95% or more at normal or low temperature and heat-processing at an appropriate temperature. The cubic aligned substrate has domains, and each domain has excellent vertical alignment as shown in FIG. 4, and the horizontal alignment is distributed within an error range of about 10 degrees (FIG. 4). This is very different from the crystal orientation arrangement of the general poly-crystal domains as shown in FIG. The domains present in the poly-crystals exist in a spatially random direction as shown in FIG. 3, but the cubic aligned domains are distributed with specific orientations. An example of a representative pole figure of such a substrate is Same as FIG.

반도체 기판에서 두 도메인이 서로 다른 방향을 가지는 경우, 두 도메인 사이에는 끊어진 결합이 존재하게 된다. 도6은 4가의 결합을 갖는 평면위의 원자들의 예이다. 결정 방향이 서로 다른 두 도메인(610, 620)의 계면에는 다른 원자들과 달리 5개의 결합을 갖는 원자(630)와 원자의 결함(void,640)이 존재하게 된다. 이 영역에는 여분의 전자들을 가지게 되므로, 이 영역의 원자들은 전자나 정공(hole) 들을 포획하는 중심(trap center)으로 작용하게 된다. 이러한 포획 중심들의 숫자가 많아질수록 빛에 의하여 발생된 전자-정공 쌍들이 포획 중심들에 붙잡히게 되고 다시 재결합하게 되어 발전 효율을 낮추는 주요한 요인이 된다. 도6에서 볼 수 있듯이 두 도메인사이의 접합 각이 클수록 포획 중심들의 밀도는 높아지게 되어 발전 효율은 낮아진다. 따라서 각 도메인들의 접합 각을 낮추어주는 도4와 같은 결정 배열은 도3과 같이 접합 각이 무작위로 배열된 다결정(poly-crystal)의 경우보다 작은 수의 포획 중심들을 가지므로 발전 효율이 높다. When two domains have different directions in a semiconductor substrate, broken bonds exist between the two domains. 6 is an example of atoms on a plane with tetravalent bonds. At the interface between two domains 610 and 620 having different crystal directions, atoms 630 having five bonds and defects void 640 exist unlike other atoms. Since there are extra electrons in this region, the atoms in this region act as trap centers for trapping electrons or holes. As the number of these capture centers increases, electron-hole pairs generated by light are captured by the capture centers and recombined again, which is a major factor in reducing power generation efficiency. As can be seen in Figure 6, the larger the junction angle between the two domains, the higher the density of the capture centers, the lower the power generation efficiency. Therefore, the crystal arrangement shown in FIG. 4, which lowers the junction angle of each domain, has higher generation efficiency since it has fewer capture centers than in the case of poly-crystal in which the junction angle is randomly arranged as shown in FIG.

도4와 같이 입방 정렬된 반도체 기판을 얻기 위하여 앞에서 설명한 입방 정렬된 금속 기판을 사용한다. 입방정렬된 금속 기판은 Ni, Cu 등과 같이 면심입방(face centered cubic;FCC)구조를 갖는 금속이나 Ni, Cu 등을 주 재료로 하는 합금, 예를 들면 Ni0.98W0.03 와 같은 합금을 냉간 압연하고 열처리하여 입방 정렬된 금속 기판을 제조한다. 상기 Ni, Cu, Ni 또는 Cu를 주성분으로 하는 합금을 사용하는 경우에 금속 기판의 용융점(melting point)이 1000도 이상으로 높아 후속 공정에서 가능한 온도 범위가 넓어서 바람직하다.The cubic aligned metal substrate described above is used to obtain a cubic aligned semiconductor substrate as shown in FIG. The cubic aligned metal substrate is cold rolled a metal having a face centered cubic (FCC) structure such as Ni, Cu, or an alloy mainly composed of Ni, Cu, or the like, for example, Ni 0.98 W 0.03. Heat treatment produces a cubic aligned metal substrate. In the case of using an alloy containing Ni, Cu, Ni, or Cu as a main component, the melting point of the metal substrate is higher than 1000 degrees, and thus, a preferable temperature range is possible in a subsequent process.

상기 기판 위에 제 1형 반도체 층과 제 2형 반도체 층을 형성하는데, 여기서 제 1형을 p형 이라 할 경우, 제 2형은 n형이 되며, 제1형을 n형이라 할 경우, 제2 형은 p형을 의미한다. 제 1형이 p형인 경우 제 1형은 p형 원소 즉, 3가의 원소인 B, Ga 등이 도핑되어 형성된 것으로 다수 캐리어(carrier)가 정공인 반도체이고, 제 2형은 n형 원소 즉, P, As 등이 도핑되어 형성된 것으로 다수 캐리어가 전자인 반도체이다.A first type semiconductor layer and a second type semiconductor layer are formed on the substrate, wherein when the first type is p-type, the second type is n-type, and when the first type is n-type, Type means p type. In the case where the first type is p-type, the first type is formed by doping with p-type elements, that is, trivalent elements, such as B and Ga, and a semiconductor having a plurality of carriers, and the second type is an n-type element, that is, P , As, and the like are formed by doping, and a plurality of carriers are electrons.

상기의 제1형 및 제2형 반도체 층을 형성하는 방법은 반도체 결정층 성장 후 제1형과 제2형을 도핑하여 형성하는 방법을 사용하거나, 제1형이 도핑된 반도체 결정층을 성장시킨 후 제2형 도핑된 반도체 결정층을 성장시키는 방법에 의해 제조 가능하다. 제1형 및 제2형 반도체 층을 형성하는 방법은 증착법을 이용하며, LPCVD(Low-pressure chemical vapor deposition) 방법을 사용하여 600 ~ 1000도의 온도에서 형성하여 형성된 반도체 층 내의 결함(defect)을 감소시킴으로써 태양 전지의 발전 효율을 향상시킬 수 있는 것은 본 발명의 또 다른 특징이다. 상기 증착온도가 낮은 경우에는 막의 밀도가 감소하여 결함을 포함할 가능성이 높아지고, 상기 증착 온도가 1000도를 넘는 경우에는 금속 기판의 용융을 유발할 수 있어서 바람직하지 않다.The method of forming the first type and the second type semiconductor layer may be formed by doping the first type and the second type after growing the semiconductor crystal layer, or by growing the semiconductor crystal layer doped with the first type. It can then be produced by a method of growing a second type doped semiconductor crystal layer. The method of forming the type 1 and type 2 semiconductor layers uses a deposition method, and reduces defects in the semiconductor layer formed by forming at a temperature of 600 to 1000 degrees using a low-pressure chemical vapor deposition (LPCVD) method. It is another feature of the present invention to improve the power generation efficiency of a solar cell. If the deposition temperature is low, the density of the film decreases, so that the possibility of containing defects is increased. If the deposition temperature is more than 1000 degrees, the metal substrate may be melted, which is not preferable.

상기 반도체 층에 사용되는 재료는 4가의 원소 중에서 Si이나 SiGe 합금 또는 Ge에서 선택되는 1종 이상을 사용하며, 보다 바람직하게는 SiGe합금을 단독 또는 Si와의 조합으로 사용할 경우 넓은 파장 대역의 태양광을 흡수함으로써 높은 태양광 흡수율을 가진다. As the material used for the semiconductor layer, at least one selected from Si, SiGe alloy, or Ge among tetravalent elements is used. More preferably, when SiGe alloy is used alone or in combination with Si, a wide wavelength band of sunlight is used. By absorbing, it has high solar absorption rate.

본 발명에 따른 태양 전지의 구성에 포함되는 전극은 제 1형 반도체 층 또는 금속 기판에 연결되는 제1형 전극과 제 2형 반도체 층에 연결되는 제 2형 전극으로 이루어진다. 상기 전극은 ITO(Indium-Tin-Oxide), IMO(Indium-Magnesium-Oxide), IZO(Indium-Zinc-Oxide) 등의 투명 전극을 사용하는 것이 태양광 흡수 측면에서 바람직하며, 일부분에 보통의 금속전극을 설치할 수 있다. 본 발명에 따른 태양 전지의 제일 상부에는 빛의 반사를 줄여 효율을 높이기 위하여 반사 방지막(anti-reflection layer;ARL)을 코팅하는 것이 바람직하다.An electrode included in the configuration of a solar cell according to the present invention includes a first type electrode connected to a first type semiconductor layer or a metal substrate and a second type electrode connected to a second type semiconductor layer. It is preferable to use a transparent electrode such as Indium-Tin-Oxide (ITO), Indium-Magnesium-Oxide (IMO), Indium-Zinc-Oxide (IZO), and the like. An electrode can be provided. It is preferable to coat an anti-reflection layer (ARL) on the top of the solar cell according to the present invention in order to reduce the reflection of light and increase efficiency.

본 발명에 따른 태양 전지는 상기 입방 정렬된 금속 기판 상에 결정 성장되는 세라믹 층을 더 포함하여 구성될 수 있다. 입방 정렬된 금속 기판의 결정성을 기판 위에 형성되는 반도체 층의 결정성으로 유도하기 위한 구성요소라고 할 수 있다. 즉, 금속 기판의 결정 상수(lattice constant)와 반도체 층의 결정 상수의 차이를 극복하여 반도체 층을 단결정과 유사한(single crystal-like) 구조를 갖도록 하기 위한 보조 층으로서 그 역할을 한다. 또한 금속 기판 상에 곧바로 반도체 층을 형성할 경우 금속 기판의 금속 성분이 반도체 층으로 확산되어 반도체 특성을 열화시킬 수 있으므로 금속 성분의 확산을 막는 장벽(barrier)으로서의 역할도 한다.The solar cell according to the present invention may further comprise a ceramic layer crystal grown on the cubic aligned metal substrate. It can be said to be a component for inducing the crystallinity of the cubic aligned metal substrate to the crystallinity of the semiconductor layer formed on the substrate. That is, the semiconductor layer serves as an auxiliary layer for overcoming the difference between the crystal constant of the metal substrate and the crystal constant of the semiconductor layer so that the semiconductor layer has a single crystal-like structure. In addition, when the semiconductor layer is directly formed on the metal substrate, the metal component of the metal substrate may diffuse into the semiconductor layer, thereby degrading semiconductor characteristics, and thus serves as a barrier to prevent the diffusion of the metal component.

상기 세라믹 층은 CeO2, Y2O3에서 선택되는 단층막이거나, SrRuO3, LaNiO3 및 La0.7Sr0.3MnO3에서 선택되는 1종 이상으로 이루어진 단층 혹은 다층의 전도성 세라믹이거나, 또는 CeO2/YSZ(yttria stabilized zirconia)/CeO2의 다층막이다. 그러나, 제 1형 전극이 금속 기판에 형성되는 구조를 가지는 경우에는 전도성 세라믹 막을 사용하며, 바람직하게는 SrRuO3, LaNiO3 및 La0.7Sr0.3MnO3에서 선택되는 1종 이상으로 이루어진 단층 혹은 다층의 전도성 세라믹을 사용한다. 상기 SrRuO3, LaNiO3 및 La0.7Sr0.3MnO3에서 선택되는 전도성 세라믹은 Si 격자상수인 5.43에 매우 근접한 값을 가지고 있는데, 특히 SrRuO3는 5.6, LaNiO3는 5.46을 격자 상수 값으로 가지고 있어 금속 기판 상에 상기 전도성 세라믹 층을 형성할 경우 단결정 실리콘 또는 단결정 실리콘을 포함하는 반도체 층을 성장시키는데 매우 유리하다. 또한, 제 1형 전극이 금속 기판에 형성되는 구조를 가지는 경우에 금속기판 상에 비전도성 세라믹층을 형성하고 비전도성 세라믹 층의 일부가 전기적으로 금속 기판에 연결되는 구조를 가질 수 있다. 상기 비전도성 세라믹 층은 CeO2, Y2O3에서 선택되는 단층막 또는 CeO2/YSZ(yttria stabilized zirconia)/CeO2의 다층막에서 선택되며, 상기 세라믹 층의 일부와 금속 기판의 전기적 연결은 상기의 비전도성 세라믹 층의 일부에 금속이온 주입(implant)이나, 불순물 도핑(doping)에 의하여 전도성을 갖도록 하거나, 비전도성 세라믹층의 일부를 전도성 세라믹 또는 금속으로 형성하는 방법을 사용할 수 있다.The ceramic layer is CeO 2, Y 2, or a single-layer film selected from O 3, SrRuO 3, LaNiO 3, and La 0.7 Sr 0.3 MnO 3, or conductive ceramics in the single layer or multi-layer consisting of at least one element selected from among, or CeO 2 / It is a multilayer film of yttria stabilized zirconia (YSZ) / CeO 2 . However, the first type, if the electrode has a structure formed on a metal substrate and using the conductive ceramic membrane, preferably a SrRuO 3, LaNiO 3, and La 0.7 Sr 0.3 of the single-layer or multi-layer consisting of at least one selected from MnO 3 Conductive ceramics are used. The SrRuO 3, LaNiO 3, and La 0.7 Sr 0.3-conductive ceramic is selected from MnO 3 will there have a very close value to the Si lattice constant of 5.43, in particular, SrRuO 3 is 5.6, LaNiO 3 is a metal it has a 5.46 a lattice constant Forming the conductive ceramic layer on a substrate is very advantageous for growing single crystal silicon or semiconductor layers comprising single crystal silicon. In addition, when the first type electrode has a structure formed on the metal substrate, a nonconductive ceramic layer may be formed on the metal substrate, and a portion of the nonconductive ceramic layer may be electrically connected to the metal substrate. The non-conductive ceramic layer is selected from a monolayer film selected from CeO 2 , Y 2 O 3 or a multilayer film of CeO 2 / yttria stabilized zirconia (CeO 2 ) / CeO 2 , wherein an electrical connection between a portion of the ceramic layer and the metal substrate is performed. A portion of the non-conductive ceramic layer may be conductive by metal ion implantation or impurity doping, or a portion of the non-conductive ceramic layer may be formed of a conductive ceramic or a metal.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세히 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 및 2는 본 발명의 제 1 실시예에 따른 기판 구조 및 태양전지의 개략도이고, 도 7은 본 발명의 제 2 실시예에 따른 태양전지의 개략도이며, 도 9는 본 발 명의 제 3 실시예에 따른 태양전지의 개략도이다. 1 and 2 are schematic views of a substrate structure and a solar cell according to a first embodiment of the present invention, Figure 7 is a schematic view of a solar cell according to a second embodiment of the present invention, Figure 9 is a third embodiment of the present invention A schematic diagram of a solar cell according to an example.

도 5는 니켈 판을 냉간 압연하고 열처리 하여 제조된 니켈 금속 기판(110)의 결정 정렬도를 나타낸 것이다. 이 금속 기판위에 CeO2를 적당한 조건에서 에피(epitaxy) 성장하면 격자상수가 0.541nm이며 도메인 사이의 접합 각이 일정한 범위 내에 존재하는 입방 정렬된 CeO2층(120)을 얻을 수 있다. 이 위에 적당한 조건하에서 Si이나 SiGe합금 또는 Ge(130)을 제한된 두께 내에서 에피 성장시킬 수 있으며, Si의 격자상수가 0.543nm로 CeO2의 격자상수 0.541nm와 거의 일치함으로써 상기 CeO2위에 형성된 Si이나 SiGe 합금의 결정방향은 CeO2의 결정방향과 동일한 특성을 갖는다. 이 기판을 사용하여 태양전지를 제작한 예는 도2와 같다. 냉간압연에 의하여 얻어진 입방 정렬된 금속기판(210) 위에 에피 성장된 CeO2 층(220)이 위치하며, 그 위에 에피 성장된 Si이나 SiGe 합금 또는 Ge(230)이 위치한다. 상기의 Si이나 SiGe 합금 또는 Ge층의 하부(230)는 제1형으로 도핑 되고, 상부의 한 영역(240)은 제2형으로 도핑된다. 상기의 두 영역(230,240) 위에 전극을 형성하기 위하여 ITO(Indium-Tin-Oxide), IMO(Indium-Magnesium-Oxide), IZO(Indium-Zinc-Oxide) 등의 투명의 전극(250,260)을 설치하고, 빛의 반사를 줄여 효율을 높이기 위하여 반사방지막(anti-reflection layer:ARL)을 코팅하는 것이 바람직하다. 이러한 방법으로 제작된 태양전지는 여러 개의 도메인들로 형성되지만 각 도메인 사이의 접합 각이 작아서 접합면 사이에 포획 중심 들이 낮은 밀도로 존재하게 되어 전자-정공의 재결합 확률을 낮춤으로써 발전 효율이 우수한 특성을 갖는다.5 shows a crystal alignment of the nickel metal substrate 110 manufactured by cold rolling and heat treating a nickel plate. The epitaxial growth of CeO 2 on this metal substrate under moderate conditions yields a cubic aligned CeO 2 layer 120 having a lattice constant of 0.541 nm and a junction angle between domains within a certain range. The Si or SiGe alloy or Ge 130 can be epitaxially grown within a limited thickness under suitable conditions, and the Si formed on the CeO 2 is nearly matched to the lattice constant of 0.541 nm of CeO 2 at 0.543 nm. The crystallographic direction of the SiGe alloy has the same characteristics as the crystallographic direction of CeO 2 . An example of fabricating a solar cell using this substrate is shown in FIG. An epitaxially grown CeO 2 layer 220 is positioned on a cubic aligned metal substrate 210 obtained by cold rolling, and an epitaxially grown Si or SiGe alloy or Ge 230 is positioned thereon. The lower portion 230 of the Si, SiGe alloy, or Ge layer is doped with the first type, and one region 240 of the upper portion is doped with the second type. In order to form electrodes on the two regions 230 and 240, transparent electrodes 250 and 260 such as indium-tin-oxide (ITO), indium-magnesium-oxide (IMO), and indium-zinc-oxide (IZO) are provided. In order to increase the efficiency by reducing the reflection of light, it is preferable to coat an anti-reflection layer (ARL). The solar cell fabricated in this way is composed of several domains, but the junction angle between each domain is small, so that the trapping centers are present at low density between junctions, which reduces the probability of recombination of electron-holes. Has

본 발명의 제 2실시예로서 금속 기판의 전도 특성을 사용하는 바람직한 방법은 도7과 같다. 입방 정렬된 금속 기판(710) 위에 SrRuO3, LaNiO3, La0.7Sr0.3MnO3 등에서 선택되는 1종 이상으로 이루어진 단층 또는 다층의 전도성 세라믹(720)을 에피 성장시키고, 전도성 세라믹(720) 위에 제 1형으로 도핑 된 Si이나 SiGe 합금 또는 Ge 층(730)을 에피 성장시킨다. 상기의 제 1형으로 도핑 된 Si이나 SiGe 합금 또는 Ge 층(730) 위에 제 2형으로 도핑된 Si이나 SiGe 합금 또는 Ge 층(740)을 에피 성장하고, 상기의 제 2형으로 도핑 된 Si이나 SiGe 합금 또는 Ge 층(740) 위에 전극으로 사용하기 위한 투명 전극(750)을 형성한다. 또한 상기의 층(750) 위에 반사를 방지하기 위한 반사방지막(760)을 형성하는 것이 바람직하다. 태양전지의 제 1형 전극은 금속기판(710)을 직접 사용하거나 금속기판(710)에 접합(780)하여 설치할 수 있으며 제 2형의 전극은 투명전극(750) 위에 설치 할 수 있다. 이러한 배치는 태양전지를 구성하는 두 반도체(730,740) 내의 전하가 최단거리로 양전극(750,780)으로 이동함으로써 전하의 이동 중 포획 중심을 만날 확률이 줄어들어 효율이 증대된다는 장점이 있다. 또한 빛이 입사하는 상부에 도2의 투명전극(250)과 같은 다른 전극을 설치할 필요가 없으므로 도2와 같은 구조보다 발전 면적이 더 넓어지는 장점이 있다. 또한 상기와 같은 구조는 금속기판(710)부터 투명전극(750)까지 하나의 과정을 통하여 제작할 수 있으며, 금속판의 유연한 특성을 사용하여 작은 규모의 장치를 사용하여 제작할 수 있다는 장점이 있다. As a second embodiment of the present invention, a preferred method of using the conductive properties of the metal substrate is shown in FIG. On the cubic aligned metal substrate 710, a single layer or multilayer conductive ceramic 720 consisting of one or more selected from SrRuO 3 , LaNiO 3 , La 0.7 Sr 0.3 MnO 3, and the like is epitaxially grown, and a first layer is formed on the conductive ceramic 720. The Si or SiGe alloy or Ge layer 730 doped with type 1 is epitaxially grown. The Si or SiGe alloy or Ge layer 730 doped with the second type is epitaxially grown on the Si or SiGe alloy or Ge layer 730, and the Si or Si doped with the second type A transparent electrode 750 is formed over the SiGe alloy or Ge layer 740 for use as an electrode. In addition, it is preferable to form an anti-reflection film 760 on the layer 750 to prevent reflection. The first type electrode of the solar cell may be installed by directly using the metal substrate 710 or by bonding 780 to the metal substrate 710, and the second type electrode may be installed on the transparent electrode 750. This arrangement has the advantage that the efficiency of the charge in the two semiconductor (730,740) constituting the solar cell is moved to the positive electrode (750,780) in the shortest distance to meet the capture center during the movement of the charge is reduced. In addition, since there is no need to install another electrode such as the transparent electrode 250 of FIG. In addition, the structure as described above can be manufactured through a single process from the metal substrate 710 to the transparent electrode 750, there is an advantage that can be manufactured using a small-scale device using the flexible characteristics of the metal plate.

본 발명의 제 3실시예로서 금속 기판의 전도 특성을 사용하는 바람직한 방법은 도9과 같다. 입방 정렬된 금속 기판(910) 위에 CeO2, Y2O3등을 적당한 조건에서 에피(epitaxy) 성장하여 단층 또는 다층의 비 전도성 세라믹(920)을 에피 성장시키고, 비 전도성 막(920)의 일부를 B, P등의 불순물(impurity) 도핑이나, Al, Cu등의 금속 원소의 주입(implant)에 의하여 전도성 세라믹(925)을 형성하거나, 비 전도성 세라믹(920) 층의 형성 시 하드 마스킹(hard masking) 등에 의하여 일부분은 비 전도성 세라믹(920)으로 에피 성장시키고, 나머지 부분은 금속 기판이 드러나도록 한 후, 드러난 금속 기판 부분에 하드 마스킹(hard masking) 등으로 부분적으로 금속이나 전도성 세라믹(925) 층을 형성한다. 상기의 비 전도성 막(920)과 전도성 세라믹, 혹은 금속(925) 위에 제 1형으로 도핑 된 Si이나 SiGe 합금 또는 Ge 층(930)을 에피 성장시킨다. 상기의 제 1형으로 도핑 된 Si이나 SiGe 합금 또는 Ge 층(930) 위에 제 2형으로 도핑된 Si이나 SiGe 합금 또는 Ge 층(940)을 에피 성장하고, 상기의 제 2형으로 도핑 된 Si이나 SiGe 합금 또는 Ge 층(940) 위에 전극으로 사용하기 위한 투명 전극(950)을 형성한다. 또한 상기의 층(950) 위에 반사를 방지하기 위한 반사방지막(960)을 형성하는 것이 바람직하다. 태양전지의 제 1형 전극은 금속기판(910)을 직접 사용하거나 금속기판(910)에 접합(980)하여 설치할 수 있으며 제 2형의 전극은 투명전극(950) 위에 설치 할 수 있다. 이러한 배치는 태양전지를 구성하는 두 반도체(930,940) 내의 전하가 최단거리로 양전극(950,980)으로 이동함으로써 전하의 이동 중 포획 중심을 만날 확률이 줄어들어 효율이 증대된다 는 장점이 있다. 또한 위와 같은 구조에서는 전도막과 실리콘 계면 사이에 자발적으로 형성되는 결함(defect)의 밀도가 전체가 전도막인 경우보다 일부분이 전도막인 경우에서 더 적게 되므로 발전 효율을 높일 수 있다. 위와 같은 구조에서 전도막의 밀도는 전하의 수송을 위하여 조밀하게 선택되어야 하지만 결함(defect)의 밀도의 관점에서는 최소한으로 선택되어야 하므로 두 상충되는 효과에 의하여 최대한의 효율을 내도록 선택되어야 한다. As a third embodiment of the present invention, a preferred method of using the conductive properties of the metal substrate is shown in FIG. CeO 2, Y 2 O 3, etc. are epitaxially grown on the cubic aligned metal substrate 910 under appropriate conditions to epitaxially grow a single or multi-layered non-conductive ceramic 920 and a part of the non-conductive film 920. Hard masking when the conductive ceramic 925 is formed by impurity doping such as B and P or by implanting metal elements such as Al or Cu, or when the non-conductive ceramic 920 layer is formed. Partly epitaxially grows into the non-conductive ceramic 920 by masking or the like, and the remaining part exposes the metal substrate, and then partially exposes the metal or conductive ceramic 925 to the exposed metal substrate by hard masking or the like. Form a layer. The Si, SiGe alloy or Ge layer 930 doped with a first type on the non-conductive film 920 and the conductive ceramic or metal 925 is epitaxially grown. The Si or SiGe alloy or Ge layer 930 doped with the second type is epitaxially grown on the Si or SiGe alloy or Ge layer 930, and the Si or doped with the second type A transparent electrode 950 is formed over the SiGe alloy or Ge layer 940 for use as an electrode. In addition, it is preferable to form an anti-reflection film 960 on the layer 950 to prevent reflection. The first type electrode of the solar cell may be installed by directly using the metal substrate 910 or by bonding 980 to the metal substrate 910, and the second type electrode may be installed on the transparent electrode 950. This arrangement has an advantage that the efficiency of the charges in the two semiconductors 930 and 940 constituting the solar cell moves to the positive electrodes 950 and 980 at the shortest distance, thereby reducing the probability of meeting the capture center during the movement of the charge. In addition, in the above structure, since the density of defects spontaneously formed between the conductive film and the silicon interface is smaller than that of the entire conductive film, the power generation efficiency can be improved. In the above structure, the density of the conductive film should be selected densely for the transport of charge, but should be selected at the minimum in view of the density of defects, so it should be selected for maximum efficiency by the two conflicting effects.

또한 본 발명은 입방 정렬된 금속 기판에 형성되는 태양전지를 제조하는 방법을 제공한다. 상기의 제조 방법은 금속 기판의 연성을 활용한 제조 방법으로서 하기의 두 가지 제조 방법이 모두 가능하다. The present invention also provides a method of manufacturing a solar cell formed on a cubic aligned metal substrate. The above manufacturing method is a manufacturing method utilizing the ductility of a metal substrate, and the following two manufacturing methods are possible.

첫 번째 제조 방법은 회전 실린더를 이용하는 방법으로서,The first manufacturing method is to use a rotating cylinder,

(a)입방 정렬된 금속 기판을 실린더에 부착하는 단계;(a) attaching a cubic aligned metal substrate to the cylinder;

(b)상기 실린더를 회전하면서 세라믹 층을 증착하는 단계;(b) depositing a ceramic layer while rotating the cylinder;

(c)상기 실린더를 회전하면서 상기 세라믹층 상에 반도체 층을 증착하는 단계; 및 (c) depositing a semiconductor layer on the ceramic layer while rotating the cylinder; And

(d)상기 실린더를 회전하면서 상기 반도체 층 상에 투명 전극 층을 증착하는 단계;(d) depositing a transparent electrode layer on the semiconductor layer while rotating the cylinder;

를 포함하는 것을 특징으로 한다.Characterized in that it comprises a.

두 번째 제조 방법은 두 개의 릴을 이용하는 제조 방법으로서,The second manufacturing method is a manufacturing method using two reels,

(a)입방 정렬된 금속 기판이 감긴 하나의 릴에서 유도되는 금속 기판을 다른 하나의 릴에 부착하는 단계;(a) attaching a metal substrate derived from one reel wound with a cubic aligned metal substrate to the other reel;

(b)하나의 릴에서 다른 하나의 릴로 금속 기판을 감으면서 세라믹 층을 증착하는 단계;(b) depositing a ceramic layer while winding the metal substrate from one reel to another reel;

(c)b)단계 후 금속 기판을 감으면서 반도체 층을 증착하는 단계; 및depositing a semiconductor layer while winding the metal substrate after step (c) b); And

(d)c)단계 후 금속 기판을 감으면서 투명 전극 층을 증착하는 단계;depositing a transparent electrode layer while winding the metal substrate after step (d) c);

를 포함하는 것을 특징으로 한다. 상기 첫 번째 및 두 번째 제조방법에서 반도체층은 LPCVD법을 사용하여 600 내지 1000도의 온도 범위에서 증착하는 것이 바람직하다. 또한 상기 첫 번째 및 두 번째 제조방법에서 세라믹 층은 전도성 세라믹을 사용하여야 하며, 바람직하게는 SrRuO3, LaNiO3 및 La0.7Sr0.3MnO3에서 선택되는 1종 이상으로 이루어진 단층 혹은 다층의 전도성 세라믹을 사용한다.Characterized in that it comprises a. In the first and second manufacturing methods, the semiconductor layer is preferably deposited in a temperature range of 600 to 1000 degrees using LPCVD. In addition, the first and the second, and the second method for producing a ceramic layer is required to use a conductive ceramic, preferably SrRuO 3, LaNiO 3, and La 0.7 Sr 0.3 MnO 3 for a single-layer or multi-layer of conductive ceramics made of at least one element selected from among use.

상기 제조 방법을 도 8을 참고하여 상세히 설명한다.The manufacturing method will be described in detail with reference to FIG. 8.

1m 길이의 유리판을 사용하여 1m 길이의 태양전지를 만드는 경우, 기존의 방법을 사용하면 최소한 1m 길이를 갖는 증착과 도핑 장비이외에도 이와 유사한 크기의 포토리소그래피 장비가 필요하다. 그러나 본 발명에 따른 제조 방법을 사용할 경우, 금속기판을 실린더형의 홀더에 감고 실린더를 회전하는 상태에서 전도성 세라믹을 형성한 후, 동일한 장치에서 태양전지의 형성과 반사방지막을 형성함으로써 최대 길이가 50cm이하인 하나의 증착 장비를 사용하여 1m 길이의 태양전지를 제작할 수 있다. 이 방법을 사용하는 제작 장치의 예는 도8과 같다. 실린더(800) 위에 입방 정렬된 금속 기판(810)을 감고, 회전시키는 상태에서 증착 장비를 사용하여 세라믹 박막의 증착(820)과 반도체 층의 증착(830), 상부의 투명전극의 증착(840)을 순차적으로 실행함으로써 작은 크기의 장치를 사용하여 대면적의 태양전지가 제작 가능하다. 또한 이러한 장치의 응용으로 두 개의 릴(reel,850)을 사용하여 순차적으로 증착을 거치게 함으로써 긴 길이의 태양전지를 연속적으로 제작하는 것이 가능하다. 또한 제작된 태양전지는 양면에 전극을 갖는 단순한 구조를 가지고 박막(thin film) 형태로 되어 있으므로 사용 중 일부분에서 불량이 발생한 태양전지 모듈에서 일부분의 박막을 대체하는 것이 가능하므로 낮은 가격으로 유지와 보수가 가능하며 태양전지 설비의 수명이 거의 무제한으로 증가한다는 장점이 있다. In the case of making a 1m long solar cell using a 1m long glass plate, conventional methods require photolithography equipment of similar size in addition to deposition and doping equipment having at least 1m length. However, in the case of using the manufacturing method according to the present invention, after the conductive substrate is formed while the metal substrate is wound around the cylindrical holder and the cylinder is rotated, the maximum length is 50 cm by forming the solar cell and the anti-reflection film in the same apparatus. It is possible to manufacture a solar cell of 1m length using one deposition equipment as follows. An example of the manufacturing apparatus using this method is shown in FIG. In the state of winding and rotating the cubic aligned metal substrate 810 on the cylinder 800, deposition of a ceramic thin film 820, deposition of a semiconductor layer 830, and deposition of an upper transparent electrode 840 using a deposition apparatus. By sequentially executing the large-area solar cell can be manufactured using a small size device. In addition, it is possible to continuously manufacture a long-length solar cell by sequentially applying the deposition using two reels (reel, 850) for the application of such a device. In addition, the fabricated solar cell has a simple structure with electrodes on both sides and is in the form of a thin film. Therefore, it is possible to replace a part of the thin film in the solar cell module in which a defect occurs during use. It has the advantage that the life of solar cell equipment is increased almost unlimitedly.

또한 대부분의 태양전지 등은 태양의 복사에너지를 완전히 흡수하지 못하며, 흡수되지 못한 복사에너지는 태양전지를 가열하여 열에너지의 형태로 변환된다. 이러한 열에너지는 태양전지의 효율을 떨어뜨리는 원인이 된다. 본 발명의 태양전지는 금속 기판을 사용함으로써 대부분의 열에너지는 Si기판이나 유리판 등 보다 열전도율이 아주 우수한 금속 기판에 전달되며, 금속 기판의 하부에 냉각수를 흘려줌으로써 온도의 상승에 의한 태양전지의 발전 효율의 저하를 막을 수 있다. 또한 금속 기판 하부의 냉각수는 열에너지에 의하여 가열되어 온수로 사용이 가능하다. 따라서 금속 기판의 사용은 전기에너지와 열에너지를 모두 사용할 수 있는 장점이 있다.In addition, most solar cells do not fully absorb the sun's radiant energy, and the unabsorbed radiant energy is converted into thermal energy by heating the solar cell. This thermal energy causes a decrease in the efficiency of the solar cell. In the solar cell of the present invention, most of the thermal energy is transferred to a metal substrate having a much higher thermal conductivity than a Si substrate or a glass plate, and a cooling water is flowed into the lower portion of the metal substrate to increase the temperature. Can be prevented from falling. In addition, the cooling water under the metal substrate may be heated by heat energy and used as hot water. Therefore, the use of a metal substrate has the advantage that both electrical and thermal energy can be used.

상술한 바와 같이 본 발명에 따른 태양전지는 입방 정렬된 금속 박막을 사용하여 제조됨으로써 그 제조비용이 저렴하고, 포획 중심의 밀도가 비정질이나 다결정 기판 등에 비하여 현저히 낮으므로 발전 효율이 상기의 기판들을 사용하는 경우보다 우수하며, 열전도율이 우수한 금속 기판을 사용함으로써 태양전지에서 흡수되지 못한 빛 에너지의 일부분이 열에너지로 변환되는 경우, 열전도율이 낮은 실리콘 기판이나 유리 기판 등을 사용하는 경우보다 태양열에 의한 기판의 온도의 증가가 작아서 온도 증가에 따른 태양전지의 발전 특성의 열화가 작으며, 금속판 아래 냉각수 등을 설치하여 열에너지를 흡수함으로써 거의 대부분의 에너지를 전기에너지와 열에너지로 얻을 수 있다. 또한 다층의 구조를 갖는 태양전지의 경우, 구조가 단순한 적층구조를 가지므로, 복잡한 패터닝(patterning) 등의 공정을 거치지 않고 증착과 주입(implant) 등의 과정만을 거쳐서 제작할 수 있어서 일반적인 태양전지에 비하여 제조비용을 현저히 낮출 수 있다.As described above, the solar cell according to the present invention is manufactured using a cubic aligned metal thin film, and thus its manufacturing cost is low, and the density of the capture center is significantly lower than that of an amorphous or polycrystalline substrate. When a part of the light energy that is not absorbed in the solar cell is converted into thermal energy by using a metal substrate having excellent thermal conductivity, the substrate of the solar thermal substrate is lower than when using a silicon substrate or a glass substrate having low thermal conductivity. Due to the small increase in temperature, the deterioration of the power generation characteristics of the solar cell according to the increase in temperature is small, and almost all energy can be obtained as electrical energy and thermal energy by absorbing thermal energy by installing cooling water under a metal plate. In addition, in the case of a solar cell having a multi-layer structure, since the structure has a simple lamination structure, the solar cell can be manufactured only through deposition and implantation without complicated patterning process, and thus, compared with general solar cells. Manufacturing costs can be significantly lowered.

Claims (11)

면심 입방 구조의 금속 기판을 냉간 압연 후 열처리를 하여 얻어지는 입방 정렬된 금속 기판;A cubic aligned metal substrate obtained by cold-rolling a metal substrate having a face-centered cubic structure; 상기 금속 기판 상에 결정 성장되는 비전도성 세라믹층;A non-conductive ceramic layer crystal grown on the metal substrate; 상기 세라믹층 상에 형성되는 제1형 반도체 층 및 제2형 반도체 층; 및A first type semiconductor layer and a second type semiconductor layer formed on the ceramic layer; And 상기 제1형 반도체 층 및 제2형 반도체 층 상에 형성되는 투명 전극;A transparent electrode formed on the first type semiconductor layer and the second type semiconductor layer; 을 포함하는 입방 정렬된 금속 기판에 형성된 태양 전지. A solar cell formed on a cubic aligned metal substrate comprising a. 제 1항에 있어서,The method of claim 1, 상기 비전도성 세라믹 층은 CeO2, Y2O3에서 선택되는 단층막 또는 CeO2/YSZ(yttria stabilized zirconia)/CeO2의 다층막에서 선택되는 것을 특징으로 하는 입방 정렬된 금속 기판에 형성된 태양 전지.And the nonconductive ceramic layer is selected from a monolayer film selected from CeO 2 , Y 2 O 3 or a multilayer film of CeO 2 / YSZ (yttria stabilized zirconia) / CeO 2 . 제 1항에 있어서,The method of claim 1, 상기 제1형 반도체 층 및 제2형 반도체 층은 결정 성장된 Si, SiGe 합금 또는 Ge에서 선택되는 1층 이상인 것을 특징으로 하는 입방 정렬된 금속 기판에 형성된 태양 전지.And the first type semiconductor layer and the second type semiconductor layer are at least one layer selected from crystal grown Si, SiGe alloy, or Ge. 제 3항에 있어서,The method of claim 3, wherein 상기 제1형 반도체 층 및 제2형 반도체 층은 LPCVD법에 의해 600 내지 1000도에서 증착되는 것을 특징으로 하는 입방 정렬된 금속 기판에 형성된 태양 전지.And the first type semiconductor layer and the second type semiconductor layer are deposited at 600 to 1000 degrees by LPCVD. 면심 입방 구조의 금속 기판을 냉간 압연 후 열처리를 하여 얻어지는 입방 정렬된 금속 기판;A cubic aligned metal substrate obtained by cold-rolling a metal substrate having a face-centered cubic structure; 상기 금속 기판 상에 결정 성장되며 SrRuO3, LaNiO3 및 La0 .7Sr0 .3MnO3에서 선택되는 1종 이상으로 이루어진 단층 혹은 다층의 도전성 세라믹에서 선택되는 세라믹층;The metal substrate and the crystal growth in SrRuO 3, LaNiO 3, and La 0 .7 Sr 0 .3 ceramic layer is selected from a single-layer or multi-layer consisting of at least one selected from MnO 3 conductive ceramics; 상기 세라믹 층 상에 순차적으로 형성되는 제1형 반도체 층 및 제2형 반도체 층;A first type semiconductor layer and a second type semiconductor layer sequentially formed on the ceramic layer; 상기 제2형 반도체 층에 형성되는 투명 전극; 및A transparent electrode formed on the second type semiconductor layer; And 상기 금속 기판에 형성되는 전극;An electrode formed on the metal substrate; 을 포함하는 입방 정렬된 금속 기판에 형성된 태양 전지.A solar cell formed on a cubic aligned metal substrate comprising a. 면심 입방 구조의 금속 기판을 냉간 압연 후 열처리를 하여 얻어지는 입방 정렬된 금속 기판;A cubic aligned metal substrate obtained by cold-rolling a metal substrate having a face-centered cubic structure; 상기 금속 기판 상에 결정 성장되는 비전도성 세라믹층;A non-conductive ceramic layer crystal grown on the metal substrate; 상기 세라믹 층 상에 순차적으로 형성되는 제1형 반도체 층 및 제2형 반도체 층;A first type semiconductor layer and a second type semiconductor layer sequentially formed on the ceramic layer; 상기 제2형 반도체 층에 형성되는 투명 전극; 및A transparent electrode formed on the second type semiconductor layer; And 상기 금속 기판에 형성되는 전극;An electrode formed on the metal substrate; 을 포함하며, 상기 비전도성 세라믹 층의 일부가 전기적으로 금속 기판에 연결되는 것을 특징으로 하는 입방 정렬된 금속 기판에 형성된 태양 전지. And a portion of said nonconductive ceramic layer electrically connected to the metal substrate. 제 6항에 있어서,The method of claim 6, 상기 비전도성 세라믹 층은 CeO2, Y2O3에서 선택되는 단층막 또는 CeO2/YSZ(yttria stabilized zirconia)/CeO2의 다층막에서 선택되며, 상기 세라믹 층의 일부와 금속 기판의 전기적 연결은 상기의 비전도성 세라믹 층의 일부에 주입(implant)나, 도핑(doping)에 의하여 전도성을 갖도록 하거나, 비전도성 세라믹층의 일부를 전도성 세라믹 또는 금속으로 형성하는 것을 특징으로 하는 입방 정렬된 금속 기판에 형성된 태양 전지.The non-conductive ceramic layer is selected from a monolayer film selected from CeO 2 , Y 2 O 3 or a multilayer film of CeO 2 / yttria stabilized zirconia (CeO 2 ) / CeO 2 , wherein an electrical connection between a portion of the ceramic layer and the metal substrate is performed. Formed on a cubic aligned metal substrate to be conductive by implantation or doping to a portion of the nonconductive ceramic layer of the film, or to form a portion of the nonconductive ceramic layer with conductive ceramic or metal. Solar cells. 제 5항 또는 제 6항에 있어서,The method according to claim 5 or 6, 상기 제1형 반도체 층 및 제2형 반도체 층은 결정 성장된 Si, SiGe 합금 또는 Ge에서 선택되는 1층 이상인 것을 특징으로 하는 입방 정렬된 금속 기판에 형성된 태양 전지.And the first type semiconductor layer and the second type semiconductor layer are at least one layer selected from crystal grown Si, SiGe alloy, or Ge. 제 5항 또는 제6항에 있어서,The method according to claim 5 or 6, 상기 제1형 반도체 층 및 제2형 반도체 층은 LPCVD법에 의해 600 내지 1000도에서 증착되는 것을 특징으로 하는 입방 정렬된 금속 기판에 형성된 태양 전지.And the first type semiconductor layer and the second type semiconductor layer are deposited at 600 to 1000 degrees by LPCVD. (a)입방 정렬된 금속 기판을 실린더에 부착하는 단계;(a) attaching a cubic aligned metal substrate to the cylinder; (b)상기 실린더를 회전하면서 세라믹 층을 증착하는 단계;(b) depositing a ceramic layer while rotating the cylinder; (c)상기 실린더를 회전하면서 상기 세라믹층 상에 반도체 층을 LPCVD법으로 600 내지 1000도에서 증착하는 단계; 및 (c) depositing a semiconductor layer on the ceramic layer at 600 to 1000 degrees by LPCVD while rotating the cylinder; And (d)상기 실린더를 회전하면서 상기 반도체 층 상에 투명 전극 층을 증착하는 단계;(d) depositing a transparent electrode layer on the semiconductor layer while rotating the cylinder; 를 포함하는 태양 전지의 제조 방법.Method for manufacturing a solar cell comprising a. (a)입방 정렬된 금속 기판이 감긴 하나의 릴에서 유도되는 금속 기판을 다른 하나의 릴에 부착하는 단계;(a) attaching a metal substrate derived from one reel wound with a cubic aligned metal substrate to the other reel; (b)하나의 릴에서 다른 하나의 릴로 금속 기판을 감으면서 세라믹 층을 증착하는 단계;(b) depositing a ceramic layer while winding the metal substrate from one reel to another reel; (c)b)단계 후 금속 기판을 감으면서 반도체 층을 LPCVD법으로 600 내지 1000도에서 증착하는 단계; 및depositing the semiconductor layer at 600 to 1000 degrees by LPCVD while winding the metal substrate after step (c) b); And (d)c)단계 후 금속 기판을 감으면서 투명 전극 층을 증착하는 단계;depositing a transparent electrode layer while winding the metal substrate after step (d) c); 를 포함하는 태양 전지의 제조 방법.Method for manufacturing a solar cell comprising a.
KR1020060056368A 2005-06-24 2006-06-22 Solar cells fabricated on cube-textured metallic substrate KR100818783B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050054767 2005-06-24
KR1020050054767 2005-06-24

Publications (2)

Publication Number Publication Date
KR20060135527A KR20060135527A (en) 2006-12-29
KR100818783B1 true KR100818783B1 (en) 2008-04-01

Family

ID=37813468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060056368A KR100818783B1 (en) 2005-06-24 2006-06-22 Solar cells fabricated on cube-textured metallic substrate

Country Status (1)

Country Link
KR (1) KR100818783B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200462230Y1 (en) 2007-12-03 2012-08-31 퍼시픽 스피드 리미티드 Solar Power Generating Device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590624A (en) * 1991-09-28 1993-04-09 Nissha Printing Co Ltd Adhesive material for solar battery
JP2000357660A (en) * 1999-06-15 2000-12-26 Sharp Corp Board having polycrystalline silicon film and manufacture thereof, and solar battery having the film
KR20030027388A (en) * 2001-09-28 2003-04-07 준 신 이 Solar cell having cerium-dioxide layer on a substrate and a method for fabricating said solar cell

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590624A (en) * 1991-09-28 1993-04-09 Nissha Printing Co Ltd Adhesive material for solar battery
JP2000357660A (en) * 1999-06-15 2000-12-26 Sharp Corp Board having polycrystalline silicon film and manufacture thereof, and solar battery having the film
KR20030027388A (en) * 2001-09-28 2003-04-07 준 신 이 Solar cell having cerium-dioxide layer on a substrate and a method for fabricating said solar cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200462230Y1 (en) 2007-12-03 2012-08-31 퍼시픽 스피드 리미티드 Solar Power Generating Device

Also Published As

Publication number Publication date
KR20060135527A (en) 2006-12-29

Similar Documents

Publication Publication Date Title
US8962376B2 (en) Optoelectronic device with lateral pin or pin junction
JP2740337B2 (en) Photovoltaic element
US10707368B2 (en) Solar cell having a plurality of absorbers connected to one another by means of charge-carrier-selective contacts
KR100224553B1 (en) Solar cell and its manufacture
TW201513380A (en) A high efficiency stacked solar cell
KR20170074172A (en) Solar cell and method for fabricating therefor
CN102804392A (en) Semiconductor optical detector structure
KR20170084564A (en) Solar cell and method for manufacturing the same
KR20120100296A (en) Stacked structure including vertically grown semiconductor, pn junction device including the same and method for manufacturing them
US8647915B2 (en) Hetero-junction photovoltaic device and method of fabricating the device
US9356171B2 (en) Method of forming single-crystal semiconductor layers and photovaltaic cell thereon
WO2017196569A1 (en) Tin perovskite/silicon thin-film tandem solar cell
JP2015514305A (en) Hole-blocked silicon-titanium oxide heterojunction for silicon photovoltaic technology
US20140014169A1 (en) Nanostring mats, multi-junction devices, and methods for making same
US9978532B2 (en) Maximizing the power conversion efficiency of a tin perovskite/silicon thin-film tandem solar cell
US6777714B2 (en) Crystalline silicon semiconductor device and method for fabricating same
US20140000689A1 (en) Nitride semiconductor-based solar cell and manufacturing method thereof
KR101651485B1 (en) Sollar Cell And Fabrication Method Thereof
KR100818783B1 (en) Solar cells fabricated on cube-textured metallic substrate
US8697986B2 (en) Photovoltaic device with double-junction
US8003423B2 (en) Method for manufacturing a poly-crystal silicon photovoltaic device using horizontal metal induced crystallization
US9997661B2 (en) Method of making a copper oxide/silicon thin-film tandem solar cell using copper-inorganic film from a eutectic alloy
US10062792B2 (en) Method of making a CZTS/silicon thin-film tandem solar cell
KR101050878B1 (en) Silicon thin film solar cell and manufacturing method thereof
JP2004327578A (en) Crystal thin film semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130408

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140324

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180326

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190926

Year of fee payment: 12