KR100816138B1 - Test process of coupling of sensing node using pagebuffer in Flash memory device - Google Patents

Test process of coupling of sensing node using pagebuffer in Flash memory device Download PDF

Info

Publication number
KR100816138B1
KR100816138B1 KR1020050129630A KR20050129630A KR100816138B1 KR 100816138 B1 KR100816138 B1 KR 100816138B1 KR 1020050129630 A KR1020050129630 A KR 1020050129630A KR 20050129630 A KR20050129630 A KR 20050129630A KR 100816138 B1 KR100816138 B1 KR 100816138B1
Authority
KR
South Korea
Prior art keywords
data
page buffer
sensing node
node
input
Prior art date
Application number
KR1020050129630A
Other languages
Korean (ko)
Other versions
KR20070068009A (en
Inventor
손지혜
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050129630A priority Critical patent/KR100816138B1/en
Publication of KR20070068009A publication Critical patent/KR20070068009A/en
Application granted granted Critical
Publication of KR100816138B1 publication Critical patent/KR100816138B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 소자의 페이지 버퍼를 이용한 감지 노드 커플링 검사 방법에 관한 것으로, 서로 인접한 두 개의 감지 노드에 연결된 각각의 페이지 버퍼에 다른 두 데이터를 서로 입력하여 감지 노드의 전위를 변경시킨 후 페이지 버퍼를 이용하여 감지 노드의 전위를 독출함으로써, 인접한 감지 노드에 의한 커플링 효과의 유무를 검사하는 플래쉬 메모리 소자의 페이지 버퍼를 이용한 감지 노드 커플링 검사 방법을 개시한다.The present invention relates to a sensing node coupling checking method using a page buffer of a flash memory device. The present invention provides a method of changing a potential of a sensing node by inputting two different data to each page buffer connected to two adjacent sensing nodes. Disclosed is a sensing node coupling checking method using a page buffer of a flash memory device that checks the presence or absence of a coupling effect by an adjacent sensing node by reading a potential of the sensing node using a buffer.

페이지 버퍼, 감지 노드, 커플링 Page buffer, sense node, coupling

Description

플래쉬 메모리 소자의 페이지 버퍼를 이용한 감지 노드 커플링 검사 방법{Test process of coupling of sensing node using pagebuffer in Flash memory device} Test process of coupling of sensing node using pagebuffer in Flash memory device}

도 1은 일반적인 플래쉬 메모리 소자의 감지 노드의 배치를 나타내는 소자 구성도이다.1 is a device configuration diagram illustrating an arrangement of sensing nodes of a general flash memory device.

도 2는 본 발명의 검사 방법을 설명하기 위한 페이지 버퍼 회로도이다.2 is a page buffer circuit diagram for explaining a test method of the present invention.

<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing

10 : 메모리 셀 어레이부 20 : 비트라인 선택부10: memory cell array unit 20: bit line selection unit

30 : 페이지 버퍼부 SO : 감지 노드30: page buffer section SO: detection node

110 : 프리차지부 120 : 레지스터110: precharge unit 120: register

121 : 래치 122 : 초기화 회로121: latch 122: initialization circuit

123 : 데이터 입력 회로 124 : 감지 노드 독출 회로123: data input circuit 124: detection node readout circuit

125 : 전송 회로125: transmission circuit

플래쉬 메모리 소자의 페이지 버퍼를 이용한 감지 노드의 커플링 검사 방법에 관한 것으로 특히, 인접한 두 개의 감지 노드의 전위를 다르게 하고 독출하여 감지 노드의 커플링 현상을 검출하는 플래쉬 메모리 소자의 페이지 버퍼를 이용한 감지 노드의 커플링 검사 방법에 관한 것이다.In particular, the present invention relates to a method of checking a coupling of a sensing node using a page buffer of a flash memory device. In particular, a sensing method using a page buffer of a flash memory device which detects a coupling phenomenon of a sensing node by changing and reading potentials of two adjacent sensing nodes is different. It relates to a method for checking the coupling of nodes.

일반적으로 반도체 메모리 소자 중 플래쉬 메모리 소자는 비휘발성 특성과 전기적인 소거 및 프로그램 특성을 동시에 확보할 수 있는데, 이러한 장점을 이용하여 여러 가지 반도체 장치에 응용하고 있다.In general, the flash memory device of the semiconductor memory device can secure the non-volatile characteristics, electrical erase and program characteristics at the same time, it is applied to various semiconductor devices by using these advantages.

또한 전자회로의 디자인에 있어서 소자의 신뢰성 테스트 문제는 중요한 관점으로 대두되고 있다. 이는 소자의 고집적화 및 초미세화 공정 등으로 인한 온도, 외부 전압 등과 같은 돌발변수의 비중이 증가된 것이 주된 요인이다.In addition, in the design of electronic circuits, the reliability test problem of the device has emerged as an important point. This is mainly due to an increase in the proportion of sudden variables such as temperature and external voltage due to the high integration and ultra-fine process of the device.

도 1은 일반적인 플래쉬 메모리 소자의 감지 노드의 배치를 나타내는 소자 구성도이다.1 is a device configuration diagram illustrating an arrangement of sensing nodes of a general flash memory device.

도 1을 참조하면, 일반적인 플래쉬 메모리 소자는 다수개의 메모리 셀들로 구성된 메모리 셀 어레이부(10), 셀 어레이의 두 개의 비트 라인 중 어느 하나를 선택하는 비트라인 선택부(20), 및 감지 노드(SO)를 통해 비트라인 선택부(20)와 연결된 페이지 버퍼부(30)를 포함한다.Referring to FIG. 1, a general flash memory device may include a memory cell array unit 10 including a plurality of memory cells, a bit line selection unit 20 for selecting one of two bit lines of a cell array, and a sensing node ( And a page buffer unit 30 connected to the bit line selection unit 20 through SO.

이를 좀더 상세히 설명하면, 메모리 셀 어레이부는 다수의 메모리 셀들이 스트링 구조로 연결되어 있으며 두 개의 스트링 구조가 이븐 비트라인과 오드 비트라인으로 짝지어져 비트라인 선택부(20)와 연결된다. 비트라인 선택부(20)는 다수개의 비트라인 선택 회로로 구성되며, 비트라인 선택 회로는 이븐 및 오드 비트라인 을 비트라인 선택 신호(BSL)에 응답하여 감지 노드(SO)와 연결하거나 분리한다. 감지 노드는 다수개의 페이지 버퍼(페이지 버퍼1 내지 페이지 버퍼n)를 포함하는 페이지 버퍼부(30)의 하나의 페이지 버퍼와 연결된다. 즉 32개의 스트링 구조를 갖는 메모리 셀의 경우, 16개의 이븐 비트라인과 16개의 오드 비트라인이 번갈아 가며 배치된 구조를 갖는다. 인접한 이븐 및 오드 비트라인은 짝을 이루어 비트라인 선택부에 인가되어 하나의 감지 노드(SO)에 연결된다. 감지 노드(SO)에는 각각 하나의 페이지 버퍼가 연결되어 있다.In more detail, the memory cell array unit is connected to a plurality of memory cells in a string structure, and the two string structures are paired with an even bit line and an odd bit line to be connected to the bit line selection unit 20. The bit line selection unit 20 includes a plurality of bit line selection circuits, and the bit line selection circuits connect the even and odd bit lines to or from the sensing node SO in response to the bit line selection signal BSL. The sensing node is connected to one page buffer of the page buffer unit 30 including a plurality of page buffers (page buffer 1 to page buffer n). That is, in the case of a memory cell having 32 string structures, 16 even bit lines and 16 odd bit lines are alternately arranged. Adjacent even and odd bit lines are paired and applied to the bit line selector and connected to one sensing node SO. One page buffer is connected to each sensing node SO.

메모리 소자가 점차 고집적화되어 감에 따라 감지 노드와 인접한 감지 노드의 거리(도 1의 A 영역)가 점차 짧아지고 이로 인하여 감지 노드의 전위가 인접한 감지 노드의 전위에 의해 변하는 커플링 현상이 발생할 수 있다. 이로 인하여 메모리 셀에 잘못된 데이터가 프로그램되거나 메모리 셀에서 독출한 데이터가 잘못될 수 있다.As the memory devices become increasingly integrated, the distance between the sensing node and the sensing node adjacent to the sensing node (region A in FIG. 1) becomes shorter, which may cause a coupling phenomenon in which the potential of the sensing node is changed by the potential of the adjacent sensing node. . As a result, wrong data may be programmed into the memory cell or data read from the memory cell may be wrong.

따라서 본 발명은 서로 인접한 두 개의 감지 노드에 연결된 각각의 페이지 버퍼에 다른 두 데이터를 서로 입력하여 감지 노드의 전위를 변경시킨 후 페이지 버퍼를 이용하여 감지 노드의 전위를 독출함으로써, 인접한 감지 노드에 의한 커플링 효과의 유무를 검사하는 플래쉬 메모리 소자의 페이지 버퍼를 이용한 감지 노드 커플링 검사 방법을 제공하는 데 있다.Therefore, the present invention changes the potential of the sensing node by inputting two different data to each page buffer connected to two adjacent sensing nodes, and then reads the potential of the sensing node by using the page buffer, whereby The present invention provides a sensing node coupling checking method using a page buffer of a flash memory device that checks whether there is a coupling effect.

본 발명에 따른 플래쉬 메모리 소자의 페이지 버퍼를 이용한 감지 노드 커플링 검사 방법은 제 1 페이지 버퍼를 통해 제 1 데이터를 제 1 감지 노드에 전송하고, 제 2 페이지 버퍼를 통해 제 2 데이터를 제 2 감지 노드에 전송하는 데이터 입력 단계와, 상기 제 1 감지 노드를 통해 상기 제 1 데이터를 상기 제 1 페이지 버퍼를 통해 독출하고, 상기 제 2 감지 노드를 통해 상기 제 2 데이터를 독출하는 독출 단계, 및 입력한 상기 제 1 데이터와 독출한 상기 제 1 데이터가 동일하고, 입력한 상기 제 2 데이터와 독출한 제 2 데이터가 동일하면 정상으로 판단하는 판단 단계를 포함한다.In the sensing node coupling checking method using the page buffer of the flash memory device according to the present invention, the first data is transmitted to the first sensing node through the first page buffer, and the second data is sensed through the second page buffer. A data input step of transmitting to a node, a reading step of reading the first data through the first page buffer through the first sensing node, and reading the second data through the second sensing node; and And determining that the inputted first data is the same as the read first data and the inputted second data is identical to the read second data.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. It is provided to inform you.

도 2는 플래쉬 메모리 소자의 싱글 레지스터 구조의 페이지 버퍼의 회로도이다.2 is a circuit diagram of a page buffer of a single register structure of a flash memory device.

도 2를 참조하면, 플래쉬 메모리 소자의 페이지 버퍼는 감지 노드(SO)에 연결된 프리차지부(110) 및 감지 노드(SO)와 입출력 단자(YA) 사이에 연결된 레지스터(120)를 포함한다.Referring to FIG. 2, the page buffer of the flash memory device includes a precharge unit 110 connected to the sensing node SO and a register 120 connected between the sensing node SO and the input / output terminal YA.

이를 좀더 상세히 설명하면, 프리차지부(110)는 전원 전압(Vdd)과 감지 노드 (SO) 사이에 연결된 PMOS 트랜지스터(P101)를 포함한다. PMOS 트랜지스터(P101)는 로우 레벨의 프리차지 신호(PRECHb)에 응답하여 턴온되어 전압(Vdd)을 감지 노드(SO)에 인가한다.In more detail, the precharge unit 110 includes a PMOS transistor P101 connected between the power supply voltage Vdd and the sensing node SO. The PMOS transistor P101 is turned on in response to the low level precharge signal PRECHb to apply the voltage Vdd to the sensing node SO.

레지스터(120)는 데이터를 임시 저장하는 래치(121), 래치(121)를 초기화 시키는 초기화 회로(122), 입출력 단자(YA)를 통해 입력된 데이터를 래치(121)에 전송하는 데이터 입력 회로(123), 감지 노드(SO)의 데이터를 래치(131)에 전송하는 감지 노드 독출 회로(124), 래치(121)에 저장된 데이터를 감지 노드(SO) 또는 입출력 단자(YA)에 전송하는 전송회로(135), 및 래치(131)의 노드(QAb)의 신호를 반전시켜 전송회로(135)의 노드(NA)에 출력하는 인버터(IV1)를 포함한다.The register 120 includes a latch 121 for temporarily storing data, an initialization circuit 122 for initializing the latch 121, and a data input circuit for transmitting data input through the input / output terminal YA to the latch 121 ( 123, a sensing node reading circuit 124 for transmitting data of the sensing node SO to the latch 131, and a transmitting circuit for transmitting data stored in the latch 121 to the sensing node SO or the input / output terminal YA. And an inverter IV1 which inverts the signal of the node QAb of the latch 131 and outputs the signal to the node NA of the transmission circuit 135.

이를 좀더 상세히 설명하면, 래치(121)는 노드(QAb)와 노드(QA) 사이에 역방향 병렬 구조로 연결된 두 개의 인버터로 구성된다.In more detail, the latch 121 is composed of two inverters connected in a reverse parallel structure between the node QAb and the node QA.

초기화 회로(122)는 노드(QA)와 접지 전원(Vss) 사이에 연결된 NMOS 트랜지스터(N121)를 포함한다. NMOS 트랜지스터(N121)는 리셋 신호(RESET)에 응답하여 턴온되어 노드(QA)와 접지 전원(Vss)을 연결한다.The initialization circuit 122 includes an NMOS transistor N121 connected between the node QA and the ground power supply Vss. The NMOS transistor N121 is turned on in response to the reset signal RESET to connect the node QA and the ground power source Vss.

데이터 입력 회로(123)는 노드(QAb)와 입출력 단자(YA) 사이에 연결된 NMOS 트랜지스터(N122)와 노드(QA)와 입출력 단자(YA) 사이에 연결된 NMOS 트랜지스터(N123)를 포함한다. NMOS 트랜지스터(N122)는 데이터 입력 신호(DI)에 응답하여 턴온되어 노드(QAb)와 입출력 단자(YA)를 연결한다. NMOS 트랜지스터(N123)는 부데이터 입력 신호(nDI)에 응답하여 턴온되어 노드(QA)와 입출력 단자(YA)를 연결한다.The data input circuit 123 includes an NMOS transistor N122 connected between the node QAb and the input / output terminal YA and an NMOS transistor N123 connected between the node QA and the input / output terminal YA. The NMOS transistor N122 is turned on in response to the data input signal DI to connect the node QAb and the input / output terminal YA. The NMOS transistor N123 is turned on in response to the sub data input signal nDI to connect the node QA and the input / output terminal YA.

감지 노드 독출 회로(124)는 노드(QAb)와 접지 전원(Vss) 사이에 직렬 연결 된 NMOS 트랜지스터(N124) 및 NMOS 트랜지스터(N125)를 포함한다. NMOS 트랜지스터(N124)는 감지 노드(SO)의 전위에 따라 턴온되고, NMOS 트랜지스터(N125)는 감지 노드 독출 신호(SO_READ)에 응답하여 턴온되어 노드(QAb)와 접지 전원(Vss)을 연결한다.The sense node read circuit 124 includes an NMOS transistor N124 and an NMOS transistor N125 connected in series between the node QAb and the ground power supply Vss. The NMOS transistor N124 is turned on according to the potential of the sense node SO, and the NMOS transistor N125 is turned on in response to the sense node read signal SO_READ to connect the node QAb to the ground power source Vss.

전송 회로(125)는 감지 노드(SO)와 노드(NA) 사이에 연결된 NMOS 트랜지스터(N126)와 입출력 단자(YA)와 노드(NA) 사이에 연결된 NMOS 트랜지스터(N127)를 포함한다. NMOS 트랜지스터(N126)는 프로그램 신호(PGM)에 응답하여 턴온되어 감지 노드(SO)와 노드(NA)를 연결한다. NMOS 트랜지스터(N127)는 감지 노드 독출 신호(SO_PBDO)에 응답하여 턴온되어 입출력 단자(YA)와 노드(NA)를 연결한다.The transmission circuit 125 includes an NMOS transistor N126 connected between the sensing node SO and the node NA and an NMOS transistor N127 connected between the input / output terminal YA and the node NA. The NMOS transistor N126 is turned on in response to the program signal PGM to connect the sensing node SO and the node NA. The NMOS transistor N127 is turned on in response to the sense node read signal SO_PBDO to connect the input / output terminal YA and the node NA.

도 2를 이용하여 본 발명에 따른 플래쉬 메모리 소자의 감지 노드 검사 방법을 설명하면 다음과 같다.The sensing node inspection method of the flash memory device according to the present invention will be described with reference to FIG. 2.

본 발명에 의한 검사 방법은 두 개의 인접한 페이지 버퍼를 이용한다.The inspection method according to the present invention uses two adjacent page buffers.

1) 초기화 단계1) Initialization stage

인접한 두 개의 페이지 버퍼 각각의 초기화 회로(122)에 리셋 신호(RESET)가 인가되어 NMOS 트랜지스터(N121)가 턴온된다. 따라서, 래치(121)의 노드(QA)와 접지 전원(Vss)이 연결되어 노드(QA)는 로우 레벨이 되고 노드(QAb)는 하이 레벨로 초기화된다.The reset signal RESET is applied to the initialization circuit 122 of each of two adjacent page buffers so that the NMOS transistor N121 is turned on. Accordingly, the node QA of the latch 121 and the ground power source Vss are connected to the node QA to the low level, and the node QAb is initialized to the high level.

2) 데이터 입력 단계2) data entry step

하나의 페이지 버퍼에 '1' 데이터를 입력하기 위해 데이터 입력 회로(123)에 데이터 입력 신호(DI)가 인가되어 NMOS 트랜지스터(N122)가 턴온된다. 따라서 입출 력 단자(YA)와 래치(121)의 노드(QAb)가 연결된다. 이때 입출력 단자(YA)는 접지 전원(Vss)과 연결되어 있어 노드(QAb)는 로우 레벨이 되고, 노드(QA)는 하이 레벨이 된다.In order to input '1' data into one page buffer, the data input signal DI is applied to the data input circuit 123 so that the NMOS transistor N122 is turned on. Therefore, the input / output terminal YA and the node QAb of the latch 121 are connected. At this time, the input / output terminal YA is connected to the ground power supply Vss so that the node QAb is at a low level and the node QA is at a high level.

이와 동시에 인접한 페이지 버퍼에 '0' 데이터를 입력하기 위해 데이터 입력 회로(123)에 부데이터 입력 신호(nDI)가 인가되어 NMOS 트랜지스터(N123)가 턴온된다. 따라서 입출력 단자(YA)와 래치(121)의 노드(QA)가 연결된다. 이때 입출력 단자(YA)는 접지 전원(Vss)과 연결되어 있어 노드(QA)는 로우 레벨을 유지하고, 노드(QAb)는 하이 레벨을 유지한된다.At the same time, the sub data input signal nDI is applied to the data input circuit 123 to input '0' data into the adjacent page buffer, so that the NMOS transistor N123 is turned on. Therefore, the input / output terminal YA and the node QA of the latch 121 are connected. At this time, the input / output terminal YA is connected to the ground power supply Vss so that the node QA maintains a low level and the node QAb maintains a high level.

3) 감지 노드 프리차지 단계3) Sense Node Precharge Step

두 개의 페이지 버퍼 각각에 로우 레벨의 프리차지 신호(PRECHb)가 일정시간 동안 프리차지부(110)의 PMOS 트랜지스터(P101)에 인가되어 PMOS 트랜지스터(P101)가 턴온된다. 따라서, 감지 노드(SO)의 전위가 전원 전압(Vdd) 레벨로 프리차지 된다.A low level precharge signal PRECHb is applied to each of the two page buffers to the PMOS transistor P101 of the precharge unit 110 for a predetermined time, thereby turning on the PMOS transistor P101. Therefore, the potential of the sensing node SO is precharged to the power supply voltage Vdd level.

4) 데이터 전송 단계4) Data transfer step

두 개의 페이지 버퍼 각각의 전송 회로(125)에 프로그램 신호(PGM)가 인가된다. 따라서 NMOS 트랜지스터(N126)가 턴온되어 노드(NA)와 감지 노드(SO)가 연결된다.The program signal PGM is applied to the transmission circuit 125 of each of the two page buffers. Therefore, the NMOS transistor N126 is turned on to connect the node NA and the sensing node SO.

'1' 데이터를 입력한 페이지 버퍼는 로우 레벨의 노드(QAb)의 전위가 인버터(IV1)에 의해 하이 레벨로 반전되어 노드(NA)에 전달된다. 따라서 감지 노드(SO)의 전위는 하이 레벨을 유지한다.In the page buffer in which '1' data is input, the potential of the low level node QAb is inverted to a high level by the inverter IV1 and transferred to the node NA. Therefore, the potential of the sensing node SO maintains a high level.

'0' 데이터를 입력한 페이지 버퍼는 하이 레벨의 노드(QAb)의 전위가 인버터(IV1)에 의해 로우 레벨로 반전되어 노드(NA)에 전달된다. 따라서 감지 노드(SO)의 전위는 로우 레벨로 디스차지된다.In the page buffer in which '0' data is input, the potential of the node QAb of the high level is inverted to the low level by the inverter IV1 and transferred to the node NA. Therefore, the potential of the sensing node SO is discharged to the low level.

따라서, 하나의 감지 노드(SO)는 하이 레벨이 되고, 인접한 감지 노드(SO)는 로우 레벨이 된다.Therefore, one sensing node SO becomes a high level and an adjacent sensing node SO becomes a low level.

5) 재 초기화 단계5) Reinitialization Step

제 1 초기화 단계와 같은 방법으로 두 개의 페이지 버퍼의 래치(121)를 초기화 시킨다.The latch 121 of the two page buffers is initialized in the same manner as the first initialization step.

6) 감지 노드 독출 단계6) Sense Node Readout Step

두 개의 페이지 버퍼 각각의 감지 노드 독출 회로(124)에 감지 노드 독출 신호(SO_READ)가 인가된다. 따라서 NMOS 트랜지스터(N125)가 턴온된다. 또한 감지 노드(SO)의 전위에 따라 NMOS 트랜지스터(N124)가 턴온되거나 턴오프된다. 감지 노드(SO)의 전위가 하이 레벨이라면 노드(QAb)는 접지 전원(Vss)과 연결되어 로우 레벨이 되고, 감지 노드(SO)의 전위가 로우 레벨이라면 노드(QAb)는 접지 전원(Vss)과 분리되어 하이 레벨을 유지한다.The sense node read signal SO_READ is applied to the sense node read circuit 124 of each of the two page buffers. Therefore, the NMOS transistor N125 is turned on. In addition, the NMOS transistor N124 is turned on or off depending on the potential of the sensing node SO. If the potential of the sensing node SO is at the high level, the node QAb is connected to the ground power supply Vss and is at a low level. If the potential of the sensing node SO is at the low level, the node QAb is the ground power Vss. Maintain high level in isolation.

7) 데이터 독출 단계7) Data reading step

두 개의 페이지 버퍼 각각의 전송 회로(125)에 감지 노드 독출 신호(SO_PBDO)가 인가된다. 따라서 NMOS 트랜지스터(N127)가 턴온되어 노드(NA)와 입출력 단자(YA)가 연결된다.The sense node read signal SO_PBDO is applied to the transmission circuit 125 of each of the two page buffers. Therefore, the NMOS transistor N127 is turned on to connect the node NA and the input / output terminal YA.

입출력 단자(YA)를 통해 출력된 데이터 값과 초기에 페이지 버퍼에 입력한 데이터 값을 비교하여 감지 노드(SO)의 커플링 현상을 검출한다.The coupling phenomenon of the sensing node SO is detected by comparing the data value output through the input / output terminal YA with the data value initially input to the page buffer.

예를 들어 '1' 데이터를 입력한 페이지 버퍼에서 독출한 데이터 값이 '1' 즉 하이 레벨의 출력 신호가 독출되면 감지 노드(SO)의 커플링 현상이 없는 것으로 판단한다. 그러나 로우 레벨의 출력 신호가 독출되면 감지 노드(SO)의 커플링 현상이 발생한것으로 판단한다.For example, when the data value read from the page buffer that inputs the '1' data is '1', that is, a high level output signal is read, it is determined that there is no coupling phenomenon of the sensing node SO. However, when the low level output signal is read, it is determined that the coupling phenomenon of the sensing node SO occurs.

같은 방법으로 '0' 데이터를 입력한 페이지 버퍼에서 독출한 데이터 값이 '0' 즉, 로우 레벨의 출력 신호가 독출되면 감지 노드(SO)의 커플링 현상이 없는 것으로 판단한다. 그러나, 하이 레벨의 출력 신호가 독출되면 감지 노드(SO)의 커플링 현상이 발생한 것으로 판단한다.In the same manner, when the data value read from the page buffer in which the '0' data is input is '0', that is, a low level output signal is read, it is determined that there is no coupling phenomenon of the sensing node SO. However, when the high level output signal is read, it is determined that the coupling phenomenon of the sensing node SO occurs.

따라서 기존의 페이지 버퍼를 이용하여 인접한 감지 노드의 전위를 다르게 입력한 후 독출하여 감지 노드의 커플링 현상을 검출할 수 있다.Accordingly, the coupling phenomenon of the sense nodes can be detected by inputting and reading the potentials of the adjacent sense nodes differently using the existing page buffer.

본 발명의 실시예에서는 싱글 레지스터 구조의 페이지 버퍼를 이용하였으나 듀얼 레지스터 구조를 갖는 페이지 버퍼에서 하나의 레지스터를 이용하여 상술한 바와 같이 동작시켜 감지 노드의 커플링 현상을 검출할 수 있는 것은 자명한 사실이다.In the embodiment of the present invention, the page buffer of the single register structure is used, but it is obvious that the coupling phenomenon of the sensing node can be detected by operating as described above using one register in the page buffer having the dual register structure. to be.

상기에서 설명한 본 발명의 기술적 사상이 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention described above has been described in detail in a preferred embodiment, it should be noted that the above embodiment is for the purpose of description and not of limitation. In addition, the present invention will be understood by those skilled in the art that various embodiments are possible within the scope of the technical idea of the present invention.

본 발명에 따르면, 서로 인접한 두 개의 감지 노드에 연결된 각각의 페이지 버퍼에 다른 두 데이터를 서로 입력하여 감지 노드의 전위를 변경시킨 후 페이지 버퍼를 이용하여 감지 노드의 전위를 독출함으로써, 인접한 감지 노드에 의한 커플링 효과의 유무를 검사할 수 있다.According to the present invention, the potential of the sensing node is changed by inputting two different data to each page buffer connected to two sensing nodes adjacent to each other, and the potential of the sensing node is read by using the page buffer, thereby providing access to the adjacent sensing nodes. Can be examined for the presence or absence of a coupling effect.

Claims (4)

한 쌍으로 이루어진 셀 어레이에 각각 연결되고 인접한 제 1 및 제 2 감지 노드; 및First and second sense nodes, each coupled to a pair of cell arrays and adjacent thereto; And 상기 제 1 감지 노드 및 제 2 감지 노드에 각각 연결되고, 레지스터를 각각 갖는 인접한 제 1 페이지 버퍼 및 제 2 페이지 버퍼를 포함하는 플래쉬 메모리 소자의 감지 노드의 검사 방법에 있어서,10. A method of inspecting a sense node of a flash memory device, each connected to the first sense node and a second sense node, each of which includes an adjacent first page buffer and a second page buffer. 상기 제 1 페이지 버퍼를 통해 제 1 데이터를 상기 제 1 감지 노드에 전송하고, 상기 제 2 페이지 버퍼를 통해 제 2 데이터를 상기 제 2 감지 노드에 전송하는 데이터 입력 단계;A data input step of transmitting first data to the first sensing node through the first page buffer and transmitting second data to the second sensing node through the second page buffer; 상기 제 1 감지 노드를 통해 상기 제 1 데이터를 상기 제 1 페이지 버퍼를 통해 독출하고, 상기 제 2 감지 노드를 통해 상기 제 2 데이터를 독출하는 독출 단계; 및Reading the first data through the first page buffer through the first sensing node and reading the second data through the second sensing node; And 입력한 상기 제 1 데이터와 독출한 상기 제 1 데이터가 동일하고, 입력한 상기 제 2 데이터와 독출한 제 2 데이터가 동일하면 정상으로 판단하는 판단 단계를 포함하는 플래쉬 메모리 소자의 감지 노드의 커플링 검사 방법.And a determination step of determining that the inputted first data and the read first data are the same and the inputted second data and the read second data are the same. method of inspection. 제 1 항에 있어서,The method of claim 1, 상기 데이터 입력 단계는 상기 제 1 및 상기 제 2 페이지 버퍼를 초기화 시키는 단계;The data input step may include initializing the first and second page buffers; 상기 제 1 데이터 및 상기 제 2 데이터를 상기 제 1 페이지 버퍼 및 상기 제 2 페이지 버퍼에 입력하여 일정시간 저장하는 단계; 및Inputting the first data and the second data into the first page buffer and the second page buffer and storing the predetermined time; And 상기 제 1 페이지 버퍼에 저장된 상기 제 1 데이터를 상기 제 1 감지 노드에 전달하고, 상기 제 2 페이지 버퍼에 저장된 상기 제 2 데이터를 상기 제 2 감지 노드에 전달하는 단계를 포함하는 플래쉬 메모리 소자의 감지 노드의 커플링 검사 방법.Transferring the first data stored in the first page buffer to the first sensing node and transferring the second data stored in the second page buffer to the second sensing node. How to check coupling of nodes. 제 1 항에 있어서,The method of claim 1, 상기 독출 단계는 상기 상기 제 1 및 상기 제 2 페이지 버퍼를 초기화 시키는 단계;The reading step may include initializing the first and second page buffers; 상기 제 1 감지 노드에 전송된 상기 제 1 데이터를 독출하여 상기 제 1 페이지 버퍼에 임시 저장하고, 상기 제 2 감지 노드에 전송된 상기 제 2 데이터를 독출하여 상기 제 2 페이지 버퍼에 임시 저장하는 단계; 및Reading the first data transmitted to the first sensing node and temporarily storing the first data in the first page buffer, reading the second data transmitted to the second sensing node and temporarily storing the second data in the second page buffer ; And 상기 제 1 페이지 버퍼에 임시 저장된 상기 제 1 데이터를 독출하고, 상기 제 2 페이지 버퍼에 임시 저장된 상기 제 2 데이터를 독출하는 단계를 포함하는 플래쉬 메모리 소자의 감지 노드의 커플링 검사 방법.Reading the first data temporarily stored in the first page buffer, and reading the second data temporarily stored in the second page buffer. 제 1 항에 있어서,The method of claim 1, 상기 판단 단계는 입력한 제 1 데이터와 독출된 제 1 데이터가 동일하고, 입력한 제 2 데이터와 독출한 제 2 데이터가 동일하면 감지노드의 커플링현상이 없는 정상으로 판별하고,In the determining step, if the input first data and the read first data are the same and the input second data and the read second data are the same, it is determined that there is no coupling phenomenon of the sensing node. 상기 입력한 제 1 데이터와 상기 독출된 제 1 데이터가 다르거나 또는 상기 입력한 제 2 데이터와 상기 독출된 제 2 데이터가 다르거나 또는 상기 입력한 제 1 데이터와 상기 독출된 제 1 데이터가 다르고 상기 입력한 제 2 데이터와 상기 독출된 제 2 데이터가 다르면 상기 감지 노드의 상기 커플링 현상이 발생한 것으로 판별하는 플래쉬 메모리 소자의 감지 노드의 커플링 검사 방법.The input first data and the read first data are different, or the input second data and the read second data are different, or the input first data and the read first data are different, and And determining that the coupling phenomenon of the sensing node has occurred when the input second data and the read second data are different from each other.
KR1020050129630A 2005-12-26 2005-12-26 Test process of coupling of sensing node using pagebuffer in Flash memory device KR100816138B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050129630A KR100816138B1 (en) 2005-12-26 2005-12-26 Test process of coupling of sensing node using pagebuffer in Flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050129630A KR100816138B1 (en) 2005-12-26 2005-12-26 Test process of coupling of sensing node using pagebuffer in Flash memory device

Publications (2)

Publication Number Publication Date
KR20070068009A KR20070068009A (en) 2007-06-29
KR100816138B1 true KR100816138B1 (en) 2008-03-21

Family

ID=38366514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050129630A KR100816138B1 (en) 2005-12-26 2005-12-26 Test process of coupling of sensing node using pagebuffer in Flash memory device

Country Status (1)

Country Link
KR (1) KR100816138B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462285B2 (en) 2020-09-14 2022-10-04 SK Hynix Inc. Memory device and method of operating the memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680864B2 (en) 1998-02-24 2004-01-20 Micron Technology, Inc. Method for reading a vertical gain cell and array for a dynamic random access memory
US6751124B2 (en) 2001-02-22 2004-06-15 Samsung Electronics Co., Ltd. Bit line setup and discharge circuit for programming non-volatile memory
US6804136B2 (en) 2002-06-21 2004-10-12 Micron Technology, Inc. Write once read only memory employing charge trapping in insulators

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680864B2 (en) 1998-02-24 2004-01-20 Micron Technology, Inc. Method for reading a vertical gain cell and array for a dynamic random access memory
US6751124B2 (en) 2001-02-22 2004-06-15 Samsung Electronics Co., Ltd. Bit line setup and discharge circuit for programming non-volatile memory
US6813187B2 (en) 2001-02-22 2004-11-02 Samsung Electronics Co., Ltd. Bit line setup and discharge circuit for programming non-volatile memory
US6804136B2 (en) 2002-06-21 2004-10-12 Micron Technology, Inc. Write once read only memory employing charge trapping in insulators

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462285B2 (en) 2020-09-14 2022-10-04 SK Hynix Inc. Memory device and method of operating the memory device

Also Published As

Publication number Publication date
KR20070068009A (en) 2007-06-29

Similar Documents

Publication Publication Date Title
KR100609568B1 (en) Page buffer of nonvolatile memory device and programming and reading method using the same
US6501692B1 (en) Circuit and method for stress testing a static random access memory (SRAM) device
US8102717B2 (en) Method of testing for a leakage current between bit lines of nonvolatile memory device
US7477566B2 (en) Multi-port semiconductor memory
US20080101116A1 (en) Multi-level cell copyback program method in a non-volatile memory device
USRE44726E1 (en) Data inversion register technique for integrated circuit memory testing
ITRM20010104A1 (en) DATA COMPRESSION READING MODE FOR TESTING MEMORIES.
US20080008019A1 (en) High Speed Read-Only Memory
US8189392B2 (en) Page buffer circuit
KR100816148B1 (en) Flash memory device and its reading method
TWI644316B (en) Semiconductor memory device
US8149621B2 (en) Flash memory device and method of testing the flash memory device
KR20100013960A (en) Erase method of flash device
KR100816138B1 (en) Test process of coupling of sensing node using pagebuffer in Flash memory device
US5299163A (en) Semiconductor memory device with discriminator for diagnostic mode of operation
TWI650767B (en) Semiconductor memory device
KR100610015B1 (en) Circuits for burn-in test in memory device having open bit-line cell structure and method thereof
US20030095438A1 (en) Nonvolatile semiconductor memory device having function of determining good sector
US9558829B2 (en) System having a semiconductor integrated circuit device
KR101069013B1 (en) Semiconductor memory device and method for operating the same
US6998873B2 (en) Data input/output buffer and semiconductor memory device using the same
KR100313555B1 (en) Nonvolatile semiconductor memory device having test circuit for testing erasing function thereof
KR100931023B1 (en) Semiconductor memory device
US6320805B1 (en) Semiconductor device with external pins
KR20080021397A (en) Flash memory device and program method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee