KR100812228B1 - Double balanced frequency mixer using miller effect - Google Patents

Double balanced frequency mixer using miller effect Download PDF

Info

Publication number
KR100812228B1
KR100812228B1 KR1020070042187A KR20070042187A KR100812228B1 KR 100812228 B1 KR100812228 B1 KR 100812228B1 KR 1020070042187 A KR1020070042187 A KR 1020070042187A KR 20070042187 A KR20070042187 A KR 20070042187A KR 100812228 B1 KR100812228 B1 KR 100812228B1
Authority
KR
South Korea
Prior art keywords
signal
transistor
transistors
frequency mixer
miller effect
Prior art date
Application number
KR1020070042187A
Other languages
Korean (ko)
Inventor
이영재
서정배
신재훈
윤태열
김천수
Original Assignee
한국전자통신연구원
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원, 한양대학교 산학협력단 filed Critical 한국전자통신연구원
Priority to KR1020070042187A priority Critical patent/KR100812228B1/en
Application granted granted Critical
Publication of KR100812228B1 publication Critical patent/KR100812228B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16Multiple-frequency-changing
    • H03D7/165Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H03D7/166Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages
    • H03D7/168Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages using a feedback loop containing mixers or demodulators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1441Balanced arrangements with transistors using field-effect transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001Circuit elements of demodulators
    • H03D2200/0025Gain control circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041Functional aspects of demodulators
    • H03D2200/0066Mixing

Abstract

A double balanced frequency mixer using a miller effect is provided to improve an integration of a chip by minimizing a noise generated from a constant current source using a miller effect and reducing a total chip area. A double balanced frequency mixer using a miller effect includes amplifying transistors(M11,M12), switching transistors(M13-M16), a constant current source(IBIAS), and buffers(B1,B2). The amplifying transistors amplify RF+ signal and RF- signal having a complementary phase inputted to a gate electrode, and output the amplified signal to a drain electrode. The switching transistors are connected to the drain electrode of the amplifying transistors in a symmetrically parallel. The switching transistors switch the amplified RF+ and RF- signals outputted from the drain electrode of the amplifying transistors in response to an LO+ signal and an LO- signal having a complementary phase. The switching transistors output complementary IF+ and IF- signals. The constant current sources have first and second transistors of which first and second capacitors are connected to the gate electrode. The constant current sources provide a current to the amplifying transistor through the first and second transistors in response to a power voltage. The buffers feedback a part of the IF+ and IF- signals outputted from the switching transistors to the first and second capacitors connected to the gate electrode of the first and second transistors.

Description

밀러 효과를 이용한 이중 평형 주파수 혼합기{Double balanced frequency mixer using miller effect}Double balanced frequency mixer using miller effect

도 1은 종래의 이중 평형 주파수 혼합기의 개략적인 회로도이다.1 is a schematic circuit diagram of a conventional dual balanced frequency mixer.

도 2는 본 발명에 따른 밀러 효과를 이용한 이중 평형 주파수 혼합기의 개략적인 회로도이다.2 is a schematic circuit diagram of a dual balanced frequency mixer using the Miller effect according to the present invention.

도 3은 밀러 효과를 설명하기 위한 회로도이다.3 is a circuit diagram for explaining the Miller effect.

도 4는 본 발명에 따른 밀러 효과를 이용한 이중 평형 주파수 혼합기에서 제 1 밴드 대역(3432MHz)에서의 양측파 대역의 잡음 지수를 나타낸 그래프이다.4 is a graph showing the noise figure of both side bands in the first band band (3432MHz) in the dual balanced frequency mixer using the Miller effect according to the present invention.

도 5는 본 발명에 따른 밀러 효과를 이용한 이중 평형 주파수 혼합기에서 여러 밴드 대역에서의 양측파 대역의 잡음 지수를 나타낸 그래프이다.5 is a graph showing the noise figure of both side bands in various bands in the dual balanced frequency mixer using the Miller effect according to the present invention.

도 6은 본 발명에 따른 밀러 효과를 이용한 이중 평형 주파수 혼합기와 종래의 이중 평형 주파수 혼합기의 특성을 비교한 결과를 나타낸 도면이다. 6 is a view showing the result of comparing the characteristics of the dual balanced frequency mixer and the conventional double balanced frequency mixer using the Miller effect according to the present invention.

* 도면의 주요부분에 대한 부호의 설명** Explanation of symbols for the main parts of the drawings *

100, 100' : 입력단 트랜지스터부100, 100 ': input terminal transistor section

200, 200' : 출력단 트랜지스터부200, 200 ': output transistor section

110 : RF+ 신호 입력단자110: RF + signal input terminal

120 : RF- 신호 입력단자120: RF- signal input terminal

210, 220 : LO+ 신호 입력단자210, 220: LO + signal input terminal

230 : LO- 신호 입력단자230: LO- signal input terminal

M11, M12 : 구동 증폭용 전계효과 트랜지스터M11, M12: field effect transistor for driving amplification

M13, M14, M15, M16 : 스위칭용 전계효과 트랜지스터M13, M14, M15, M16: Field effect transistor for switching

M17, M18 : 블리딩용 전계효과 트랜지스터M17, M18: Field effect transistor for bleeding

R1, R2 : 저항R1, R2: resistance

L : 인덕터L: Inductor

B1, B2 : 버퍼B1, B2: buffer

C1, C2 : 캐패시터C1, C2: Capacitor

본 발명은 밀러 효과를 이용한 이중 평형 주파수 혼합기에 관한 것으로, 더 자세하게는 밀러 효과(miller effect)를 이용하여 전류원에서 발생하는 잡음을 줄임으로써 저잡음 특성을 갖는 이중 평형 주파수 혼합기를 구현하는 기술에 관한 것이다. The present invention relates to a dual balanced frequency mixer using the Miller effect, and more particularly, to a technique for implementing a dual balanced frequency mixer having low noise characteristics by reducing the noise generated in the current source using the Miller effect. .

최근 한정된 주파수 자원의 효과적인 사용을 위해 기존의 이동통신, 위성통신, 방송 등과 같은 협대역 및 광대역 시스템과 상호 간섭 없이 주파수를 공유할 수 있는 초광대역(ultra wideband, UWB) 통신 시스템에 대한 관심이 높아지고 있다.Recently, interest in ultra wideband (UWB) communication systems that can share frequency without mutual interference with narrowband and broadband systems such as mobile communication, satellite communication, and broadcasting for the effective use of limited frequency resources, have.

초광대역 통신 시스템은 3.1 ~ 10.6 GHz의 매우 넓은 고주파(RF) 대역에 걸쳐 -41dBm/MHz 이하의 미약한 전파를 이용하여 통신하는 방식으로, 기존의 무선 시스템에 간섭을 주지 않고 주파수를 공유하여 사용할 수 있으며, 근거리에서 1Gbps 급의 높은 전송율을 얻을 수 있다는 유리한 장점을 지니고 있다.The ultra-wideband communication system uses a weak radio wave of -41 dBm / MHz or less over a very wide radio frequency (RF) band of 3.1 to 10.6 GHz to share the frequency without interfering with the existing wireless system. It has the advantage of being able to obtain a high data rate of 1Gbps in the near field.

이와 같은 초광대역 통신 시스템에 있어서, 일반적으로 수신단에는 넓은 주파수 대역의 모든 신호를 수신하기 위해 임의 주파수 성분의 정보를 다른 주파수 대역으로 천이시키는 주파수 혼합기가 사용되고 있다.In such an ultra-wideband communication system, a frequency mixer is generally used at a receiving end to shift information of an arbitrary frequency component to another frequency band in order to receive all signals of a wide frequency band.

주파수 혼합기는 크게 단일 출력(single ended) 구조의 주파수 혼합기와 평형(balanced) 구조의 주파수 혼합기로 분류되고, 평형 구조의 혼합기는 다시 단일 평형(single balanced) 주파수 혼합기와 이중 평형(double balanced) 주파수 혼합기로 구분된다.Frequency mixers are largely classified into single-ended frequency mixers and balanced frequency mixers. Balanced mixers are again single balanced frequency mixers and double balanced frequency mixers. Separated by.

도 1은 종래의 이중 평형 주파수 혼합기의 회로도로서, 그 구성과 동작 원리를 간략하게 설명하면 다음과 같다. 1 is a circuit diagram of a conventional dual balanced frequency mixer, briefly explaining its configuration and operation principle as follows.

도 1에 도시된 바와 같이, 이중 평형 주파수 혼합기는, 서로 상보적인 위상을 갖는 RF+ 신호와 RF- 신호를 게이트로 입력받아 각각 증폭하는 입력단 트랜지스터부(100)와, 서로 상보적인 위상을 갖는 LO+ 신호와 LO- 신호를 게이트로 입력받아 상기 입력단 트랜지스터부(100)로부터 출력되는 증폭된 RF+ 신호 및 RF- 신호를 단속하여 각각 IF+ 신호 및 IF- 신호로 출력하는 출력단 트랜지스터부(200)로 이루어져 있다. As shown in FIG. 1, the dual balanced frequency mixer includes an RF + signal having a phase complementary to each other, an input stage transistor unit 100 that receives and amplifies the RF + signal through a gate, and an LO + signal having complementary phases to each other. And an output terminal transistor unit 200 which receives an LO- signal as a gate and intercepts an amplified RF + signal and an RF- signal output from the input terminal transistor unit 100 and outputs an IF + signal and an IF- signal, respectively.

상기와 같은 이중 평형 구조의 혼합기는 구조적 특성상 향상된 의사 (spurious) 응답 등으로 인한 우수한 선형성을 가지며, 정합 회로가 간단하다는 등의 장점을 갖고 있다.The mixer of the double balance structure as described above has excellent linearity due to improved spurious response due to its structural characteristics, and has an advantage of simple matching circuit.

하지만, 도 1에 도시된 바와 같이, 이중 평형 주파수 혼합기에는 하나의 정전류원(IBIAS)이 사용되는데, 상기 정전류원(IBIAS)이 능동 소자인 트랜지스터(M21, M22, M23)로 구성되는 경우, 상기 트랜지스터(M21, M22, M23)에 의해 혼합기의 전체 잡음 지수가 높아지는 문제점이 있다.However, as shown in FIG. 1, one constant current source I BIAS is used in the dual balanced frequency mixer, and the constant current source I BIAS is composed of transistors M21, M22, and M23 which are active elements. The transistors M21, M22, and M23 have a problem in that the overall noise figure of the mixer is increased.

이와 같은 정전류원(IBIAS)에 의한 잡음 문제를 해결하기 위한 방안으로, 도 1에 도시된 바와 같이 바이패스 캐패시터(Cp)를 연결하여 잡음 신호를 제거하는 방법이 제시되었지만, 이러한 경우 큰 면적을 차지하는 바이패스 캐패시터(Cp)로 인해 칩의 면적이 커질뿐만 아니라 소비전력이 커지고 선형성이 감소된다는 문제점이 있다.As a method for solving the noise problem caused by the constant current source (I BIAS ), a method of removing the noise signal by connecting the bypass capacitor (C p ) as shown in Figure 1, but in this case a large area Due to the bypass capacitor (C p ) that occupies, not only the area of the chip is increased but also the power consumption is increased and linearity is reduced.

본 발명은 상기한 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 밀러 효과를 이용하여 정전류원에서 발생되는 잡음을 최소화하면서도 전체 칩 면적을 감소시켜 집적화를 도모할 수 있는 이중 평형 주파수 혼합기를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to use a Miller effect to minimize the noise generated from the constant current source while reducing the total chip area to achieve a dual balanced frequency mixer To provide.

상기 목적을 달성하기 위하여 본 발명에 따른 밀러 효과를 이용한 이중 평형 주파수 혼합기는, 게이트 전극에 입력되는 서로 상보적인 위상을 갖는 RF+ 신호 및 RF- 신호를 증폭하여 드레인 전극으로 출력하는 구동 증폭용 트랜지스터; 상기 구동 증폭용 트랜지스터의 드레인 전극에 대칭형으로 병렬 연결되어 서로 역구동하며, 서로 상보적인 위상을 갖는 LO+ 신호 및 LO- 신호에 응답하여 상기 구동 증폭용 트랜지스터의 드레인 전극으로부터 출력되는 증폭된 RF+ 신호 및 RF- 신호를 단속하여 서로 상보적인 IF+ 신호 및 IF- 신호를 출력하는 스위칭용 트랜지스터; 게이트 전극에 제 1, 2 캐패시터가 각각 연결된 제 1, 2 트랜지스터로 구성되며, 전원전압 인가에 따라 상기 제 1, 2 트랜지스터를 통해 상기 구동 증폭용 트랜지스터에 전류를 공급하는 정전류원; 및 상기 스위칭용 트랜지스터로부터 출력되는 IF+ 신호 및 IF- 신호의 일부를 상기 제 1, 2 트랜지스터의 게이트 전극에 연결된 제 1, 2 캐패시터에 각각 귀환시키는 버퍼를 포함하는 것을 특징으로 한다.In order to achieve the above object, the dual balanced frequency mixer using the Miller effect according to the present invention includes a driving amplifying transistor for amplifying an RF + signal and an RF- signal having mutually complementary phases input to a gate electrode and outputting the RF + signal to a drain electrode; An amplified RF + signal output from the drain electrode of the driving amplifying transistor in response to an LO + signal and a LO- signal having a phase complementary to each other by being symmetrically connected in parallel to the drain electrode of the driving amplifying transistor; A switching transistor for interrupting the RF- signal and outputting a complementary IF + signal and an IF- signal; A constant current source including first and second transistors having first and second capacitors connected to gate electrodes, respectively, and supplying current to the driving amplifying transistor through the first and second transistors according to application of a power voltage; And a buffer for returning a part of the IF + signal and the IF− signal output from the switching transistor to the first and second capacitors connected to the gate electrodes of the first and second transistors, respectively.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 밀러 효과를 이용한 이중 평형 주파수 혼합기의 개략적인 회로도로, 도면부호 RL은 부하 저항, VDD는 전원전압 단자를 나타낸다.FIG. 2 is a schematic circuit diagram of a dual balanced frequency mixer using the Miller effect according to the present invention, in which R L denotes a load resistor and V DD denotes a power supply terminal.

도 2에 도시된 바와 같이, 본 발명에 따른 밀러 효과를 이용한 이중 평형 주파수 혼합기는, 서로 상보적인 위상을 갖는 RF+ 신호와 RF- 신호를 게이트로 입력받아 각각 증폭하는 입력단 트랜지스터부(100')와, 서로 상보적인 위상을 갖는 LO+ 신호와 LO- 신호를 게이트로 입력받아 상기 입력단 트랜지스터부(100')로부터 출력 되는 증폭된 RF+ 신호 및 RF- 신호를 단속하여 각각 IF+ 신호 및 IF- 신호로 출력하는 출력단 트랜지스터부(200')를 포함하며, 특히 버퍼(B1, B2)를 통해 상기 IF+ 신호 및 IF- 신호를 정전류원(IBIAS)의 트랜지스터(M21, M22)의 게이트에 연결된 캐패시터(C1, C2)에 각각 귀환시켜, 밀러 효과에 의해 캐패시터(C1, C2)의 캐패시턴스(capacitance, 정전 용량)가 증폭되도록 한 것에 그 특징이 있다.As shown in FIG. 2, the dual balanced frequency mixer using the Miller effect according to the present invention includes an input stage transistor unit 100 ′ which receives RF + signals and RF- signals having a phase complementary to each other and is amplified, respectively. And receiving the LO + signal and the LO- signal having complementary phases as gates, intermittently amplifying the amplified RF + signal and the RF- signal output from the input transistor unit 100 'and outputting them as IF + signals and IF- signals, respectively. And a capacitor C1, C2 connected to the gates of the transistors M21, M22 of the constant current source I BIAS through the buffers B1, B2. ), And the capacitance (capacitance) of the capacitors C1 and C2 is amplified by the Miller effect.

상기 입력단 트랜지스터부(100')는 RF+ 신호를 입력하는 입력단자(110)와, RF- 신호를 입력하는 입력단자(120)와, 상기 RF+ 신호를 게이트로 입력받아 증폭하는 구동 증폭용 전계효과 트랜지스터(M11)와, RF- 신호를 게이트로 입력받아 증폭하는 구동 증폭용 전계효과 트랜지스터(M12)로 이루어져 있다. The input terminal transistor unit 100 'includes an input terminal 110 for inputting an RF + signal, an input terminal 120 for inputting an RF + signal, and a driving amplification field effect transistor for receiving and amplifying the RF + signal through a gate. M11 and a drive amplification field effect transistor M12 for receiving and amplifying the RF- signal through a gate.

상기 출력단 트랜지스터부(200')는 LO+ 신호를 입력하는 입력단자(210, 220)와, LO- 신호를 입력하는 입력단자(230)와, IF+ 신호를 출력하는 출력단자(240)와, IF- 신호를 출력하는 출력단자(250)와, 상기 전계효과 트랜지스터(M11)의 드레인 전극에 대칭형으로 병렬 연결되어 서로 역구동하며 상기 드레인 전극으로부터 출력되는 RF 신호를 게이트 전극에 입력되는 국부 발진 주파수만큼 천이시키는 스위칭용 전계효과 트랜지스터(M13, M14)와, 상기 전계효과 트랜지스터(M12)의 드레인 전극에 대칭형으로 병렬 연결되어 서로 역구동하며 상기 드레인 전극으로부터 출력되는 RF 신호를 게이트 전극에 입력되는 국부 발진 주파수만큼 천이시키는 스위칭용 전계효과 트랜지스터(M15, M16)와, 이중 평형 주파수 혼합기의 변환 이득 및 선형 특성 개선을 위해 블리딩 전류원으로 동작하는 블리딩용 전계효과 트랜지스터(M17, M18)와, 상기 블리딩용 전계효과 트랜지스터(M17, M18)에서 발생하는 잡음 신호를 제거하기 위한 인덕터(L)를 포함하여 이루어진다.The output terminal transistor unit 200 ′ includes input terminals 210 and 220 for inputting an LO + signal, an input terminal 230 for inputting an LO− signal, an output terminal 240 for outputting an IF + signal, and an IF−. The output terminal 250 for outputting a signal and the symmetrical parallel connection to the drain electrode of the field effect transistor M11 reversely drive each other and shift the RF signal output from the drain electrode by a local oscillation frequency input to the gate electrode. A local oscillation frequency in which the switching field effect transistors M13 and M14 and the drain electrode of the field effect transistor M12 are symmetrically connected in parallel to each other to reversely drive each other, and the RF signal output from the drain electrode is input to the gate electrode. Switching field effect transistors (M15, M16) and double balanced frequency mixers as bleeding current sources for improved conversion gain and linear characteristics. And a small field-effect transistor (M17, M18) for releasing that, comprises an inductor (L) to remove the noise signal generated by the bleeding field effect transistor (M17, M18) for.

상기 블리딩용 전계효과 트랜지스터(M17)는 스위칭용 트랜지스터(M13, M14)와 병렬 연결되어 자신의 게이트-소오스 단에 가해진 DC 전압에 상응하는 드레인 전류를 상기 구동 증폭용 트랜지스터(M11)의 드레인단에 블리딩 전류로서 공급하고, 동시에 AC적으로는 상기 구동 증폭용 트랜지스터(M11)와 상보적으로 작동하여 상기 스위칭용 트랜지스터(M13, M14)에 흐르는 전류의 량을 감소시킬 수 있게 한 회로이다. 이와 마찬가지로, 상기 블리딩용 전계효과 트랜지스터(M18)는 스위칭용 트랜지스터(M15, M16)와 병렬 연결되어 자신의 게이트-소오스 단에 가해진 DC 전압에 상응하는 드레인 전류를 상기 구동 증폭용 트랜지스터(M12)의 드레인단에 블리딩 전류로서 공급하고, 동시에 AC적으로는 상기 구동 증폭용 트랜지스터(M12)와 상보적으로 작동하여 상기 스위칭용 트랜지스터(M15, M16)에 흐르는 전류의 량을 감소시킬 수 있게 한 회로이다.The bleeding field effect transistor M17 is connected in parallel with the switching transistors M13 and M14 to apply a drain current corresponding to the DC voltage applied to its gate-source terminal to the drain terminal of the driving amplifying transistor M11. The circuit is supplied as a bleeding current, and at the same time, AC is complementary to the drive amplifying transistor M11 to reduce the amount of current flowing through the switching transistors M13 and M14. Similarly, the bleeding field effect transistor M18 is connected in parallel with the switching transistors M15 and M16 to supply a drain current corresponding to the DC voltage applied to its gate-source terminal of the driving amplifying transistor M12. The circuit is supplied as a bleeding current to the drain stage, and at the same time, AC is complementary to the driving amplifying transistor M12 to reduce the amount of current flowing through the switching transistors M15 and M16. .

이와 같은 블리딩용 전계효과 트랜지스터(M17, M18)가 이중 평형 혼합기에 사용되는 경우, 상기 블리딩용 전계효과 트랜지스터(M17, M18)에서 발생하는 잡음 신호를 제거하기 위한 인덕터(L)가 포함되는 것이 바람직하다.When such bleeding field effect transistors M17 and M18 are used in a double balanced mixer, an inductor L for removing noise signals generated by the bleeding field effect transistors M17 and M18 is preferably included. Do.

한편, 본 발명은 버퍼(B1, B2)를 통해 상기 IF+ 신호 및 IF- 신호를 트랜지스터(M21, M22)의 게이트에 연결된 작은 크기의 캐패시터(C1, C2)에 각각 귀환시켜, 밀러 효과에 의해 캐패시터(C1, C2)의 캐패시턴스가 증폭되도록 한 것에 가장 큰 특징이 있는 바, 본 발명의 이해를 돕기 위해 밀러 효과에 대하여 간략하게 설 명하면 다음과 같다.Meanwhile, the present invention returns the IF + signal and the IF- signal to the small capacitors C1 and C2 connected to the gates of the transistors M21 and M22 through the buffers B1 and B2, respectively, and the capacitor is caused by the Miller effect. The biggest characteristic of the capacitance of (C1, C2) is to be amplified, so that the Miller effect is briefly described as follows to help the present invention.

도 3은 본 발명에서 이용되는 밀러 효과를 설명하기 위한 회로도로, -A는 증폭기의 이득, X는 입력단, Y는 출력단, CF는 캐패시터의 캐패시턴스를 나타낸다.3 is a circuit diagram illustrating the Miller effect used in the present invention, where -A is the gain of the amplifier, X is the input terminal, Y is the output terminal, and C F is the capacitance of the capacitor.

도 3에 도시된 바와 같이, 밀러 효과는 이득이 -A인 증폭 회로의 입출력 단자 사이에 접속된 캐패시터의 캐패시턴스(CF)는 입력 측에서 보면 CF(1+A)로 보이는 효과를 말한다.As shown in Fig. 3, the Miller effect refers to the effect that the capacitance C F of the capacitor connected between the input and output terminals of the amplifying circuit whose gain is -A is seen as C F (1 + A) from the input side.

따라서, 본 발명에서는, 이와 같은 밀러 효과를 이용하여 도 2에 도시된 바와 같이, 정전류원(IBIAS)를 구성하는 트랜지스터(M21, M22)의 게이트에 작은 크기의 캐패시터(C1, C2)를 연결하고, 버퍼(B1, B2)를 통해 상기 IF+ 신호 및 IF- 신호를 상기 캐패시터(C1, C2)에 각각 귀환시켜, 밀러 효과에 의해 캐패시터(C1, C2)의 캐패시턴스가 증폭되도록 피드백 회로를 구성하였다.Accordingly, in the present invention, as shown in FIG. 2, the capacitor C1 and C2 having a small size are connected to the gates of the transistors M21 and M22 constituting the constant current source I BIAS using the Miller effect. The feedback circuit was configured to return the IF + signal and the IF− signal to the capacitors C1 and C2 through the buffers B1 and B2 to amplify the capacitance of the capacitors C1 and C2 by the Miller effect. .

즉, 이와 같은 피드백 회로 구성에 따라 작은 크기의 캐패시터(C1, C2)만으로도 큰 캐패시턴스를 얻을 수 있으며, 이로 인해 정전류원(IBIAS)를 구성하는 트랜지스터(M21, M22)에서 발생되는 저주파 대역의 잡음을 작은 크기의 캐패시터(C1, C2)만으로도 감소시킬 수 있게 된다. 또한, 작은 크기의 캐패시터(C1, C2)를 사용하는 것에 의해 전체 칩 면적을 감소시켜 집적화를 도모할 수 있게 된다.That is, according to such a feedback circuit configuration, a large capacitance can be obtained by only small capacitors C1 and C2, and thus low-frequency noise generated in transistors M21 and M22 constituting the constant current source I BIAS . It can be reduced even by the small capacitors C1 and C2. In addition, by using the capacitors C1 and C2 of small size, the total chip area can be reduced and integration can be achieved.

이하 본 발명에 따른 이중 평형 주파수 혼합기의 동작에 대하여 더 자세히 설명하면 다음과 같다.Hereinafter, the operation of the dual balanced frequency mixer according to the present invention will be described in detail.

다시 도 2를 참조하면, 입력단자(110)로 입력된 양의 위상을 가지는 RF+ 신 호는 전계효과 트랜지스터(M11)의 게이트단으로 입력되어 증폭된 후 상기 전계효과 트랜지스터(M11)의 드레인단에서 음의 위상을 가지는 RF- 신호로 출력되어 전계효과 트랜지스터(M13, M14)의 공통 소오스단으로 전달되고, 입력단자(120)로 입력된 RF- 신호는 전계효과 트랜지스터(M12)의 게이트단으로 입력되어 증폭된 후 전계효과 트랜지스터(M12)의 드레인단에서 RF+ 신호로 출력되어 전계효과 트랜지스터(M15, M16)의 공통 소오스단으로 전달된다.Referring back to FIG. 2, the RF + signal having the positive phase input to the input terminal 110 is input to the gate terminal of the field effect transistor M11 and amplified and then at the drain terminal of the field effect transistor M11. It is output as an RF- signal having a negative phase and transferred to the common source terminal of the field effect transistors M13 and M14. The RF- signal input to the input terminal 120 is input to the gate terminal of the field effect transistor M12. After the amplification, the signal is outputted as an RF + signal from the drain terminal of the field effect transistor M12 and transferred to the common source terminal of the field effect transistors M15 and M16.

또한, 입력단자(210)로 입력된 양의 위상을 가지는 LO+ 신호는 전계효과 트랜지스터(M13)의 게이트단으로 입력되어 전계효과 트랜지스터(M13)의 소오스단에서 드레인단으로 전달되는 RF- 신호를 단속하고, 입력단자(220)로 입력된 LO+ 신호는 전계효과 트랜지스터(M16)의 게이트단으로 입력되어 상기 전계효과 트랜지스터(M16)의 소오스단에서 드레인단으로 전달되는 RF+ 신호를 단속한다. 또한, 입력단자(230)로 입력된 음의 위상을 가지는 LO- 신호는 전계효과 트랜지스터(M14, M15)의 게이트단으로 입력되어 전계효과 트랜지스터(M14)의 소오스단에서 드레인단으로 전달되는 RF- 신호와 전계효과 트랜지스터(M15)의 소오스단에서 드레인단으로 전달되는 RF+ 신호를 단속한다.In addition, the LO + signal having the positive phase input to the input terminal 210 is intermittently inputted to the gate terminal of the field effect transistor M13, and the RF- signal transmitted from the source terminal of the field effect transistor M13 to the drain terminal is intermittent. In addition, the LO + signal input to the input terminal 220 is input to the gate terminal of the field effect transistor M16 to intercept the RF + signal transferred from the source terminal of the field effect transistor M16 to the drain terminal. In addition, the LO- signal having the negative phase input to the input terminal 230 is input to the gate terminal of the field effect transistors M14 and M15 and is transferred to the drain terminal from the source terminal of the field effect transistor M14. The RF + signal transmitted from the source terminal to the drain terminal of the signal and the field effect transistor M15 is interrupted.

이상의 단속 작용에 의하여, 상기 전계효과 트랜지스터(M15)의 드레인단으로 RF 신호와 LO 신호의 주파수 차이에 해당하는 성분인 양의 위상을 가지는 IF+ 신호가 버퍼(B1)를 통해 출력단자(240)로 출력되고, 전계효과 트랜지스터(M14)의 드레인단으로 RF 신호와 LO 신호의 주파수 차이에 해당하는 성분인 음의 위상을 가지는 IF- 신호가 버퍼(B2)를 통해 출력단자(250)로 출력된다.As a result of the intermittent action, the IF + signal having a positive phase which is a component corresponding to the frequency difference between the RF signal and the LO signal to the drain terminal of the field effect transistor M15 is passed to the output terminal 240 through the buffer B1. The IF- signal having a negative phase, which is a component corresponding to the frequency difference between the RF signal and the LO signal, is output to the output terminal 250 through the buffer B2 to the drain terminal of the field effect transistor M14.

이 때, 상기 버퍼(B1)로부터 출력된 IF+ 신호 중 일부는 정전류원(IBIAS)의 트랜지스터(M21)의 게이트에 연결된 캐패시터(C1)에 귀환되며, 이와 마찬가지로, 상기 버퍼(B2)로부터 출력된 IF- 신호 중 일부는 정전류원(IBIAS)의 트랜지스터(M22)의 게이트에 연결된 캐패시터(C2)에 귀환된다.At this time, some of the IF + signals output from the buffer B1 are fed back to the capacitor C1 connected to the gate of the transistor M21 of the constant current source I BIAS , and likewise, output from the buffer B2. Some of the IF− signals are fed back to capacitor C2 connected to the gate of transistor M22 of constant current source I BIAS .

상기 버퍼(B1, B2)를 통해 IF+ 신호 및 IF- 신호가 캐패시터(C1, C2)에 각각 귀환됨에 따라 전술한 밀러 효과에 의해 상기 캐패시터(C1, C2)의 캐패시턴스가 증폭되며, 이에 따라 작은 크기의 캐패시터(C1, C2)만으로도 정전류원(IBIAS)의 트랜지스터(M21, M22)에서 발생되는 저주파 대역의 잡음을 감소시킬 수 있게 된다. 또한, 작은 크기의 캐패시터 사용에 의해 전체 칩 면적을 감소시켜 집적화를 도모하는 것이 가능하게 된다.As the IF + signal and the IF- signal are fed back to the capacitors C1 and C2 through the buffers B1 and B2, the capacitances of the capacitors C1 and C2 are amplified by the above-described Miller effect. Only the capacitors C1 and C2 of the transistors can reduce noise in the low frequency band generated by the transistors M21 and M22 of the constant current source I BIAS . In addition, the use of a capacitor of a small size makes it possible to reduce the total chip area for integration.

도 4는 본 발명에 따른 밀러 효과를 이용한 이중 평형 주파수 혼합기에서 제 1 밴드 대역(3432MHz)에서의 양측파 대역(double-side band)의 잡음 지수를 나타낸 그래프이다.4 is a graph showing the noise figure of the double-side band in the first band band (3432MHz) in the dual balanced frequency mixer using the Miller effect according to the present invention.

도 4에서 알 수 있듯이, 밀러 효과를 이용한 이중 평형 주파수 혼합기의 잡음지수가 밀러 효과를 이용하지 않은 경우에 비하여 6 dB 정도 향상된 것을 알 수 있으며, 이는 밀러 효과에 의한 캐패시터(C1, C2)의 캐패시턴스 증폭으로 저주파 대역의 잡음이 감소되었기 때문이다.As can be seen in Figure 4, it can be seen that the noise figure of the dual balanced frequency mixer using the Miller effect is improved by about 6 dB compared to the case of not using the Miller effect, which is the capacitance of the capacitor (C1, C2) by the Miller effect This is because amplification reduces the noise in the low frequency band.

도 5는 본 발명에 따른 밀러 효과를 이용한 이중 평형 주파수 혼합기에서 여러 밴드 대역에서의 양측파 대역의 잡음 지수를 나타낸 그래프로서, 도 5에서 알 수 있는 바와 같이 본 발명에 따른 이중 평형 주파수 혼합기는 밀러 효과에 의해 여러 밴드 대역에서 저주파 대역의 잡음을 효과적으로 감소시킬 수 있음을 알 수 있다.FIG. 5 is a graph showing the noise figure of both side wave bands in various band bands in the dual balanced frequency mixer using the Miller effect according to the present invention. As shown in FIG. 5, the dual balanced frequency mixer according to the present invention is a Miller. It can be seen that the effect can effectively reduce the noise of the low frequency band in various band bands.

도 6은 본 발명에 따른 밀러 효과를 이용한 이중 평형 주파수 혼합기와 종래의 이중 평형 주파수 혼합기의 특성을 비교한 결과를 나타낸 것으로, 초광대역 통신 시스템의 수신단 총 잡음지수가 6.6 dB이고 정보를 갖는 신호가 4.125 MHz부터 시작하기 때문에 4 MHz에서 잡음 지수를 측정하고 264 MHz에서 잡음 지수를 측정하였다.6 shows a result of comparing the characteristics of the dual balanced frequency mixer using the Miller effect according to the present invention and the conventional dual balanced frequency mixer, in which the total noise figure of the receiving end of the ultra wideband communication system is 6.6 dB and Starting at 4.125 MHz, we measured the noise figure at 4 MHz and the noise figure at 264 MHz.

도 6에서 알 수 있는 바와 같이, 본 발명에 따른 밀러 효과를 이용한 이중 평형 주파수 혼합기는 종래의 이중 평형 주파수 혼합기와 비교하여 변환 이득과 누설 지수 등은 거의 비슷하지만 잡음 지수가 향상된 것을 알 수 있으며, 이는 밀러 효과에 의한 캐패시터(C1, C2)의 캐패시턴스 증폭으로 저주파 대역의 잡음이 감소되었기 때문이다.As can be seen in Figure 6, the dual balanced frequency mixer using the Miller effect according to the present invention compared to the conventional double balanced frequency mixer, the conversion gain and leakage index, etc. can be seen that the noise figure is improved. This is because noise in the low frequency band is reduced by capacitance amplification of the capacitors C1 and C2 by the Miller effect.

이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다. So far, the present invention has been described with reference to the preferred embodiments, and those skilled in the art to which the present invention belongs may be embodied in a modified form without departing from the essential characteristics of the present invention. You will understand. Therefore, the disclosed embodiments should be considered in descriptive sense only and not for purposes of limitation. The scope of the present invention is shown in the claims rather than the foregoing description, and all differences within the scope will be construed as being included in the present invention.

상기한 바와 같이, 본 발명에 따르면, 이중 평형 주파수 혼합기에 있어서 작은 크기의 캐패시터만으로도 밀러 효과를 이용하여 정전류원에서 발생되는 잡음을 효과적으로 감소시킬 수 있으며, 이에 따라 전체 칩 면적을 감소시켜 집적화를 도모할 수 있는 효과가 있다. As described above, according to the present invention, in the dual balanced frequency mixer, even a small capacitor can effectively reduce the noise generated from the constant current source by using the Miller effect, thereby reducing the total chip area to achieve integration. It can work.

Claims (6)

게이트 전극에 입력되는 서로 상보적인 위상을 갖는 RF+ 신호 및 RF- 신호를 증폭하여 드레인 전극으로 출력하는 구동 증폭용 트랜지스터;A driving amplifying transistor for amplifying and outputting an RF + signal and an RF- signal having mutually complementary phases input to the gate electrode to a drain electrode; 상기 구동 증폭용 트랜지스터의 드레인 전극에 대칭형으로 병렬 연결되어 서로 역구동하며, 서로 상보적인 위상을 갖는 LO+ 신호 및 LO- 신호에 응답하여 상기 구동 증폭용 트랜지스터의 드레인 전극으로부터 출력되는 증폭된 RF+ 신호 및 RF- 신호를 단속하여 서로 상보적인 IF+ 신호 및 IF- 신호를 출력하는 스위칭용 트랜지스터; An amplified RF + signal output from the drain electrode of the driving amplifying transistor in response to an LO + signal and a LO- signal having a phase complementary to each other by being symmetrically connected in parallel to the drain electrode of the driving amplifying transistor; A switching transistor for interrupting the RF- signal and outputting a complementary IF + signal and an IF- signal; 게이트 전극에 제 1, 2 캐패시터가 각각 연결된 제 1, 2 트랜지스터로 구성되며, 전원전압 인가에 따라 상기 제 1, 2 트랜지스터를 통해 상기 구동 증폭용 트랜지스터에 전류를 공급하는 정전류원; 및A constant current source including first and second transistors having first and second capacitors connected to gate electrodes, respectively, and supplying current to the driving amplifying transistor through the first and second transistors according to application of a power voltage; And 상기 스위칭용 트랜지스터로부터 출력되는 IF+ 신호 및 IF- 신호의 일부를 상기 제 1, 2 트랜지스터의 게이트 전극에 연결된 제 1, 2 캐패시터에 각각 귀환시키는 버퍼를 포함하는 것을 특징으로 하는 밀러 효과를 이용한 이중 평형 주파수 혼합기.And a buffer for returning a part of the IF + signal and the IF- signal output from the switching transistor to the first and second capacitors connected to the gate electrodes of the first and second transistors, respectively. Frequency mixer. 제 1항에 있어서, The method of claim 1, 밀러 효과에 의해 상기 제 1, 2 트랜지스터의 게이트 전극에 연결된 제 1, 2 캐패시터의 캐패시턴스가 증폭되는 것을 특징으로 하는 밀러 효과를 이용한 이중 평형 주파수 혼합기.2. The dual balanced frequency mixer using the Miller effect, wherein the capacitance of the first and second capacitors connected to the gate electrodes of the first and second transistors is amplified by the Miller effect. 제 1항에 있어서, The method of claim 1, 상기 스위칭용 트랜지스터와 병렬 연결되어 자신의 게이트-소오스 단에 가해진 DC 전압에 상응하는 드레인 전류를 상기 구동 증폭용 트랜지스터의 드레인단에 블리딩 전류로서 공급하며, 상기 구동 증폭용 트랜지스터와 상보적으로 작동하여 상기 스위칭용 트랜지스터에 흐르는 전류량을 감소시키기 위한 블리딩용 트랜지스터를 더 포함하는 것을 특징으로 하는 밀러 효과를 이용한 이중 평형 주파수 혼합기.It is connected in parallel with the switching transistor and supplies a drain current corresponding to the DC voltage applied to its gate-source terminal as a bleeding current to the drain terminal of the driving amplifying transistor, and operates complementarily with the driving amplifying transistor. And a bleeding transistor for reducing the amount of current flowing through the switching transistor. 제 3항에 있어서, 상기 블리딩용 트랜지스터에서 발생되는 잡음을 제거하기 위한 인덕터를 더 포함하는 것을 특징으로 하는 밀러 효과를 이용한 이중 평형 주파수 혼합기.4. The dual balanced frequency mixer using the Miller effect of claim 3, further comprising an inductor for removing noise generated in the bleeding transistor. 제 1항에 있어서, The method of claim 1, 상기 제 1 트랜지스터의 드레인 전극에는 저항을 통해 전원전압이 연결되고, 게이트 전극에는 상기 제 2 트랜지스터의 게이트 전극이 연결되며, 소스 전극에는 접지가 연결된 것을 특징으로 하는 밀러 효과를 이용한 이중 평형 주파수 혼합기.The power supply voltage is connected to the drain electrode of the first transistor through a resistor, the gate electrode of the second transistor is connected to the gate electrode, and the ground is connected to the source electrode, the dual balanced frequency mixer using the Miller effect. 제 1항 또는 제 5항에 있어서, The method according to claim 1 or 5, 상기 제 2 트랜지스터의 드레인 전극에는 상기 구동 증폭용 트랜지스터의 소스 전극이 연결되고, 게이트 전극에는 상기 제 1 트랜지스터의 게이트 전극이 연결되며, 소스 전극에는 접지가 연결된 것을 특징으로 하는 밀러 효과를 이용한 이중 평형 주파수 혼합기.The source electrode of the transistor for driving amplification is connected to the drain electrode of the second transistor, the gate electrode of the first transistor is connected to the gate electrode, and the ground electrode is connected to the source electrode. Frequency mixer.
KR1020070042187A 2007-04-30 2007-04-30 Double balanced frequency mixer using miller effect KR100812228B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070042187A KR100812228B1 (en) 2007-04-30 2007-04-30 Double balanced frequency mixer using miller effect

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070042187A KR100812228B1 (en) 2007-04-30 2007-04-30 Double balanced frequency mixer using miller effect

Publications (1)

Publication Number Publication Date
KR100812228B1 true KR100812228B1 (en) 2008-03-13

Family

ID=39398340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070042187A KR100812228B1 (en) 2007-04-30 2007-04-30 Double balanced frequency mixer using miller effect

Country Status (1)

Country Link
KR (1) KR100812228B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101279986B1 (en) * 2009-12-18 2013-07-05 한양대학교 산학협력단 Frequency mixer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0146364B1 (en) 1989-07-20 1998-12-01 이우에 사또시 Frequency modulator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0146364B1 (en) 1989-07-20 1998-12-01 이우에 사또시 Frequency modulator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101279986B1 (en) * 2009-12-18 2013-07-05 한양대학교 산학협력단 Frequency mixer

Similar Documents

Publication Publication Date Title
US6556085B2 (en) Low power low noise amplifier
CN103248324A (en) High-linearity low-noise amplifier
KR100988460B1 (en) wideband low noise amplifier
CN105262443A (en) High-linearity low-noise transconductance amplifier
KR20010000132A (en) Mixer
US8280338B2 (en) Mixer cell with a dynamic bleed circuit
KR100748721B1 (en) Push-pull amplifier and method for low noise amplification
KR100574470B1 (en) Linear mixer containing current amplifiers
Dissanayake et al. A 64 µW, 23 dB gain, 8 dB NF, 2.4 GHz RF front-end for ultra-low power Internet-of-Things transceivers
KR101085698B1 (en) Apparatus for mixing frequency
CN102638227A (en) Ultra-wideband frequency mixer circuit with on-chip active balanced-unbalanced converter
US6411801B1 (en) Double balanced active mixer
US10097223B2 (en) Low power supply voltage double-conversion radio frequency receiving front end
CN213783253U (en) Low noise amplifier, receiver and electronic equipment based on inverter
KR100812228B1 (en) Double balanced frequency mixer using miller effect
CN109004905B (en) Up-conversion mixer with balun
CN106603013B (en) Mixer circuit with complementary CMOS structure
Wan et al. A low-voltage low-power CMOS transmitter front-end using current mode approach for 2.4 GHz wireless communications
Ayobami et al. A down converter active mixer, in 0.25 µm CMOS process for ultra wide-band applications
CN104954031A (en) Noise elimination broadband radio frequency receiving front-end
KR101002777B1 (en) Frequency converter and driving method of frequency converter
US7944308B2 (en) Amplifier circuit and the controlling method thereof
JPWO2008114311A1 (en) Low noise amplifier
US7298203B2 (en) Amplification system capable of reducing DC offset
Rajashekharaiah et al. A new 0.25 um CMOS on-chip active balun with gain controllability for 5GHz DCR [direct conversion receiver]

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110228

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee