KR100811321B1

KR100811321B1 - liquid crystal dispaly

Info

Publication number: KR100811321B1
Application number: KR1020060041482A
Authority: KR
Inventors: 신용섭
Original assignee: 비오이 하이디스 테크놀로지 주식회사
Priority date: 2006-05-09
Filing date: 2006-05-09
Publication date: 2008-03-07
Also published as: KR20070109031A

Abstract

본 발명은 게이트 드라이버 집적 회로의 개수를 절감하는 액정 표시 장치에 관하여 개시한다.The present invention relates to a liquid crystal display device which reduces the number of gate driver integrated circuits.

개시된 본 발명은 2n 개의 게이트 라인과 복수의 데이터 라인에 의해 구동되는 액정 패널; 게이트 라인에 각각 연결되는 2n 개의 스위칭 소자; 및 스위칭 소자에 펄스 신호를 인가하는 n+2 개의 게이트 드라이버를 포함하는 게이트 구동부를 포함하며, n 번째 게이트 드라이버는 2n-1 번째 스위칭 소자와 2n 번째 스위칭 소자에 연결되어 펄스 신호를 게이트 신호로 인가하고, n+1 번째 게이트 드라이버는 2n-1 번째 스위칭 소자에 연결되어 펄스 신호를 스위칭 제어신호로 인가하고, n+2 번째 게이트 드라이버는 2n 번째 스위칭 소자에 연결되어 펄스 신호를 스위칭 제어신호로 인가한다.The disclosed invention includes a liquid crystal panel driven by 2n gate lines and a plurality of data lines; 2n switching elements each connected to a gate line; And a gate driver including n + 2 gate drivers for applying a pulse signal to the switching device, wherein the n-th gate driver is connected to the 2n-1th switching device and the 2nth switching device to apply a pulse signal as a gate signal. The n + 1 th gate driver is connected to a 2n-1 th switching element to apply a pulse signal as a switching control signal, and the n + 2 th gate driver is connected to a 2n th switching element to apply a pulse signal as a switching control signal. do.

Description

Liquid crystal display {liquid crystal dispaly}

도 1은 종래의 액정 표시 장치를 도시한 도면,1 is a view showing a conventional liquid crystal display device;

도 2는 도 1의 액정 표시 장치의 게이트 구동부의 출력 신호 파형을 도시한 도면,FIG. 2 is a view illustrating output signal waveforms of a gate driver of the liquid crystal display of FIG. 1;

도 3은 도 1의 액정 표시 장치의 게이트 라인에 인가되는 신호 파형을 도시한 도면,3 is a view illustrating a signal waveform applied to a gate line of the liquid crystal display of FIG. 1;

도 4는 본 발명의 일실시예에 따른 액정 표시 장치를 도시한 도면,4 illustrates a liquid crystal display according to an exemplary embodiment of the present invention;

도 5는 도 4의 액정 표시 장치의 게이트 구동부의 출력 신호 파형을 도시한 도면,5 is a view illustrating output signal waveforms of a gate driver of the liquid crystal display of FIG. 4;

도 6은 도 4의 액정 표시 장치의 게이트 라인에 인가되는 신호 파형을 도시한 도면이다.FIG. 6 is a diagram illustrating a signal waveform applied to a gate line of the liquid crystal display of FIG. 4.

본 발명은 액정 표시 장치에 관한 것으로서, 보다 상세하게는 게이트 드라이 버 집적 회로의 개수를 절감하는 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device for reducing the number of gate driver integrated circuits.

일반적으로, 액정 표시 장치는 소스 드라이버에 의해 구동되는 다수의 데이터 라인 및 게이트 드라이버에 의해 구동되는 다수의 게이트 라인 사이에 픽셀이 매트릭스 구조로 각각 배치되며, 게이트 라인이 액티브 되는 동안 데이터 신호에 해당하는 아날로그 구동 전압을 패널 상의 액정 셀에 인가하여 발광시키는 장치를 말한다.In general, a liquid crystal display includes pixels arranged in a matrix structure between a plurality of data lines driven by a source driver and a plurality of gate lines driven by a gate driver, and corresponding to data signals while the gate lines are active. It refers to a device that emits light by applying an analog driving voltage to a liquid crystal cell on a panel.

종래의 액정 표시 장치의 구동 방식은 하나의 게이트 라인에 해당하는 1 라인의 데이터를 래치 시켜 데이터 라인에 동시에 인가하여 라인 단위로 액정 셀이 충전되는 방식을 사용한다. 그러므로 종래의 액정 표시 장치는 수직 해상도에 해당하는 만큼 게이트 라인이 필요하며, 게이트 라인에 해당하는 만큼 게이트 드라이버 출력이 필요하다. The conventional driving method of the liquid crystal display device uses a method of latching data of one line corresponding to one gate line and simultaneously applying the data to the data line to charge the liquid crystal cell in line units. Therefore, the conventional liquid crystal display requires a gate line as much as the vertical resolution and a gate driver output as much as the gate line.

따라서 고해상도로 갈수록 게이트 라인 수가 많아지면서 게이트 라인을 구동하는 게이트 드라이버, 즉 게이트 드라이버 집적 회로(IC: Integrated Circuit)가 많이 필요하게 된다.Therefore, as the number of gate lines increases as the resolution increases, more gate drivers, that is, gate driver integrated circuits (ICs), are required.

이러한 문제점을 해결하기 위한 종래 기술로는 한국 특허 공개 제2005-65815호(액정 표시 장치의 구동 장치)에 개시된 바 있는 데, 아래 도 1 내지 3을 참조하여 구조 및 동작을 설명한다. Conventional technology for solving such a problem has been disclosed in Korean Patent Laid-Open Publication No. 2005-65815 (Driver of a liquid crystal display device), the structure and operation of which will be described below with reference to FIGS.

도 1은 종래 액정 표시 장치를 도시한 도면이다. 도 1을 참조하면, 종래 액정 표시 장치는 게이트 라인(G1,G2,G3,G4,...)으로 게이트 신호를 출력하기 위하여, TFT 스위치를 통하여 게이트 구동부의 출력 신호(GD1,GD2,...)를 중복하여 사 용함으로써 게이트 드라이버 집적 회로의 개수를 줄이는 구조를 가진다.1 is a view showing a conventional liquid crystal display device. Referring to FIG. 1, a conventional liquid crystal display device outputs a gate signal to a gate line G1, G2, G3, G4, ..., through a TFT switch. By using.), The number of gate driver integrated circuits is reduced.

즉, G1 게이트 라인과 G2 게이트 라인으로 게이트 신호를 출력하기 위하여, G1게이트 라인과 연결되는 TFT(T1)의 게이트에 게이트 구동부의 GD1 출력 신호를 인가하고, TFT(T1)의 드레인에 게이트 구동부의 G2 출력 신호를 인가하는 구조를 가진다.That is, in order to output the gate signal to the G1 gate line and the G2 gate line, the GD1 output signal of the gate driver is applied to the gate of the TFT (T1) connected to the G1 gate line, and the gate driver of the gate driver is applied to the drain of the TFT (T1). It has a structure for applying the G2 output signal.

이와 같이, G3 및 G4 게이트 라인으로 게이트 신호를 출력하기 위하여, 게이트 구동부의 GD2 및 GD3 출력 신호가 사용되고, G5 및 G6 게이트 라인으로 게이트 신호를 출력하기 위하여 게이트 구동부의 GD3 및 GD4 출력 신호가 사용되게 된다.As such, the GD2 and GD3 output signals of the gate driver are used to output the gate signals to the G3 and G4 gate lines, and the GD3 and GD4 output signals of the gate driver are used to output the gate signals to the G5 and G6 gate lines. do.

종래 액정 표시 장치의 게이트 구동부의 출력 신호 파형과 게이트 라인으로 출력되는 신호 파형을 통하여 종래 액정 표시 장치의 문제점을 설명한다.The problem of the conventional liquid crystal display will be described through the output signal waveform of the gate driver of the conventional liquid crystal display and the signal waveform output to the gate line.

도 2는 도 1의 액정 표시 장치의 게이트 구동부의 출력 신호 파형을 도시한 도면이고, 도 3은 도 1의 액정 표시 장치의 게이트 라인에 인가되는 신호 파형을 도시한 도면이다. 도 2 및 도 3을 참조하면, 제 1 구간에서 게이트 구동부의 GD1 및 GD2 출력 신호가 '하이(HIGH)'이므로 G1 게이트 라인으로 게이트 신호가 출력되어 첫 번째 라인 데이터가 액정 셀에 충전된다. 이때 게이트 구동부의 GD2 출력 신호에 의해 G2 게이트 라인으로 출력되기 때문에 G2 게이트 라인에 해당하는 액정 셀에도 첫 번째 라인 데이터가 충전되게 된다.2 is a diagram illustrating an output signal waveform of a gate driver of the liquid crystal display of FIG. 1, and FIG. 3 is a diagram of a signal waveform applied to a gate line of the liquid crystal display of FIG. 1. 2 and 3, since the GD1 and GD2 output signals of the gate driver are 'HIGH' in the first section, the gate signal is output to the G1 gate line and the first line data is charged in the liquid crystal cell. In this case, since the GD2 output signal of the gate driver is output to the G2 gate line, the first line data is also charged in the liquid crystal cell corresponding to the G2 gate line.

제 2 구간에서 게이트 구동부의 GD2 출력 신호가 '로우(LOW)'로 떨어지지만, GD1 출력 신호가 '하이(HIGH)'이므로 G2 게이트 라인으로 게이트 신호가 출력되어 G2 게이트 라인에 해당하는 액정 셀에 두 번째 라인 데이터가 충전된다. 즉 G2 라 인에 해당하는 액정 셀에는 제 1 구간에서 첫 번째 라인 데이터가 충전되고, 제 2 구간에서 두 번째 라인 데이터가 충전되게 되게 되어 두 번의 충전 과정을 거치게 된다.In the second section, the GD2 output signal of the gate driver drops to 'LOW', but since the GD1 output signal is 'HIGH', the gate signal is output to the G2 gate line to the liquid crystal cell corresponding to the G2 gate line. The second line data is charged. That is, the liquid crystal cell corresponding to the G2 line is charged with the first line data in the first section and the second line data in the second section, and thus undergoes two charging processes.

이와 마찬가지로 G4 게이트 라인에 해당하는 액정 셀에서는 제 1 구간에서 첫 번째 라인 데이터가 충전되고, 제 3 구간에서 세 번째 라인 데이터가 충전되며, 제 4 구간에서 비로소 네 번째 라인 데이터가 충전되게 되어 세 번의 충전 과정을 거치게 된다.Similarly, in the liquid crystal cell corresponding to the G4 gate line, the first line data is charged in the first section, the third line data is charged in the third section, and the fourth line data is charged in the fourth section only. The charging process is performed.

이러한 종래 액정 표시 장치는 게이트 구동부의 출력 신호가 패널 상의 게이트 라인에 중복되어 입력되는 구조를 가지므로 액정 셀에 데이터가 중복되어 충전되게 되어 소비 전력이 증가 되는 문제점이 있다.The conventional liquid crystal display device has a structure in which the output signal of the gate driver is overlapped and input to the gate line on the panel, so that data is overlapped and charged in the liquid crystal cell, thereby increasing power consumption.

또한 종래 액정 표시 장치의 게이트 라인은 홀수 게이트 라인은 TFT 스위치를 통하여 게이트 신호를 입력받지만, 짝수 게이트 라인은 TFT 스위치를 통하지 않고 직접 입력되는 구조를 가지기 때문에 홀수 게이트 라인 및 짝수 게이트 라인간의 전압차이에 의해 딤(dim) 현상이 발생할 가능성이 있다.In addition, although the gate line of the conventional liquid crystal display device has an odd gate line receiving a gate signal through a TFT switch, the even gate line has a structure that is directly input through a TFT switch, and thus the voltage difference between the odd gate line and the even gate line There is a possibility that a dim phenomenon occurs.

본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 게이트 드라이버 집적 회로의 개수를 줄이면서도 게이트 라인에 해당하는 액정 셀에 중복 충전이 발생하지 않으며 게이트 라인간의 전압 차가 발생 되지 않도록 하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is an object of the present invention to reduce the number of gate driver integrated circuits and to prevent redundant charges from occurring in the liquid crystal cell corresponding to the gate lines and to prevent voltage difference between the gate lines.

상기 목적을 달성하기 위하여, 본 발명은 2n 개의 게이트 라인과 복수의 데이터 라인에 의해 구동되는 액정 패널; 상기 게이트 라인에 각각 연결되는 2n 개의 스위칭 소자; 및 상기 스위칭 소자에 펄스 신호를 인가하는 n+2 개의 게이트 드라이버를 포함하는 게이트 구동부를 포함하며(n은 자연수), n 번째 상기 게이트 드라이버는 2n-1 번째 상기 스위칭 소자와 2n 번째 상기 스위칭 소자에 연결되어 펄스 신호를 게이트 신호로 인가하고, n+1 번째 상기 게이트 드라이버는 상기 2n-1 번째 스위칭 소자에 연결되어 펄스 신호를 스위칭 제어신호로 인가하고, n+2 번째 상기 게이트 드라이버는 상기 2n 번째 스위칭 소자에 연결되어 펄스 신호를 스위칭 제어신호로 인가한다.In order to achieve the above object, the present invention is a liquid crystal panel driven by 2n gate lines and a plurality of data lines; 2n switching elements each connected to the gate line; And a gate driver including n + 2 gate drivers for applying a pulse signal to the switching device (n is a natural number), wherein the nth gate driver is connected to the 2n-1th switching device and the 2nth switching device. Connected to apply a pulse signal as a gate signal, and the n + 1 th gate driver is connected to the 2n-1 th switching element to apply a pulse signal as a switching control signal, and the n + 2 th gate driver is the 2n th It is connected to the switching element to apply a pulse signal as a switching control signal.

여기서, 상기 스위칭 소자는 상기 게이트 신호를 입력받는 입력단, 상기 스위칭 제어신호를 입력받는 제어단 및 상기 게이트 라인에 연결되는 출력단을 포함한다.The switching element includes an input terminal for receiving the gate signal, a control terminal for receiving the switching control signal, and an output terminal connected to the gate line.

또한 상기 게이트 드라이버는 2 수평 주기 동안 인에이블 상태를 유지하고, 1 수평 주기 후 다시 2 수평 주기 동안 인에이블 상태를 유지하는 펄스 신호를 출력한다.In addition, the gate driver maintains the enabled state for two horizontal periods, and outputs a pulse signal that maintains the enabled state for two horizontal periods again after one horizontal period.

또한 n 번째 상기 게이트 드라이버는 n-1 번째 상기 게이트 드라이버보다 2 수평 주기 지연된 펄스 신호를 출력한다.In addition, the n-th gate driver outputs a pulse signal delayed by two horizontal periods than the n-th gate driver.

이하 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명의 일실시예에 따른 액정 표시 장치를 도시한 도면이다. 도 4에 도시된 바와 같이, 본 발명의 일실시예에 따른 액정 표시 장치는 액정 패널, 소스 구동부, 게이트 구동부 및 스위치 트랜지스터를 포함한다.4 is a diagram illustrating a liquid crystal display according to an exemplary embodiment of the present invention. As shown in FIG. 4, the liquid crystal display according to the exemplary embodiment includes a liquid crystal panel, a source driver, a gate driver, and a switch transistor.

상기 액정 패널은 데이터 라인(S1,S2,S3,S4,...) 및 게이트 라인(g1,g2,g3,g4,g5,g6,...)의 교차부에 매트릭스 형태로 배치되는 복수의 액정 셀(Clc)을 포함한다. 액정 셀(Clc)에 각각 형성된 TFT(Thin Film Transistor)는 게이트 라인(g1,g2,g3,g4,g5,g6,...)으로부터 공급되는 게이트 신호에 따라 데이터 라인(S1,S2,S3,S4,...)으로부터 공급되는 데이터 신호를 액정 셀(Clc)에 공급한다. The liquid crystal panel includes a plurality of liquid crystal panels arranged in a matrix at the intersections of the data lines S1, S2, S3, S4,... And the gate lines g1, g2, g3, g4, g5, g6,. Liquid crystal cell Clc is included. Thin film transistors (TFTs) formed in the liquid crystal cell (Clc) are respectively connected to the data lines (S1, S2, S3, ...) according to gate signals supplied from the gate lines (g1, g2, g3, g4, g5, g6, ...). The data signal supplied from S4, ...) is supplied to the liquid crystal cell Clc.

액정 패널은 액정 셀(Clc)의 화소 전극과 전단 게이트 라인 사이 또는 액정 셀(Clc)의 화소 전극과 공통 전극 라인 사이에 형성되어 한 프레임의 주기 동안 액정 셀(Clc)의 전압을 일정하게 유지하는 축적 커패시터(Cst)를 더 포함하는 것이 바람직하다.The liquid crystal panel is formed between the pixel electrode and the front gate line of the liquid crystal cell Clc or between the pixel electrode and the common electrode line of the liquid crystal cell Clc to maintain a constant voltage of the liquid crystal cell Clc for one frame period. It is preferable to further include a storage capacitor (Cst).

상기 소스 구동부는 타이밍 제어부(도시되지 않음)로부터 공급되는 소스 제어 신호에 응답하여 1 수평 구간 동안 1 라인 분의 데이터에 해당하는 아날로그 구동 전압을 데이터 라인(S1,S2,S3,S4,...)에 공급한다. The source driver outputs an analog driving voltage corresponding to one line of data during one horizontal period in response to a source control signal supplied from a timing controller (not shown). The data lines S1, S2, S3, S4, ... Supplies).

소스 구동부는 소스 제어 신호(STH:데이터 시작 신호, CPH:데이터 동기 신호)에 따라 샘플링 신호를 발생하는 쉬프트 레지스터, 샘플링 신호에 따라 1 라인 분의 데이터를 순차적으로 래치 시키는 입력 레지스터, 소스 제어 신호(LOAD: 데이 터 출력 신호)에 의해 1 라인 분의 데이터를 동시에 입력받아 저장하는 저장 레지스터, 감마 기준 전압을 기준으로 1 라인 분의 데이터를 아날로그 구동 전압으로 변환시키는 디지털-아날로그 변환기 및 아날로그 구동 전압을 데이터 라인에 동시에 출력하는 출력 버퍼를 포함하는 것이 바람직하다.The source driver includes a shift register for generating a sampling signal according to a source control signal (STH: data start signal and a CPH: data synchronization signal), an input register for sequentially latching one line of data according to the sampling signal, and a source control signal ( LOAD: A storage register for simultaneously receiving and storing one line of data by a data output signal), and a digital-to-analog converter and an analog drive voltage for converting one line of data into an analog driving voltage based on a gamma reference voltage. It is preferable to include an output buffer which simultaneously outputs to a data line.

상기 게이트 구동부는 타이밍 제어부(도시되지 않음)로부터 공급되는 게이트 제어 신호에 응답하여 게이트 출력 신호(G1,G2,G3,G4,...)를 스위치 트랜지스터(T1,T2,T3,T4,T5,T6,...)로 공급하는 복수의 게이트 드라이버(D1,D2,D3,D4,..)를 포함한다. The gate driver may switch the gate output signals G1, G2, G3, G4,... In response to a gate control signal supplied from a timing controller (not shown). The transistors T1, T2, T3, T4, T5, And a plurality of gate drivers D1, D2, D3, D4, ... that are supplied to T6, ...).

게이트 드라이버(D1,D2,D3,D4,..)는 게이트 제어 신호(STV: 게이트 시작 신호, CPV: 게이트 동기 신호)에 따라 샘플링 신호를 발생하는 쉬프트 레지스터, 게이트 제어 신호(OE: 게이트 출력 제어 신호)에 따라 레벨을 변환하여 게이트 신호를 생성하는 레벨 쉬프터 및 스위치 트랜지스터로 게이트 신호를 출력하는 출력 버퍼를 포함하는 것이 바람직하다. The gate drivers D1, D2, D3, D4, .. include a shift register and a gate control signal (OE: gate output control) for generating a sampling signal according to the gate control signal (STV: gate start signal, CPV: gate sync signal). And a level shifter for converting the level according to the signal) to generate a gate signal, and an output buffer for outputting the gate signal to the switch transistor.

레벨 쉬프트는 외부로부터 조절되어 입력되는 게이트 제어 신호(OE)를 통하여 본 실시예에 따른 게이트 구동부의 출력 신호(G1,G2,G3,G4,...)를 생성할 수 있다. 게이트 드라이버(D1,D2,D3,D4,...)는 게이트 드라이버 집적 회로(IC)로 구현될 수 있다.The level shift may generate the output signals G1, G2, G3, G4,... Of the gate driver according to the present embodiment through the gate control signal OE that is adjusted and input from the outside. The gate drivers D1, D2, D3, D4,... May be implemented as gate driver integrated circuits IC.

상기 스위치 트랜지스터(T1,T2,T3,T4,T5,T6,...)는 게이트 구동부로부터 게이트 출력 신호(G1,G2,G3,G4,...)를 입력받아 게이트 라인(g1, g2, g3, g4, g5, g6,...)으로 게이트 신호를 출력한다.The switch transistors T1, T2, T3, T4, T5, T6, ... receive the gate output signals G1, G2, G3, G4, ... from the gate driver and the gate lines g1, g2, g3, g4, g5, g6, ...) output a gate signal.

스위치 트랜지스터(T1,T2; T3,T4; T5,T6;...)는 게이트 구동부의 세 개의 출력 신호(G1,G2,G3; G2,G3,G4; G3,G4,G5;...)를 이용하여 두 개의 게이트 라인(g1,g2; g3,g4; g4,g5;...)으로 게이트 신호를 출력하도록 게이트 구동부 및 게이트 라인(g1,g2,g3,g4,g5,g6,...)과 연결되는 구조를 가진다.The switch transistors T1, T2; T3, T4; T5, T6; ... are three output signals G1, G2, G3; G2, G3, G4; G3, G4, G5; ...) Gate driver and gate lines g1, g2, g3, g4, g5, g6, .. so as to output gate signals to the two gate lines g1, g2; g3, g4; g4, g5; It has a structure that is connected to.

이를 좀 더 자세하게 설명하면, 제1 스위치 트랜지스터(T1)는 제1 게이트 라인(g1)에 연결되는 트랜지스터로서, 드레인에 제1 게이트 드라이버(D1)의 출력 신호(G1)가 공급되고, 게이트로 제2 게이트 드라이버(D2)의 출력 신호(G2)가 공급되며, 소스가 제1 게이트 라인(g1)에 연결된다.In more detail, the first switch transistor T1 is a transistor connected to the first gate line g1, and the output signal G1 of the first gate driver D1 is supplied to the drain, and the gate The output signal G2 of the two gate driver D2 is supplied, and a source is connected to the first gate line g1.

또한 제2 스위치 트랜지스터(T2)는 제2 게이트 라인(g2)에 연결되는 트랜지스터로서, 드레인에 제1 게이트 드라이버(D1)의 출력 신호(G1)가 공급되고, 게이트로 제3 게이트 드라이버(D3)의 출력 신호(G3)가 공급되며, 소스가 제2 게이트 라인(g2)에 연결된다.In addition, the second switch transistor T2 is a transistor connected to the second gate line g2, and the output signal G1 of the first gate driver D1 is supplied to the drain, and the third gate driver D3 is supplied to the gate. Output signal G3 is supplied, and a source is connected to the second gate line g2.

다시 설명하면, 제1 및 제2 스위치 트랜지스터(T1,T2)는 게이트 구동부의 제1, 제2 및 제3 출력 신호(G1,G2,G3)를 이용하여 제1 및 제2 게이트 라인(g,g2)으로 게이트 신호를 출력할 수 있다. In other words, the first and second switch transistors T1 and T2 use the first, second and third output signals G1, G2, and G3 of the gate driver to form the first and second gate lines g, The gate signal can be output to g2).

여기서 게이트 구동부의 세 개의 출력 신호(G1,G2,G3) 중 제1 출력 신호(G1)는 제1 및 제2 게이트 라인(g1,g2)으로 인가되는 게이트 신호가 되고, 게이트 구동부의 세 개의 출력 신호(G1,G2,G3) 중 제2 출력 신호(G2)는 제1 게이트 라인(g1)에 연결된 제1 스위치 트랜지스터(T1)를 턴온 시키고, 게이트 구동부의 출력 신호 중 제3 출력 신호(G3)는 제2 게이트 라인(g2)에 연결된 제2 스위치 트랜지스터(T2)를 턴온 시킨다.Here, the first output signal G1 of the three output signals G1, G2, and G3 of the gate driver is a gate signal applied to the first and second gate lines g1 and g2, and the three outputs of the gate driver are output. The second output signal G2 of the signals G1, G2, and G3 turns on the first switch transistor T1 connected to the first gate line g1 and the third output signal G3 of the output signal of the gate driver. Turns on the second switch transistor T2 connected to the second gate line g2.

다른 스위치 트랜지스터(T3,T4; T5,T6;...)가 게이트 구동부의 다른 출력 신호(G2,G3,G4; G3,G4,G5;...) 및 다른 게이트 라인(g3,g4; g5,g6;...)에 연결되는 구조도 상기에서 설명한 제1 및 제2 트랜지스터(T1,T2)가 게이트 구동부의 출력 신호(G1,G2,G3)와 게이트 라인(g1,g2)에 연결되는 구조와 동일하므로 상세한 설명은 생략한다.The other switch transistors T3, T4; T5, T6; ... have different output signals G2, G3, G4; G3, G4, G5; ... and other gate lines g3, g4; g5 , g6; ...) The first and second transistors T1 and T2 described above are connected to the output signals G1, G2 and G3 of the gate driver and the gate lines g1 and g2. Since the structure is the same, detailed description is omitted.

본 발명의 일실시예에 따른 액정 표시 장치는 2n 개의 게이트 라인에 게이트 신호를 인가하기 위하여 n+2 개의 게이트 드라이버가 필요한 구성을 가지기 때문에 게이트 구동부의 크기, 즉 게이트 드라이버 집적 회로의 수가 줄어드는 효과가 있다. The liquid crystal display according to the exemplary embodiment of the present invention has a configuration in which n + 2 gate drivers are required to apply gate signals to 2n gate lines, thereby reducing the size of the gate driver, that is, the number of gate driver integrated circuits. have.

뿐만 아니라 본 발명의 일실시예에 따른 액정 표시 장치는 모든 게이트 라인(g1,g2,g3,g4,g5,g6,..)에 스위치 트랜지스터(T1,T2,T3,T4,T5,T6,...)가 연결되는 구조를 가지기 때문에, 종래 액정 표시 장치의 홀수 게이트 라인 및 짝수 게이트 라인 간의 전압 차이에 의해 딤(dim) 현상이 해소되게 된다.In addition, the liquid crystal display according to the exemplary embodiment of the present invention has switch transistors T1, T2, T3, T4, T5, T6, on all gate lines g1, g2, g3, g4, g5, g6, ... Since the ..) structure is connected, the dim phenomenon is eliminated by the voltage difference between the odd gate line and the even gate line of the conventional liquid crystal display.

또한 본 발명의 일실시예에 따른 액정 표시 장치는 게이트 라인으로 입력되는 게이트 신호와 게이트 라인에 연결된 스위치 트랜지스터 구동 신호로 각각 다른 게이트 구동부의 출력 신호를 사용하는 구조를 가지기 때문에, 종래 액정 표시 장치에서와 같이 게이트 라인의 액정 셀에 데이터가 중복되어 충전되는 문제점이 해소되게 된다.In addition, since the liquid crystal display according to the exemplary embodiment of the present invention has a structure in which output signals of different gate drivers are used as the gate signal input to the gate line and the switch transistor driving signal connected to the gate line, respectively, As described above, the problem of overlapping and charging data in the liquid crystal cell of the gate line is solved.

이하 게이트 구동부의 출력 신호 파형과 게이트 라인에 인가되는 게이트 신호의 파형을 참조로 하여 본 발명의 일실시예에 따른 액정 표시 장치의 동작 과정을 설명한다.Hereinafter, an operation process of the liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to an output signal waveform of the gate driver and a waveform of a gate signal applied to the gate line.

도 5는 도 4의 액정 표시 장치의 게이트 구동부의 출력 신호 파형을 도시한 도면이다. 도 5에 도시된 바와 같이, 게이트 구동부의 출력 신호(G1,G2,G3,G4,..)는 2 수평 주기 동안 '하이(HIGH)' 상태를 유지하고, 1 수평 주기 후 다시 2 수평 주기 동안 '하이(HIGH)' 상태를 유지하는 펄스 신호이다. 게이트 구동부의 출력 신호(G1,G2,G3,G4,...) 각각은 이전 출력 신호에 비하여 2 수평 주기 지연되는 것이 바람직하다.5 is a diagram illustrating an output signal waveform of a gate driver of the liquid crystal display of FIG. 4. As shown in FIG. 5, the output signals G1, G2, G3, G4, .. of the gate driver maintain a 'HIGH' state for two horizontal periods, and again for two horizontal periods after one horizontal period. It is a pulse signal that maintains the 'HIGH' state. Each of the output signals G1, G2, G3, G4, ... of the gate driver is preferably delayed by two horizontal periods compared to the previous output signal.

여기서 1 수평 주기(1H)는 1 라인의 데이터에 해당하는 아날로그 구동 신호를 데이터 라인에 동시에 인가하여 라인 단위(line-by-line)로 액정 셀(Clc)을 충전하는 시간을 의미한다. Here, one horizontal period 1H refers to a time for charging the liquid crystal cell Clc line-by-line by simultaneously applying an analog driving signal corresponding to one line of data to the data line.

먼저 제1 구간에서 게이트 구동부의 제1 출력 신호(G1) 및 제2 출력 신호(G2)는 '하이(HIGH)' 상태이다. 따라서 제1 스위치 트랜지스터(T1)는 제2 출력 신호에 의해 턴온 되어 제1 출력 신호(G1)를 제1 게이트 라인(g1)에 게이트 신호로 인가한다. 이때 첫 번째 라인의 데이터에 해당하는 아날로그 전압이 제1 게이트 라인(g1)의 액정 셀에 충전된다.First, in the first section, the first output signal G1 and the second output signal G2 of the gate driver are in a 'HIGH' state. Therefore, the first switch transistor T1 is turned on by the second output signal to apply the first output signal G1 to the first gate line g1 as a gate signal. At this time, the analog voltage corresponding to the data of the first line is charged in the liquid crystal cell of the first gate line g1.

다음 제2 구간에서 게이트 구동부의 제1 출력 신호(G1) 및 제3 출력 신호(G3)는 '하이(HIGH)' 상태이다. 따라서 제2 스위치 트랜지스터(T2)는 제3 출력 신호에 의해 턴온 되어 제1 출력 신호(G1)를 제2 게이트 라인(g2)에 게이트 신호로 인가한다. 이때 두 번째 라인의 데이터에 해당하는 아날로그 전압이 제2 게이트 라인(g2)의 액정 셀에 충전된다.In the next second section, the first output signal G1 and the third output signal G3 of the gate driver are in a 'HIGH' state. Accordingly, the second switch transistor T2 is turned on by the third output signal to apply the first output signal G1 to the second gate line g2 as a gate signal. At this time, the analog voltage corresponding to the data of the second line is charged in the liquid crystal cell of the second gate line g2.

다음 제3 구간에서 게이트 구동부의 제2 출력 신호(G2) 및 제3 출력 신호(G3)는 '하이(HIGH)' 상태이다. 따라서 제3 스위치 트랜지스터(T3)는 제3 출력 신호에 의해 턴온 되어 제2 출력 신호(G2)를 제3 게이트 라인(g3)에 게이트 신호로 인가한다. 이때 세 번째 라인의 데이터에 해당하는 아날로그 전압이 제3 게이트 라인(g3)의 액정 셀에 충전된다.In the next third section, the second output signal G2 and the third output signal G3 of the gate driver are in a 'HIGH' state. Accordingly, the third switch transistor T3 is turned on by the third output signal to apply the second output signal G2 to the third gate line g3 as a gate signal. At this time, the analog voltage corresponding to the data of the third line is charged in the liquid crystal cell of the third gate line g3.

다음 제4 구간에서 게이트 구동부의 제2 출력 신호(G2) 및 제4 출력 신호(G4)는 '하이(HIGH)' 상태이다. 따라서 제4 스위치 트랜지스터(T4)는 제4 출력 신호에 의해 턴온 되어 제2 출력 신호(G2)를 제4 게이트 라인(g4)에 게이트 신호로 인가한다. 이때 네 번째 라인의 데이터에 해당하는 아날로그 전압이 제4 게이트 라인(g4)의 액정 셀에 충전된다.In the next fourth section, the second output signal G2 and the fourth output signal G4 of the gate driver are in a 'HIGH' state. Accordingly, the fourth switch transistor T4 is turned on by the fourth output signal to apply the second output signal G2 to the fourth gate line g4 as a gate signal. At this time, the analog voltage corresponding to the data of the fourth line is charged in the liquid crystal cell of the fourth gate line g4.

다른 게이트 라인(g5,g6;...)도 상기에서 설명한 바와 같이 각 게이트 라인에 연결된 스위치 트랜지스터(T5,T6;...)로 입력되는 구동부의 출력 신호(G3,G4,G5;...)에 의해 순차적으로 인에이블되어 게이트 라인(g5,g6,...)의 액정 셀이 충전될 수 있다.As described above, the other gate lines g5, g6; ... also output signals G3, G4, G5, .. of the driving unit inputted to the switch transistors T5, T6; ... connected to the respective gate lines. By sequentially), the liquid crystal cells of the gate lines g5, g6, ... can be charged.

도 6은 도 4의 액정 표시 장치의 게이트 라인에 인가되는 신호 파형을 도시한 도면이다. 도 6에 도시된 바와 같이, 제1 구간에서 제1 게이트 라인(g1)에 게이트 신호가 인가되고, 제2 구간에서 제2 게이트 라인(g2)에 게이트 신호가 인가되 며, 제3 및 제4 구간에서 제3 및 제4 게이트 라인(g3,g4)에 게이트 신호가 인가되어 순차적으로 1 라인 분의 데이터에 해당하는 아날로그 전압이 게이트 라인의 액정 셀에 충전될 수 있다. FIG. 6 is a diagram illustrating a signal waveform applied to a gate line of the liquid crystal display of FIG. 4. As shown in FIG. 6, a gate signal is applied to the first gate line g1 in the first section, a gate signal is applied to the second gate line g2 in the second section, and third and fourth In the period, gate signals are applied to the third and fourth gate lines g3 and g4 so that an analog voltage corresponding to one line of data may be sequentially charged in the liquid crystal cell of the gate line.

이상에서 설명한 바와 같이, 본 발명의 액정 표시 장치는 게이트 드라이버와 게이트 라인이 약 1:2의 비율의 구성을 가지기 때문에 게이트 드라이버 집적 회로의 수가 줄어드는 효과가 있다. As described above, in the liquid crystal display of the present invention, since the gate driver and the gate line have a ratio of about 1: 2, the number of gate driver integrated circuits is reduced.

또한 본 발명의 액정 표시 장치는 모든 게이트 라인에 스위치 트랜지스터가 연결되는 구조를 가지기 때문에, 종래 액정 표시 장치의 홀수 게이트 라인 및 짝수 게이트 라인 간의 전압 차이에 의해 딤(dim) 현상이 해소되는 효과가 있다.In addition, since the liquid crystal display of the present invention has a structure in which switch transistors are connected to all gate lines, a dim phenomenon is eliminated by a voltage difference between odd and even gate lines of a conventional liquid crystal display. .

또한 본 발명의 액정 표시 장치는 게이트 라인으로 입력되는 게이트 신호와 게이트 라인에 연결된 스위치 트랜지스터 구동 신호로 각각 다른 게이트 구동부의 출력 신호를 사용하는 구조를 가지기 때문에, 종래 액정 표시 장치에서와 같이 게이트 라인의 액정 셀에 데이터가 중복되어 충전되는 문제점이 해소되는 효과가 있다.In addition, since the liquid crystal display of the present invention has a structure in which the output signal of the other gate driver is used as the gate signal input to the gate line and the switch transistor driving signal connected to the gate line, as in the conventional liquid crystal display, The problem that the data is duplicated and charged in the liquid crystal cell is solved.

아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, preferred embodiments of the present invention are disclosed for the purpose of illustration, those skilled in the art will be able to various modifications, changes, additions, etc. within the spirit and scope of the present invention, these modifications and changes should be seen as belonging to the following claims. something to do.

Claims

A liquid crystal panel driven by 2n gate lines and a plurality of data lines; 2n switching elements each connected to the gate line; And a gate driver including n + 2 gate drivers for applying a pulse signal to the switching device (n is a natural number),

The n th gate driver is connected to the 2n-1 th switching element and the 2n th switching element to apply a pulse signal as a gate signal, and the n + 1 th gate driver is connected to the 2n-1 th switching element to pulse A signal is applied as a switching control signal, and the n + 2th gate driver is connected to the 2nth switching element to apply a pulse signal as a switching control signal.

Liquid crystal display.

The method of claim 1,

The switching device

An input terminal for receiving the gate signal,

A control stage for receiving the switching control signal;

An output terminal connected to the gate line;

Liquid crystal display.

The method of claim 2,

The gate driver

2 to enable the pulse state during the horizontal period, and outputs a pulse signal that remains enabled for 2 horizontal periods again after 1 horizontal period

Liquid crystal display.

The method of claim 3, wherein

nth gate driver

outputting a pulse signal delayed by two horizontal periods than the n−1 th gate driver

Liquid crystal display.