본 발명은, R, G 및 B 유기 전계 발광 소자(OLEDR, OLEDG 및 OLEDB)를 구비하며, 다수의 데이터 라인들과 다수의 스캔 라인들이 교차하는 영역에서 형성되는 다수의 R,G 및 B 화소들을 포함하는 유기 전계 발광 표시 장치에 있어서,
상기 각각의 화소는,
상기 유기 전계 발광 소자의 발광 효율에 따라 면적을 달리하는 발광 영역; 및 상기 발광 영역의 면적에 따라 다른 회로 구성을 갖는 화소 구동부를 형성하기 위한 구동 영역을 포함하며, 상기 발광 효율이 가장 높은 유기 전계 발광 소자에 연결된 상기 화소 구동부는, 상기 스캔 라인 및 상기 데이터 라인에 연결되고, 현재 스캔 신호에 응답하여, 데이터 전압을 전달하기 위한 제 1트랜지스터; 상기 제 1트랜지스터와 연결되고, 상기 데이터 전압에 문턱 전압을 보상하기 위한 제 2트랜지스터; 상기 제 2트랜지스터와 제 1전극이 연결되고, 제 1전원 라인과 제 2전극이 연결되어, 상기 보상된 데이터 전압을 저장하기 위한 스토리지 커패시터; 상기 스토리지 커패시터의 제 1전극 및 상기 제 2트랜지스터와 공통으로 연결되고, 상기 보상된 데이터 전압에 상응하는 구동 전류를 공급하기 위한 제 4트랜지스터; 및 이전 스캔 신호에 응답하여, 상기 제 4트랜지스터에 인가되는 데이터 전압을 초기화하기 위한 제 3트랜지스터를 포함하는 것을 특징으로 하는 유기 전계 발광 표시 장치를 제공하는데 있다.
이하, 본 발명에 따른 실시예가 첨부된 도면을 통하여 설명된다.
실시예
도 2는 본 발명의 실시예에 따른 유기 전계 발광 표시 장치의 화소를 개념적으로 나타낸 도면이다.
도 2를 참조하면, 스캔 라인(Sn, Sn+1)과 데이터 라인(D1, D2, D3, D4)이 교차하는 영역에서 형성되는 각각의 화소(200, 210, 220)는 발광 영역(204, 214, 224) 및 구동 영역(202, 212, 222)으로 구성된다.
각 화소의 발광 영역(204, 214, 224)의 면적은 유기 전계 발광 소자의 발광 효율에 따라 다르게 형성된다. 즉, 발광 효율에 있어서, R, G 및 B 유기 전계 발광 소자(OLEDR, OLEDG 및 OLEDB)가운데 G 유기 전계 발광 소자(OLEDG)가 가장 높고, B 유기 전계 발광 소자(OLEDB)가 가장 낮다. 따라서 상기 발광 효율에 따라, G 화소의 발광 영역(214)은 R, G 및 B 화소의 발광 영역(210, 230, 250)가운데 가장 작게 형성되고, B의 발광 영역(224)은 가장 크게 형성되어, 그 결과 화소의 발광 영역(204, 214, 224)의 면적은 B, R 및 G 화소 순서로 형성된다. 이로써, R, G 및 B 유기 전계 발광 소자(OLEDR, OLEDG 및 OLEDB) 가운데, 발광 효율이 가장 높은 G 화소에서 두드러지게 나타나는 무라(mura)로 기인한 휘도의 불균일이 줄어들고, 화이트 밸런스의 조절이 용이해 진다.
각 화소의 구동 영역(202, 212, 222)의 면적은 R, G 및 B 화소의 발광 영역(204, 214, 224)의 면적과 상보적으로 형성된다. 즉, G 화소(210)의 경우, 상기 G 화소의 발광 영역(214)의 면적이 가장 작게 형성됨으로써, 상기 G 화소의 구동 영역(212)의 면적이 상대적으로 다른 R 및 B 화소(200, 222)의 구동 영역(202, 222)의 면적보다 더 크게 형성된다. 그리고, B 화소(220)의 경우, 상기 B 화소의 발광 영역(224)의 면적이 가장 크게 형성됨으로써, 상기 B 화소의 구동 영역(222)의 면적은 다른 R 및 G 화소(200, 212)의 구동 영역(202, 212)보다 더 작게 형성된다. 따라서 각 R, G 및 B 화소의 발광 영역(204, 214, 224)의 면적은 B 화소(220), R 화소(200), G 화소( 210) 순이고, 상기 구동 영역(202, 212, 222)의 면적은 이와 반대로 G 화소(210), R 화소(200), B 화소(220) 순으로 형성된다. 상기 구동 영역(202, 212, 222)에 형성되는 화소 구동부는 상기 발광 영역(202, 212, 222)의 면적에 따라 회로 구성을 달리한다.
도 3은 도 2에 도시된 화소를 나타낸 화소 회로도이다.
도 3을 참조하면, G 화소의 발광 영역(214)의 면적은 R, G 및 B 화소의 발광 영역(204, 214, 224)의 면적 가운데 가장 작게 형성되고, 이와 반대로 상기 G 화소의 구동 영역(212)은 R, G 및 B 화소의 구동 영역(202, 212, 224) 가운데 가장 크게 형성된다. 이하 R, G 및 B 화소 구동부에 대한 설명이 이어진다.
R 및 B 화소(200, 220)의 화소 구동부(202, 224)는 각 2개의 박막 트랜지스터(M7, M8) 및 1개의 커패시터(Cst)로 구성된다.
스위칭 트랜지스터(M6)는 스캔 라인(Sn)을 통해 인가되는 스캔 신호에 의해 선택적으로 온/오프되고, 상기 스위칭 트랜지스터(M6)의 소스와 연결된 데이터 라인(D1, D3)으로부터 데이터 전압(Vdata)을 스토리지 커패시터(Cst)의 제 1전극에 전달한다.
스토리지 커패시터(Cst)는 상기 제 1전극에 인가되는 데이터 전압(Vdata)과 제 2전극에 인가되는 제 1전원 전압(Vdd)간의 차에 해당하는 차 전압(Vdd-Vdata)을 일정 기간 동안 저장한다.
구동 트랜지스터(M8)는 상기 차 전압(Vdd-Vdata)에 해당하는 구동 전류를 유기 전계 발광 소자(OLEDR, OLEDB)에 공급한다.
R 및 B 유기 전계 발광 소자(OLEDR, OLEDB)는 상기 구동 전류를 공급받아 발광한다. 상기 구동 트랜지스터(M8)에 의해 발생되는 구동 전류는 다음의 수학식으로 표현된다.
IOLED(R,B)=k(VgsM8-VTHM8)2=k(Vdd-Vdata-VTHM8)2
여기에서, IOLED(R,B)는 구동 전류, k는 상수, VgsM8는 구동 트랜지스터의 게이트와 소스간의 전압, Vdata는 데이터 전압 그리고, VTHM8는 구동 트랜지스터의 문턱 전압이다.
다음으로, G 화소(210)의 화소 구동부(212)는 구동 트랜지스터(M4)의 문턱 전압을 보상하는 회로가 적용된다. 더욱 상세히 설명하면, G 화소(210)는 5개의 박막 트랜지스터(M1, M2, M3, M4, M5), 1개의 커패시터(Cst) 및 유기 전계 발광 소자(OLEDG)로 구성된다. 여기서 트랜지스터(M1)은 스위칭 트랜지스터이고, 트랜지스터(M4)는 구동 트랜지스터이다. 또한 트랜지스터(M2)는 상기 구동 트랜지스터(M4)의 문턱 전압을 보상하기 위한 보상용 트랜지스터이다. 그리고, 트랜지스터(M3)는 커패시터(Cst)에 저장되어 있는 전하를 방전하여 상기 구동 트랜지스터(M4)의 게이트 전압을 초기화한다. 이를 더 상세하게 설명하면, 트랜지스터(M1)는 게이트 단자에 연결된 n번째 스캔 라인(Sn)을 통해 인가되는 스캔 신호에 응답하여 온/오프 동작을 수행하고, 데이터 전압(Vdata)을 노드 A에 전달한다.
트랜지스터(M3)는 게이트 단자에 연결된 (n-1)번째 스캔 라인(Sn-1)을 통해 인가되는 스캔 신호에 의해 턴온되어, n-1번째 프레임의 데이터 전압을 초기화시킨 다. 미러 형태(Mirror Type)를 갖는 트랜지스터(M2,M4)는 게이트 단자가 공통으로 연결되어 트랜지스터(M1)를 통하여 전달되는 데이터 전압(Vdata)과 트랜지스터의 문턱 전압(VTHM2) 간의 차에 해당하는 차 전압(Vdata-VTHM2), 즉 보상된 데이터 전압을 트랜지스터(M4)의 게이트 단자에 인가한다.
스토리지 커패시터(Cst)는 제 1전원 라인(Vdd)과 트랜지스터(M4)의 게이트 단자 사이에 연결되어 트랜지스터(M4)의 게이트 단자에 인가되는 상기 보상된 데이터 전압(Vdata-VTHM2)을 일정 시간 동안 유지하는 역할을 한다.
트랜지스터(M5)는 트랜지스터(M4)의 드레인 단자와 G 유기 발광 소자(OLEDG) 사이에 연결되고, 게이트 단자에 연결된 (n-1)번째 스캔 라인(Sn-1)을 통해 인가되는 스캔 신호에 응답하여, G 유기 발광 소자(OLEDG)에 상기 보상된 데이터 전압(Vdata-VTHM2)에 해당하는 구동 전류를 공급한다.
상기 화소 회로의 동작을 설명하면 다음과 같다. 먼저, 초기화 동작시, n-1번째 스캔 라인을 통해 로우 레벨(low level)의 스캔 신호가 인가되면, 트랜지스터(M3)가 턴온되어, 스토리지 커패시터(Cst)에 저장된 n-1번째 프레임의 데이터 전압은 상기 트랜지스터(M3)를 통해 초기화된다. 따라서, 트랜지스터(M4)의 게이트는 초기화된다.
다음 데이터 프로그램 시에는, 현재 스캔 라인(Sn)에 로우 레벨의 스캔 신호가 인가되면, 트랜지스터(M1)가 턴온되고, 미러 타입(mirror type)의 트랜지스터 (M2, M4)가 턴온된다. 따라서, 트랜지스터(M1)를 통해 전달되는 데이터 전압과 트랜지스터(M2)의 문턱 전압과의 차에 해당하는 차 전압(Vdata-VTHM2), 즉 보상된 데이터 전압이 트랜지스터(M4)의 게이트 단자에 인가된다.
마지막으로 발광 시에는, n-1번째 스캔 라인(n-1)을 통하여 하이 레벨(high level)의 스캔 신호가 인가되면, 상기 스캔 신호에 의해 트랜지스터(M5)가 턴온된다. 따라서, 트랜지스터(M4)의 소스 단자에 인가되는 제 1전원 전압(Vdd)과 게이트 단자에 인가되는 전압(Vdata-VTHM2)과의 차, 즉 상기 보상된 데이터 전압에 해당하는 구동 전류가 상기 G 유기 전계 발광 소자(OLEDG)에 공급되어 빛이 발광하게 된다.
상기 G 유기 전계 발광 소자(OLEDG)를 통해 흐르는 구동 전류는 다음의 수학식으로 표현된다.
IOLED(G)=k(VgsM4-VTHM4)2=k(Vdd-Vdata+VTHM2-VTHM4)2
=k(Vdd-Vdata)2
여기서, IOLEDG는 G 유기 전계 발광 소자(OLEDG)에 공급되는 구동 전류, k는 상수 값, VgsM4는 트랜지스터(M4)의 소스와 게이트 사이의 전압, VTHM2는 트랜지스터(M2)의 문턱 전압, VTHM4는 트랜지스터(M4)의 문턱 전압, Vdata는 데이터 전압을 나 타낸다. 이때, 전류 미러용 트랜지스터(M2, M4)의 문턱 전압이 각각 같은 경우, 즉, VTHM2=VTHM4인 경우, 구동 트랜지스터(M4)의 문턱 전압을 보상할 수 있어 유기 발광 소자의 구동 전류를 균일하게 유지할 수 있다.
도 4는 도 2에 도시된 화소를 나타낸 다른 화소 회로도이다.
도 4를 참조하면, R 및 B 화소 회로는 도 3에 도시된 R 및 B 화소 회로와 동일하므로, 상기 R 및 B 화소의 화소 회로에 대한 설명은 생략하고, 이하, G 화소의 화소 회로에 대한 설명이 계속된다.
G 화소(212)는 5개의 트랜지스터들(M1, M2, M3, M4, M5), 2개의 커패시터들(C1, C2)로 구성된 화소 구동부 및 상기 화소 구동부에 연결된 G 유기 발광 소자(OLEDG)를 가진다.
스캔 라인(Sn)을 통해 인가되는 하이 레벨(high level)의 스캔 신호에 의해 상기 스위칭 트랜지스터(M1)은 턴오프된다. 또한 n-1번째 스캔 라인을 통해 인가되는 스캔 신호에 의해 상기 스위칭 트랜지스터(M2), 상기 스위칭 트랜지스터(M3) 및 발광 트랜지스터(M5)는 온/오프 동작한다. 상기 n-1번째 스캔 라인을 통해 인가되는 로우 레벨의 스캔 신호에 따라 상기 스위칭 트랜지스터(M2, M3)는 턴온되고, 상기 스위칭 트랜지스터(M5)는 턴오프된다.
상기 커패시터들(C1, C2)에는 DC 전류가 흐를수 없으므로, 상기 스위칭 트랜지스터(M2)의 소스와 드레인 사이의 전압차는 실질적으로 0[V]이다. 따라서, 노드 B 및 노드 C에는 Vdd전압이 인가된다. 또한 노드 D를 통해 상기 스위칭 트랜지스터 (M3)의 소스 및 드레인을 흐르는 전류는 0[A]이고, 상기 스위칭 트랜지스터(M3)는 턴온된 상태이므로, 상기 스위칭 트랜지스터(M3)의 소스 및 드레인 사이의 전압차는 실질적으로 0[V]이다.
따라서, 구동 트랜지스터(M4)는 다이오드 연결된 트랜지스터와 동일한 구성을 가진다. 상기 구동 트랜지스터(M4)의 문턱 전압을 VTHM4라 정의 하면, 다이오드 연결된 구동 트랜지스터(M4)에 의해 노드 D에는 Vdd-VTHM4의 전압이 인가된다. 상술한 과정을 통해 노드 B 및 노드 C에는 Vdd의 전압이 인가되고, 노드 D에는 Vdd-VTHM4의 전압이 인가됨을 알 수 있다. 따라서, 상기 커패시터(C2)는 VTHM4의 전압을 저장한다.
이어서, 스캔 라인(Sn)을 통해 로우 레벨의 스캔 신호가 상기 스위칭 트랜지스터(M1)에 인가되고, 상기 스위칭 트랜지스터(M1)는 턴온된다. 또한 상기 n-1번째 스캔 라인을 통해 인가되는 하이 레벨의 스캔 신호에 의해 상기 스위칭 트랜지스터(M2 및 M3)는 턴오프되고, 상기 스위칭 트랜지스터(M5)는 턴온된다. 상기 턴온된 스위칭 트랜지스터(M1)을 통해 데이터 전압(Vdata)이 노드 B로 인가된다. 따라서 상기 노드 B에는 데이터 전압(Vdata)이 인가되고, 노드 D에는 Vdata-VTHM4의 전압이 인가된다. 왜냐하면, 커패시터(C2)에 저장되어 있는 전압은 일정하게 유지되어야 하기 때문이다. 또한 커패시터(C1)는 Vdd-Vdata의 전압을 저장한다.
따라서, 상기 구동 트랜지스터(M4)에 의해 발생되는 구동 전류는 다음의 수 학식으로 표현된다.
IOLED(G)=k(VgsM4-VTHM4)2=k(Vdd-Vdata+VTHM4-VTHM4)2=k(Vdd-Vdata)2
여기에서 IOLEDG는 구동 전류, k는 상수 값, Vdata는 데이터 전압, VTHM4는 구동 트랜지스터(M4)의 문턱 전압이다. 따라서, 상기 구동 트랜지스터(M4)의 문턱 전압이 보상되어 G 유기 전계 발광 소자(OLEDG)는에 공급되는 구동 전류는 균일하게 유지될 수 있다.
도 5는 도 2에 도시된 화소를 나타낸 또 다른 화소 회로도이다.
도 5를 참조하면, R 및 B 화소의 화소 회로는 도 2 및 도 3에 도시된 R 및 B 화소의 화소 회로와 동일하므로, 상기 R 및 B 화소의 화소 회로에 대한 설명은 생략하고, 이하, G 화소의 화소 회로에 대한 설명이 계속된다.
G 화소의 화소회로는(210)는 6개의 트랜지스터들(M1, M2, M3, M4, M5, M6), 1개의 스토리지 커패시터(Cst)로 구성된 화소 구동부(212) 및 상기 화소 구동부(212)에 연결된 G 유기 발광 소자(OLEDG)(214)를 가진다.
여기서, 제 1트랜지스터(M1)는 구동 트랜지스터이며, 제 3트랜지스터(M3)는 제 1트랜지스터(M1)를 다이오드 연결시켜 문턱 전압을 보상하기 위한 보상용 트랜지스터이고, 제 4트랜지스터(M4)는 스토리지 커패시터(Cst)를 초기화시키기 위한 초기화 트랜지스터이다. 그리고, 제 6트랜지스터(M6)는 G 유기 전계 발광 소자의 발광을 제어하기 위한 발광 제어 트랜지스터이고, 제 2 및 제 5 트랜지스터(M2, M5)는 스위칭 트랜지스터이다.
제 2트랜지스터(M2)는 n번째 스캔 라인(Sn)에 게이트 전극이 연결되고, 데이터 라인(D2)에 소스가 연결되며, n 번째 스캔 라인(Sn)을 통해 전달되는 스캔 신호에 의해 턴온되어 데이터 전압(Vdata)을 전달한다.
제 1트랜지스터(M1)는 제 1트랜지스터의 드레인 전극에 소스가 연결되고, 노드(E)에 게이트 전극이 연결된다. 상기 노드(E)는 문턱 전압 보상 트랜지스터(M3)의 소스 또는 드레인 전극과 스토리지 커패시터(Cst)의 제 1단자가 공통 연결되며, 상기 제 1트랜지스터(M1)의 게이트 전압이 결정된다. 따라서, 상기 제 1트랜지스터(M1)는 게이트 전극에 인가된 전압에 상응하는 구동 전류를 생성한다.
문턱 전압 보상 트랜지스터(M3)는 상기 제 1트랜지스터의 게이트 전극과 소스 전극 사이에 연결되며, n 번째 스캔 라인(Sn)을 통하여 전달되는 스캔 신호에 응답하여 구동 트랜지스터(M1)를 다이오드 연결시킨다. 따라서, 상기 구동 트랜지스터(M1)는 상기 스캔 신호에 따라 다이오드와 같은 상태가 되어 상기 노드(E)에 Vdata-VTHM1[V]이 인가되며, 이는 상기 구동 트랜지스터(M1)의 게이트 전압이된다.
초기화 트랜지스터(M4)는 초기 전원 라인(Vinit)과 스토리지 커패시터(Cst)의 제 1단자 사이에 연결되고, 게이트 전극에 연결된 n-1 번째 스캔 라인(Sn-1)을 통하여 인가되는 스캔 신호에 응답하여 이전 프레임때 상기 스토리지 커패시터 (Cst)에 충전된 전하를 상기 초기 전원 라인을 통하여 방전시킴으로써, 상기 스토리지 커패시터(Cst)를 초기화시킨다.
제 5트랜지스터(M5)는 제 1전원 라인(Vdd)과 구동 트랜지스터(M1)의 소스 사이에 연결되고, 게이트 전극에 연결된 n 번째 발광 제어 라인(En)을 통하여 전달되는 발광 제어 신호에 턴온되어 제 1전원(Vdd)을 상기 구동 트랜지스터(M1)의 소스 전극에 연결된다.
발광 제어 트랜지스터(M6)는 상기 구동 트랜지스터(M1)와 G 유기 전계 발광 소자 사이에 연결되고, 게이트 전극에 연결된 상기 n 번째 발광 제어 라인(En)을 통하여 전달되는 발광 제어 신호에 응답하여 상기 구동 트랜지스터(M1)에서 생성되는 구동 전류를 상기 G 유기 전계 발광 소자(OLEDG)는에 전달한다.
스토리지 커패시터(Cst)는 제 1전원 라인과 구동 트랜지스터(M1)의 게이트 전극 사이에 연결되며, 제 1전원(Vdd)과 상기 구동 트랜지스터의 게이트 전극에 인가되는 전압 Vdata-VTHM1[V]의 전압차에 해당하는 전하를 1프레임 동안 유지한다.
따라서, 상기 구동 트랜지스터(M4)에 의해 발생되는 구동 전류는 다음의 수학식으로 표현된다.
IOLED(G)=K(VgsM1-VTHM1)2=K(Vdd-Vdata-VTHM1-VTHM1)2=K(Vdd-Vdata)2
여기서, IOLED(G)는 G 유기 전계 발광 소자(OLEDG)는에 흐르는 전류, VgsM1은 제 1트랜지스터(M1)의 소스와 게이트 사이의 전압, VTHM1은 제 1트랜지스터(M1)의 문턱 전압, Vdata는 데이터 전압, Vdd는 제 1전압, K는 상수 값을 나타낸다. 따라서, 상기 구동 트랜지스터(M1)의 문턱 전압이 보상되어 G 유기 전계 발광 소자 (OLEDG)는에 공급되는 구동 전류는 균일하게 유지될 수 있다.
상기 도 3 내지 도 5에 도시된 화소 구동부를 구성하는 보상 회로는 실시 형태에 따라 다양하게 변경될 수 있음은 당업자에게 자명한 사실이다.
상술한 본 발명의 실시예에 따르면, 각 화소의 발광 영역을 유기 전계 발광 소자(OLEDR, OLEDG, OLEDB)의 발광 효율에 따라 다르게 형성하고, 상기 발광 영역이 가장 작게 형성되는 G 화소의 구동 영역에 보상회로를 적용한다. 이는 화이트 밸런스의 조절을 용이하게 하고, 박막 트랜지스터의 특성 편차를 줄여 균일한 휘도를 달성할 수 있다. 또한 상대적으로 발광 효율이 낮은 R 및 B 유기 전계 발광 소자(OLEDR, OLEDB)의 열화를 막아 유기 전계 발광 표시 장치의 수명을 길게 할 수 있다.