KR100800814B1 - 이동통신 시스템에서 패킷 데이터 제어 채널 정보 전송 장치 - Google Patents

Abstract

본 발명은 재전송 기법을 사용하는 패킷 전송 이동 통신시스템에서 초기 전송과 재 전송 시 패킷 데이터 제어 채널을 통해 전송하는 정보를 달리하는 방법을 이용하여 기지국이 패킷 데이터 채널을 통해 전송해야 하는 정보량을 줄임으로써 기지국의 전력을 절감할 수 있을 뿐만 아니라, 오히려 보다 많은 정보를 나타낼 수 있도록 하였다. 본 발명은 두 번 이상의 재 전송을 지원하는 시스템에 대하여 이를 구분해 주는 비트에 대하여 재 전송 시에는 여러 비트가 필요하지만, 초기 전송 시에는 초기 전송이라는 정보를 표현하는 데 한 비트만 필요하다는 점과, 재 전송 시 초기 전송 시와 동일해야 한다는 제한을 가지는 정보는 재 전송 시 전송할 필요가 없다라는 점을 조합하여 초기 전송 시와 재 전송 시 패킷 데이터 제어 채널을 통해 전송하는 정보를 달리 하여 기지국이 패킷 데이터 채널을 통해 전송해야 하는 정보량을 줄이는 방법을 제시하고, 동일 비트를 이용하여 최대 가능 재전송 구분 횟수를 한 번 더 늘릴 수 있도록 하였다.

패킷 데이터 채널 정보, 패킷 데이터 채널 정보 전송, 1x EV-DV 시스템

Description

이동통신 시스템에서 패킷 데이터 제어 채널 정보 전송 장치{APPARATUS FOR TRANSMITTING OF PACKET DATA CONTROL CHANNEL INFORMATION IN MOBILE COMMUNICATION SYSTEM}

도 1은 종래의 패킷 데이터 및 음성 데이터의 전송이 가능한 시스템에서 F-SPDCCH(Forward Secondary Pakcet Data Control Channel) 채널에 대한 순방향 링크 송신기의 구성도,

도 2는 본 발명의 실시 예에 따른 F-SPDCCH(Forward Secondary Pakcet Data Control Channel) 채널에 대한 순방향 링크 송신기의 구성도,

도 3은 본 발명의 실시 예에 따른 F-SPDCCH(Forward Secondary Pakcet Data Control Channel) 채널에 대한 순방향 링크 수신기의 구성도.

본 발명은 패킷 데이터를 전송하는 이동통신 시스템에서 전송되는 패킷 데이터 정보의 전송 방법에 관한 것으로, 특히 패킷 데이터의 재전송이 가능한 이동통 신 시스템에서 전송되는 패킷 데이터 정보의 전송 방법에 관한 것이다.

통상적으로 패킷 전송이 가능한 이동통신시스템은 크게 데이터의 전송만을 지원하는 시스템과 데이터뿐만 아니라 음성 전송을 동시에 지원하는 시스템으로 구분된다. 상기 데이터 전송만을 지원하는 패킷 전송 이동통신시스템을 IMT-2000 1xEV-DO 시스템이라 칭하며, 데이터 전송뿐만 아니라 음성 전송을 동시에 지원하는 패킷 전송 이동통신시스템을 IMT-2000 1xEV-DV 시스템이라 칭한다.

상기한 패킷 전송 이동통신시스템은 데이터 서비스를 위하여 패킷 데이터 전송 채널을 사용할 수 있도록 되어 있다. 상기 패킷 데이터 전송 채널은 고속 데이터를 전송할 수 있도록 하기 위해 여러 명의 사용자가 같은 채널을 시분할(TDM : Time Division Multiplexing, 이하 "TDM"이라 함)하여 사용하게 한다. 또한, 패킷 전송 이동통신시스템은 하기와 같은 정보를 전달해야만 한다.

(1) 상기 패킷 데이터 전송 채널로 전송되는 데이터가 몇 슬롯에 걸쳐 전송되는지를 나타내는 전송 슬롯 길이(이하 'sub-packet 길이'라 칭함)

(2) 상기 패킷 데이터 전송 채널로 전송되는 데이터가 어느 사용자를 위한 데이터인지를 알려주는 MAC(Media Access Control) 인덱스(index)(이하 'MAC ID'라 칭함)

(3) 상기 패킷 데이터 전송 채널로 전송되는 데이터의 전송 비트수(이하 'Payload 크기'라 칭함)

(4) 상기 패킷 데이터 전송 채널로 전송되는 데이터가 몇 번째 재전송 패킷인지에 대한 식별자(이하 'SPID(SubPacket ID)'라 칭함)

(5) 상기 패킷 데이터 전송 채널로 전송되는 일련의 데이터가 연속해서 한 사용자에게 전송되도록 하는 기능을 지원하기 위한 식별자(이하 'ARQ ID'라 칭함)

즉, 상기 패킷 전송 이동통신시스템은 상기한 데이터에 대한 제어 정보를 패킷 데이터 제어 채널(Packet Data Control Channel)을 통하여 전송하여야 하며, 이를 수행하도록 구성되어 있다. 이는 상기 패킷 데이터 전송 채널을 통하여 데이터 서비스를 받고자 하는 여러 사용자들의 단말에서 상기한 정보를 알아야 하기 때문이다. 즉, 상기한 패킷 데이터 이동통신 시스템에서 각 단말들은 상기한 정보들을 알려주지 않을 경우 특정 시점에서 전송되고 있는 데이터에 대하여 어느 사용자를 위한 데이터인지, 상기 데이터는 어떤 길이로 전송되고 있는지, 어떠한 데이터 율과 어떠한 변조 방식을 사용하여 전송되고 있는지 등에 대한 정보를 전혀 모르고 있기 때문이다.

상기 패킷 데이터의 재전송이 가능한 시스템에서는 상술한 바와 같이 사용자의 단말로 데이터를 전송해야 단말에서는 이를 인지하여 처리할 수 있다. 상기한 바와 같이 사용자의 단말로 전달되는 데이터를 도시하면 하기 <표 1>과 같다.

SPID 비트	의미	Payload 크기 비트	의미
00	초기 전송	00	384 비트
01	첫 번째 재 전송	01	768 비트
10	두 번째 재 전송	10	1,536 비트
11	세 번째 재 전송	11	3,072 비트

상기 <표 1>에 도시되어 있는 내용을 설명하면 하기와 같이 풀이할 수 있다.

상기 패킷 데이터의 재전송이 가능한 이동통신 시스템은 상기 패킷 데이터 전송 채널로 전송되는 sub-packet 길이 정보를 전송하며, 전송되는 payload크기, MAC ID, SPID, ARQ 채널 ID 정보를 전송한다. 상기 패킷 데이터의 재전송이 가능한 이동통신 시스템은 상기 <표 1>에 도시한 바와 같이 SPID에 2 비트, sub-packet 크기에 2 비트를 할당한다. 그리고 상기 <표 1>에 도시하지 않은 비트 정보들을 더 설명하면, MAC ID에 6 비트, sub-packet 길이 정보에 2 비트, ARQ 채널 ID에 2 비트를 각각 할당하여 총 14 비트를 패킷 데이터 제어 채널로 전송한다. 따라서 상기 패킷 재전송이 가능한 이동통신시스템에서 상기 패킷 데이터 제어 정보 14 비트가 각각의 기능을 지원하기 위해서 모두 필요하다.

이를 도면을 참조하여 설명하면 하기와 같다.

도 1은 패킷 데이터 및 음성 데이터의 전송이 기능한 시스템에서 F-SPDCCH(Forward Secondary Pakcet Data Control Channel) 채널에 대한 순방향 링크 송신기의 구성도이다.

패킷 데이터 채널을 통해 전송될 데이터에 대한 제어 정보(201)는 2 비트의 payload 크기 정보와, 6 비트의 MAC ID와, 2 비트의 SPID와, 2 비트의 ARQ 채널 ID로 구성되어 총 12 비트의 정보가 된다. 상기 12 비트의 정보는 블록 인코더(202)로 입력되어 (48,12) 블록 인코딩된 후, 1.25[ms]의 단위마다 48 개의 심볼로 출력된다. 시퀀스 반복기(203)는 F-SPDCCH가 총 몇 슬롯에 걸쳐 전송될 것인지에 따라 그 전송 슬롯 수만큼 시퀀스를 반복하여 출력한다. 여기서 전송 슬롯의 수를 N이라 가정한다. QPSK 변조기(204)는 상기 시퀀스 반복기(203)의 출력인 48×N 개의 심볼을 받아 QPSK 변조 후 24×N 개의 QPSK 변조 심볼을 출력한다. 그러면 월시 확산기(205)는 상기 QPSK 변조기(204)의 출력인 슬롯 당 24개의 변조 심볼을 입력으로 받아 S-PDCCH에 할당된 길이 64의 월시함수로 이를 확산하여 슬롯 당 1,536 개의 칩(chips)을 출력한다.

그런데 일반적으로 이동통신 시스템에서 정보를 전송하는 경우 전력의 소모 및 자원의 점유가 발생한다. 따라서 모든 데이터의 전송에서는 보다 효율적으로 데이터를 전송하기 위해 짧은 데이터를 이용한 전송이 요구된다. 그러므로 제어 정보의 전송에서도 보다 간단한 데이터를 통해 전송할 수 있는 방법이 항상 필요하게 된다. 즉, 상기 14비트로 전송되는 패킷 데이터 제어 정보를 더 짧은 비트로 전송할 수 있는 방법의 요구는 항상 존재하는 것이다.

따라서 본 발명에서는 패킷 데이터의 재전송이 가능한 이동통신 시스템에서 패킷 데이터의 효율적인 제어 정보의 전송 방법을 제공함에 있다.

본 발명의 다른 목적은 패킷 데이터 채널을 통해 전송되는 데이터의 정보량을 줄일 수 있는 방법을 제공함에 있다.

본 발명의 또 다른 목적은 기지국의 전력 소모를 줄이며, 무선 자원의 효율성을 높일 수 있도록 패킷 데이터의 제어 정보를 전송하는 방법을 제공함에 있다.

하기 설명에서 sub-packet 길이, payload 크기, MAC ID, SPID, ARQ ID 등의 특정한 용어와 이에 할당된 비트 수와 같은 특정 상세 내용들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세 내용 없이 또는 이들의 변형에 의해서도 본 발명이 용이하게 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게 자명할 것이다.

하기 설명에서 본 발명의 보다 전반적인 이해를 제공하기 위하여 1x EV-DV 시스템을 예로써 설명한다. 그러나 본 발명은 1x EV-DV 시스템뿐만 아니라 재전송이 이루어지는 시스템에는 동일하게 이루어질 수 있음은 이 분야의 통상의 지식을 가진 자에게 자명한 일이다.

우선 본 발명은 내용은 하기 세 가지 원칙을 적용하여 초기 전송 시와 재 전송 시 패킷 데이터 제어 채널을 통해 전송하는 정보를 달리 하여 기지국이 패킷 데이터 채널을 통해 전송해야 하는 정보량을 줄일 수 있다는 것이다.

원칙 1. 두 번 이상의 재전송을 지원하는 시스템에 대하여 초기 전송과 재 전송을 구분하는 데 필요한 비트 수는 한 비트이다.

원칙 2. 초기 전송 시와 재전송 시 변하지 않는 정보는 재전송 시에 또 다시 전송할 필요가 없다.

원칙 3. 재 전송 시에만 필요한 재전송 순서 번호 등의 정보는 초기 전송 시에는 전송할 필요가 없다.

이하 본 발명의 바람직한 실시 예를 하기 <표 2>를 참조하여 설명한다.

전송 비트	첫 번째 비트의 의미	두, 세 번째 비트의 의미
000	초기 전송	payload 크기 : 384 비트
001	초기 전송	payload 크기 : 768 비트
010	초기 전송	payload 크기 : 1,536 비트
011	초기 전송	payload 크기 : 3,072 비트
100	재 전송	첫 번째 재 전송
101	재 전송	두 번째 재 전송
110	재 전송	세 번째 재 전송
111	재 전송	네 번째 재 전송

상기 <표 2>는 본 발명의 실시 예에 따라 총 3 비트를 사용하여 SPID와 payload 크기에 대한 전송 비트를 나타내고 있다. 상기 <표 2>를 설명하면 하기와 같다. 전송 비트 중 첫 번째 비트는 초기 전송과 재전송을 구분하는 비트이다. 그리고 두 번째와 세 번째 비트는 초기 전송과 재 전송에 따라 각각 다른 의미를 가지고 있다. 즉 초기 전송 시 반드시 알려 주어야 하는 정보는 sub-packet 크기에 대한 정보이다. 따라서 초기 전송 시에는 sub-packet 크기에 대한 정보를 의미하도록 정의한다. 따라서 상기 두 번째와 세 번째의 2비트 정보는 sub-packet 크기를 나타낸다. 이와 달리 재전송 시 반드시 알려 주어야 하는 정보는 SPID이다. 그리고 payload의 크기는 초기 전송 시와 동일한 크기로 데이터가 전송되므로 알려줄 필요가 없다. 따라서 상기 두 번째와 세 번째 비트인 2비트를 이용하여 SPID를 나타낸다.

즉, 상기 종래기술에서 설명한 <표 1>을 참조하면 SPID와 payload 크기를 나타내기 위해 각각 2비트씩 총 4비트가 사용되고 있음에 반하여 본 발명에서는 3비트만으로 동일한 정보를 전송할 수 있다. 또한, <표 1>의 경우 SPID 2 비트를 이용하여 최대 세 번째 재전송까지 구분이 가능하였으나 본 발명에 따른 상기 <표 2>를 보면 최대 네 번째 재전송까지 구분이 가능함을 알 수 있다.

상술한 바와 같이 종래기술에서는 SPID의 비트 수 가 N 비트인 경우, 최대 가능 재전송 구분 횟수는 { 2}^{N } -1이 된다. 그러나 본 발명의 방법을 이용하면 초기 전송인지 재 전송인지를 구분하는 비트가 한 비트 할당되어 있으므로 최대 가능 재전송 구분 횟수는 { 2}^{N } 이 된다. 즉, 추가적으로 비트를 할당하지 않고서도 보다 많은 정보를 전송할 수 있다.

도 2는 본 발명의 실시 예에 따른 F-SPDCCH(Forward Secondary Pakcet Data Control Channel) 채널에 대한 순방향 링크 송신기의 구성도이다. 이하 도 2를 참조하여 본 발명에 따른 순방향 링크 송신기의 구성 및 동작에 대하여 상세히 설명한다.

패킷 데이터 채널을 통해 전송될 데이터에 대한 제어 정보들(301)은 상기 도 1에서 설명한 바와 같다. 즉, 2 비트의 payload 크기 정보와, 6 비트의 MAC ID와, 2 비트의 SPID와, 2 비트의 ARQ ID로 구성되어 총 12 비트의 정보가 된다. 상기 정보들(301)이 제어기(302)에 입력되면, 상기 제어기(302)는 메모리(307)에 저장된 상기 <표 2>의 테이블에 의해 각각 2 비트의 SPID와 payload 크기비트를 3비트로 매핑하여 총 11비트를 출력한다. 즉, 메모리(307)에는 상기 <표 2>의 테이블이 저장된다. 이와 달리 상기 메모리(307)는 상기 <표 2>의 변환 내용에 따라 수신된 비트를 3비트로 변환하기 위한 변환 테이블을 저장할 수도 있다. 이러한 변환 테이블을 저장하는 경우 상기 SPID와 payload의 각 2비트씩의 총 4비트 정보를 3비트로 매핑하는 변환 테이블이 된다.

이를 예를 들어 설명하면, 하기와 같다. 매핑 결과 3 비트를 각각 B1, B2, B3 라 하면, SPID 가 '00' 일 경우 B1은 '0'이 되고, B2와 B3는 제어기(302)로 입력되는 비트 중 sub-packet 크기 정보 2 비트가 된다. 만일, SPID가 '00'이 아닐 경우, B1은 '1'이 되고 B2와 B3는 제어기(302)로 입력되는 비트 중 SPID비트에서 1을 뺀 값으로 결정된다. 즉, 2 비트의 정보가 되므로 2 비트의 정보에서 1을 뺀 것으로 SPID가 01인 경우 1을 빼면 00이 되고, SPID가 10인 경우 1을 빼면 01이 되며, SPID가 11인 경우 1을 뺀 값은 10이 되어 출력된다. 즉, 상기한 규칙을 만족하도록 구성된 테이블을 상기 메모리(307)에 저장하여 구성할 수도 있다.

이와 다른 방법으로 상위에서 상기 정보들을 미리 3비트의 정보로 처리하여 제공할 수도 있다. 즉, 상기 도 2에서 출력되는 정보가 종래 기술과 같이 SPID와 payload의 4비트 정보가 아닌 상기 <표 2>와 같은 의미를 가지도록 3비트의 정보로 처리하여 제어기(302)로 입력되도록 구성할 수도 있다. 이러한 경우에는 메모리(307)를 구비하지 않고 구성할 수 있다. 즉, 본 발명에서 실시 예로서 설명한 상기한 방법 이외에도 상기 SPID와 payload의 4비트 정보를 3비트로 처리하기 위한 여러 가지 변형들이 가능하다.

블록 인코더(303)는 제어기(302)의 출력 11비트를 입력으로 받아 (48,11) 블록 인코딩한 후, 48 개의 심볼을 출력한다. 시퀀스 반복기(304)는 F-SPDCCH가 총 몇 슬롯에 걸쳐 전송될 것인지에 따라 그 전송 슬롯 수만큼 시퀀스를 반복하여 출력한다. 여기서 전송 슬롯의 수를 N이라 가정한다. QPSK 변조기(305)는 시퀀스 반복기(304)의 출력 48×N 개의 심볼을 받아 QPSK 변조 후 24×N 개의 QPSK 변조 심볼을 출력한다. 월시 확산기(306)는 QPSK 변조기(305)의 출력인 슬롯당 24개의 변 조 심볼을 입력으로 받아 S-PDCCH에 할당된 길이 64의 월시함수로 이를 확산하여 슬롯 당 1,536 개의 칩(chips)을 출력한다.

상기 블록 인코더(303)와, 시퀀스 반복기(304)와 QPSK 변조기(305) 및 월시 확산기(306) 송신 변환기가 되며, 이후 무선 환경으로 전송하기 위한 처리기들(도 2에 도시하지 않음)은 무선 처리기가 된다.

도 3은 본 발명의 실시 예에 따른 F-SPDCCH(Forward Secondary Pakcet Data Control Channel) 채널에 대한 순방향 링크 수신기의 구성도이다. 이하 도 3를 참조하여 F-SPDCCH 채널에 대한 순방향 링크 수신기의 구성 및 동작에 대하여 상세히 설명한다.

월시 역확산기(401)는 슬롯 당 1,536 개의 칩을 입력으로 받아 상기 도 3의 월시 확산기(306)에서 사용했던 동일한 월시 함수를 이용하여 역확산한다. 이를 통해 상기 월시 역확산기(401)는 24개의 심볼을 출력한다. QPSK 복조기(402)는 상기 월시 역확산기(401)로부터 출력되는 24개의 심볼을 입력으로 받아 QPSK 복조한 후, 48개의 심볼을 출력한다. 시퀀스 컴바이너(Combiner)(403)는 상기 도 2의 송신기의 시퀀스 반복기(403)에서 사용했던 동일한 N 값에 따라 N 개의 슬롯을 컴바이닝한 후, 48개의 심볼을 출력한다. 블록 디코더(404)는 시퀀스 컴바이너(403)의 출력인 48개의 심볼을 입력으로 받아 (48,11) 블록 디코딩 한 후, 11개의 비트를 생성한다. 이와 같이 생성된 신호는 제어기(405)로 입력된다. 제어기(405)는 메모리(407)에 저장된 상기 <표 2>를 이용하여 상기 도 2의 제어기(302)에서 사용했던 방법의 역순에 의해 12비트의 패킷 데이터 제어 정보들(406)을 생성한다. 즉 SPID와 sub- packet 크기를 나타내는 3비트를 이용하여 SPID 2 비트와, sub-packet 크기 정보 2 비트 등 총 4 비트 및 변형이 가해지지 않은 다른 정보들을 생성한다.

즉, 4비트의 정보로 변환하는 경우는 상위에서 4비트의 정보로 처리되는 경우이다. 따라서 이러한 경우에 상기 <표 2>와 같은 테이블을 이용하여 데이터를 변환할 수 있다. 이와 다른 방법으로 메모리(407)에 상기 도 2에서 기술된 바와 같이 3비트의 정보를 이용하여 4비트의 정보로 변환할 수 있는 변환 테이블을 저장하여 처리할 수도 있다. 이러한 경우 제어기(405)는 변환 테이블을 참조하여 4비트의 정보로 변환 출력한다. 또한 상기 <표 2> 또는 그 변형 테이블의 매칭을 사용하는 경우 상기 메모리(407)는 이전 전송된 페이로드(payload)의 크기에 대한 정보를 저장하고 있어야 한다.

그러나 상위에서 3비트의 정보로 처리하도록 구성된 경우에는 수신된 신호를 직접 처리하여 전달 할 수 있다. 이러한 경우 메모리(407)를 구비하지 않고 구성할 수 있다.

또한 상기 수신 장치의 구성은 무선 채널들을 통해 수신된 신호를 대역 하강하여 출력하는 무선 처리부(도 3에 도시하지 않음)를 구비한다. 그리고 상기 역확산기(401)와, QPSK 복조기(402)와, 시퀀스 컴바이너(403) 및 블록 디코더(404)를 수신 처리부가 된다.

상술한 바와 같이 본 발명은 재전송 기법을 사용하는 패킷 전송 이동 통신시 스템에서 초기 전송과 재전송 시 패킷 데이터 제어 채널을 통해 전송하는 정보의 의미를 달리함으로써 정보량을 줄일 수 있는 이점이 있다. 또한 이를 통해 자원을 효율적으로 사용할 수 있으며, 동시에 정보 전송의 전력을 절감할 수 있는 이점이 있다.

Claims (10)

1. 패킷 데이터 및 음성 데이터의 송수신이 가능한 이동통신 시스템에서 패킷 데이터 제어 채널 정보 송신 장치에 있어서,

   상기 전송할 패킷 데이터 제어 채널 정보들 중 전송되는 페이로드(payload) 크기와 초기 및 재전송 횟수를 알리는 식별자 정보(SPID)를 3비트로 구성하고, 첫 번째 비트로 초기 전송과 재전송을 구분하며, 초기 전송 시 두 번째 및 세 번째 비트를 이용하여 서브 패킷의 크기정보를 나타내며 재전송 시 상기 두 번째 및 세 번째 비트를 이용하여 재전송 횟수를 나타내도록 매핑하여 상기 패킷 데이터 제어 채널 정보를 출력하는 제어기와,

   상기 제어기의 출력 정보들을 상기 이동통신 시스템의 약정된 채널 구조에 따라 변환하는 송신 변환부와,

   상기 송신 변환부의 출력을 무선 환경으로 전송하기 위한 무선 처리기를 적어도 구비하는 패킷 데이터 제어 채널 정보 송신 장치.
2. 제1항에 있어서, 상기 송신 변환부는,

   상기 입력된 패킷 데이터 제어 채널 정보를 블록 인코딩하는 블록 인코더와,

   상기 데이터가 전송되는 슬롯의 수에 따라 반복을 수행하는 반복기와,

   상기 반복기의 출력을 변조하여 출력하는 변조기와,

   상기 변조기의 출력을 월시 확산하는 월시 확산기로 구성됨을 특징으로 하는 패킷 데이터 제어 채널 정보 송신 장치.
3. 패킷 데이터 및 음성 데이터의 송수신이 가능한 이동통신 시스템에서 패킷 데이터 제어 채널 정보 수신 장치에 있어서,

   무선 채널을 통해 수신된 신호를 소정 대역으로 하강 변환 처리하는 무선 처리부와,

   상기 무선 처리기의 출력을 상기 이동통신 시스템의 약정된 채널 구조에 따라 실제 데이터로 변환하는 수신 변환부와,

   상기 수신 변환부로부터 입력된 패킷 데이터 제어 채널 정보들 중 3비트 정보로 구성되어 전송되는 페이로드(payload) 크기와, 초기 및 재전송 횟수를 알리는 식별자 정보(SPID)로부터 첫 번째 비트로 초기 전송 또는 재전송을 구분하며, 초기 시 두 번째 및 세 번째 비트를 이용하여 서브 패킷의 크기정보를 구별하고, 재전송 시 상기 두 번째 및 세 번째 비트를 이용하여 재전송 횟수를 구분하는 제어기를 적어도 구비하는 패킷 데이터 제어 채널 정보 수신 장치.
4. 제3항에 있어서, 상기 수신 변환부가,

   대역 하강된 신호를 송신 시에 확산된 코드를 통해 역확산하는 역확산기와,

   상기 역확산된 신호로부터 송신 시에 변조된 역 과정을 통해 복조하는 복조기와,

   상기 복조기의 출력을 송신 시에 반복된 횟수에 따라 컴바이닝하는 시퀀스 컴바이너와,

   상기 시퀀스 컴바이너의 출력을 데이터로 변환하여 출력하는 블록 디코더로 구성됨을 특징으로 하는 패킷 데이터 제어 채널 정보 수신 장치.
5. 패킷 데이터 및 음성 데이터의 송수신이 가능한 이동통신 시스템에서 패킷 데이터 제어 채널 정보 송신 장치에 있어서,

   상기 전송할 패킷 데이터 제어 채널 정보들 중 전송되는 페이로드(payload) 크기와 초기 및 재전송 횟수를 알리는 식별자 정보(SPID)를 3비트로 변환하기 위한 테이블을 저장하는 메모리와,

   상기 메모리에 저장된 데이터를 이용하여 상기 페이로드(payload) 크기와 식별자 정보를 3비트로 변환하는 제어기와,

   상기 제어기의 출력 정보들을 상기 이동통신 시스템의 약정된 채널 구조에 따라 변환하는 송신 변환부와,

   상기 송신 변환부의 출력을 무선 환경으로 전송하기 위한 무선 처리기를 적어도 구비하는 패킷 데이터 제어 채널 정보 송신 장치.
6. 제5항에 있어서, 상기 메모리에 저장되는 테이블은,

   상기 식별자 정보(SPID)에 따라 초기 전송과 재 전송만을 구분하는 하나의 비트와,

   상기 식별자 정보(SPID)가 초기 전송인 경우 페이로드(payload)의 크기를 나타내며,

   상기 식별자 정보(SPID)가 재전송인 경우 재전송 횟수를 나타내는 두 비트로 매핑하는 테이블임을 특징으로 하는 패킷 데이터 제어 채널 정보 송신 장치.
7. 제5항 또는 제6항에 있어서, 상기 송신 변환부는,

   상기 입력된 패킷 데이터 제어 채널 정보를 블록 인코딩하는 블록 인코더와,

   상기 데이터가 전송되는 슬롯의 수에 따라 반복을 수행하는 반복기와,

   상기 반복기의 출력을 변조하여 출력하는 변조기와,

   상기 변조기의 출력을 월시 확산하는 월시 확산기로 구성됨을 특징으로 하는 패킷 데이터 제어 채널 정보 송신 장치.
8. 패킷 데이터 및 음성 데이터의 송수신이 가능한 이동통신 시스템에서 패킷 데이터 제어 채널 정보 수신 장치에 있어서,

   무선 채널을 통해 수신된 신호를 소정 대역으로 하강 변환 처리하는 무선 처리부와,

   상기 무선 처리기의 출력을 상기 이동통신 시스템의 약정된 채널 구조에 따라 실제 데이터로 변환하는 수신 변환부와,

   상기 수신 변환부로부터 입력된 패킷 데이터 제어 채널 정보들 중 페이로드(payload) 크기와 식별자 정보에 해당하는 3비트를 4비트 정보로 변환하기 위한 테이블 및 이전에 전송된 페이로드의 크기 정보를 저장하는 메모리와,

   상기 메모리에 저장된 이전에 전송된 페이로드의 크기 및 테이블을 이용하여 상기 페이로드(payload) 크기와 식별자 정보의 4비트 정보로 변환하는 제어기를 적어도 구비하는 패킷 데이터 제어 채널 정보 수신 장치.
9. 제8항에 있어서, 상기 메모리에 저장되는 테이블은,

   첫 번째 비트로 초기 전송과 재전송 여부를 구분하고, 재전송인 경우 이후 두 비트를 이용하여 재전송 횟수 정보를 매칭하며, 초기 전송인 경우 이후 두 비트를 이용하여 페이로드(payloda)의 크기 정보와 매칭함을 특징으로 하는 패킷 데이터 제어 채널 정보 수신 장치.
10. 제8항 또는 제9항에 있어서, 상기 수신 변환부가,

    대역 하강된 신호를 송신 시에 확산된 코드를 통해 역확산하는 역확산기와,

    상기 역확산된 신호로부터 송신 시에 변조된 역 과정을 통해 복조하는 복조기와,

    상기 복조기의 출력을 송신 시에 반복된 횟수에 따라 컴바이닝하는 시퀀스 컴바이너와,

    상기 시퀀스 컴바이너의 출력을 데이터로 변환하여 출력하는 블록 디코더로 구성됨을 특징으로 하는 패킷 데이터 제어 채널 정보 수신 장치.

Images