KR100800226B1

KR100800226B1 - 이동통신시스템의 포트제어장치 및 그 제어방법

Info

Publication number: KR100800226B1
Application number: KR1020020087120A
Authority: KR
Inventors: 조재성
Original assignee: 엘지노텔 주식회사
Priority date: 2002-12-30
Filing date: 2002-12-30
Publication date: 2008-02-01
Also published as: KR20040060343A

Abstract

본 발명은 ATM셀신호를 처리하는 E1/T1 보드가 포함된 이동통신시스템에서,상기 E1/T1 보드는 송신되는 ATM셀 포맷의 인터페이스부분을 수정하여 유효한 32번째 포트를 구성하고 수신된 인터페이스변경 ATM셀의 32포트 IMA정보를 통해 E1/T1 방식으로 그룹핑시키는 IMA부와, 상기 IMA부로부터 수신되는 인터페이스변경 ATM셀의 32포트 정보를 유토피아 레벨 1방식으로 변환전송하고 IMA부로 송신하는 ATM셀 포맷의 인터페이스부분을 수정하여 유효한 32번째 포트를 구성하여 전송하는 수정 FPGA부를 포함하는 이동통신시스템의 포트제어장치를 제공한다.

상기와 같은 본 발명은 유토피아레벨 2로 전송되는 32포트의 데이터셀에서 사용되지 않는 나머지 1포트를 RNC나 기지국내에 구비되어 포트제어를 하는 FPGA에서 어드레스신호와 제어신호를 변환하여 사용하게 하므로써, 32포트를 모두 사용하기위해 부가적으로 IMA칩을 더 사용할 필요가 없으므로 그에 따라 이동통신시스템의 제조비용을 상당히 저감시킬 수 있음은 물론 설계된 32포트를 모두 사용하여 데이터셀을 전송할 수 있으므로 그에 따라 이동통신시스템의 전송효율도 상당히 향상시킨다.

Description

이동통신시스템의 포트제어장치 및 그 제어방법{Port control device of the mobile communication system and controlling method therefore}

도 1은 종래 이동통신시스템의 포트제어장치를 설명하는 설명도.

도 2의 (a)-(b)는 종래 31포트만 사용하는 포트제어장치의 파형을 설명하는 설명도.

도 3은 본 발명 포트제어장치를 설명하는 설명도.

도 4는 본 발명의 플로우차트.

도 5의 (a)-(b)는 본 발명의 32포트를 모두 사용하는 ATM셀의 송수신의 예를 설명하는 설명도.

<부호의 상세한 설명>

1 : 스위칭보드 2 : 기지국

3 : E1/T1 보드 4 : IMA부

5 : 수정 FPGA부 6 : STM-1 인터페이스부

7 : RNC

본 발명은 이동통신시스템의 포트제어장치 및 그 제어방법에 관한 것으로, 특히 유토피아레벨 2로 전송되는 32포트의 데이터셀에서 사용되지 않는 나머지 1포트를 RNC나 기지국내에 구비되어 포트제어를 하는 FPGA에서 어드레스신호와 제어신호를 변환하여 사용하게 하는 이동통신시스템의 포트제어장치 및 그 제어방법에 관한것이다.

일반적으로 UMTS(Universal mobile telecommunication system)망은 이동전화나 컴퓨터 사용자들이 전세계 어디에 있든지 간에 "제3 세대", 광대역 패킷 기반의 텍스트, 디지털화된 음성이나 비디오 그리고 멀티미디어 데이터를 2 Mbps 이상의 고속으로 전송할 수 있는 일관된 서비스를 제공한다. 이러한 UMTS망은 컴퓨터와 전화 사용자들이 여행중에도 지속적으로 인터넷에 접속할 수 있게하며, 자신이 어느 곳을 여행중이든지 상관없이 동일한 성능을 가질수 있게한다. 사용자들은 육상 무선과 인공위성 전송기술의 조합을 통해 이 UMTS 서비스를 이용하게 된다. 그런데, 이러한 UMTS망에는 이동중인 단말기로부터 송수신되는 무선신호를 처리하게 위해 통상 네트워크형태로 구성되는 기지국(Node-B)과 기지국제어기(RNC:Radio network controller) 및 BSM(Base station manager) 등을 구비하고 있다. 여기서, 상기 BSM은 다수의 기지국과 기지국제어기를 NE(Node element)형태로 관리하는 시스템으로, 하나의 NE에 IPOA(IP OF ATM)방식의 TCP/IP connection을 통해서 데이터 패킷을 주고받는다. 그리고, 상기와 같은 RNC나 기지국의 내부에는 ATM셀신호를 효율적으로 처리하기 위해 32포트의 유토피아레벨 2방식을 사용한다.

그러면, 상기와 같은 32포트의 유토피아레벨 2 방식을 사용하는 RNC의 포트 제어장치를 도 1을 참고로 살펴보면, 상위의 코어네트워크(도시안됨)로부터 전송되는 해당 데이터를 하위보드로 시리얼방식으로 스위칭하거나 그의 역의 과정을 수행하는 스위칭보드(70)와, 상기 스위칭보드(70)로부터 스위칭되는 ATM데이터를 유토피아(UTOPIA LEVEL 1,2)방식으로 처리하여 트렁크로 구성되는 하위의 해당 기지국(71)으로 전송하거나 혹은 그의 역의 과정을 수행하는 E1/T1 보드(72)를 포함한다.

그리고, 상기 E1/T1 보드(72)는 트렁크로 구성되는 하위의 기지국(71)으로부터 전송된 ATM셀 데이터신호를 53BYTE의 유토피아 레벨 2방식으로 변환하여 31포트로 전송하고 하향되는 ATM셀을 IMA정보를 통해 E1/T1 방식으로 그룹핑시키는 IMA칩부(73)와, 상기 IMA칩부(73)로부터 53BYTE의 유토피아 레벨 2방식으로 31포트를 사용하여 전송된 ATM셀신호의 어드레스정보를 분석하여 유토피아 레벨 1신호로 출력하거나 그의 역의 과정을 수행하는 FPGA(74)와, 상기 FPGA(74)로부터 유토피아 레벨 1신호로 출력된 ATM셀신호를 스위칭보드(70)로 스위칭하거나 스위칭보드(70)의 스위칭신호를 병렬로 인터페이스하는 STM-1 인터페이스부(75)를 포함한다.

한편, 상기와 같은 종래 RNC의 포트제어장치의 동작을 살펴보면, 먼저 RNC(76)와 트렁크를 구성하는 하위의 기지국(71)으로부터 ATM셀데이터가 E1/T1 보드(72)의 IMA칩부(73)로 수신될 경우 이 IMA칩부(73)는 수신된 ATM셀데이터를 31포트의 유토피아 레벨 2방식 즉, 53 BYTE의 셀신호로 변환하여 FPGA(74)로 전송한다. 그리고, 상기 FPGA(74)는 수신된 31포트의 유토피아 레벨 2방식의 53 BYTE의 ATM셀신호의 어드레스 폴링을 실행하여 해당 신호를 53 BYTE의 유토피아레벨 1신호로 하 여 STM-1 인터페이스부(75)로 전송한다. 그러면, 상기 STM-1 인터페이스부(75)는 입력된 해당 ATM셀신호를 스위칭보드(70)로 전송하여 필요한 보드로 스위칭시킨다.

예컨대, 상기 IMA칩부(73)나 FPGA(74)는 유토피아 레벨 2의 어드레스정보를 구성할 때 도 2의 (a)-(b)에 도시된 바와같이 어드레스정보가 있을 경우 TXCLAV에서 로우나 중간신호가 아닌 하이신호(N+3)를 뛰워주고 한클럭이나 몇클럭뒤에 반드시 어드레스정보가 실릴것임을 알려준다. 즉, 상기 TXCLAV에서 하이신호(N+3)가 뜨고 난 뒤 TXENB*가 "하이"에서 "로우"로 전환되고 TXSOC가 하이신호로 전환될부터 어드레스정보와 5bit의 헤더정보 및 48 비트의 페이로드데이터가 포함된다. 따라서, 상기 IMA칩부(73)혹은 FPGA(74)는 상기와 같은 방식으로 유토피아 레벨 2방식으로 ATM셀신호를 처리한다.

그러나, 상기와 같은 종래 RNC의 포트제어장치는 상기 IMA칩부(73)와 FPGA(74)사이에서 사용되는 유토피아 레벨 2가 53 BYTE로 구성되는 32포트사이에 어드레스정보(1F)가 들어가게 되는데, 예컨대, "1F-00-1F-01-1F-02-1F-03-1F-04-1F-05-1F-06 ---"와 같이 데이터정보 사이에 어드레스정보(1F)가 들어가게 된다. 이때, 상기 32개 포트중에서 맨 마지막의 32포트의 1F는 invalid address로 처리되므로 상기 53 byte의 ATM셀데이터는 결국 0*00 ~ 0*1E(1TH ~ 31TH) 물리적인 링크만을 사용할 수 있다. 그러므로, 상기와 같은 이유로 인해 32링크를 모두 사용할 수 없기 때문에 사용자가 32개의 포트를 사용해야 할 경우 불필요하게 처리칩을 하나 더 사용해야 하므로 그에 따라 RNC의 제조비용을 증가시키게 하는 문제점이 있었다.

이에 본 발명은 상기와 같은 종래 제반 문제점을 해결하기 위해 발명된 것으로, 32포트를 모두 사용하기위해 부가적으로 IMA칩을 더 사용할 필요가 없으므로 그에 따라 이동통신시스템의 제조비용을 상당히 저감시킬 수 있는 이동통신시스템의 포트제어장치 및 그 제어방법을 제공함에 그 목적이 있다.

본 발명의 다른 목적은 설계된 32포트를 모두 사용하여 데이터셀을 전송할 수 있으므로 그에 따라 이동통신시스템의 전송효율도 상당히 향상시키는 이동통신시스템의 포트제어장치 및 그 제어방법을 제공하는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 ATM셀신호를 처리하는 E1/T1 보드가 포함된 이동통신시스템에서,상기 E1/T1 보드는 송신되는 ATM셀 포맷의 인터페이스부분을 수정하여 유효한 32번째 포트를 구성하고 수신된 인터페이스변경 ATM셀의 32포트 IMA정보를 통해 E1/T1 방식으로 그룹핑시키는 IMA부와, 상기 IMA부로부터 수신되는 인터페이스변경 ATM셀의 32포트 정보를 유토피아 레벨 1방식으로 변환전송하고 IMA부로 송신하는 ATM셀 포맷의 인터페이스부분을 수정하여 유효한 32번째 포트를 구성하여 전송하는 수정 FPGA부를 포함하는 이동통신시스템의 포트제어장치를 제공한다.

본 발명의 다른 특징은 외부에서 해당 이동통시시스템으로 입력된 ATM셀신호를 스위칭처리하는 데이터셀 전송단계와, 상기 데이터셀 전송단계후에 현재 송수신되는 ATM데이터셀 포맷의 인터페이스부분을 특정바이트만큼 수정하여 32번째 포트를 유효하게 하는 포맷변경단계와, 상기 포맷변경단계에 의해 수정된 32번째 포트 에 인터넬 어드레스와 제어신호를 삽입하여 전송처리하는 변경셀 전송단계로 이루어진 이동통신시스템의 포트제어장치의 제어방법을 제공한다.

이하, 본 발명을 첨부된 예시도면에 의거 상세히 설명한다.

본 발명 장치는 도 3에 도시된 바와같이 상위의 코어네트워크(도시안됨)로부터 전송되는 해당 데이터를 하위보드로 시리얼방식으로 스위칭하거나 그의 역의 과정을 수행하는 스위칭보드(1)와, 상기 스위칭보드(1)로부터 스위칭되는 ATM데이터를 유토피아(UTOPIA LEVEL 1,2)방식으로 처리하여 트렁크로 구성되는 하위의 해당 기지국(2)으로 전송하거나 혹은 그의 역의 과정을 수행하는 E1/T1 보드(3)를 포함한다.

그리고, 상기 E1/T1 보드(3)는 송신되는 ATM셀 포맷(53BYTE)의 인터페이스부분을 특정바이트만큼 예컨대, 1BYTE(3BYTE) 수정하여 종래에는 유효하지 않았던 32번째 포트을 유효하게 하고 그 32번째 포트에 인터넬 어드레스(Internal address)와 제어신호가 삽입되도록 구성하고 수신된 인터페이스변경 ATM셀의 32포트 IMA정보를 이용하여 E1/T1 방식으로 그룹핑시키는 IMA부(4)와, 상기 IMA부(4)로부터 수신되는 인터페이스변경 ATM셀의 32포트 정보를 유토피아 레벨 1방식으로 변환전송하고 IMA부(4)로 송신하는 ATM셀 포맷의 인터페이스부분을 특정바이트만큼 예컨대, 1BYTE(3BYTE) 수정하여 유효한 32번째 포트를 구성하여 전송하는 수정 FPGA부(5)와, 상기 수정 FPGA부(5)로부터 유토피아 레벨 1신호로 출력된 ATM셀신호를 스위칭보드(1)로 스위칭하거나 스위칭보드(1)의 스위칭신호를 병렬로 인터페이스하는 STM-1 인터페이스부(6)를 포함한다.

여기서, 상기 IMA부(4)와 수정 FPGA부(5)는 STM1방향에서의 CELL 인터페이스 부분을 기존 ATM CELL Format(53byte)을 수정하여 54(56byte)인터페이스로 변경하는 것이다. 이때 상기 54(56byte) 인터페이스에서 추가된 1byte(3byte)에는 인터넬 어드레스를 삽입하여 Utopia level 2 규격에서 정의된 invalid address 1F를 Valid address로 사용할 수 있도록 한 것이다. 따라서, 본 발명은 Utopia address polling(00 ~ 1E)방식과 internal address(inband address) polling(00 ~ 1F)방식을 혼합하여 사용한다.

그리고, 본 발명의 다른 실시예로 각각의 기지국(2)내에도 상기와 같은 본 발명의 E1/T1 보드(3)의 구조가 동일하게 적용되어 실행될 수 있다.

다음에는 상기와 같은 본 발명장치의 제어방법을 설명한다.

본 발명은 도 4에 도시된 바와같이 초기상태(S1)에서 데이터셀 전송단계(S2)로 진행하여 외부에서 해당 이동통시시스템으로 입력된 ATM셀신호를 스위칭처리한다. 그리고, 상기 데이터셀 전송단계(S2)후에 데이터 상향전송판단단계(S3)로 진행하여 현재 수신된 데이터가 상향되는 ATM데이터인지를 판단한다. 이때, 상기 상향전송판단단계(S3)중에 판단한 결과 현재 수신된 데이터가 상향되는 ATM데이터일 경우 상향셀 변경단계(S4)로 진행하여 상향되는 ATM셀 포맷(53BYTE)의 인터페이스부분을 특정바이트만큼 예컨대, 1BYTE(3BYTE) 수정하여 유효하지 않았던 32번째 포트를 유효하게하고 그 32번째 포트에 인터넬 어드레스(Internal address)와 제어신호가 삽입되도록 구성하여 전송처리한다.

그러나, 상기 상향전송판단단계(S3)중에 판단한 결과 현재 수신된 데이터가 상향되는 ATM데이터가 아닐 경우 데이터 하향전송판단단계(S5)로 진행하여 현재 수신된 데이터가 하향되는 ATM데이터인지를 판단한다. 이때, 상기 하향전송판단단계(S5)중에 판단한 결과 현재 수신된 데이터가 하향되는 ATM데이터가 아닐 경우 종료한다.

그런데, 상기 하향전송판단단계(S5)중에 판단한 결과 현재 수신된 데이터가 상향되는 ATM데이터일 경우 하향셀 변경단계(S6)로 진행하여 하향되는 ATM셀 포맷(53BYTE)의 인터페이스부분을 특정바이트만큼 예컨대, 1BYTE(3BYTE) 수정하여 유효하지 않았던 32번째 포트를 유효하게 하고 그 32번째 포트에 인터넬 어드레스(Internal address)와 제어신호가 삽입되도록 구성하여 전송처리한다.

환언하면, 상기 RNC(7)와 트렁크를 구성하는 하위의 기지국(2)으로부터 ATM셀데이터가 E1/T1 보드(3)의 IMA부(4)로 수신될 경우 이 IMA부(4)는 수신된 ATM셀데이터를 Invalid address 1F인 32번 포트가 Valid address로 수정된 32포트의 유토피아 레벨 2방식 즉, 54(56) BYTE의 셀신호로 변환하여 수정 FPGA부(5)로 전송한다. 그러면, 상기 수정 FPGA부(5)는 수신된 32포트의 유토피아 레벨 2방식의 53 BYTE의 ATM셀신호를 통상의 방식대로 어드레스 폴링을 실행하고 나머지 추가된 마지막 32번째 1(3)byte에서 인터넬 어드레스와 제어정보를 폴링한 다음 이들 신호를 53 BYTE의 유토피아레벨 1신호로 하여 STM-1 인터페이스부(6)로 전송한다. 그러면, 상기 STM-1 인터페이스부(6)는 입력된 해당 ATM셀신호를 스위칭보드(1)로 전송하여 필요한 보드로 스위칭시킨다.

예를들어, 본 발명의 상기 IMA부(4)나 수정 FPGA부(5)는 유토피아 레벨 2의 어드레스정보를 구성할 때 종래와는 달리 신호를 전송할 경우 처음 53byte의 ATM셀은 통상적인 방법으로 전송하고 추가된 1(3)byte에서 도 5의 (a)에 도시된 바와같이 어드레스정보가 있을 경우 TCLAV에서 로우나 중간신호가 아닌 하이신호를 뛰워주고 한클럭이나 몇클럭뒤에 반드시 어드레스정보가 실릴것임을 알려준다. 즉, 상기 TCLAV에서 하이신호가 뜨고 난 뒤 TXENB가 "하이"에서 "로우"로 전환되고 Tsx가 하이신호로 뜰 때 어드레스정보"0A"를 실고 그 다음부터 연속해서 5bit의 헤더정보 및 48 비트의 페이로드데이터가 포함시켜 전송한다.

마찬가지로, 본 발명의 상기 IMA부(4)나 수정 FPGA부(5)는 유토피아 레벨 2의 어드레스정보를 수신할 경우에도 도 5의 (b)에 도시된 바와같이 상기 과정과 동일한 방법으로 수신처리한다. 따라서, 상기 IMA부(4)혹은 수정 FPGA부(5)는 상기와 같은 방식으로 32포트를 모두 사용하는 유토피아 레벨 2방식으로 ATM셀신호를 처리한다.

이상 설명에서와 같이 본 발명은 유토피아레벨 2로 전송되는 32포트의 데이터셀에서 사용되지 않는 나머지 1포트를 RNC나 기지국내에 구비되어 포트제어를 하는 FPGA에서 어드레스신호와 제어신호를 변환하여 사용하게 하므로써, 32포트를 모두 사용하기위해 부가적으로 IMA칩을 더 사용할 필요가 없으므로 그에 따라 이동통신시스템의 제조비용을 상당히 저감시킬 수 있는 장점을 가지고 있다.

또한, 본 발명에 의하면, 설계된 32포트를 모두 사용하여 데이터셀을 전송할 수 있으므로 그에 따라 이동통신시스템의 전송효율도 상당히 향상시키는 효과도 있다.

Claims

ATM셀신호를 처리하는 E1/T1 보드가 포함된 이동통신시스템에 있어서,

상기 E1/T1 보드는 송신되는 ATM셀 포맷의 인터페이스부분을 수정하여 유효한 32번째 포트를 구성하고 수신된 인터페이스변경 ATM셀의 32포트 IMA정보를 통해 E1/T1 방식으로 그룹핑시키는 IMA부와, 상기 IMA부로부터 수신되는 인터페이스변경 ATM셀의 32포트 정보를 유토피아 레벨 1방식으로 변환전송하고 IMA부로 송신하는 ATM셀 포맷의 인터페이스부분을 수정하여 유효한 32번째 포트를 구성하여 전송하는 수정 FPGA부를 포함하는 것을 특징으로 하는 이동통신시스템의 포트제어장치.
외부에서 해당 이동통시시스템으로 입력된 ATM셀신호를 스위칭처리하는 데이터셀 전송단계와, 상기 데이터셀 전송단계후에 현재 송수신되는 ATM데이터셀 포맷의 인터페이스부분을 특정바이트만큼 수정하여 32번째 포트를 유효하게 하는 포맷변경단계와, 상기 포맷변경단계에 의해 수정된 32번째 포트에 인터넬 어드레스와 제어신호를 삽입하여 전송처리하는 변경셀 전송단계로 이루어진 것을 특징으로 하는 이동통신시스템의 포트제어장치의 제어방법.