KR100797466B1 - Digital TV - Google Patents

Digital TV Download PDF

Info

Publication number
KR100797466B1
KR100797466B1 KR1020020002243A KR20020002243A KR100797466B1 KR 100797466 B1 KR100797466 B1 KR 100797466B1 KR 1020020002243 A KR1020020002243 A KR 1020020002243A KR 20020002243 A KR20020002243 A KR 20020002243A KR 100797466 B1 KR100797466 B1 KR 100797466B1
Authority
KR
South Korea
Prior art keywords
signal
digital
composite video
video signal
analog
Prior art date
Application number
KR1020020002243A
Other languages
Korean (ko)
Other versions
KR20030061595A (en
Inventor
황영환
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020020002243A priority Critical patent/KR100797466B1/en
Publication of KR20030061595A publication Critical patent/KR20030061595A/en
Application granted granted Critical
Publication of KR100797466B1 publication Critical patent/KR100797466B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41Structure of client; Structure of client peripherals
    • H04N21/426Internal components of the client ; Characteristics thereof
    • H04N21/42607Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/4263Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners
    • H04N21/42638Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners involving a hybrid front-end, e.g. analog and digital tuners
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 아날로그 수신시 화면 떨림 현상을 방지할 수 있도록 한 디지털 티브이에 관한 것으로, 디지털 복합 영상신호, 아날로그 복합 영상신호 또는 외부의 복합 영상신호를 인가 받아 어느 하나의 복합 영상신호를 스위칭하는 비디오 스위칭부, 아날로그 방송 수신시 상기 디지털 처리부에서 출력된 OSD 신호를 디지털 변환하고 상기 OSD 신호의 클럭을 보상하기 위해 제어하는 클럭 제어부, 상기 변환된 OSD를 상기 비디오 스위칭부에서 출력된 복합 영상신호에 혼합하고 상기 혼합된 신호에서 수직 수평 동기를 분리하기 위한 A/D 칼라 디코더, 상기 A/D 칼라 디코더에서 출력된 복합 영상신호를 보간하는 보간기, 상기 보간된 복합 영상신호를 편향 처리하여 RGB 신호로 화면상에 표시하는 D/A 편향 처리부, 디지털 또는 아날로그 방송 수신에 따라 해당 클럭을 출력하도록 시스템 전반을 제어하고 아날로그 수신시 상기 복합 영상신호와 OSD 신호의 클럭을 보상하도록 제어하는 마이컴을 포함하여 구성되므로 디지털 방송 수신시 고정된 시스템 클럭을 사용하는 한편 아날로그 수신시 아날로그에서 얻은 동기신호와 시스템 클럭을 이용함으로서 아날로그 수신시 OSD 화면의 떨림 현상 또는 지터 현상을 방지하여 화질을 향상시킬 수 있다.The present invention relates to a digital TV that can prevent screen shaking during an analog reception. The present invention relates to a video switching that receives a digital composite video signal, an analog composite video signal, or an external composite video signal and switches one of the composite video signals. And a clock control unit for digitally converting the OSD signal output from the digital processing unit and compensating for the clock of the OSD signal when receiving an analog broadcast, mixing the converted OSD with the composite video signal output from the video switching unit. An A / D color decoder for separating vertical and horizontal syncs from the mixed signal, an interpolator for interpolating the composite video signal output from the A / D color decoder, and deflecting the interpolated composite video signal to display an RGB signal D / A deflection processing unit displayed on the screen, corresponding to the digital or analog broadcast reception It includes a microcomputer that controls the entire system to output the digital signal and compensates the clock of the composite video signal and the OSD signal during analog reception. By using the signal and the system clock, the image quality can be improved by preventing the OSD screen from shaking or jitter during analog reception.

디지털 티브이/OSD/지터Digital TV / OSD / Jitter

Description

디지털 티브이{Digital TV}Digital TV {Digital TV}

도 1은 종래 기술에 따른 디지털 티브이의 블록도1 is a block diagram of a digital TV according to the prior art.

도 2는 본 발명에 따른 디지털 티브이의 블록도2 is a block diagram of a digital TV according to the present invention.

도 3은 A/D 칼라 디코더의 상세 블록도3 is a detailed block diagram of an A / D color decoder.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

A: 디지털 처리부A: digital processing unit

1: COFDM부 2: 시스템 클럭 발생부1: COFDM section 2: System clock generator

3: 중앙처리장치 4: MPEG 및 그래픽부3: central processing unit 4: MPEG and graphics

5: 디지털 출력부 11: 마이컴5: digital output unit 11: microcomputer

B: 아날로그 처리부B: analog processing unit

12: 튜닝 및 검파부 13: 비디오 스위칭부12: tuning and detection unit 13: video switching unit

14: A/D 칼라 디코더 15: 보간기14: A / D color decoder 15: interpolator

16: D/A 편향 처리부 17: 클럭 스위칭부16: D / A deflection processor 17: clock switching unit

C: 클럭 제어부C: clock control

31: A/D 변환부 32: 시프트 레지스터31: A / D converter 32: shift register

33: 인버터33: inverter

본 발명은 디지털 티브이에 관한 것으로, 특히 아날로그 방송 수신시 화면의 떨림 현상을 방지하도록 한 디지털 티브이에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to digital TVs, and more particularly, to digital TVs that prevent screen shaking when receiving an analog broadcast.

도 1은 종래 기술에 따른 디지털 티브이의 블록도로서, 도시한 바와 같이 디지털 방송신호(Digital RF)를 인가 받아 튜닝하고 COFDM 복조를 행하여 트랜스포트 스트림(Transport Stream; 이하 TP 스트림이라 칭함)을 생성하는 COFDM(Corded Orthogonal Frequency Division Multiplexing)부(1)와, 클럭 발생부(2)의 클럭에 따라 상기 TP 스트림을 인가 받아 오디오, 비디오 등의 데이터로 분리하는 중앙처리장치(3)와, 마이컴(11)의 제어에 따라 아날로그 방송신호(Analog RF)를 튜닝 및 검파하여 아날로그 복합 영상신호(A_CVBS)를 출력하는 튜닝 및 검파부(12)와, 상기 중앙처리장치(3)로부터 비디오 데이터를 인가 받아 인코딩하여 디지털 RGB(Red/Green/Blue)(D_RGB) 신호와 디지털 복합 영상신호(D_CVBS)를 출력하는 MPEG 및 그래픽부(4)로 구성된다.FIG. 1 is a block diagram of a digital TV according to the prior art, in which a digital broadcast signal (Digital RF) is applied and tuned and COFDM demodulation generates a transport stream (hereinafter, referred to as a TP stream). A COFDM (Corded Orthogonal Frequency Division Multiplexing) unit 1, a central processing unit 3 that receives the TP stream according to the clock of the clock generator 2 and separates it into data such as audio and video, and a microcomputer 11 Tuning and detection unit 12 for tuning and detecting analog broadcast signal (Analog RF) and outputting analog composite video signal (A_CVBS) under the control of a), and receiving and encoding video data from the central processing unit (3). And an MPEG and graphics unit 4 for outputting a digital RGB (Red / Green / Blue) (D_RGB) signal and a digital composite video signal (D_CVBS).

그리고, 상기 마이컴(11)의 제어에 따라 상기 MPEG 및 그래픽부(4)의 디지털 복합 영상신호(D_CVBS)와 외부의 복합 영상신호(SC_CVBS) 및 상기 튜닝 및 검파부(12)의 아날로그 복합 영상신호(A_CVBS)를 인가 받아 스위칭 제어하여 어느 하나의 복합 영상신호(CVBS)를 출력하는 비디오 스위칭부(13)와, 상기 MPEG 및 그래픽부(4)의 디지털 RGB 신호(D_RGB)와 상기 복합 영상신호(CVBS)를 인가 받아 디코딩하여 출력하는 A/D 칼라 디코더(14)와, 상기 A/D 칼라 디코더(14)의 출력신호 를 보간하여 출력하는 보간기(15)와, 상기 보간기(15)의 출력신호를 편향 처리하여 RGB 신호로 화면상에 표시하는 D/A 편향 처리부(16)를 더 포함하여 구성된다.The digital composite video signal D_CVBS of the MPEG and graphics unit 4 and the external composite video signal SC_CVBS and the analog composite video signal of the tuning and detection unit 12 are controlled by the microcomputer 11. A video switching unit 13 that receives (A_CVBS) switching control and outputs any one composite video signal (CVBS), the digital RGB signal (D_RGB) of the MPEG and graphics unit (4) and the composite video signal ( A / D color decoder 14 that receives and decodes and outputs the CVBS), an interpolator 15 that interpolates and outputs an output signal of the A / D color decoder 14, and the interpolator 15 And a D / A deflection processor 16 which deflects the output signal and displays it on the screen as an RGB signal.

상기와 같이 구성된 종래 기술에 따른 디지털 티브이의 동작을 설명하면 다음과 같다.Referring to the operation of the digital TV according to the prior art configured as described above are as follows.

유럽에서 사용되고 있는 디지털 티브이는 디지털 및 아날로그 지상파 신호를 동시에 수신할 수 있으며, 이를 구현하기 위해 아날로그 방송신호(Analog RF)와 디지털 방송신호(Digital RF)를 튜닝하고 선택적으로 처리하여 화면상에 표시하는 기능을 포함해야 한다.Digital TVs used in Europe can simultaneously receive digital and analog terrestrial signals, and in order to achieve this, the digital TVs are tuned, selectively processed, and displayed on the screen by analog analog signals (Analog RF) and digital broadcast signals (Digital RF). It must include a function.

먼저, 디지털 방송 수신시 상기 COFDM부(1)는 디지털 방송신호가 인가되면 사용자의 선택에 의해 특정 채널의 방송만을 선택하고, COFDM 복조를 행하여 TP 스트림을 생성한다.First, when receiving a digital broadcast, when the digital broadcast signal is applied, the COFDM unit 1 selects only a broadcast of a specific channel by the user's selection, and generates a TP stream by performing COFDM demodulation.

그 다음, 상기 중앙처리장치(3)는 상기 클럭 발생부(2)의 13.5MHz의 주파수를 갖는 클럭에 따라 상기 TP 스트림을 인가 받아 오디오, 비디오 등의 데이터로 분리하여 출력함과 아울러 40.5MHz의 클럭 신호를 출력한다.Next, the central processing unit 3 receives the TP stream according to a clock having a frequency of 13.5 MHz of the clock generator 2, separates the data into audio and video data, and outputs 40.5 MHz. Output the clock signal.

그리고, 상기 MPEG 및 그래픽부(4)는 상기 중앙처리장치(3)로부터 인가되는 비디오 데이터를 내부에 구비된 RGB 인코더를 이용하여 인코딩하여 디지털 RGB 신호(D_RGB)와 디지털 복합 영상신호(D_CVBS)를 출력한다.The MPEG and graphics unit 4 encodes the video data applied from the CPU 3 using an RGB encoder provided therein to convert the digital RGB signal D_RGB and the digital composite video signal D_CVBS. Output

이때, 상기 MPEG 및 그래픽부(4)는 기 고정된 내부의 클럭 뿐 아니라 외부 클럭을 입력받아 디지털 티브이의 아날로그 입력, 디지털 입력 등에 따라 클럭을 구별하여 사용 가능하다. In this case, the MPEG and the graphic unit 4 may receive an external clock as well as a fixed internal clock and distinguish clocks according to an analog input or a digital input of a digital TV.                         

한편, 아날로그 방송 수신시 상기 튜닝 및 검파부(12)에서는 상기 마이컴(11)의 제어에 따라 아날로그 방송신호를 튜닝 및 검파하여 아날로그 복합 영상신호(A_CVBS)로 출력한다.On the other hand, when receiving an analog broadcast, the tuning and detection unit 12 tunes and detects an analog broadcast signal under the control of the microcomputer 11 and outputs the analog composite video signal A_CVBS.

이어서, 상기 비디오 스위칭부(13)는 상기 마이컴(11)의 제어에 따라 상기 MPEG 및 그래픽부(4)의 디지털 복합 영상신호(D_CVBS)와 외부 복합 영상신호(SC_CVBS) 및 상기 튜닝 및 검파부(12)의 아날로그 복합 영상신호(A_CVBS)를 인가 받아 스위칭 제어하여 어느 하나의 복합 영상신호를 선택하여 최종 복합 영상신호(CVBS)를 출력한다.Subsequently, the video switching unit 13 controls the digital composite video signal D_CVBS and the external composite video signal SC_CVBS of the MPEG and graphics unit 4 and the tuning and detection unit under the control of the microcomputer 11. The analog composite video signal A_CVBS of 12) is applied to switch control to select one composite video signal and output the final composite video signal CVBS.

상세히 설명하면, 상기 비디오 스위칭부(13)는 디지털 방송 수신시 상기 A/D 칼라 디코더(14)에 상기 디지털 복합 영상신호(D_CVBS)를, 아날로그 방송 수신시 상기 아날로그 복합 영상신호(A_CVBS)를, 별도의 외부 신호 수신시 상기 외부 복합 영상신호(SC_CVBS)를 최종 복합 영상신호(CVBS)로 출력한다.In detail, the video switching unit 13 converts the digital composite video signal D_CVBS to the A / D color decoder 14 when receiving digital broadcasting, and the analog composite video signal A_CVBS when receiving analog broadcasting. Upon receiving a separate external signal, the external composite video signal SC_CVBS is output as the final composite video signal CVBS.

그리고, 상기 A/D 칼라 디코더(14)는 상기 MPEG 및 그래픽부(4)의 디지털 RGB 신호(D_RGB)와 상기 복합 영상신호(CVBS)를 인가 받아 디코딩하여 출력한다.The A / D color decoder 14 receives, decodes and outputs the digital RGB signal D_RGB and the composite video signal CVBS of the MPEG and graphics unit 4.

그 다음, 상기 보간기(15)는 상기 A/D 칼라 디코더(14)의 출력신호를 100Hz의 라인 보간하여 출력하고, 상기 D/A 편향 처리부(16)는 상기 보간기(15)의 출력신호를 편향 처리하여 RGB 신호를 화면상에 표시한다.Then, the interpolator 15 outputs the output signal of the A / D color decoder 14 by line interpolation at 100 Hz, and the D / A deflection processor 16 outputs the output signal of the interpolator 15. Is deflected to display the RGB signal on the screen.

종래는, 아날로그 방송 수신시 아날로그 방송의 신호가 선택되고 OSD 처리과정에서 MPEG 및 그래픽부(4)에서 만들어진 디지털 OSD 신호와 상기 튜닝 및 검파부(12)를 거쳐 입력된 아날로그 복합 영상신호(A_CVBS)를 상기 A/D 칼라 디코 더(14)에서 혼합하여 디지털 시스템 클럭에 따라 화면을 디스플레이한다.In the related art, when an analog broadcast is received, an analog broadcast signal is selected, and an analog composite video signal (A_CVBS) input through the tuning and detection unit 12 and the digital OSD signal generated by the MPEG and graphic unit 4 during the OSD processing. Is mixed in the A / D color decoder 14 to display the screen according to the digital system clock.

또한, 상기 OSD 신호와 아날로그 복합 영상신호(A_CVBS)가 혼합된 신호를 사용하여 상기 A/D 칼라 디코더(14)를 통해 수평 수직 동기신호를 생성하게 된다.In addition, the A / D color decoder 14 generates a horizontal and vertical synchronizing signal using a mixed signal of the OSD signal and the analog composite video signal A_CVBS.

따라서, 종래 기술에 따른 디지털 티브이는 아날로그 방송 수신시에도 디지털 시스템 클럭을 사용하고 아날로그 복합 영상신호(A_CVBS)와 디지털 OSD 신호가 혼합된 신호에서 수평 수직 동기신호를 생성하므로 MPEG 및 그래픽부에서 OSD와 화면의 동기가 일치하지 않은 경우가 빈번하여 OSD 화면이 심하게 떨고 지터(Jitter) 현상이 발생하는 문제점이 있었다.Accordingly, the digital TV according to the prior art uses a digital system clock even when receiving an analog broadcast and generates a horizontal and vertical synchronizing signal from a mixed signal of the analog composite video signal (A_CVBS) and the digital OSD signal. The synchronization of the screens is often inconsistent, causing the OSD screen to shake violently and jitter.

본 발명은 이와 같은 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 본 발명의 목적은 디지털 방송 수신시 고정된 시스템 클럭을 사용하는 한편 아날로그 수신시 아날로그에서 얻은 동기신호와 시스템 클럭을 이용하여 동기를 결정할 수 있도록 한 디지털 티브이을 제공하는데 있다.The present invention has been made to solve the above problems of the prior art, and an object of the present invention is to use a fixed system clock when receiving digital broadcasts and to synchronize using a system clock and a synchronization signal obtained from analog when receiving analog broadcasts. It's about providing a digital TV to help you decide.

이와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 티브이는 디지털 방송신호를 입력받아 디지털 복합 영상신호를 출력하는 디지털 처리부와, 아날로그 방송신호를 입력받아 아날로그 복합 영상신호를 출력하기 위한 아날로그 처리부를 구비하여 디지털 및 아날로그 방송 수신이 가능한 디지털 티브이에서, 상기 디지털 복합 영상신호, 아날로그 복합 영상신호 또는 외부의 복합 영상신호를 인가 받아 어느 하나의 복합 영상신호를 스위칭하는 비디오 스위칭부, 아날로그 방송 수신시 상기 디지털 처리부에서 출력된 OSD 신호를 디지털 변환하고 상기 OSD 신호의 클럭을 보상하기 위해 제어하는 클럭 제어부, 상기 변환된 OSD를 상기 비디오 스위칭부에서 출력된 복합 영상신호에 혼합하고 상기 혼합된 신호에서 수직 수평 동기를 분리하기 위한 A/D 칼라 디코더, 상기 A/D 칼라 디코더에서 출력된 복합 영상신호를 보간하는 보간기, 상기 보간된 복합 영상신호를 편향 처리하여 RGB 신호로 화면상에 표시하는 D/A 편향 처리부, 디지털 또는 아날로그 방송 수신에 따라 해당 클럭을 출력하도록 시스템 전반을 제어하고 아날로그 수신시 상기 복합 영상신호와 OSD 신호의 클럭을 보상하도록 제어하는 마이컴을 포함하여 구성되는데 그 특징이 있다.The digital TV according to the present invention for achieving the above object comprises a digital processing unit for receiving a digital broadcast signal and outputting a digital composite video signal, and an analog processing unit for receiving an analog broadcast signal and outputting an analog composite video signal; In a digital TV capable of receiving digital and analog broadcasts, a video switching unit for switching any one composite video signal by receiving the digital composite video signal, the analog composite video signal or an external composite video signal, and the digital processing unit at the time of analog broadcast reception. A clock control unit for digitally converting the OSD signal outputted from the digital signal and compensating for the clock of the OSD signal, and mixing the converted OSD with the composite video signal output from the video switching unit and performing vertical and horizontal synchronization on the mixed signal. A / D knife to separate A decoder, an interpolator for interpolating the composite video signal output from the A / D color decoder, a D / A deflection processor for deflecting the interpolated composite video signal and displaying the RGB signal on a screen, and receiving a digital or analog broadcast. According to the present invention, the microcomputer is configured to control the overall system to output a corresponding clock and to compensate for the clocks of the composite video signal and the OSD signal during analog reception.

이하, 첨부된 도면을 참조하여 본 발명에 따른 디지털 티브이를 설명하면 다음과 같다.Hereinafter, a digital TV according to the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명에 따른 디지털 티브이의 구성을 나타낸 블록도이다.2 is a block diagram showing the configuration of a digital TV according to the present invention.

도시한 바와 같이, 본 발명에 따른 디지털 티브이는 디지털 방송신호를 입력받아 디지털 복합 영상신호(D_CVBS)를 출력하는 디지털 처리부(A)와, 아날로그 방송신호를 입력받아 아날로그 복합 영상신호(A_CVBS)를 출력하기 위한 아날로그 처리부(B)를 구비하여 디지털 및 아날로그 방송 수신이 가능한 디지털 티브이에서, 상기 디지털 복합 영상신호(D-CVBS), 아날로그 복합 영상신호(A_CVBS) 또는 외부의 복합 영상신호(SC_CVBS)를 인가 받아 어느 하나의 복합 영상신호를 스위칭하는 비디오 스위칭부(13), 아날로그 방송 수신시 상기 디지털 처리부(A)에서 출력된 OSD 신호를 디지털 변환하고 상기 OSD 신호의 클럭을 보상하기 위해 제어하는 클럭 제 어부(C), 상기 변환된 OSD를 상기 비디오 스위칭부(13)에서 출력된 복합 영상신호에 혼합하고 상기 혼합된 신호에서 수직 수평 동기를 분리하기 위한 A/D 칼라 디코더(14), 상기 A/D 칼라 디코더(14)에서 출력된 복합 영상신호를 보간하는 보간기(15), 상기 보간된 복합 영상신호를 편향 처리하여 RGB 신호로 화면상에 표시하는 D/A 편향 처리부(16), 디지털 또는 아날로그 방송 수신에 따라 해당 클럭을 출력하도록 시스템 전반을 제어하고 아날로그 수신시 상기 복합 영상신호와 OSD 신호의 클럭을 보상하도록 제어하는 마이컴(11)을 포함하여 구성된다.As shown, the digital TV according to the present invention receives a digital broadcast signal and outputs a digital composite video signal (D_CVBS) and a digital broadcast signal (A_CVBS). In the digital TV having an analog processing unit (B) for receiving digital and analog broadcasts, the digital composite video signal (D-CVBS), the analog composite video signal (A_CVBS) or the external composite video signal (SC_CVBS) are applied. A video switching unit 13 for receiving and switching any one composite video signal, Clock control unit for digitally converting the OSD signal output from the digital processing unit (A) when receiving an analog broadcast and to compensate for the clock of the OSD signal (C) mixing the converted OSD with the composite video signal output from the video switching unit 13 and vertically from the mixed signal. An A / D color decoder 14 for separating flat syncs, an interpolator 15 for interpolating the composite video signal output from the A / D color decoder 14, and RGB by deflecting the interpolated composite video signal. D / A deflection processing unit 16 to display on the screen as a signal, to control the whole system to output the corresponding clock according to the digital or analog broadcast reception, and to compensate for the clock of the composite video signal and the OSD signal when receiving the analog It is comprised including the microcomputer 11.

그리고, 상기 클럭을 발생하는 시스템 클럭 발생부(2)와, 상기 A/D 칼라 디코더(14)에서 출력된 클럭과 상기 시스템 클럭 발생부(2)에서 출력된 클럭을 스위칭하는 클럭 스위치부(17)를 더 포함하여 구성된다.Then, the system clock generator 2 for generating the clock, the clock switch unit 17 for switching the clock output from the A / D color decoder 14 and the clock output from the system clock generator 2 It is configured to further include.

이때, 상기 디지털 처리부(A)는 디지털 방송신호를 입력받아 튜닝하고 COFDM(Corded Orthogonal Frequency Division Multiplexing) 복조를 행하여 트랜스포트 스트림을 생성하는 COFDM부(1)와, 상기 클럭 스위치부(17)에서 출력된 클럭에 따라 상기 트랜스포트 스트림을 입력받아 오디오, 비디오 등의 데이터로 분리하는 중앙처리장치(3)와, 상기 중앙처리장치(3)에서 출력된 비디오 데이터를 입력받아 인코딩하여 디지털 RGB 신호 및 디지털 복합 영상신호를 출력하는 MPEG 및 그래픽부(4)를 포함하여 구성되며, 상기 아날로그 처리부(B)는 튜닝 및 검출부(12)로 구성된다.In this case, the digital processing unit A receives and tunes a digital broadcast signal, performs COFDM demodulation, and outputs a COFDM unit 1 for generating a transport stream, and outputs from the clock switch unit 17. A central processing unit (3) for receiving the transport stream according to the clock, and separating the data into audio and video data; and receiving and encoding the video data output from the central processing unit (3). MPEG and graphic unit 4 for outputting a composite video signal, and the analog processing unit (B) is composed of a tuning and detection unit (12).

또한, 상기 클럭 제어부(C)는 아날로그 방송 수신시 상기 MPEG 및 그래픽부(4)에서 출력된 OSD 신호를 디지털 형태로 변환하고 상기 변환된 OSD 신호 를 상기 A/D 칼라 디코더(14)로 출력하는 상기 A/D 변환부(31)와, 상기 A/D 변환부(31)에서 출력된 OSD 신호와 상기 A/D 칼라 디코더(14)에서 출력된 복합 영상신호의 클럭을 보상하기 위한 시프트 레지스터(32)와, 상기 A/D 칼라 디코더(14)의 출력을 디지털 티브이의 시스템 스펙에 따라 제공하는 인버터(33)를 포함하여 구성된다.In addition, the clock control unit C converts the OSD signal output from the MPEG and graphic unit 4 into a digital form and receives the converted OSD signal to the A / D color decoder 14 when an analog broadcast is received. A shift register for compensating the clocks of the A / D converter 31, the OSD signal output from the A / D converter 31, and the composite video signal output from the A / D color decoder 14. 32) and an inverter 33 for providing the output of the A / D color decoder 14 according to the system specification of the digital TV.

상기와 같이 구성된 본 발명에 따른 디지털 티브이의 동작을 설명하면, 먼저 상기 COFDM부(1)는 디지털 방송신호(Digital RF)가 인가되면 사용자의 선택에 따라 특정 채널의 방송신호를 선국하고 상기 선국된 방송신호를 COFDM 복조를 행하여 TP 스트림을 생성한다.Referring to the operation of the digital TV according to the present invention configured as described above, when the digital broadcast signal (Digital RF) is applied first, the COFDM unit 1 tunes the broadcast signal of a specific channel according to the user's selection and the tuned COFDM demodulation of the broadcast signal generates a TP stream.

그리고, 상기 중앙처리장치(3)는 상기 시스템 클럭 발생부(2)에서 출력된 시스템 클럭(13.5MHz) 또는 아날로그 방송신호를 처리하는 A/D 칼라 디코더(14)에서 출력된 클럭(13.5MHz)에 따라 상기 TP 스티림을 인가 받아 오디오. 비디오 등의 데이터로 분리하여 출력함과 아울러 상기 입력된 클럭을 40.5MHz의 클럭 신호로 출력한다.The CPU 3 outputs a system clock (13.5 MHz) output from the system clock generator 2 or a clock (13.5 MHz) output from an A / D color decoder 14 that processes an analog broadcast signal. According to the TP stream is authorized audio. The data is separated into data such as video and output, and the clock is output as a 40.5 MHz clock signal.

또한, 상기 MPEG 및 그래픽부(4)는 상기 중앙처리장치(3)로부터 인가되는 비디오-MPEG 데이터를 내부에 구비된 RGB 인코더를 이용하여 인코딩하여 RGB 신호(RGB)와 디지털 복합 영상신호(D_CVBS)를 출력하고 OSD를 삽입할 수 있도록 상기 마이컴(11)의 제어에 따라 해당 OSD 신호를 출력한다.In addition, the MPEG and graphics unit 4 encodes the video-MPEG data applied from the central processing unit 3 by using an RGB encoder provided therein, so that the RGB signal (RGB) and the digital composite video signal (D_CVBS) Outputs the corresponding OSD signal under the control of the microcomputer 11 to insert the OSD.

그 다음, 상기 튜닝 및 검파부(12)는 상기 마이컴(11)의 제어에 따라 아날로그 방송신호(Analog RF)를 튜닝 및 검파하여 아날로그 복합 영상신호(A_CVBS)를 출 력한다.Next, the tuning and detecting unit 12 tunes and detects an analog broadcast signal (Analog RF) under the control of the microcomputer 11 and outputs an analog composite video signal A_CVBS.

여기서, 상기 비디오 스위칭부(13)는 상기 MPEG 및 그래픽부(4)에서 출력된 디지털 복합 영상신호(D_CVBS), 상기 튜닝 및 검파부(12)에서 출력된 아날로그 복합 영상신호(A_CVBS) 또는 외부에서 입력된 외부 복합 영상신호(SC_CVBS)를 인가받아 해당 복합 영상신호를 스위칭 제어하여 최종 복합 영상신호(CVBS)를 출력한다.Here, the video switching unit 13 is a digital composite video signal D_CVBS output from the MPEG and graphics unit 4, an analog composite video signal A_CVBS output from the tuning and detection unit 12, or externally. The external composite video signal SC_CVBS is applied to switch and control the composite video signal to output the final composite video signal CVBS.

예를 들어, 상기 비디오 스위칭부(13)는 상기 마이컴(11)의 제어에 따라 디지털 방송이 선택된 경우 상기 A/D 칼라 디코더(14)에 디지털 복합 영상신호(D_CVBS)를 공급한다.For example, the video switching unit 13 supplies the digital composite video signal D_CVBS to the A / D color decoder 14 when digital broadcasting is selected under the control of the microcomputer 11.

이때, 상기 A/D 칼라 디코더(14)는 도 3에 도시한 바와 같이 상기 MPEG 및 그래픽부(4)에서 출력된 디지털 RGB 신호(D_RGB)를 인가 받아 아날로그 디지털 변환하여 출력하는 RGB A/D 변환부(21)와, 상기 RGB A/D 변환부(21)의 출력을 휘도 및 채도 신호로 변환하여 출력하는 RGB/YUV 변환부(22)와, 상기 복합 영상신호(CVBS)를 인가 받아 아날로그 디지털 변환하여 출력하는 A/D 변환부(23)와, 상기 A/D 변환부(23)의 출력신호를 디코딩하여 휘도-채도신호로 변환하는 디코더(24)와, 상기 디코더(24)와 상기 RGB/YUV 변환부(22)의 출력신호를 혼합하는 혼합부(25)와, 상기 혼합부(25)에서 혼합된 출력신호에서 수직 수평 동기를 분리하여 출력하는 H/V 동기 분리부(26)와, 상기 H/V 동기 분리부(26)의 출력신호에 따라 13.5MHz 클럭을 발생시키는 클럭 발생부(27)와, 상기 혼합부(25)의 출력신호에서 휘도-채도 색상을 제어하여 휘도-채도(YUV) 신호를 출력하는 YUV 제어부(28)로 구성되어, 편향에 필요한 수직 수평 동기신호와 화면의 휘도와 채도 및 색상을 결정 하게 된다.At this time, the A / D color decoder 14 receives the digital RGB signal (D_RGB) output from the MPEG and graphic unit 4 as shown in FIG. The unit 21, an RGB / YUV converter 22 for converting the output of the RGB A / D converter 21 into luminance and chroma signals, and outputting the same; An A / D converter 23 for converting and outputting a decoder, a decoder 24 for decoding an output signal of the A / D converter 23 and converting the signal into a luminance-to-saturation signal, and the decoder 24 and the RGB A mixing unit 25 for mixing the output signals of the / YUV conversion unit 22, and an H / V synchronization separating unit 26 for separating and outputting vertical and horizontal synchronization from the output signal mixed in the mixing unit 25 and The clock generator 27 generates a 13.5 MHz clock according to the output signal of the H / V sync separator 26 and the output signal of the mixer 25. Figure-luminance by controlling the saturated color - consists of a YUV control unit 28 for outputting a saturation (YUV) signals, and to determine the brightness and color saturation, and color of the vertical and horizontal synchronizing signals and the screen necessary to the deflection.

상기와 같이 구성된 상기 A/D 칼라 디코더(14)의 내부에 내장된 상기 H/V 동기 분리부(26)는 상기 비디오 스위칭부(13)에서 출력된 복합 영상신호(CVBS)에서 수직 수평 동기를 분리하여 출력하며, 이는 상기 라인 클럭 발생부(27)에도 인가되어 13.5MHz 라인 클럭을 출력하게 된다.The H / V sync separator 26 embedded in the A / D color decoder 14 configured as described above performs vertical and horizontal sync in the composite video signal CVBS output from the video switch 13. Separately outputted, which is also applied to the line clock generator 27 to output a 13.5MHz line clock.

여기서, 아날로그 수신시 마이컴(11)의 제어에 따라 상기 클럭 제어부(C)의 A/D 변환부(31)를 통해 상기 RGB 신호를 입력받아 디지털 신호 형태로 변환하고 상기 시프트 레지스터(32)는 상기 MPEG 및 그래픽부(4)에서 소정 신호(D_FB)를 입력받아 상기 RGB 신호와 복합 영상신호의 동기를 맞춘다.Here, the analog signal is received through the A / D converter 31 of the clock controller C and converted into a digital signal form under the control of the microcomputer 11 during analog reception, and the shift register 32 is The MPEG and graphics unit 4 receives a predetermined signal D_FB to synchronize the RGB signal with the composite video signal.

이와 같이 종래의 디지털 티브이와 다르게, 상기 RGB 신호(RGB)와 복합 영상신호(CVBS)를 상기 혼합부(25)를 거쳐 혼합하여 상기 혼합된 신호에서 상기 수직 수평 동기신호(H/V) 및 클럭 신호를 출력하고 이를 이용하여 중앙처리장치(3) 및 MPEG 및 그래픽부(4)의 동작을 제어한다. 그리고, 아날로그 방송 수신시 상기 RGB 신호를 직접 상기 A/D 칼라 디코더(14)에 입력하지 않고 상기 클럭 제어부(C)를 거친 후 입력한다.As described above, unlike the conventional digital TV, the RGB signal RGB and the composite image signal CVBS are mixed through the mixing unit 25, and the vertical horizontal synchronization signal H / V and the clock are mixed in the mixed signal. A signal is output and the operation of the central processing unit 3 and the MPEG and graphics unit 4 is controlled. When the analog broadcast is received, the RGB signal is input directly after passing through the clock control unit C without directly inputting the A / D color decoder 14.

그 다음, 상기 복합 영상신호(CVBS)와 상기 RGB 신호의 동기를 맞추기 위해 상기 시프트 레지스터(32)의 출력신호가 상기 인버터(33)를 거쳐 상기 A/D 칼라 디코더(14)에 입력되어 상기 동기를 제어한다.Then, in order to synchronize the composite image signal CVBS with the RGB signal, an output signal of the shift register 32 is input to the A / D color decoder 14 via the inverter 33 to synchronize the synchronization signal. To control.

따라서, 본 발명은 디지털 방송 수신시 고정된 시스템 클럭을 사용하는 한편, 아날로그 수신시 아날로그 복합 영상신호에서 얻은 동기신호와 시스템 클럭을 이용하여 동기를 결정한다. 그리고, 아날로그 수신시 OSD 신호를 복합 영상신호에 혼합하기 이전에 클럭 보상 및 A/D 변환을 통해 혼합하여 출력할 수 있도록 한다.Accordingly, the present invention uses a fixed system clock when receiving digital broadcasts, and determines synchronization using a system clock and a synchronization signal obtained from an analog composite video signal during analog reception. In addition, the analog signal may be mixed and output through clock compensation and A / D conversion before mixing the OSD signal into the composite video signal.

이상에서 설명한 본 발명에 따른 디지털 티브이는 디지털 방송 수신시 고정된 시스템 클럭을 사용하는 한편 아날로그 수신시 아날로그에서 얻은 동기신호와 시스템 클럭을 이용함으로서 아날로그 수신시 OSD 화면의 떨림 현상 또는 지터 현상을 방지하여 화질을 향상시킬 수 있는 효과가 있다.The digital TV according to the present invention described above uses a fixed system clock when receiving digital broadcasts, and by using a synchronization signal and a system clock obtained from analog when receiving analog signals to prevent shaking or jitter of the OSD screen during analog reception. There is an effect that can improve the image quality.

이상에서 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the present invention.

따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Therefore, the technical scope of the present invention should not be limited to the contents described in the embodiments, but should be defined by the claims.

Claims (3)

디지털 방송신호를 입력받아 디지털 복합 영상신호를 출력하는 디지털 처리부와, 아날로그 방송신호를 입력받아 아날로그 복합 영상신호를 출력하기 위한 아날로그 처리부를 구비하여 디지털 및 아날로그 방송 수신이 가능한 디지털 티브이에서, In the digital TV capable of receiving digital and analog broadcasts having a digital processing unit for receiving a digital broadcast signal and outputting a digital composite video signal, and an analog processing unit for receiving an analog broadcast signal and outputting an analog composite video signal, 상기 디지털 복합 영상신호, 아날로그 복합 영상신호 또는 외부의 복합 영상신호를 인가 받아 어느 하나의 복합 영상신호를 스위칭하는 비디오 스위칭부,A video switching unit configured to switch one of the composite video signals by receiving the digital composite video signal, the analog composite video signal, or an external composite video signal; 아날로그 방송 수신시 상기 디지털 처리부에서 출력된 OSD 신호를 디지털 변환하고 상기 OSD 신호의 클럭을 보상하기 위해 제어하는 클럭 제어부,A clock controller which controls to digitally convert an OSD signal output from the digital processor and compensate for a clock of the OSD signal when an analog broadcast is received; 상기 변환된 OSD를 상기 비디오 스위칭부에서 출력된 복합 영상신호에 혼합하고 상기 혼합된 신호에서 수직 수평 동기를 분리하기 위한 A/D 칼라 디코더, An A / D color decoder for mixing the converted OSD with the composite video signal output from the video switching unit and separating vertical horizontal sync from the mixed signal; 상기 A/D 칼라 디코더에서 출력된 복합 영상신호를 보간하는 보간기,An interpolator for interpolating a composite video signal output from the A / D color decoder; 상기 보간된 복합 영상신호를 편향 처리하여 RGB 신호로 화면상에 표시하는 D/A 편향 처리부,A D / A deflection processor for deflecting the interpolated composite video signal and displaying the RGB signal on a screen; 디지털 또는 아날로그 방송 수신에 따라 해당 클럭을 출력하도록 시스템 전반을 제어하고 아날로그 수신시 상기 복합 영상신호와 OSD 신호의 클럭을 보상하도록 제어하는 마이컴을 포함하여 구성됨을 특징으로 하는 디지털 티브이.And a microcomputer for controlling the entire system to output a corresponding clock according to a digital or analog broadcast reception, and for controlling a clock of the composite video signal and the OSD signal during analog reception. 제 1 항에 있어서,The method of claim 1, 상기 클럭을 발생하는 시스템 클럭 발생부와,A system clock generator for generating the clock; 상기 A/D 칼라 디코더에서 출력된 클럭과 상기 시스템 클럭 발생부에서 출력된 클럭을 스위칭하는 클럭 스위치부를 더 포함하여 구성됨을 특징으로 하는 디지털 티브이.And a clock switch unit for switching a clock output from the A / D color decoder and a clock output from the system clock generator. 제 1 항에 있어서,The method of claim 1, 상기 클럭 제어부는The clock control unit 아날로그 방송 수신시 상기 디지털 처리부에서 출력된 OSD 신호를 디지털 형태로 변환하고 상기 변환된 OSD 신호를 상기 A/D 칼라 디코더로 출력하는 상기 A/D 변환부와,The A / D converter for converting the OSD signal output from the digital processor into a digital form and outputting the converted OSD signal to the A / D color decoder when an analog broadcast is received; 상기 A/D 변환부에서 출력된 OSD 신호와 상기 A/D 칼라 디코더에서 출력된 복합 영상신호의 클럭을 보상하기 위한 시프트 레지스터를 포함하여 구성됨을 특징으로 하는 디지털 티브이.And a shift register for compensating for the clocks of the OSD signal output from the A / D converter and the composite video signal output from the A / D color decoder.
KR1020020002243A 2002-01-15 2002-01-15 Digital TV KR100797466B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020002243A KR100797466B1 (en) 2002-01-15 2002-01-15 Digital TV

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020002243A KR100797466B1 (en) 2002-01-15 2002-01-15 Digital TV

Publications (2)

Publication Number Publication Date
KR20030061595A KR20030061595A (en) 2003-07-22
KR100797466B1 true KR100797466B1 (en) 2008-01-24

Family

ID=32218074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020002243A KR100797466B1 (en) 2002-01-15 2002-01-15 Digital TV

Country Status (1)

Country Link
KR (1) KR100797466B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000034479A (en) * 1998-11-30 2000-06-26 전주범 Onscreen display device of a digital television receiver
KR20020041992A (en) * 2000-11-29 2002-06-05 구자홍 Digital television
KR20020064429A (en) * 2001-02-01 2002-08-09 엘지전자 주식회사 apparatus for jitter removing in digital TV

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000034479A (en) * 1998-11-30 2000-06-26 전주범 Onscreen display device of a digital television receiver
KR20020041992A (en) * 2000-11-29 2002-06-05 구자홍 Digital television
KR20020064429A (en) * 2001-02-01 2002-08-09 엘지전자 주식회사 apparatus for jitter removing in digital TV

Also Published As

Publication number Publication date
KR20030061595A (en) 2003-07-22

Similar Documents

Publication Publication Date Title
CA2241457C (en) High definition television for simultaneously displaying plural images contained in broadcasting signals of mutually different broadcasting systems
KR100223644B1 (en) Multi-system television receiver with personal computer monitor
EP0806867B1 (en) Video signal processing apparatus
US20020057366A1 (en) Decoder device and receiver using the same
US6577348B1 (en) Apparatus and method for digitizing an analog video signal
JP2010183646A (en) Method for processing television image
KR100281885B1 (en) Clock frequency converter of digital signal receiver
KR100218474B1 (en) Apparatus for transmitting and receiving html data
KR100238673B1 (en) Monitor output apparatus of hdtv
FI109166B (en) Method and arrangement for synchronizing on-screen functions during analog reception
KR100797466B1 (en) Digital TV
KR100356508B1 (en) Digital television
KR100211210B1 (en) Multimedia television receiver combined monitor of personal computer
KR100831215B1 (en) Apparatus for implement an integrated user interface of digetal/analog type in digital television
KR100364733B1 (en) Apparatus control for analog/digital OSD of digital TV
US7432982B2 (en) OSD insert circuit
KR0152820B1 (en) Apparatus for double screen of television
KR100222706B1 (en) Multimedia television that can receive information through telephone line
KR100488766B1 (en) Reserved program display device of satellite broadcasting receiver
KR100202572B1 (en) Dual picture processor for a vcr
KR20020064429A (en) apparatus for jitter removing in digital TV
KR0166942B1 (en) Broadcasting message expression circuit and method of image regeneration apparatus
KR100214636B1 (en) Display device of reservation recording system
JP4644348B2 (en) Display device
KR960009093Y1 (en) Picture-picture television receiver

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161223

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee