KR100795012B1 - MEMS having electrodes consisting of multiple layers and manufacturing method thereof - Google Patents
MEMS having electrodes consisting of multiple layers and manufacturing method thereof Download PDFInfo
- Publication number
- KR100795012B1 KR100795012B1 KR1020050106130A KR20050106130A KR100795012B1 KR 100795012 B1 KR100795012 B1 KR 100795012B1 KR 1020050106130 A KR1020050106130 A KR 1020050106130A KR 20050106130 A KR20050106130 A KR 20050106130A KR 100795012 B1 KR100795012 B1 KR 100795012B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode
- lower electrode
- piezoelectric
- layers
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000013078 crystal Substances 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 57
- 238000009826 distribution Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 12
- 238000004544 sputter deposition Methods 0.000 claims description 12
- 239000002245 particle Substances 0.000 claims description 6
- 230000008569 process Effects 0.000 abstract description 23
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 2
- 230000003287 optical effect Effects 0.000 description 31
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 26
- 239000007789 gas Substances 0.000 description 16
- 229910052786 argon Inorganic materials 0.000 description 14
- 230000003746 surface roughness Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- 238000003491 array Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000013077 target material Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- -1 for example Substances 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical class N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
Abstract
본 발명은 기판; 기판 상에 위치하는 절연층; 중앙 부분이 절연층과의 사이에서 구동 공간을 확보할 수 있도록 소정의 간격으로 이격되어 위치하며 구동 공간을 통하여 상하로 움직일 수 있는 구조물층; 구조물층 상에 위치하는 하부 전극; 하부 전극 상에 위치하고, 소정의 전압에 상응하여 수축 및 팽창을 하여 구조물층의 중앙 부분이 상하로 움직일 수 있도록 구동력을 발생시키는 압전층; 및 압전층 상에 위치하고, 하부 전극 간에 압전층에 형성되는 소정의 전압을 인가하는 상부 전극을 포함하되, 하부 전극 또는 상부 전극은 층별로 상이한 결정 분포를 갖는 복수의 층으로 구성되는 멤스 구조물 및 그 제조 방법에 관한 것이다. 본 발명에 따르면, 결정 분포가 상이한 복수의 층을 적층하는 방식의 전극 성막 공정을 통해 후속하는 고온의 소자 제조 공정에도 스트레스(stress) 등에 의한 특성 열화가 작은 전극 막을 형성할 수 있고, 이를 통해 멤스 구조물 전체의 특성 열화를 방지하고, 그 신뢰성을 극대화시킬 수 있는 효과가 있다.The present invention is a substrate; An insulating layer on the substrate; A structure layer, the center portion of which is spaced apart at a predetermined interval so as to secure a driving space between the insulating layer and the movable layer, which can move up and down through the driving space; A lower electrode positioned on the structure layer; A piezoelectric layer disposed on the lower electrode, the piezoelectric layer generating a driving force to contract and expand according to a predetermined voltage so that the central portion of the structure layer may move up and down; And an upper electrode disposed on the piezoelectric layer and applying a predetermined voltage formed between the lower electrodes to the piezoelectric layer, wherein the lower electrode or the upper electrode is formed of a plurality of layers having different crystal distributions for each layer, and It relates to a manufacturing method. According to the present invention, an electrode film having a small characteristic deterioration due to stress or the like can be formed even in a subsequent high temperature device fabrication process through an electrode film formation process in which a plurality of layers having different crystal distributions are stacked. There is an effect that can prevent the deterioration of the characteristics of the entire structure, and maximize its reliability.
멤스 구조물, 압전 구동체, 하부 전극, 결정 분포. MEMS structure, piezoelectric drive body, bottom electrode, crystal distribution.
Description
도 1은 본 발명에 이용되는 멤스 구조물 중 광변조기 소자의 일반적인 구조를 나타낸 사시도.1 is a perspective view showing a general structure of the optical modulator element of the MEMS structure used in the present invention.
도 2는 본 발명의 바람직한 일 실시예에 따른 층별로 상이한 결정 분포를 갖는 전극 막의 구조를 나타낸 단면도.Figure 2 is a cross-sectional view showing the structure of an electrode film having a different crystal distribution for each layer according to an embodiment of the present invention.
도 3은 전극 막의 층별 결정 분포를 조절하는 방법을 나타낸 테이블(table).3 is a table showing a method of controlling the crystal distribution of each layer of the electrode film.
도 4는 본 발명의 바람직한 일 실시예에 따른 층별로 상이한 결정 분포를 갖는 전극을 포함하는 멤스 구조물의 제조 공정을 나타낸 단면도. 4 is a cross-sectional view illustrating a process of manufacturing a MEMS structure including an electrode having a different crystal distribution for each layer according to an exemplary embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
110 : 기판110: substrate
120 : 절연층120: insulation layer
130 : 희생층 130: sacrificial layer
140 : 구조물층140: structure layer
150 : 압전 구동체150: piezoelectric drive body
151 : 하부 전극151: lower electrode
152 : 압전층 152: piezoelectric layer
153 : 상부 전극153: upper electrode
본 발명은 멤스 구조물 및 그 제조 방법에 관한 것으로서, 특히 반도체 공정을 이용하여 제조되는 광변조기 소자와 관련된다.BACKGROUND OF THE
멤스(MEMS : Micro Electro Mechanical System)는 초소형 전기 기계 시스템 또는 소자를 말하며, 멤스(MEMS) 기술은 반도체 제조기술을 이용해 실리콘 기판 위에 3차원의 구조물을 형성하는 기술이다. 멤스 구조물(소자)는 기계적인 동작을 위해서 기판상에서 요동 가능하도록 부상된 부분을 필요로 한다. 이러한 멤스(MEMS)는 다양한 응용 분야의 하나로서 광학 분야에 응용되고 있다. 멤스(MEMS) 기술을 이용하면 1mm보다 작은 광학부품을 제작할 수 있으며, 이들로서 초소형 광시스템을 구현할 수 있다. 초소형 광시스템에 해당하는 광변조기 소자, 마이크로 렌즈 등의 마이크로 광학 부품은 빠른 응답속도와 작은 손실, 집적화 및 디지털화의 용이성 등의 장점으로 인하여 통신장치, 디스플레이 및 기록장치에 채택되어 응용되고 있다. 이하에서는 멤스 구조물(소자) 중 광변조기 소자를 중심으로 설명한다.MEMS (Micro Electro Mechanical System) refers to a micro electromechanical system or device, and MEMS technology is a technology for forming a three-dimensional structure on a silicon substrate using semiconductor manufacturing technology. MEMS structures (elements) require floating portions to be able to swing on the substrate for mechanical operation. MEMS is applied to the optical field as one of various application fields. MEMS technology enables the fabrication of optical components smaller than 1mm, enabling ultra-compact optical systems. Micro-optical components such as optical modulator elements and micro lenses, which are miniature optical systems, have been adopted and applied to communication devices, displays, and recording devices due to advantages such as fast response speed, small loss, and ease of integration and digitization. Hereinafter, the optical modulator device of the MEMS structure will be described.
광변조기 소자는 광섬유 또는 광주파수대(光周波數帶)의 자유공간을 전송매체로 하는 경우에 송신기에서 신호를 빛에 싣는(광변조) 회로 또는 장치이다. 광 변조기 소자는 크게 직접 광의 온/오프를 제어하는 직접 방식과 빛의 반사 및 회절을 이용하는 간접 방식을 나뉘며, 간접 방식은 다시 구동되는 방식에 따라 정전기 방식과 압전 방식으로 나뉜다. An optical modulator element is a circuit or device for transmitting a signal to light (optical modulation) in a transmitter when a free space of an optical fiber or an optical frequency band is used as a transmission medium. The optical modulator device is largely divided into a direct method of directly controlling the on / off of light and an indirect method using reflection and diffraction of light, and the indirect method is divided into an electrostatic method and a piezoelectric method according to the method of being driven again.
광변조기 소자는 그 구동방식에 상관없이 구동력을 발생시키기 위한 전극을 반드시 필요로 한다. 즉, 정전기 방식의 경우에는 기판측 상에 위치하는 공통 전극과 상기 공통 전극과 이격하여 위치하는 구동 전극 간에 인가되는 소정의 전압에 따라 기계적으로 움직일 수 있는 구동력(정전기 방식에서는 전극 간의 정전 인력 또는 정전 반발력임)을 발생시키며, 압전 방식의 경우에는 압전층의 상부 및 하부에 위치하는 상부 전극과 하부 전극 간에 인가되는 소정의 전압에 따라 구동력(압전 방식에서는 압전층의 수축 또는 팽창력임)을 발생시키게 된다. 따라서 광변조기 소자의 광 회절 효율을 향상 시키기 위해서는 상기 전극의 막 특성이 극대화되어야 한다.The optical modulator element necessarily requires an electrode for generating a driving force regardless of its driving method. That is, in the case of the electrostatic method, a driving force capable of mechanically moving according to a predetermined voltage applied between the common electrode located on the substrate side and the driving electrode spaced apart from the common electrode (electrostatic attraction or electrostatic force between the electrodes in the electrostatic method). In the case of the piezoelectric method, and generates a driving force (in the piezoelectric method, the contraction or expansion force of the piezoelectric layer) according to a predetermined voltage applied between the upper and lower electrodes positioned on the upper and lower parts of the piezoelectric layer. do. Therefore, in order to improve the optical diffraction efficiency of the optical modulator device, the film characteristics of the electrode should be maximized.
그러나 상기 전극은 상기 전극의 성막 공정 이후에 진행되는 소자의 제조 공정을 거치면서 상기 전극 막의 스트레스(stress)가 크게 증가하는 문제점이 있다. 특히, 압전 방식의 경우 하부 전극의 성막 공정 이후에 진행되는 압전층의 적층시에 고온의 급속 열처리 공정(RTA, Rapid Thermal Annealing)을 거치면서 하부 전극 막의 스트레스가 크게 증가하게 된다. 이러한 전극 막의 스트레스는 상기 전극 막에 힐록(hillock) 현상 또는 층간 분리(delamination) 현상 등을 일으켜 상기 전극은 물론 압전 구동체 전체의 특성 열화를 가져오게 된다. 이러한 압전 구동체의 특성 열화는 결국 광변조기 소자의 광 회절 특성에 악영향을 주며, 광변조기 소자의 신뢰성을 떨어뜨리는 문제점이 있다.However, the electrode has a problem in that the stress of the electrode film is greatly increased while the device manufacturing process proceeds after the electrode film formation process. In particular, in the case of the piezoelectric method, the stress of the lower electrode film is greatly increased while undergoing a high temperature rapid thermal annealing (RTA) during the deposition of the piezoelectric layer that is performed after the lower electrode film formation process. The stress of the electrode film causes a hillock phenomenon or a delamination phenomenon on the electrode film, resulting in deterioration of characteristics of the piezoelectric actuator as well as the electrode. The degradation of the characteristics of the piezoelectric driving body adversely affects the optical diffraction characteristics of the optical modulator device, and has a problem of deteriorating the reliability of the optical modulator device.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 전극 성막 공정 이후에 진행되는 고온의 소자 제조 공정에서도 전극 막의 스트레스 변화가 작은 멤스 구조물 및 그 제조 방법을 제공한다. Accordingly, the present invention has been made to solve the above problems, and provides a MEMS structure with a small stress change of the electrode film even in a high temperature device fabrication process performed after the electrode film formation process and a method of manufacturing the same.
또한, 광변조기 소자에서 광 회절 특성 및 그 신뢰성을 극대화시킬 수 있는 멤스 구조물 및 그 제조 방법을 제공한다.In addition, the present invention provides a MEMS structure and its manufacturing method capable of maximizing optical diffraction characteristics and reliability thereof in an optical modulator device.
본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다. Other objects of the present invention will be readily understood through the following description.
본 발명의 일 측면에 따르면, 기판; 기판 상에 위치하는 절연층; 중앙 부분이 절연층과의 사이에서 구동 공간을 확보할 수 있도록 소정의 간격으로 이격되어 위치하며 구동 공간을 통하여 상하로 움직일 수 있는 구조물층; 구조물층 상에 위치하는 하부 전극; 하부 전극 상에 위치하고, 소정의 전압에 상응하여 수축 및 팽창을 하여 구조물층의 중앙 부분이 상하로 움직일 수 있도록 구동력을 발생시키는 압전층; 및 압전층 상에 위치하고, 하부 전극 간에 압전층에 형성되는 소정의 전압 을 인가하는 상부 전극을 포함하되, 하부 전극 또는 상부 전극은 층별로 상이한 결정 분포를 갖는 복수의 층으로 구성되는 멤스 구조물을 제공할 수 있다.According to an aspect of the invention, the substrate; An insulating layer on the substrate; A structure layer, the center portion of which is spaced apart at a predetermined interval so as to secure a driving space between the insulating layer and the movable layer, which can move up and down through the driving space; A lower electrode positioned on the structure layer; A piezoelectric layer disposed on the lower electrode, the piezoelectric layer generating a driving force to contract and expand according to a predetermined voltage so that the central portion of the structure layer may move up and down; And an upper electrode disposed on the piezoelectric layer and applying a predetermined voltage formed between the lower electrodes to the piezoelectric layer, wherein the lower electrode or the upper electrode includes a plurality of layers having different crystal distributions for each layer. can do.
또한, 본 발명에 따른 멤스 구조물은 절연층의 상부 및 구조물층의 하부에 형성되고, 구조물층의 중앙 부분의 하면에 위치하는 부분이 식각되어 구동 공간을 확보하며, 구조물층을 지지하는 희생층을 더 포함할 수 있다. 이때, 절연층은 희생층의 식각시에 식각 정지층으로서 역할을 한다.In addition, the MEMS structure according to the present invention is formed on the upper portion of the insulating layer and the lower portion of the structure layer, the portion located on the lower surface of the center portion of the structure layer is etched to secure a driving space, and the sacrificial layer for supporting the structure layer It may further include. In this case, the insulating layer serves as an etch stop layer during the etching of the sacrificial layer.
여기서, 하부 전극 또는 상부 전극을 구성하는 복수의 층은 상부 층일수록 결정의 입자 크기가 큰 것으로 구성되거나, 또는 이와 반대로 상부 층일수록 결정의 입자 크기가 작은 것으로 구성될 수 있다. Here, the plurality of layers constituting the lower electrode or the upper electrode may be configured such that the grain size of the crystal is larger as the upper layer, or conversely, the grain size of the crystal is smaller as the upper layer.
여기서, 하부 전극 또는 상부 전극을 구성하는 복수의 층은 상부 층일수록 밀도가 큰 것으로 구성되거나, 또는 이와 반대로 상부 층일수록 밀도가 작은 것으로 구성될 수 있다. Here, the plurality of layers constituting the lower electrode or the upper electrode may be configured to have a higher density as the upper layer, or, conversely, to have a lower density as the upper layer.
본 발명의 다른 측면에 따르면, (a) 기판 상에 절연층을 형성하는 단계; (b) 절연층 상에 희생층을 형성하는 단계; (c) 희생층 상에 구조물층을 형성하는 단계; (d) 구조물층 상에 하부 전극을 형성하는 단계; (e) 하부 전극 상에 소정의 전압에 상응하여 수축 및 팽창을 하여 상하 구동력을 발생시키는 압전층을 형성하는 단계; (f) 압전층 상에 하부 전극 간에 압전층에 형성되는 소정의 전압을 인가하는 상부 전극을 형성하는 단계; 및 (g) 절연층과 구조물층의 중앙 부분 간에 구동 공간을 형성하며 소정의 간격으로 이격될 수 있도록 희생층을 식각하는 단계를 포함하되, 단계 (d)에서 하부 전극 또는 단계 (f)에서 상부 전극은 층별로 상이한 결정 분포 를 갖는 복수의 층으로 형성하는 멤스 구조물의 제조 방법을 제공 할 수 있다.According to another aspect of the invention, (a) forming an insulating layer on the substrate; (b) forming a sacrificial layer on the insulating layer; (c) forming a structure layer on the sacrificial layer; (d) forming a bottom electrode on the structure layer; (e) forming a piezoelectric layer on the lower electrode to contract and expand in response to a predetermined voltage to generate a vertical driving force; (f) forming an upper electrode on the piezoelectric layer to apply a predetermined voltage formed in the piezoelectric layer between the lower electrodes; And (g) etching the sacrificial layer to form a drive space between the insulating layer and the central portion of the structure layer and to be spaced at a predetermined interval, wherein the lower electrode in step (d) or the upper in step (f) The electrode may provide a method of manufacturing a MEMS structure, which is formed of a plurality of layers having different crystal distributions for each layer.
여기서, 상기 결정 분포는 결정 입자의 크기 또는 막의 밀도를 조정함으로써 층별로 상이해질 수 있다. Here, the crystal distribution may be different for each layer by adjusting the size of the crystal grains or the density of the film.
또한, 단계 (d)에서 하부 전극 또는 단계 (f)에서 상부 전극은 스퍼터링(sputtering) 증착법에 의해 형성되며, 그 결정 분포는 스퍼터링 기체의 압력을 조정함으로써 또는 스퍼터링된 입자가 기판 플레이트 방향으로 끌어 당겨지는 정도를 제어하는 바이어스 파워를 조정함으로써 층별로 상이해질 수 있다. Further, in step (d) the lower electrode or in step (f) the upper electrode is formed by sputtering deposition, the crystal distribution of which is caused by adjusting the pressure of the sputtering gas or by pulling the sputtered particles in the direction of the substrate plate. By adjusting the bias power that controls the degree of loss, it can be different from floor to floor.
이하의 내용은 단지 본 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만, 본 발명의 원리를 구현하고 본 발명의 개념과 범위에 포함된 다양한 방법 및 이를 사용하는 장치를 발명할 수 있는 것이다. 또한, 본 발명의 원리, 관점 및 실시예들 뿐만 아니라 특정 실시예를 열거하는 모든 상세한 설명은 구조적 및 기능적 균등물을 포함하도록 의도되는 것으로 이해되어야 한다. The following merely illustrates the principles of the invention. Therefore, those skilled in the art, although not explicitly described or shown herein, can embody the principles of the present invention and invent various methods and apparatus using the same that are included in the concept and scope of the present invention. In addition, it is to be understood that all detailed descriptions, including the principles, aspects, and embodiments of the present invention, as well as listing specific embodiments, are intended to include structural and functional equivalents.
본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 동일 또는 유사한 개체를 순차적으로 구분하기 위한 식별기호에 불과하다. In describing the present invention, when it is determined that the detailed description of the related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. Numbers (eg, first, second, etc.) used in the description of the present specification are merely identification symbols for sequentially distinguishing identical or similar entities.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 멤스 구조물 및 그 제조 방법을 상세히 설명하기로 하되,- 본 발명은 멤스 구조물(소자)의 구동 방식(예를 들면, 정전기 방식 또는 압전 방식)에 상관없이 적용이 가능하지만- 이하에서는 압전 방식의 멤스 구조물(소자) 중 광변조기 소자를 중심으로 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail a MEMS structure and a method for manufacturing the same according to a preferred embodiment of the present invention, the present invention is a driving method (for example, electrostatic method or piezoelectric method of the MEMS structure (element) It can be applied regardless of the type)-will be described below with reference to the optical modulator device of the piezoelectric MEMS structure (element).
도 1은 본 발명에 이용되는 멤스 구조물 중 광변조기 소자의 일반적인 구조를 나타낸 사시도이다. 도 1 이하의 도면에서는 추후 설명할 구조물층의 중앙 부분에 오픈 홀을 구비하고 있는 광변조기 소자를 중심으로 설명하지만, 이는 일 예에 불과하며 본 발명의 권리범위를 제한하는 것이 아님은 물론이다. 즉, 본 발명은 광 회절 특성을 구현하기 위해 전극간 인가되는 전압에 따라 수축 및 팽창하여 리본-여기서 리본은 구조물층 중 압전 구동체에 의해 발생하는 구동력에 의해 상하로 움직일 수 있는 소정의 부분을 통칭하는 용어로 사용되며, 그 형상을 의미하는 것은 아니다-에 상하 구동력을 발생시키는 압전 구동체를 포함하는 광변조기 소자라면 어느 것이든 본 발명에 이용 가능하다.1 is a perspective view showing the general structure of the optical modulator element of the MEMS structure used in the present invention. In the drawings below Figure 1 will be described with reference to the optical modulator device having an open hole in the central portion of the structure layer to be described later, but this is only an example and does not limit the scope of the invention. That is, the present invention shrinks and expands in accordance with the voltage applied between electrodes in order to realize the optical diffraction characteristics, so that the ribbon can move a predetermined portion of the structure layer which can be moved up and down by the driving force generated by the piezoelectric driving body. Any term may be used in the present invention as long as the optical modulator element includes a piezoelectric driver for generating a vertical driving force.
도 1을 참조하면, 광변조기 소자는 기판(110), 절연층(120), 희생층(130), 구조물층(140) 및 압전 구동체(150)를 포함한다.Referring to FIG. 1, the optical modulator device includes a
기판(110)은 일반적으로 사용되는 반도체 기판이며, 기판(110)을 구성하는 물질로는 실리콘(Si), 알루미나(Al2O3), 지르코니아(ZrO2), 수정(Quartz), 실리카(SiO2) 등의 물질이 사용되며, 기판의 바닥면과 위층을 다른 이종의 물질을 사용하여 형성할 수도 있다.The
기판(110) 상에는 절연층(120)이 형성된다. 절연층(120)은 식각 정지층(etch stop layer)으로서 역할하며, 희생층(130)으로 사용되는 물질을 식각하는 에천트(여기서 에천트는 식각 가스 또는 식각 용액임)에 대해서 선택비가 높은 물질로 형성된다. 이때, 절연층(120)으로 사용되는 물질은 실리카(SiO2) 등 일 수 있다.The
이때, 절연층(120) 상에는 빛을 반사 또는 회절시킬 수 있는 광반사층(이하, '하부 미러'라고 함)이 형성될 수 있다. 하부 미러(미도시)가 절연층(120) 상에 형성되는 경우에는 하부 미러(미도시)로서 다양한 광반사 물질 예를 들어, 금속 재료(Al, Pt, Cr, Ag 등)가 사용될 수 있다. In this case, a light reflection layer (hereinafter, referred to as a “lower mirror”) that may reflect or diffract light may be formed on the
절연층(120) 상에는 희생층(130)이 형성된다. 희생층(130)은 절연층(120) 상에 적층된 후, 추후 공정(도 4의 (g) 참조)을 통해 일부 또는 전부가 식각될 수 있다. 이러한 추후 식각 공정은 절연층(120)과 후술할 구조물층(140)의 중앙 부분이 구동 공간(여기서 구동 공간은 구조물층(140)의 중앙 부분이 상하로 움직일 수 있도록 하는 공간을 의미함)을 확보하며 소정의 간격으로 이격될 수 있게 한다. 이때, 희생층(130)으로 사용되는 물질은 실리콘(Si) 또는 폴리 실리콘(Poly-Si) 등 일 수 있다.The
희생층(130) 상에는 구조물층(140)이 형성된다. 여기서, 구조물층(140)으로서 사용되는 물질은 Si3N4 등 실리콘나이트나이드 계열(SiXNY)일 수 있다.The
이때, 구조물층(140)의 중앙 부분 즉, 리본 상에는 빛을 반사 또는 회절시킬 수 있는 광반사층(이하,'상부 미러'라고 함)이 형성될 수 있고, 상부 미러(미도시) 로서는 다양한 광반사 물질 예를 들어, 금속 재료(Al, Pt, Cr, Ag 등)가 사용될 수 있다. In this case, a light reflection layer (hereinafter referred to as an “upper mirror”) capable of reflecting or diffracting light may be formed on the center portion of the
도 1이 예시하는 광변조기 소자에서는 희생층(130)의 일부만이 식각되어 구조물층(140)의 양 측단이 희생층(13)에 의해 지지되기 때문에 구동 공간을 통해 상하로 움직일 수 있는 부분 즉, 리본이 구조물층(140)의 중앙 부분으로 한정되지만, 희생층(130)이 전부 식각되거나 또는 확보되는 구동 공간의 위치가 달라짐에 따라 그에 상응하여 구조물층(140) 중 상기 리본의 위치도 달라질 수 있음은 물론이다. 다만, 이하의 설명에서는 도 1에서 예시하는 광변조기 소자인 경우를 한정하여 구조물층(140)의 중앙 부분을 리본이라 약칭하기로 한다. In the optical modulator device illustrated in FIG. 1, only a part of the
또한, 구조물층(140)은 추후 공정(도 4의 (g) 참조)을 통해 특정 형태(본 예에서는 리본에 복수의 오픈 홀을 구비한 형태)가 형성되도록 선택적으로 식각될 수 있다.In addition, the
구조물층(140) 상에는 압전 구동체(150)가 형성된다. 압전 구동체(150)는 압전 방식에 따라 리본이 상하로 움직일 수 있도록 구동력을 발생시킨다.The
압전 구동체(150)는 하부 전극(151)과, 하부 전극(151) 상에 형성되며 소정의 전압이 인가되면 수축 및 팽창하여 상하 구동력을 발생시키는 압전층(152), 압전층(152) 상에 형성되며 하부 전극(151) 간에 압전층(152)에 형성되는 소정의 전압을 인가하는 상부 전극(153)을 포함하고 있다. 즉, 하부 전극(151)과 상부 전극(153)에 소정의 전압이 인가되면 압전층(153)이 수축 및 팽창을 하여 리본의 상하 운동을 발생시킨다. 이때, 상부 미러가 형성되는 리본과 하부 미러가 형성되는 절 연층(120) 간의 간격의 높이에 따라 리본과 절연층(120)으로부터 반사된 광 사이의 전체 경로차가 변화할 수 있게 된다.The
즉, 빛의 파장이 λ인 경우 광변조기 소자가 변형되지 않은 상태에서(어떠한 전압도 인가되지 않은 상태에서) 상부 미러가 형성되는 리본과 하부 미러가 형성되는 절연층(120) 간의 간격은 λ/2와 같다. 따라서 0차 회절광의 경우 리본과 절연층(120)으로부터 반사된 광 사이의 전체 경로차는 λ와 같아서 빛은 보강 간섭을 한다. That is, when the wavelength of the light is λ, the distance between the ribbon on which the upper mirror is formed and the insulating
또한, 소정의 전압이 압전 구동체(150)에 인가될 때, 상부 미러가 형성되는 리본과 하부 미러가 형성되는 절연층(120) 간의 간격은 λ/4와 같게 된다. 따라서 0차 회절광의 경우 리본과 절연층(120)으로부터 반사된 광 사이의 전체 경로차는 λ/2와 같아서 빛은 상쇄 간섭을 한다. 상술한 바와 같은 과정을 통해 광변조기 소자는 입사광의 회절 및 간섭을 일으켜서 신호를 빛에 싣는 광변조를 수행하게 된다. In addition, when a predetermined voltage is applied to the
도 2는 본 발명의 바람직한 일 실시예에 따른 층별로 상이한 결정 분포를 갖는 전극 막의 구조를 나타낸 단면도이다. 도 2는 도 1의 A부분(즉, 구조물층(140), 하부 전극(151), 압전층(152) 및 상부 전극(153))을 확대하여 나타낸 도면이다. 다만, 도 2에서는 하부 전극(151)의 경우를 예를 들어 본 발명에 따른 전극 막의 구조를 설명하고 있는바, 도 1의 A부분 중 하부 전극(151)에 해당하는 부분을 다른 부분 보다 크게 도시하고 있다. 또한 이하에서는 3층으로 구성된 하부 전극(151)을 예시하지만, 층별로 상이한 결정 분포를 갖는 2 이상의 복수의 층으로 구성된 전극이라면 그 층의 수는 불문하며, 또한 상부 전극(153)의 경우에도 적용 가능함을 쉽게 알 수 있을 것이다.2 is a cross-sectional view showing the structure of an electrode film having a different crystal distribution for each layer according to an exemplary embodiment of the present invention. FIG. 2 is an enlarged view of a portion A (ie, the
이하, 도 2의 (a) 내지 (c)를 참조하여 본 발명에 따른 층별로 상이한 결정 분포를 갖는 전극 막의 구조를 상세히 설명하되, 각각의 예에서 중복되는 내용은 생략하기로 한다. Hereinafter, a structure of an electrode film having a different crystal distribution for each layer according to the present invention will be described in detail with reference to FIGS. 2A to 2C, but the overlapping contents in each example will be omitted.
도 2의 (a)를 참조하면, 하부 전극(151)은 총 3개의 층(이하, 하부를 구성하는 층에서부터 차례로'제 1층', '제 2층' 및 '제 3층'이라함)으로 구성되어 있다. 여기서'층'은 결정 입자들이 동일한 결정 분포를 가지면서 쌓여 있는 1열 이상의 배열을 의미하는 것이며, 또한 동일한 결정 분포를 갖는다 함은 다양한 결정 분포의 조건 예를 들면 전극 막을 구성하는 결정 입자의 종류, 결정 입자의 크기 및 막의 밀도(밀집도) 등이 동일함을 의미하는 것으로 한다. 즉, 상기 조건들 중 어느 하나가 상이한 경우에는 단 1열로 쌓여 있는 배열이라도 별개의 층을 구성하게 되며, 반대로 상기 조건들이 모두 동일한 경우에는 수개의 열로 쌓여 있더라도 동일 층을 구성하는 것으로 본다. 또한, 상기 도면에 도시된 다양한 크기를 갖는 원(circle)들은 각각 다양한 크기를 갖는 결정 입자들을 나타내는 것이며, 그 모양을 한정하는 것은 아니다.Referring to FIG. 2A, the
도 2의 (a)의 경우에는 결정 입자의 크기가 상이한 배열이 1열씩 총 3개가 존재하며, 상기 3개의 배열이 각각 별개의 층인 제 1층 내지 제 3층을 구성하게 된 다. 즉, 하부 전극(151)은 3개의 층으로 구성되며, 상부 층으로 갈수록 결정 입자의 크기가 커지면서 층별로 상이한 결정 분포를 갖는다. 이처럼 본 발명에 따른 전극 막은 층별로 상이한 결정 분포를 갖는 복수의 층으로 구성되며, 상기 전극의 성막 시에는 스퍼터링(sputtering), e-beam evaporation 등 다양한 방법을 이용할 수 있다. 이에 대한 상세한 설명은 추후 도 3의 설명에서 하기로 한다.In the case of (a) of FIG. 2, there are three arrays each having different sizes of crystal grains, one row, and the three arrays constitute first to third layers, each of which is a separate layer. That is, the
도 2의 (b)를 참조하면, 도 2의 (a)의 경우와 달리 하부 전극(151)이 동일한 크기를 갖는 결정 입자들로 구성되어 있다. 그러나 결정 입자들이 쌓여있는 배열에서의 결정 입자간 간격은 배열별로 상이하다. 이때, 결정 입자간 간격은 막의 밀도를 결정한다. 즉, 결정 입자간의 간격이 클수록 막의 밀도는 작아지며, 결정 입자간의 간격이 작을수록 막의 밀도는 커지게 된다. Referring to FIG. 2B, unlike the case of FIG. 2A, the
따라서 도 2의 (b) 경우에는 밀도가 상이한 배열이 1열씩 총 3개가 존재하며, 상기 3개의 배열이 각각 제 1층 내지 제 3층을 구성한다. 그 결과 하부 전극(151)은 3개의 층으로 구성되며, 상부 층으로 갈수록 막의 밀도가 커지면서 층별로 상이한 결정 분포를 갖는다. Therefore, in the case of FIG. 2B, there are three arrays each having a different density from each other, and each of the three arrays constitutes the first to third layers. As a result, the
도 2의 (c)를 참조하면, 결정 입자의 크기 및 결정 입자간 간격(즉, 막의 밀도)가 상이한 총 3개의 배열이 각각 제 1층 내지 제 3층을 구성한다. 따라서 하부 전극(151)은 3개의 층으로 구성되며, 도 2의 (c)의 경우에는 상부 층으로 갈수록 결정 입자의 크기 및 막의 밀도가 모두 커지면서 층별로 상이한 결정 분포를 갖게 된다.Referring to FIG. 2C, a total of three arrays in which the size of the crystal grains and the inter-crystal grain spacing (that is, the film density) differ from each other constitute the first to third layers. Accordingly, the
도 2의 (a) 내지 (c)에서는 전극이 단일 재료로 구성(즉, 결정 입자의 종류 는 동일함)된 것으로 가정하여 설명하였지만, 전극을 구성하는 결정 입자의 종류를 상이하게 함으로써 상이한 결정 분포를 갖도록 할 수도 있다. 또한, 본 예에서는 예시하지 않았지만, 필요에 따라 상부 층일수록 결정 입자의 크기 또는 막의 밀도가 작아지도록 전극 막을 구성함으로써 상이한 결정 분포를 갖게 할 수도 있음은 물론이다.In (a) to (c) of FIG. 2, the electrode is made of a single material (that is, the types of crystal grains are the same), but it is explained that different crystal distributions are made by different kinds of crystal grains constituting the electrode. You can also have In addition, although not illustrated in the present example, it is a matter of course that the electrode film can be made to have a different crystal distribution by making the upper layer the smaller the size of the crystal grains or the film density, if necessary.
도 3은 전극 막의 층별 결정 분포를 조절하는 방법을 나타낸 테이블(table)이다. 여기서 도 3은 전극 재료로 백금(Pt)을 이용하고, 전극 증착 방법으로서는 스퍼터링(sputtering) 방식을 이용한 경우의 테이블이다. 도 3이 제시하는 테이블을 설명하기에 앞서, 상기 스퍼터링 방식의 증착법 및 테이블에 사용되는 용어에 대해 간략히 설명한다.3 is a table illustrating a method of controlling the crystal distribution of each layer of the electrode film. 3 is a table in which platinum (Pt) is used as an electrode material, and the sputtering method is used as an electrode vapor deposition method. Before describing the table shown in FIG. 3, the terminology used for the sputtering deposition method and the table will be briefly described.
스퍼터링 방식이란 물리 기상 증착(PVD)의 일종이며, 플라즈마 상태의 스퍼터링 기체(Ar 등의 불활성 기체임)의 운동에너지를 이용하여 증착 물질(이하,'타겟 물질'이라 함)을 피증착 물질(이하,'기판'이라 통칭함)에 달라붙게 함으로써 증착을 한다. 상기 스퍼터링 방식에서의 증착 과정은 타겟 물질로 덮혀 있는 플레이트(이하,'타겟 플레이트'라 함)와 기판 플레이트를 포함하고 있는 챔버 내에 고전압을 인가하여 진공 상태로 만든 다음, 진공의 챔버 내에 불활성 기체 예를 들어 아르곤(Ar)가스를 주입시키면 고전압의 챔버 내에서 아르곤(Ar) 가스는 플라즈마 상태가 된다. 이때, 상기 플라즈마 상태에서 고 에너지를 가지며 이온화 된 아르곤(Ar+) 가스는 기판 플레이트에 비해 음극으로 유지되는 타겟 플레이트로 가속되게 되고, 이러한 아르곤 이온(Ar+)에 의한 충돌에 의해 타겟 물질은 타겟 플레이트로부터 이탈하여 기판 플레이트에 증착이 이루어지게 된다.Sputtering is a kind of physical vapor deposition (PVD), and depositing material (hereinafter referred to as 'target material') is deposited using kinetic energy of a sputtering gas (which is an inert gas such as Ar) in a plasma state. Vapor deposition by sticking to the substrate. The deposition process in the sputtering method is made into a vacuum state by applying a high voltage in a chamber containing a target plate (hereinafter referred to as a "target plate") and a substrate plate covered with a target material, and then inert gas in the vacuum chamber. For example, when argon (Ar) gas is injected, the argon (Ar) gas becomes a plasma state in a high voltage chamber. At this time, the high energy and ionized argon (Ar +) gas in the plasma state is accelerated to the target plate which is maintained as a cathode compared to the substrate plate, and the target material is separated from the target plate by the collision by argon ions (Ar +). Deposition is performed on the substrate plate.
도 3의 테이블에 사용된 용어를 보면, 'Fix'는 상기 스퍼터링 방식의 증착시 고정시킨 증착 조건을 의미한다. 그리고 도 3의 (a) 및 (b)에서 공통으로 고정시킨 조건으로는 '1kw','RT'가 있다. 여기서,'1kw'는 전원(일반적으로 금속의 증착에는 DC 전원이 이용됨)의 파워를 1kw로 고정시켰음을 의미하며, 'RT'는 챔버 내의 온도가 상온(Room Temperature)임을 의미한다.'Bias power'는 스퍼터링(sputtering) 된 입자(즉, 아르곤 이온(Ar+)과 타겟 플레이트 간의 충돌에 의해 이탈되는 타겟 물질)를 기판 플레이트 방향으로 끌어 당기는 힘을 의미하며, 이는 타겟 플레이트와 기판 플레이트 간에 형성되는 상대적인 전위와 관련된다.'Ra'는 적층되는 전극 막의 표면 거칠기 즉, 표면 조도(表面粗度, surface roughness)를 의미한다. 표면에 생기는 요철의 정도를 측정하는 기준은 다양한 방식이 있을 수 있으나, 본 테이블에서의 표면 조도는 표면을 그것과 직각인 평면으로 절단한 단면에서 각각의 요철의 가장 높은 곳과 가장 낮은 곳 간의 차이를 평균 낸 수치로 한다. 그리고, 'stress'또한 다양한 측정 기준이 적용될 수 있으나, 본 테이블에서는 전극 막의 표면이 받는 압력을 수치화한 것을 이용한다. 이때,'stress'의 수치가 (+) 값이라는 것은 전극 막이 인장 응력(tensile stress)을 받음을 의미한다. 즉, 이는 전극 막의 표면이 아래쪽을 향하는 압력을 받음을 의미하며, 상기 수치가 큰 값을 가질수록 막의 표면이 아래로 오목해지는 정도가 심해지게 된다. 반대로'stress'의 수치가 (-) 값이라는 것은 전극 막이 압축 응력(compressive stress)을 받음을 의미 한다. 즉, 이는 전극 막의 표면이 위쪽을 향하는 압력을 받음을 의미하며, 상기 수치가 큰 값을 가질수록 막이 표면이 위로 볼록해지는 정도가 심해지게 된다. Referring to the terminology used in the table of FIG. 3, 'Fix' refers to deposition conditions fixed during deposition of the sputtering method. In addition, the conditions fixed in common in FIGS. 3A and 3B include '1kw' and 'RT'. Here, '1kw' means that the power of the power supply (usually DC power is used for metal deposition) is fixed to 1kw, and 'RT' means that the temperature in the chamber is room temperature. '' Means the force of attracting sputtered particles (ie, the target material released by collision between argon ions (Ar +) and the target plate) in the direction of the substrate plate, which is a relative force formed between the target plate and the substrate plate. 'Ra' means the surface roughness of the electrode film to be laminated, that is, the surface roughness. There are various ways to measure the degree of unevenness on the surface, but the surface roughness in this table is the difference between the highest and lowest of each unevenness in the cross section of the surface cut perpendicular to it. Is the average of the numbers. In addition, 'stress' may also be applied to various measurement criteria, in this table is used to quantify the pressure applied to the surface of the electrode film. At this time, the value of 'stress' is a positive value means that the electrode film is subjected to a tensile stress (tensile stress). That is, this means that the surface of the electrode film is subjected to downward pressure, and the larger the value is, the deeper the concave surface of the film becomes. On the contrary, the negative value of 'stress' means that the electrode film is subjected to compressive stress. In other words, this means that the surface of the electrode film is subjected to upward pressure, and the larger the value is, the more the surface becomes convex upward.
도 3의 (a)를 참조- 여기서, 아르곤(Ar) 가스의 압력은 10mTorr로 고정시키고 있다-하면,'Bias power'를 60W -> 150W -> 300W로 증가시킴에 따라 표면 조도('Ra')는 28.85Å -> 15.36Å -> 12Å으로 감소하며, 스트레스('stress')는 1083.5Mpa -> 409.5Mpa -> -2095.8Mpa 로 그 압력의 수치 및 방향이 변화되고 있다. 즉, 'Bias power'의 증가는 표면 조도('Ra')를 감소시키며, 그와 동시에 막의 스트레스('stress')를 tensile 방향에서 compressive 방향(즉, 전극 막의 표면이 오목한 모양에서 점차 볼록한 모양으로)으로 변화시킨다. Referring to (a) of FIG. 3, where the pressure of argon (Ar) gas is fixed at 10 mTorr, the surface roughness ('Ra' is increased by increasing 'Bias power' from 60W to 150W to 300W. ) Is reduced from 28.85Å-> 15.36Å-> 12Å, and the stress ('stress') is 1083.5Mpa-> 409.5Mpa-> -2095.8Mpa and the pressure value and direction are changing. In other words, the increase in the 'bias power' decreases the surface roughness (Ra), and at the same time the stress of the film is changed from the tensile direction to the compressive direction (i.e., the surface of the electrode film is convex gradually in a convex shape). To).
여기서, 표면 조도('Ra')의 수치가 작다는 것은 일반적으로 전극 막에서의 결정 입자의 크기 또는 막의 밀도가 커지는 것을 의미한다. 왜냐하면, 결정 입자의 크기가 커질수록 또는 막의 밀도가 커질수록 막 내의 공극은 줄어들며, 그 결과로 막 표면에서의 요철의 정도 즉, 표면 조도는 감소할 것이기 때문이다. 또한, 막의 스트레스('stress')가 tensile 방향에서 compressive 방향으로 변화된다는 것은 막을 구성하는 입자의 밀도가 증가되었음을 의미하는 것이다. Here, the small value of the surface roughness 'Ra' generally means that the size of the crystal grains or the density of the film in the electrode film is increased. This is because as the size of the crystal grains increases or the density of the film increases, the voids in the film decrease, and as a result, the degree of irregularities on the surface of the film, that is, the surface roughness, will decrease. In addition, the change of the 'stress' of the film from the tensile direction to the compressive direction means that the density of the particles constituting the film is increased.
결과적으로 전극 막의 성막 공정시에 원하는 표면 조도('Ra') 및 스트레스('stress')를 얻어내는 것은'Bias power'를 적절히 조정- 이때의 'Bias power'의 조정은 플레이트 간에 형성되는 상대적인 전위를 조정함으로써 가능하다-함으로써 가능해지게 되는 것이다. 그리고 표면 조도('Ra') 및 스트레스('stress')를 조정한 다는 것은 또한 'Bias power'의 조정을 통해 전극 막에서의 결정 입자의 크기 또는 막의 밀도를 선택할 수 있음을 의미하기도 한다. 즉, 결정 입자의 크기 또는 막의 밀도가 큰 전극 막을 증착하고자 할 때에는 'Bias power'를 증가시키고, 반대로 결정 입자의 크기 또는 막의 밀도가 작은 전극 막을 증착하고자 할 때에는 'Bias power'를 감소시키면 된다. As a result, obtaining the desired surface roughness (Ra) and stress in the electrode film formation process properly adjusts the bias power. In this case, the bias power is a relative potential formed between the plates. You can do this by adjusting it. In addition, adjusting the surface roughness (Ra) and the stress (stress) also means that the size of the crystal grains or the film density in the electrode film can be selected by adjusting the bias power. That is, 'Bias power' may be increased when depositing an electrode film having a large crystal grain size or a film density, and conversely, 'Bias power' may be decreased when depositing an electrode film having a small crystal grain size or a film density.
도 3의 (b)를 참조- 여기서,'Bias power'를 40W로 고정시키고 있다-하면, 아르곤(Ar) 가스의 압력을 6mTorr -> 3mTorr -> 2mTorr -> 1mTorr로 감소시킴에 따라 표면 조도('Ra')는 18.18Å -> 13.35Å -> 11.2Å -> 8.55Å으로 감소하며, 스트레스('stress')는 1061.9Mpa -> 478.9Mpa -> 123.1Mpa -> -431.9Mpa로 그 압력의 수치 및 방향이 변화되고 있다. 즉, 아르곤(Ar) 가스의 압력 감소는 표면 조도('Ra')를 감소시키며, 그와 동시에 스트레스('stress')를 tensile 방향에서 compressive 방향(즉, 전극 막의 표면이 오목한 모양에서 점차 볼록한 모양으로)으로 변화시킴을 보여주고 있다. Referring to (b) of FIG. 3, where 'Bias power' is fixed at 40 W, the surface roughness is reduced by reducing the pressure of argon (Ar) gas from 6 mTorr-> 3 mTorr-> 2 mTorr-> 1 mTorr. 'Ra') decreases from 18.18Å-> 13.35Å-> 11.2Å-> 8.55Å, and the stress ('stress') is 1061.9Mpa-> 478.9Mpa-> 123.1Mpa-> -431.9Mpa. And direction are changing. That is, the decrease in the pressure of argon (Ar) gas reduces the surface roughness (Ra), and at the same time the stress ('stress') is gradually convex in the compressive direction in the tensile direction (that is, the surface of the electrode film is concave). It shows how to change to).
결국, 상술한 바와 같은 전극 막의 성막 공정시에 원하는 표면 조도('Ra') 및 스트레스('stress')를 얻어내는 것은 아르곤(Ar) 가스의 압력 조정-이러한 아르곤(Ar) 가스의 압력 조정은 진공 챔버 내로 주입시키는 아르곤(Ar) 가스의 양을 조정함으로써 가능하다-을 통해서도 가능해지는 것이다. 따라서, 결정 입자의 크기 또는 막의 밀도가 큰 전극 막을 증착 하고자 할 때에는 아르곤(Ar) 가스의 압력을 감소시키고, 반대로 결정 입자의 크기 또는 막의 밀도가 작은 전극 막을 증착 하고자 할 때에는 아르곤(Ar) 가스의 압력을 증가시키면 된다. As a result, in order to obtain desired surface roughness 'Ra' and 'stress' in the electrode film formation process as described above, the pressure adjustment of argon (Ar) gas is such that the pressure adjustment of such argon (Ar) gas is This can also be achieved by adjusting the amount of argon (Ar) gas that is injected into the vacuum chamber. Therefore, the pressure of argon (Ar) gas is reduced when depositing an electrode film having a large crystal grain size or film density, and conversely, when an electrode film having a small crystal size or film density is deposited, an argon (Ar) gas is reduced. You just need to increase the pressure.
도 3의 (a) 및 도 3의 (b)에서 설명한 방법을 이용하면, 전극 막의 적층 시에 층별로 바이어스 파워('Bias power') 또는 아르곤(Ar) 가스의 압력을 상이하게 조정함으로써 상이한 결정 분포를 갖는 복수의 층으로 구성된 전극을 형성시킬 수 있게 된다. 이를 통하여 고온의 소자 제조 공정에서 요구되는 전극 막의 스트레스(즉, 전극 막의 압력 수치 및 그 압력의 방향)에 상응하는 전극을 형성시킬 수 있고, 결국 전극은 물론 압전 구동체(150) 전체의 동작 특성을 개선시킬 수 있게 된다. 또한 이러한 압전 구동체(150)의 동작 특성의 개선을 통해 광변조기 소자 전체의 특성 및 그 신뢰성이 개선될 수 있다.Using the methods described with reference to FIGS. 3A and 3B, different crystals are formed by differently adjusting the bias power or the pressure of argon (Ar) gas on a layer-by-layer basis in stacking electrode films. It is possible to form an electrode composed of a plurality of layers having a distribution. Through this, an electrode corresponding to the stress of the electrode film (that is, the pressure value of the electrode film and the direction of the pressure) required in the high temperature device fabrication process can be formed, and as a result, the operating characteristics of the entire
도 4는 본 발명의 바람직한 일 실시예에 따른 층별로 상이한 결정 분포를 갖는 전극을 포함하는 멤스 구조물의 제조 공정을 나타낸 단면도이다. 4 is a cross-sectional view illustrating a process of manufacturing a MEMS structure including an electrode having a different crystal distribution for each layer according to an exemplary embodiment of the present invention.
도 4의 (a)를 참조하면, 기판(110) 상에 절연층(120)을 형성한다. 여기서 절연층(120)은 식각 정지층(etch stop layer)의 역할을 한다. Referring to FIG. 4A, an insulating
도 4의 (b)를 참조하면, 절연층(120) 상에 희생층(130)을 형성한다. 여기서 희생층(130)은 추후 공정(도 4의 (g) 참조)을 거쳐 리본과 절연층(120) 간에 구동 공간을 확보하며 이격될 수 있도록 희생층(130)의 일부 또는 전부가 식각될 수 있다.Referring to FIG. 4B, a
도 4의 (c)를 참조하면, 희생층(130) 상에 구조물층(140)을 형성한다. 구조물층(140)은 추후 공정(도 4의 (g) 참조)을 거쳐 특정 형태(예를 들어, 복수의 오픈 홀을 구비한 형태)가 형성되도록 선택적으로 식각될 수 있다.Referring to FIG. 4C, the
도 4의 (d)를 참조하면, 구조물층(140)의 양 측단 상에 하부 전극(151)을 형성한다. 이때, 하부 전극(151)은 앞서 설명한 바와 같이 층별로 상이한 결정 분포를 갖는 복수의 층으로 구성하게 된다.Referring to FIG. 4D,
도 4의 (e)를 참조하면, 하부 전극(151) 상에 압전층(152)를 형성한다. 여기서, 압전층(152)으로서는 PZT, PNN-PT, PLZT, AlN, ZnO 등의 압전 재료가 사용될 수 있다.Referring to FIG. 4E, the
도 4의 (f)를 참조하면, 압전층(152) 상에 상부 전극(153)을 형성한다. 이때, 상부 전극(153)도 하부 전극(151)과 마찬가지로 층별로 상이한 결정 분포를 갖는 복수의 층으로 구성할 수 있다.Referring to FIG. 4F, the
여기서, 도 4의 (d) 내지 (f)에서 형성되는 하부 전극(151), 압전층(152) 및 상부 전극(153)은 도 4에서 예시하는 멤스 구조물에서와 같이 구조물층(140)의 양 측단 상에만 형성할 수 있는 것은 아니며, 이용되는 멤스 구조물의 구조에 따라 구조물층(140) 상의 전면 또는 일 부분면에 형성될 수 도 있음은 물론이다.Here, the
도 4의 (g)를 참조하면, 희생층(130)은 에천트(여기서 에천트는 식각 가스 또는 식각 용액임)에 의해 리본과 절연층(120) 간에 구동 공간을 확보하며 소정의 간격으로 이격될 수 있도록 그 일부 또는 전부가 식각된다. 이때, 상기 희생층(130)의 식각 공정 이전에 구조물층(130)을 선택적으로 식각하는 공정이 선행될 수도 있다. 즉, 본 예에서는 희생층(130)의 식각 공정 이전에 리본에 복수의 오픈 홀이 형성되도록 식각하는 공정이 선행되며, 이러한 경우에는 상기 형성된 홀을 통하여 희생층(130)의 일부가 식각될 수 있다.Referring to FIG. 4G, the
상술한 바와 같이, 본 발명에 따른 멤스 구조물 및 그 제조 방법에 따르면, 결정 분포가 상이한 복수의 층을 적층하는 방식의 전극 성막 공정을 통해 후속하는 고온의 소자 제조 공정에도 스트레스(stress) 등에 의한 특성 열화가 작은 전극 막을 형성할 수 있고, 이를 통해 압전 구동체 전체의 동작 특성을 개선할 수 있는 효과가 있다.As described above, according to the MEMS structure according to the present invention and a method for manufacturing the same, the characteristics of stress due to stress or the like in a subsequent high temperature device manufacturing process through an electrode film forming process of stacking a plurality of layers having different crystal distributions The deterioration of the electrode film can be formed, thereby improving the operating characteristics of the entire piezoelectric drive body.
또한, 압전 구동체의 동작 특성의 개선을 통해 멤스 구조물 전체의 특성 열화를 방지하고, 그 신뢰성을 극대화시킬 수 있는 효과가 있다.In addition, through the improvement of the operating characteristics of the piezoelectric drive body there is an effect that can prevent the deterioration of the characteristics of the entire MEMS structure, and maximize its reliability.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art to which the present invention pertains without departing from the spirit and scope of the present invention as set forth in the claims below It will be appreciated that modifications and variations can be made.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050106130A KR100795012B1 (en) | 2005-11-07 | 2005-11-07 | MEMS having electrodes consisting of multiple layers and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050106130A KR100795012B1 (en) | 2005-11-07 | 2005-11-07 | MEMS having electrodes consisting of multiple layers and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070048988A KR20070048988A (en) | 2007-05-10 |
KR100795012B1 true KR100795012B1 (en) | 2008-01-15 |
Family
ID=38273177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050106130A KR100795012B1 (en) | 2005-11-07 | 2005-11-07 | MEMS having electrodes consisting of multiple layers and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100795012B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8158976B2 (en) | 2009-07-24 | 2012-04-17 | Samsung Electronics Co., Ltd. | Thin-film transistor and method of manufacturing the same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005175099A (en) | 2003-12-10 | 2005-06-30 | Canon Inc | Dielectric thin film element, piezoelectric actuator, liquid discharge head and its manufacturing method |
-
2005
- 2005-11-07 KR KR1020050106130A patent/KR100795012B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005175099A (en) | 2003-12-10 | 2005-06-30 | Canon Inc | Dielectric thin film element, piezoelectric actuator, liquid discharge head and its manufacturing method |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8158976B2 (en) | 2009-07-24 | 2012-04-17 | Samsung Electronics Co., Ltd. | Thin-film transistor and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR20070048988A (en) | 2007-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9282385B2 (en) | Digital loudspeaker with enhanced performance | |
US6807332B1 (en) | Piezoelectric actuated optical switch | |
US5572543A (en) | Laser system with a micro-mechanically moved mirror | |
US6822798B2 (en) | Tunable optical filter | |
JP2005165067A (en) | Tunable optical filter and method of manufacturing tunable optical filter | |
US7453621B2 (en) | Micro mirrors with piezoelectric release mechanism | |
JP2004247703A (en) | Piezoelectric/electrostrictive device, and its manufacturing method | |
US20050105157A1 (en) | Diffractive thin-film piezoelectric micromirror and method of producing the same | |
US20150309306A1 (en) | Applications of contact-transfer printed membranes | |
KR100795012B1 (en) | MEMS having electrodes consisting of multiple layers and manufacturing method thereof | |
US9399573B2 (en) | Device comprising a spring and an element suspended thereon, and method for manufacturing same | |
KR100584970B1 (en) | Manufacture method of Diffrective thin-film piezoelectric micro-mirror and Manufacturing method thereof | |
US20150268461A1 (en) | Applications of contact-transfer printed membranes | |
US7468825B2 (en) | Spatial optical modulator with passivation layer | |
US20070080473A1 (en) | Manufacturing methods for MEMS element and optical modulator | |
KR100782001B1 (en) | Spatial optical modulator with a protective layer | |
JPH08500468A (en) | Laser system with mirror for micromechanic movement | |
US20060113869A1 (en) | Diffractive thin-film piezoelectric light modulator and method of fabricating the same | |
KR100815349B1 (en) | Diffractive optical modulator improved the contrast | |
JP2006343686A (en) | Optical device | |
US7180652B2 (en) | Mars optical modulators | |
KR100859003B1 (en) | Spatial optical modulator having a light reflective layer made of an aluminium alloy and manufacturing method thereof | |
WO2019157556A1 (en) | Piezoelectric microlens actuator | |
KR100782003B1 (en) | Spatial optical modulator with a junction layer | |
KR100883989B1 (en) | Optical modulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |