KR100784889B1 - Apparatus for Controlling of Probing Pad and Method Thereof - Google Patents

Apparatus for Controlling of Probing Pad and Method Thereof Download PDF

Info

Publication number
KR100784889B1
KR100784889B1 KR1020050115083A KR20050115083A KR100784889B1 KR 100784889 B1 KR100784889 B1 KR 100784889B1 KR 1020050115083 A KR1020050115083 A KR 1020050115083A KR 20050115083 A KR20050115083 A KR 20050115083A KR 100784889 B1 KR100784889 B1 KR 100784889B1
Authority
KR
South Korea
Prior art keywords
probing pad
test mode
signal
mode control
probing
Prior art date
Application number
KR1020050115083A
Other languages
Korean (ko)
Other versions
KR20070056447A (en
Inventor
최영경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050115083A priority Critical patent/KR100784889B1/en
Publication of KR20070056447A publication Critical patent/KR20070056447A/en
Application granted granted Critical
Publication of KR100784889B1 publication Critical patent/KR100784889B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3172—Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Abstract

반도체 메모리 장치의 프로빙 패드 축소 모드에서 테스트 신뢰성을 향상시킬 수 있는 프로빙 패드 제어 장치 및 방법을 제시한다. 본 발명의 프로빙 패드 제어 장치는 순차적으로 인에이블되는 복수의 프로빙 패드 테스트 모드 제어 신호에 따라, 하나의 프로빙 패드를 통해 복수의 입력 신호를 순차적으로 출력하기 위한 프로빙 패드 제어 장치로서, 복수의 프로빙 패드 테스트 모드 제어 신호 중 어느 하나를 입력받아 프로빙 패드를 기 설정전압으로 차징하기 위한 보조 차징부를 포함한다. 본 발명에 의하면 프로빙 패드 축소 모드에서 프로빙 패드를 설정전압으로 미리 차징해 둠으로써, 이후의 내부 신호 또는 전원이 프로빙 패드에 인가될 때 정상적인 값으로 출력되게 할 수 있어 테스트 신뢰성을 향상시킬 수 있다.A probing pad control apparatus and method for improving test reliability in a probing pad reduction mode of a semiconductor memory device are provided. The probing pad control apparatus of the present invention is a probing pad control apparatus for sequentially outputting a plurality of input signals through one probing pad according to a plurality of probing pad test mode control signals that are sequentially enabled. And an auxiliary charging unit configured to receive one of the test mode control signals and charge the probing pad to a preset voltage. According to the present invention, by charging the probing pad to a predetermined voltage in the probing pad reduction mode, it is possible to output a normal value when a subsequent internal signal or power is applied to the probing pad, thereby improving test reliability.

프로빙 패드. 차지 쉐어링 Probing pads. Charge sharing

Description

프로빙 패드 제어 장치 및 방법{Apparatus for Controlling of Probing Pad and Method Thereof}Apparatus for Controlling of Probing Pad and Method Thereof}

도 1은 일반적인 프로빙 패드 제어 장치의 구성도,1 is a block diagram of a general probing pad control device;

도 2는 도 1에 도시한 패드 제어부의 상세 회로도,2 is a detailed circuit diagram of the pad controller shown in FIG. 1;

도 3은 일반적인 프로빙 패드 축소 모드에서 패드 제어부 및 프로빙 패드의 출력 신호를 나타내는 타이밍도,3 is a timing diagram illustrating output signals of a pad controller and a probing pad in a general probing pad reduction mode;

도 4는 일반적인 프로빙 패드 제어 장치의 시뮬레이션 결과를 나타내는 도면,4 is a view showing a simulation result of a general probing pad control device;

도 5는 본 발명에 의한 프로빙 패드 제어 장치에 포함되는 프로빙 제어부의 상세 회로도,5 is a detailed circuit diagram of a probing control unit included in a probing pad control device according to the present invention;

도 6은 본 발명에 의한 프로빙 패드 축소 모드에서 패드 제어부의 출력 신호를 나타내는 타이밍도,6 is a timing diagram illustrating an output signal of a pad controller in a probing pad reduction mode according to the present invention;

도 7은 도 5에 도시한 드라이버의 상세 회로도,7 is a detailed circuit diagram of the driver shown in FIG. 5;

도 8은 도 7에 도시한 드라이버에서 각 노드의 출력 신호를 나타내는 타이밍도, 및FIG. 8 is a timing diagram showing an output signal of each node in the driver shown in FIG. 7; and

도 9는 본 발명에 의한 프로빙 제어 장치의 시뮬레이션 결과를 나타내는 도면이다.9 is a view showing a simulation result of the probing control device according to the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

10 : 테스트 모드 제어부 20 : 패드 제어부10: test mode control unit 20: pad control unit

30 : 프로빙 패드 200 : 차지 쉐어링부30: probing pad 200: charge sharing part

210 : 드라이버 220 : 전송 게이트210: driver 220: transmission gate

본 발명은 프로빙 패드 제어 장치 및 방법에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치의 프로빙 패드 축소 모드에서 테스트 신뢰성을 향상시킬 수 있는 프로빙 패드 제어 장치 및 방법에 관한 것이다.The present invention relates to a probing pad control apparatus and method, and more particularly to a probing pad control apparatus and method that can improve the test reliability in the probing pad reduction mode of the semiconductor memory device.

일반적으로, 반도체 메모리 장치는 내부 전원 또는 내부 신호와 연결되는 패드가 복수 개 존재하며, 이러한 패드를 이용하여 외부 신호나 전원을 메모리 장치 내부에 공급하여 메모리 장치가 동작할 수 있도록 한다. 또한, 반도체에 메모리 장치는 내부의 신호나 전원을 외부로 출력하기 위한 패드 또한 구비하는데, 이러한 패드는 내부 신호 또는 내부 전원과 연결되어, 테스트 동작시 메모리 장치 내부의 신호나 전원을 측정할 수 있게 한다.In general, a semiconductor memory device has a plurality of pads connected to an internal power source or an internal signal, and the memory device may operate by supplying an external signal or power to the memory device using the pad. In addition, the memory device also includes a pad for outputting an internal signal or power to an external device. The pad may be connected to an internal signal or an internal power supply to measure a signal or power supply inside the memory device during a test operation. do.

이와 같이, 패드를 통하여 내부 신호나 전원을 측정하는 방법은 원하는 신호나 전원을 직접 정확하게 측정할 수 있는 장점이 있는 반면, 반도체 메모리 장치의 패키징시 패키지와 각각 연결해야 하는 패드 수가 증가하여 공정상의 어려움이 따르고, 레이아웃이 증가하는 문제가 있다.As described above, the method of measuring an internal signal or power through the pad has the advantage of directly measuring the desired signal or power, but the process difficulty due to the increase in the number of pads to be connected to the package when packaging the semiconductor memory device. This is followed by a problem that the layout increases.

이러한 단점을 보완하기 위하여, 최근에는 하나의 패드에 복수의 내부 신호와 전원을 연결하여, 하나의 패드에서 복수의 내부 신호와 전원을 측정하는 방법을 사용하고 있으며, 이를 프로빙 패드 축소 모드(Probing Pad Reduction Mode)라 한다.In order to make up for this drawback, recently, a plurality of internal signals and power are connected to one pad to measure a plurality of internal signals and power at one pad, and this method is used to reduce a probing pad. Reduction Mode).

도 1은 일반적인 프로빙 패드 제어 장치의 구성도이다.1 is a block diagram of a general probing pad control device.

도시한 것과 같이, 프로빙 패드 제어 장치는 프로빙 패드 테스트 모드 인에이블 신호(TM_PROBEPB), 리셋 신호(TM_RESETB) 및 파워-업 신호(PWRUP)에 응답하여 프로빙 패드 테스트 제어 신호(VPEXT<0:n>)를 출력하는 테스트 모드 제어부(10), 프로빙 패드 테스트 제어 신호(VPEXT<0:n>)에 응답하여, 복수의 입력 신호(VP<0:n>) 중 어느 하나의 신호(VP)를 출력하는 패드 제어부(20) 및 패드 제어부(20)의 출력 신호(VP)를 입력받아 출력 신호(PAD)를 생성하는 프로빙 패드(30)를 포함하여 이루어진다.As shown, the probing pad control device may respond to the probing pad test mode enable signal TM_PROBEPB, the reset signal TM_RESETB, and the power-up signal PWRUP in response to the probing pad test control signal VPEXT <0: n>. In response to the test mode control unit 10 for outputting a probing pad test control signal VPEXT <0: n>, a signal VP for outputting any one of a plurality of input signals VP <0: n> is output. And a probing pad 30 that receives the pad controller 20 and the output signal VP of the pad controller 20 and generates an output signal PAD.

여기에서, 프로빙 패드 테스트 모드 인에이블 신호(TM_PROBEPB)는 소정의 주기를 갖는 펄스 신호이며, 프로빙 패드 테스트 모드 인에이블 신호(TM_PROBEPB)가 인에이블될 때마다 프로빙 패드 테스트 제어 신호(VPEXT<0:n>)가 순차적으로 인에이블되어, 입력 신호(VP<0:n>)가 순차적으로 출력된다.Here, the probing pad test mode enable signal TM_PROBEPB is a pulse signal having a predetermined period, and each time the probing pad test mode enable signal TM_PROBEPB is enabled, the probing pad test control signal VPEXT <0: n > Are sequentially enabled, and the input signals VP <0: n> are sequentially output.

도 2는 도 1에 도시한 패드 제어부의 상세 회로도이다.FIG. 2 is a detailed circuit diagram of the pad controller shown in FIG. 1.

도시한 것과 같이, 프로빙 패드 테스트 모드 인에이블 신호(TM_PROBEPB)에 따라 프로빙 패드 테스트 제어 신호(VPEXT<0:n>)가 순차적으로 인에이블되고, 이는 반전소자(IV0~IVn)에 의해 반전되며, 이에 따라 전송 게이트(T0~Tn)가 순차적으로 턴온된다. 그리고, 턴온된 전송 게이트(T0~Tn)를 통해 입력 신호(VP<0;n>)가 출력(VP)되게 된다.As illustrated, the probing pad test control signal VPEXT <0: n> is sequentially enabled according to the probing pad test mode enable signal TM_PROBEPB, which is inverted by the inverting elements IV0 to IVn. Accordingly, the transfer gates T0 to Tn are sequentially turned on. The input signal VP <0; n> is output VP through the turned-on transfer gates T0 to Tn.

즉, 프로빙 테스트 모드 인에이블 신호(TM_PROBEPB)가 입력되지 않으면 제 1 프로빙 테스트 제어 신호(VPEXT<0>)가 인에이블되고 나머지 제어 신호(VPEXT<1:n>)이 디스에이블되며, 프로빙 테스트 모드 인에이블 신호(TM_PROBEPB)가 한번 입력되면 제 2 프로빙 테스트 제어 신호(VPEXT<1>)가 인에이블되고 나머지 제어 신호(VPEXT<0>, VPEXT<2:n>)가 디스에이블되는 방법으로, 입력 신호(VP)가 순차적으로 출력되는 것이다.That is, when the probing test mode enable signal TM_PROBEPB is not input, the first probing test control signal VPEXT <0> is enabled and the remaining control signals VPEXT <1: n> are disabled, and the probing test mode is disabled. When the enable signal TM_PROBEPB is input once, the second probing test control signal VPEXT <1> is enabled and the remaining control signals VPEXT <0> and VPEXT <2: n> are disabled. The signal VP is sequentially output.

그런데, 이러한 프로빙 패드 제어 장치는 서로 다른 내부 신호와 전원이 하나의 패드를 통해 출력되기 때문에, 서로 다른 전원 간에 쇼트가 발생할 수 있고, 패드가 이전 입력 신호(또는 전원)를 유지한 상태에서 다음 입력 신호(또는 전원)를 출력하여야 하기 때문에 두 신호(또는 전원) 간의 레벨 차이로 인하여 출력 신호(또는 전원)의 전위가 변화되어 테스트가 정확하게 이루어지지 않게 되는 문제가 있다. 이를 위하여, 프로빙 테스트 모드 제어 신호(VPEXT<0:n>)를 연속하여 출력하지 않고, 인접하는 프로빙 테스트 모드 제어 신호(VPEXT<0:n>)가 지정된 시간 간격(t1)을 가지고 출력되도록 제어하는 방법을 사용하고 있다.However, since the probing pad control device outputs different internal signals and power through one pad, a short may occur between different power supplies, and the next input may be performed while the pad maintains the previous input signal (or power). Since a signal (or a power supply) must be outputted, there is a problem in that the potential of the output signal (or power supply) is changed due to the level difference between the two signals (or the power supply), so that the test is not performed accurately. To this end, the probing test mode control signals VPEXT <0: n> are not continuously output, but adjacent probing test mode control signals VPEXT <0: n> are output at a specified time interval t1. I'm using the method.

도 3은 일반적인 프로빙 패드 축소 모드에서 패드 제어부 및 프로빙 패드의 출력 신호를 나타내는 타이밍도이다.3 is a timing diagram illustrating output signals of a pad controller and a probing pad in a general probing pad reduction mode.

도시한 것과 같이, 프로빙 테스트 모드 인에이블 신호(TM_PROBEPB)가 인에이블될 때마다 프로빙 테스트 모드 제어 신호(VPEXT<0:4>)가 순차적으로 인에이블되 는 것을 알 수 있다.As shown, it can be seen that the probing test mode control signal VPEXT <0: 4> is sequentially enabled whenever the probing test mode enable signal TM_PROBEPB is enabled.

그리고, 프로빙 패드를 통해서는 인에이블된 프로빙 테스트 모드 제어 신호(VPEXT<0:4>)에 따라 입력 신호가 순차적으로 출력되게 되는데, 예를 들어, VPEXT<0>)이 디스에이블된 후, 지정된 시간(t1)이 경과한 후 다음 제어 신호인 VPEXT<1>가 출력되도록 제어한다.In addition, the input signal is sequentially output according to the enabled probing test mode control signal VPEXT <0: 4> through the probing pad. For example, after the VPEXT <0> is disabled, After the time t1 elapses, the next control signal VPEXT <1> is outputted.

이와 같이 함으로써, 연속하여 출력되는 두 출력 신호 간의 쇼트 문제를 해결할 수 있으나, 연속하여 출력되는 두 출력 신호간의 전위차에 의한 문제는 시간(t1)을 매우 길게 제어하지 않는 한 여전히 문제로 남아 있게 된다.By doing in this way, the short problem between the two output signals continuously output can be solved, but the problem caused by the potential difference between the two output signals continuously output remains a problem unless the time t1 is controlled very long.

도 4는 일반적인 프로빙 제어 장치의 시뮬레이션 결과를 나타내는 도면이다.4 is a diagram illustrating a simulation result of a general probing control device.

도시한 것과 같이, 프로빙 패드 테스트 모드 인에이블 신호(TM_PROBEPB)가 인에이블될 때마다 프로빙 패드 테스트 제어 신호(VPEXT<0:5>)이 순차적으로 인에이블되고, 패드를 통해서는 입력 신호(VP<0:5>)가 순차적으로 출력된다.As shown, each time the probing pad test mode enable signal TM_PROBEPB is enabled, the probing pad test control signal VPEXT <0: 5> is sequentially enabled, and the input signal VP < 0: 5>) are output sequentially.

이때, 예를 들어 VP<4>가 음의 전위(-0.8V)를 갖는 전원이고, VP<5)>가 전원전압(VDD)의 값을 가지며 구동 능력이 크지 않은 신호라고 가정한다. 프로빙 패드 테스트 모드 제어 신호(VPEXT<5>)가 인에이블되어 패드에 VP<5>가 연결된 시점 이전에 패드는 프로빙 패드 테스트 모드 제어 신호(VPEXT<4>)에 의해 VP<4>와 연결되었었기 때문에, 이 상태에서 패드(PAD)를 통해 VP<5>를 출력하기 위해서는 차지 쉐어링이 필요하여 출력 전위 상승 시간이 많이 필요하게 된다.At this time, for example, it is assumed that VP <4> is a power source having a negative potential (−0.8V), and VP <5 >> has a value of the power source voltage VDD and the driving capability is not large. The pad is connected to VP <4> by the probing pad test mode control signal VPEXT <4> before the probing pad test mode control signal VPEXT <5> is enabled and VP <5> is connected to the pad. In this state, in order to output VP <5> through the pad PAD in this state, charge sharing is required and a lot of output potential rise time is required.

따라서, 장시간의 간격을 두고 측정하지 않으면 부정확한 값이 측정되는 문제가 발생한다. 또한, 차지 쉐어링으로 인하여 패드(PAD)를 통해 출력되는 VP<5> 가 다른 값으로 바뀔 가능성이 크며, 만약 VP<5>가 메모리 장치 내부에서 사용되는 신호인 경우 VP<5>를 입력으로 하는 인버터의 출력값이 반전되어 메모리 장치 내부에서 오류를 일으키기도 한다.Therefore, if the measurement is not performed at a long time interval, an incorrect value is measured. In addition, due to charge sharing, the VP <5> output through the pad PAD is likely to be changed to another value. If VP <5> is a signal used inside the memory device, the VP <5> is input. The output value of the inverter is reversed, causing an error inside the memory device.

이러한 문제는 새로 패드에 연결되는 신호가 펄스이거나 구동 능력이 능력이 약한 신호인 경우 더욱 심화되며, 따라서 테스트 신뢰성을 보장할 수 없게 된다.This problem is exacerbated when the signal newly connected to the pad is a pulse or a signal having low driving capability, and thus the test reliability cannot be guaranteed.

본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 프로빙 패드 축소 모드에서 프로빙 패드를 통해 내부 신호나 전원을 출력하기 전 프로빙 패드의 전위를 기 설정된 전위 레벨로 미리 차징함으로써, 출력 신호에 대한 신뢰성을 향상시킬 수 있는 프로빙 패드 제어 장치 및 방법을 제공하는 데 그 기술적 과제가 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem, and in the probing pad reduction mode, reliability of the output signal is set by precharging the potential of the probing pad to a preset potential level before outputting an internal signal or power through the probing pad. There is a technical problem to provide a probing pad control apparatus and method that can improve the.

본 발명의 다른 기술적 과제는 프로빙 패드 축소 모드에서 프로빙 패드의 전위를 기 설정된 전위 레벨로 미리 차징함으로써, 테스트 속도를 향상시키고자 하는 데 있다.Another object of the present invention is to improve the test speed by precharging the potential of the probing pad to a predetermined potential level in the probing pad reduction mode.

상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 프로빙 패드 제어 장치는 순차적으로 인에이블되는 복수의 프로빙 패드 테스트 모드 제어 신호에 따라, 하나의 프로빙 패드를 통해 복수의 입력 신호를 순차적으로 출력하기 위한 프로빙 패드 제어 장치로서, 상기 복수의 프로빙 패드 테스트 모드 제어 신호 중 어느 하나를 입력받아 상기 프로빙 패드를 기 설정전압으로 차징하기 위한 보조 차징부를 포함한다.Probing pad control apparatus according to an embodiment of the present invention for achieving the above-described technical problem sequentially according to a plurality of probing pad test mode control signals that are enabled, a plurality of input signals through one probing pad An apparatus for controlling probing pads, the apparatus comprising: an auxiliary charging unit configured to receive one of the plurality of probing pad test mode control signals and charge the probing pad to a preset voltage.

여기에서, 보조 차징부는 상기 복수의 프로빙 패드 테스트 모드 제어 신호 중 순차적으로 인에이블되는 임의의 두 프로빙 패드 테스트 모드 제어 신호 사이에, 상기 두 프로빙 패드 테스트 모드 제어 신호와 중첩되지 않도록 생성되는 차징 구동 신호에 의해 구동된다.Here, the auxiliary charging unit is a charging drive signal generated so as not to overlap the two probing pad test mode control signals between any two probing pad test mode control signals that are sequentially enabled among the plurality of probing pad test mode control signals. Driven by.

또한, 본 발명의 다른 실시예에 의한 프로빙 패드 제어 장치는 인접하는 두 프로빙 패드 테스트 모드 제어 신호의 인에이블 간격이 제 1 시간으로 설정될 때, 상기 인접하는 두 프로빙 패드 테스트 모드 제어 신호 사이에 상기 제 1 시간보다 짧은 제 2 시간 동안 인에이블되는 차징 구동 신호에 의해 프로빙 패드를 기 설정전압으로 차징하는 보조 차징부를 포함한다.In addition, the probing pad control apparatus according to another embodiment of the present invention, when the enable interval of the two adjacent probing pad test mode control signal is set to the first time, between the two adjacent probing pad test mode control signal And an auxiliary charging unit configured to charge the probing pad to a preset voltage by a charging driving signal enabled for a second time shorter than the first time.

여기에서, 보조 차징부는 프로빙 패드 테스트 모드 제어 신호를 입력받아 소정시간 동안 인에이블되는 차징 구동 신호 출력하는 드라이버; 및 상기 차징 구동 신호에 의해 구동되어 상기 설정전압을 프로빙 패드로 출력하는 전송 게이트;를 포함한다.The auxiliary charging unit may include: a driver configured to receive a probing pad test mode control signal and output a charging driving signal enabled for a predetermined time; And a transmission gate driven by the charging driving signal and outputting the set voltage to a probing pad.

아울러, 본 발명의 일 실시예에 의한 프로빙 패드 제어 방법은 프로빙 패드 테스트 모드 인에이블 신호에 응답하여 순차적으로 인에이블되는 복수의 프로빙 패드 테스트 모드 제어 신호에 따라, 하나의 프로빙 패드를 통해 복수의 입력 신호를 순차적으로 출력하고, 상기 복수의 프로빙 패드 테스트 모드 제어 신호 중 어느 하나에 응답하여 상기 프로빙 패드를 지정된 시간 동안 설정 전압으로 차징하는 것을 특징으로 한다.In addition, the probing pad control method according to an embodiment of the present invention is a plurality of inputs through one probing pad according to a plurality of probing pad test mode control signals that are sequentially enabled in response to the probing pad test mode enable signal. The signal is sequentially output, and the probing pad is charged to a set voltage for a predetermined time in response to any one of the plurality of probing pad test mode control signals.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명에 의한 프로빙 패드 제어 장치에 포함되는 프로빙 제어부의 상세 회로도이다.5 is a detailed circuit diagram of a probing control unit included in a probing pad control device according to the present invention.

본 발명의 프로빙 패드 제어 장치는 순차적으로 인에이블되는 복수의 프로빙 패드 테스트 모드 제어 신호에 따라 하나의 프로빙 패드를 통해 복수의 입력 신호를 순차적으로 출력하기 위하여, 복수의 프로빙 패드 테스트 모드 제어 신호 중 어느 하나를 입력받아 프로빙 패드를 기 설정된 레벨로 차징하기 위한 보조 차징부를 포함한다.The probing pad control apparatus of the present invention may sequentially output a plurality of input signals through a single probing pad according to a plurality of sequentially enabled probing pad test mode control signals. And an auxiliary charging unit configured to charge one of the probing pads to a predetermined level.

여기에서, 보조 차징부는 복수의 프로빙 패드 테스트 모드 제어 신호 중 순차적으로 인에이블되는 임의의 두 신호 사이에 두 프로빙 패드 테스트 모드 제어 신호와 중첩되지 않도록 즉, 이전 프로빙 패드 테스트 모드 제어 신호가 디스에이블된 후 다음 프로빙 패드 테스트 모드 제어 신호가 인에이블되기 전에 생성되는 차징 구동 신호에 의해 구동되어 프로빙 패드를 차징한다.Here, the auxiliary charging unit does not overlap the two probing pad test mode control signals between any two signals that are sequentially enabled among the plurality of probing pad test mode control signals, that is, the previous probing pad test mode control signals are disabled. It is then driven by a charging drive signal generated before the next probing pad test mode control signal is enabled to charge the probing pad.

보다 구체적으로 설명하면 다음과 같다.More specifically described as follows.

도 5에 도시한 것과 같이, 본 발명의 프로빙 패드 제어 장치는 인접하는 두 프로빙 패드 테스트 모드 제어 신호(VPEXT<m>, VPEXT<m+1>)의 인에이블 간격이 제 1 시간(t1, 0<t1)일 때, 인접하는 두 프로빙 패드 테스트 모드 제어 신호(VPEXT<m>, VPEXT<m+1>) 사이에 제 2 시간(t2, 0<t2<t1) 동안 인에이블되는 차징 구동 신호에(VPEXT_INT) 의해 프로빙 패드를 기 설정된 레벨(VBLP)로 차징하는 보조 차징부(200)를 포함한다.As shown in FIG. 5, in the probing pad control apparatus of the present invention, the enable interval between two adjacent probing pad test mode control signals VPEXT <m> and VPEXT <m + 1> is set to the first time t1 and 0. FIG. When <t1), the charging drive signal is enabled for a second time t2 and 0 <t2 <t1 between two adjacent probing pad test mode control signals VPEXT <m> and VPEXT <m + 1>. The auxiliary charging unit 200 may charge the probing pad to the preset level VBLP by VPEXT_INT.

이와 같이 함으로써, 프로빙 패드 테스트 모드 제어 신호(VPEXT<m>)가 디스에이블된 후, 제 2 시간(t2)동안 보조 차징부(200)에 의해 프로빙 패드가 차지 쉐어링되고, t2시간 경과 후 보조 차징부(200)와 프로빙 패드와의 접속이 끊어진 다음(t1-t2 시간 경과 후)에 프로빙 패드 테스트 모드 제어 신호(VPEXT<m+1>)가 인에이블되어 프로빙 패드로 입력 신호(VP<m+1>)을 출력하게 된다. 여기에서, 설정 전압은 예를 들어 비트라인 프리차지 전압(VPBLP)이 될 수 있다.In this manner, after the probing pad test mode control signal VPEXT <m> is disabled, the probing pad is charge-shared by the auxiliary charging unit 200 for a second time t2, and the auxiliary charging after t2 hours has elapsed. The probing pad test mode control signal VPEXT <m + 1> is enabled after the connection between the unit 200 and the probing pad is disconnected (after t1-t2 time elapses), and the input signal VP <m + to the probing pad is enabled. 1>). Here, the set voltage may be, for example, the bit line precharge voltage VPBLP.

이를 위한 본 발명의 보조 차징부(200)는 프로빙 패드 테스트 모드 제어 신호(VPEXT<m>)를 입력받아 소정시간(예를 들어, t2) 동안 인에이블되는 차징 구동 신호(VPEXT_INT)를 출력하는 드라이버(210) 및 차징 구동 신호(VPEXT_INT)에 의해 구동되어 설정전압(VBLP)을 프로빙 패드로 출력(VP)하는 전송 게이트(220)를 포함하여 이루어진다. 도 5에서 부호 230는 전송 게이트(220)를 구동하기 위한 반전소자이다.To this end, the auxiliary charging unit 200 receives a probing pad test mode control signal VPEXT <m> and outputs a charging driving signal VPEXT_INT that is enabled for a predetermined time (for example, t2). And a transfer gate 220 driven by the charging driving signal VPEXT_INT to output the set voltage VBLP to the probing pad. In FIG. 5, reference numeral 230 denotes an inverting element for driving the transfer gate 220.

도 6은 본 발명에 의한 프로빙 패드 축소 모드에서 패드 제어부의 출력 신호를 나타내는 타이밍도로서, 예를 들어 VPEXT<m>이 디스에이블된 후 VPEXT<m+1>이 인에이블되기 전에 차징 구동 신호(VPEXT_INT)를 소정 시간 인에이블시켜 프로빙 패드를 차징하는 경우를 나타낸다.FIG. 6 is a timing diagram illustrating an output signal of the pad controller in the probing pad reduction mode according to the present invention. For example, after the VPEXT <m> is disabled, the charging drive signal (VPEXT <m + 1> is enabled after the charging control signal) VPEXT_INT) is enabled for a predetermined time to show a case where the probing pad is charged.

VPEXT<m>이 인에이블되어 전송 게이트(Tm)를 통해 입력 신호(VP<m>)가 출력 단자(VP)로 출력된 후, VPEXT<m>가 디스에이블된다.After VPEXT <m> is enabled and the input signal VP <m> is output to the output terminal VP through the transmission gate Tm, VPEXT <m> is disabled.

한편, VPEXT<m>은 인에이블시 보조 차징부(200)의 드라이버(210)로도 입력되어, 소정 시간(t2)동안 인에이블되는 차징 구동 신호(VPEXT_INT)를 출력하여 출력 단자(VP)를 통해 설정전압(VBLP)이 출력되도록 하여 프로빙 패드를 차징시킨다.On the other hand, VPEXT <m> is also input to the driver 210 of the auxiliary charging unit 200 when enabled, and outputs the charging driving signal VPEXT_INT that is enabled for a predetermined time t2 to output the output terminal VP. The probing pad is charged by outputting the set voltage VBLP.

다음에, 차징 구동 신호(VPEXT_INT)가 디스에이블된 후 소정 시간(예를 들어, t1-t2) 경과 후, 프로빙 패드 테스트 모드 인에이블 신호(TM_PROBEPB)가 다시 인에이블됨에 따라, 다음 프로빙 패드 테스트 제어 신호(VPEXT<m+1>)이 인에이블된다. 결과적으로 VPEXT<m>이 디스에이블된 후 시간 t1만큼 경과한 후 VPEXT<m+1>을 인에이블시키되, VPEXT<m+1>이 인에이블되기 전 시간 t1보다 짧은 시간 t2 동안 프로빙 패드를 설정 전압으로 차징시킴으로써, 프로빙 패드를 통한 출력 신호에 대한 신뢰성을 확보할 수 있다.Next, after a predetermined time (for example, t1-t2) has elapsed since the charging drive signal VPEXT_INT is disabled, as the probing pad test mode enable signal TM_PROBEPB is enabled again, the next probing pad test control is performed. The signal VPEXT <m + 1> is enabled. As a result, enable VPEXT <m + 1> after time t1 after VPEXT <m> is disabled, but set the probing pad for a time t2 shorter than time t1 before VPEXT <m + 1> is enabled. By charging with voltage, reliability of the output signal through the probing pad can be ensured.

예를 들어, VP<m>이 음의 전위(-0.8V)를 갖는 신호이고, VP<m+1>이 전원전압(VDD) 레벨의 신호인 경우, VP<m+1>을 출력하기 위하여 음의 전위로부터 전원전압 레벨로 프로빙 패드를 차징하지 않고, 설정전압으로부터 전원전압 레벨로 프로빙 패드를 차징하기 때문에 차징 시간을 단축시킬 수 있게 된다.For example, when VP <m> is a signal having a negative potential (-0.8V) and VP <m + 1> is a signal having a power supply voltage (VDD) level, in order to output VP <m + 1> The charging time can be shortened because the probing pad is charged from the set voltage to the power supply voltage level without charging the probing pad from the negative potential to the power supply voltage level.

도 7은 도 5에 도시한 드라이버의 상세 회로도이다.FIG. 7 is a detailed circuit diagram of the driver shown in FIG. 5.

도시한 것과 같이, 드라이버(210)는 프로빙 패드 테스트 모드 제어 신호(VPEXT<m>)를 제 1 입력 신호로 하고, 이에 대한 반전 지연수단(212)의 출력 신호를 제 2 입력 신호로 하여 소정 폭의 펄스 신호를 출력하는 펄스 발생 수단(214)을 포함하고, 펄스 발생 수단(214)으로부터 출력되는 신호의 펄스 폭을 조절하기 위한 펄스 폭 제어 수단(216)을 더 포함할 수 있다.As shown, the driver 210 uses the probing pad test mode control signal VPEXT <m> as the first input signal and the output signal of the inversion delay means 212 as the second input signal. Pulse generating means 214 for outputting a pulse signal of the pulse generating means 214 may further include a pulse width control means 216 for adjusting the pulse width of the signal output from the pulse generating means 214.

여기에서, 펄스 발생 수단(214)은 예를 들어 노아(NOR) 게이트로 구성할 수 있고, 펄스 폭 제어 수단(216)은 복수의 CMOS 인버터로 구현할 수 있다. 또한, 반전 지연수단(212)은 프로빙 패드 테스트 모드 제어 신호(VPEXT<m>)의 펄스폭만큼 프로빙 패드 테스트 모드 제어 신호(VPEXT<m>)를 지연시키는 것이 바람직하고, 펄스 폭 제어 수단(216)은 다음 프로빙 패드 테스트 모드 제어 신호(VPEXT<m+1>)이 인에이블되기 전까지 차지 쉐어링이 일어날 수 있도록 차징 구동 신호(VPEXT_INT)의 펄스폭을 제어하는 것이 바람직하다.Here, the pulse generating means 214 may be configured by, for example, a NOR gate, and the pulse width controlling means 216 may be implemented by a plurality of CMOS inverters. The inversion delay means 212 preferably delays the probing pad test mode control signal VPEXT <m> by the pulse width of the probing pad test mode control signal VPEXT <m>, and the pulse width control means 216. ) Controls the pulse width of the charging drive signal VPEXT_INT so that charge sharing can occur before the next probing pad test mode control signal VPEXT <m + 1> is enabled.

도 8은 도 7에 도시한 드라이버의 각 노드에서의 출력 신호를 나타내는 타이밍도이다.FIG. 8 is a timing diagram showing an output signal at each node of the driver shown in FIG.

반전 지연수단(212)에 의해 프로빙 패드 테스트 모드 제어 신호(VPEXT<m>)를 지연시켜 펄스 발생 수단(214)으로 입력함에 따라, 펄스 발생 수단(214)의 출력 노드(A)에서 펄스 신호가 출력되고, 이는 펄스 폭 제어 수단(216)에서 그 폭이 제어되어 차징 구동 신호(VPEXT_INT)로 출력된다. 여기에서, 펄스 폭 제어 수단(216)은 차징 구동 신호(VPEXT_INT)가 예를 들어 시간 t2만큼의 폭을 갖도록 제어한다. 아울러, 프로빙 테스트 모드 제어 신호(TM_PROBEPB)의 펄스 폭을 제어하여 t2-t1시간 경과 후에 다음 프로빙 패드 테스트 모드 제어 신호(VPEXT<m+1>)가 인에이블되도록 한다.As the probing pad test mode control signal VPEXT <m> is delayed by the inversion delay means 212 and input to the pulse generating means 214, a pulse signal is output at the output node A of the pulse generating means 214. The width is controlled by the pulse width control means 216 and output as the charging drive signal VPEXT_INT. Here, the pulse width control means 216 controls the charging drive signal VPEXT_INT to have a width by, for example, time t2. In addition, the pulse width of the probing test mode control signal TM_PROBEPB is controlled to enable the next probing pad test mode control signal VPEXT <m + 1> after t2-t1 time.

도 9는 본 발명에 의한 프로빙 제어 장치의 시뮬레이션 결과를 나타내는 도면이다.9 is a view showing a simulation result of the probing control device according to the present invention.

도시한 것과 같이, 예를 들어 패드(PAD)로 음의 전위(예를 들어, -0.8V)를 제공하기 위한 VPEXT<4>가 디스에이블된 후 차징 구동 신호(VPEXT_INT)가 인에이블되어, 시간 t2동안 프로빙 패드를 기 설정된 전압으로 차징하는 것을 알 수 있으며, 차징 구동 신호(VPEXT_INT)가 디스에이블된 후 패드(PAD)로 전원전압(VDD) 레벨의 신호를 제공하기 위한 VPEXT<5>가 인에이블되도록 함으로써, 프로빙 패드의 차지 쉐어링 시간을 단축시킬 수 있고, VP<5>가 정상적인 값으로 출력되게 된다.As shown, the charging drive signal VPEXT_INT is enabled after VPEXT <4> is disabled, for example, to provide a negative potential (e.g., -0.8V) to the pad PAD. It can be seen that the probing pad is charged to the preset voltage for t2. After the charging drive signal VPEXT_INT is disabled, the VPEXT <5> for supplying the signal of the power supply voltage VDD level to the pad PAD is turned on. By enabling it, the charge sharing time of the probing pad can be shortened, and VP <5> is output as a normal value.

한편, 본 발명에 의한 프로빙 패드 제어 방법은 다음과 같다.On the other hand, the probing pad control method according to the present invention is as follows.

먼저, 소정 주기를 갖는 펄스 신호인 프로빙 패드 테스트 모드 인에이블 신호(TM_PROBPB)를 구동시킨 후, 이에 따라 프로빙 패드 테스트 모드 제어 신호(VPEXT<0:n>)가 인에이블되도록 한다. 그리고, 임의의 프로빙 패드 테스트 모드 제어 신호(VPEXT<m>)에 응답하여 소정 폭의 차징 구동 신호(VPEXT_INT)를 생성하여 지정된 시간 동안 프로빙 패드를 설정 전압으로 차징시킨 후, 차징 구동 신호(VPEXT_INT)가 디스에이블된 후 다시 다음 프로빙 패드 테스트 모드 제어 신호(VPEXT<m+1>)가 인에이블되도록 하여, 프로빙 패드 테스트 과정이 이루어지도록 한다.First, the probing pad test mode enable signal TM_PROBPB, which is a pulse signal having a predetermined period, is driven, and then the probing pad test mode control signal VPEXT <0: n> is enabled accordingly. In addition, a charging drive signal VPEXT_INT having a predetermined width is generated in response to an arbitrary probing pad test mode control signal VPEXT <m> to charge the probing pad to a set voltage for a specified time, and then the charging drive signal VPEXT_INT. After is disabled, the next probing pad test mode control signal VPEXT <m + 1> is enabled, so that the probing pad test process is performed.

여기에서, 차징 구동 신호(VPEXT_INT)가 프로빙 패드를 설정 전압으로 차징시키는 시간은 이전 프로빙 패드 테스트 모드 제어 신호(VPEXT<m>)가 디스에이블된 후, 다음 프로빙 패드 테스트 모드 제어 신호(VPEXT<m+1>)가 인에이블되기 전까지의 시간으로 설정하는 것이 바람직하다.Here, the time when the charging drive signal VPEXT_INT charges the probing pad to the set voltage is determined by the next probing pad test mode control signal VPEXT <m after the previous probing pad test mode control signal VPEXT <m> is disabled. It is preferable to set the time before +1>) is enabled.

아울러, 본 발명의 프로빙 테스트 장치 및 방법에서 프로빙 패드를 설정전압으로 차징하는 것은 임의의 두 프로빙 테스트 모드 제어 신호 사이에서 적어도 1회 이상 수행할 수 있다.In the probing test apparatus and method of the present invention, charging the probing pad to a set voltage may be performed at least once between any two probing test mode control signals.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As such, those skilled in the art will appreciate that the present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof. Therefore, the above-described embodiments are to be understood as illustrative in all respects and not as restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.

본 발명에 의하면 프로빙 패드 축소 모드에서 프로빙 패드를 설정전압으로 미리 차징해 둠으로써, 이후의 내부 신호 또는 전원이 프로빙 패드에 인가될 때, 정상적인 값으로 출력되게 할 수 있다. 이에 따라, 프로빙 패드 테스트 모드의 신뢰성을 향상시킬 수 있고, 프로빙 패드 차징에 소요되는 시간을 단축시킬 수 있으며, 메모리 장치의 오동작을 방지할 수 있다.According to the present invention, the probing pad is precharged to the set voltage in the probing pad reduction mode, so that a subsequent value may be output when the internal signal or power is applied to the probing pad. Accordingly, the reliability of the probing pad test mode can be improved, the time required for probing pad charging can be shortened, and a malfunction of the memory device can be prevented.

Claims (15)

순차적으로 인에이블되는 복수의 프로빙 패드 테스트 모드 제어 신호에 따라, 하나의 프로빙 패드를 통해 복수의 입력 신호를 순차적으로 출력하기 위한 프로빙 패드 제어 장치로서, A probing pad control device for sequentially outputting a plurality of input signals through one probing pad according to a plurality of probing pad test mode control signals that are sequentially enabled, 상기 복수의 프로빙 패드 테스트 모드 제어 신호 중 선택되는 하나를 입력받고, 상기 프로빙 패드 테스트 모드 제어 신호의 인에이블 여부에 따라, 상기 선택된 프로빙 패드 테스트 모드 제어 신호의 디스에이블 타이밍과 연이어 입력되는 프로빙 패드 테스트 모드 제어 신호의 인에이블 타이밍 사이의 간격 동안 상기 프로빙 패드를 기 설정전압으로 차징시키는 보조 차징부를 포함하는 것을 특징으로 하는 프로빙 패드 제어 장치.A probing pad test that is input from one of the plurality of probing pad test mode control signals and is sequentially input to disable timing of the selected probing pad test mode control signal according to whether the probing pad test mode control signal is enabled or disabled; And an auxiliary charging unit configured to charge the probing pad to a preset voltage during an interval between enable timings of a mode control signal. 제 1 항에 있어서,The method of claim 1, 상기 보조 차징부의 기 설정전압 차징 구간은 상기 선택된 프로빙 패드 테스트 모드 제어 신호의 디스에이블 타이밍과 상기 연이어 입력되는 프로빙 패드 테스트 모드 제어 신호의 인에이블 타이밍 사이의 간격보다는 작은 것을 특징으로 하는 프로빙 패드 제어 장치. The preset voltage charging section of the auxiliary charging unit is smaller than an interval between the disable timing of the selected probing pad test mode control signal and the enable timing of the successively input probing pad test mode control signal. . 인접하는 두 프로빙 패드 테스트 모드 제어 신호의 인에이블 간격이 제 1 시간인 경우, 상기 인접하는 두 프로빙 패드 테스트 모드 제어 신호 사이에 상기 제 1 시간보다 짧은 제 2 시간 동안 인에이블되는 차징 구동 신호를 생성하는 제 1 회로부, 및When the enable interval of two adjacent probing pad test mode control signals is a first time, generating a charging drive signal enabled for a second time shorter than the first time between the two adjacent probing pad test mode control signals. A first circuit section, and 상기 구동신호에 따라 프로빙 패드를 기 설정전압으로 차징시키는 제 2 회로부로 구성된 보조 차징부를 포함하는 프로빙 패드 제어 장치.And an auxiliary charging unit including a second circuit unit configured to charge the probing pad to a preset voltage according to the driving signal. 제 1 항 또는 제 3 항에 있어서,The method according to claim 1 or 3, 상기 설정전압은 비트라인 프리차지 전압인 것을 특징으로 하는 프로빙 패드 제어 장치.And the set voltage is a bit line precharge voltage. 제 3 항에 있어서, The method of claim 3, wherein 상기 제 1 회로부는 상기 프로빙 패드 테스트 모드 제어 신호를 입력받아 소정시간 동안 인에이블되는 차징 구동 신호 출력하는 드라이버이고,The first circuit unit is a driver that receives the probing pad test mode control signal and outputs a charging driving signal that is enabled for a predetermined time, 상기 제 2 회로부는 상기 차징 구동 신호에 의해 구동되어 상기 설정전압을 상기 프로빙 패드로 출력하는 전송 게이트인 프로빙 패드 제어 장치.And the second circuit unit is a transmission gate driven by the charging driving signal to output the set voltage to the probing pad. 제 5 항에 있어서,The method of claim 5, 상기 드라이버는 상기 프로빙 패드 테스트 모드 제어 신호를 제 1 입력 신호로 하고, 상기 프로빙 패드 테스트 모드 제어 신호의 반전 지연된 신호를 제 2 입력 신호로 하여, 소정 폭의 펄스 신호를 출력하는 펄스 발생 수단을 포함하는 것을 특징으로 하는 프로빙 패드 제어 장치.The driver includes pulse generating means for outputting a pulse signal having a predetermined width by using the probing pad test mode control signal as a first input signal and using the delayed signal of the probing pad test mode control signal as a second input signal. Probing pad control device, characterized in that. 제 6 항에 있어서,The method of claim 6, 상기 펄스 발생 수단은 노아 게이트인 것을 특징으로 하는 프로빙 패드 제어 장치.And the pulse generating means is a noah gate. 제 6 항에 있어서,The method of claim 6, 상기 제 2 입력 신호는 상기 프로빙 패드 테스트 모드 제어 신호의 펄스폭 만큼 지연된 프로빙 패드 테스트 모드 제어 신호인 프로빙 패드 제어 장치.And the second input signal is a probing pad test mode control signal delayed by a pulse width of the probing pad test mode control signal. 제 6 항에 있어서,The method of claim 6, 상기 드라이버는 상기 펄스 발생 수단으로부터 출력되는 신호의 펄스 폭을 조절하고, 다음 프로빙 패드 테스트 모드 제어 신호가 인에이블되기 전에 상기 차징 구동 신호가 디스에이블되도록 상기 차징 구동 신호의 펄스 폭을 제어하는 펄스 폭 제어 수단을 더 포함하는 것을 특징으로 하는 프로빙 패드 제어 장치.The driver adjusts the pulse width of the signal output from the pulse generating means and controls the pulse width of the charging drive signal so that the charging drive signal is disabled before the next probing pad test mode control signal is enabled. Probing pad control device further comprising a control means. 제 9 항에 있어서,The method of claim 9, 상기 펄스 폭 제어 수단은 직렬 접속되는 복수의 CMOS 인버터인 것을 특징으로 하는 프로빙 패드 제어 장치.And the pulse width control means is a plurality of CMOS inverters connected in series. 삭제delete 프로빙 패드 테스트 모드 인에이블 신호에 응답하여 순차적으로 인에이블되는 복수의 프로빙 패드 테스트 모드 제어 신호에 따라, 하나의 프로빙 패드를 통해 복수의 입력 신호를 순차적으로 출력하고, 상기 복수의 프로빙 패드 테스트 모드 제어 신호 중 어느 하나에 응답하여 상기 프로빙 패드를 지정된 시간 동안 설정 전압으로 차징하는 것을 특징으로 하는 프로빙 패드 제어 방법.According to a plurality of probing pad test mode control signals that are sequentially enabled in response to a probing pad test mode enable signal, a plurality of input signals are sequentially output through one probing pad, and the plurality of probing pad test mode controls are performed. And recharging the probing pad to a set voltage for a specified time in response to one of the signals. 제 12 항에 있어서,The method of claim 12, 상기 지정된 시간은 상기 프로빙 패드 테스트 모드 제어 신호가 디스에이블된 후, 다음 프로빙 패드 테스트 모드 제어 신호가 인에이블되기 전까지의 시간인 것을 특징으로 하는 프로빙 패드 제어 방법.And the specified time is a time after the probing pad test mode control signal is disabled and before the next probing pad test mode control signal is enabled. 제 12 항에 있어서,The method of claim 12, 상기 설정 전압은 비트라인 프리차지 전압인 것을 특징으로 하는 프로빙 패드 제어 방법.And the set voltage is a bit line precharge voltage. 제 1 항 또는 제 2 항에 있어서, The method according to claim 1 or 2, 상기 보조 차징부는, The auxiliary charging unit, 상기 프로빙 패드 테스트 모드 제어 신호를 입력받아 소정시간 동안 인에이블되는 차징 구동 신호를 출력하는 드라이버, 및A driver receiving the probing pad test mode control signal and outputting a charging driving signal enabled for a predetermined time; 상기 차징 구동 신호에 의해 구동되어 상기 설정전압을 프로빙 패드로 출력하는 전송 게이트를 포함하는 프로빙 패드 제어 장치.And a transmission gate driven by the charging driving signal to output the set voltage to the probing pad.
KR1020050115083A 2005-11-29 2005-11-29 Apparatus for Controlling of Probing Pad and Method Thereof KR100784889B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050115083A KR100784889B1 (en) 2005-11-29 2005-11-29 Apparatus for Controlling of Probing Pad and Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050115083A KR100784889B1 (en) 2005-11-29 2005-11-29 Apparatus for Controlling of Probing Pad and Method Thereof

Publications (2)

Publication Number Publication Date
KR20070056447A KR20070056447A (en) 2007-06-04
KR100784889B1 true KR100784889B1 (en) 2007-12-11

Family

ID=38354203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050115083A KR100784889B1 (en) 2005-11-29 2005-11-29 Apparatus for Controlling of Probing Pad and Method Thereof

Country Status (1)

Country Link
KR (1) KR100784889B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100925374B1 (en) * 2008-02-13 2009-11-09 주식회사 하이닉스반도체 Test Circuit of Semiconductor Memory Apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970077416A (en) * 1996-05-22 1997-12-12 김주용 Wafer burn-in test equipment
JPH10126169A (en) 1996-10-14 1998-05-15 Oki Electric Ind Co Ltd Semiconductor device
KR19990006087A (en) * 1997-06-30 1999-01-25 김영환 Bitline Test Probing Circuit
KR20000019878A (en) * 1998-09-16 2000-04-15 윤종용 Ic chip with dummy pad and semiconductor device
KR20030085182A (en) * 2002-04-29 2003-11-05 주식회사 하이닉스반도체 Semiconductor test device with mulit probing pad
JP2005123587A (en) 2003-09-26 2005-05-12 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970077416A (en) * 1996-05-22 1997-12-12 김주용 Wafer burn-in test equipment
JPH10126169A (en) 1996-10-14 1998-05-15 Oki Electric Ind Co Ltd Semiconductor device
KR19990006087A (en) * 1997-06-30 1999-01-25 김영환 Bitline Test Probing Circuit
KR20000019878A (en) * 1998-09-16 2000-04-15 윤종용 Ic chip with dummy pad and semiconductor device
KR20030085182A (en) * 2002-04-29 2003-11-05 주식회사 하이닉스반도체 Semiconductor test device with mulit probing pad
JP2005123587A (en) 2003-09-26 2005-05-12 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
KR20070056447A (en) 2007-06-04

Similar Documents

Publication Publication Date Title
US7889595B2 (en) Semiconductor memory device
KR100654003B1 (en) Self refresh period measurement circuit of semiconductor device
KR100587072B1 (en) A device for controlling the operation of an internal voltage generator
KR100881715B1 (en) Delay locked loop and operation method of the same
US7236035B2 (en) Semiconductor device adapted to minimize clock skew
KR20080105722A (en) Circuit and method for temperature sensing using dll
US11114141B2 (en) Clock generating circuit and memory device including the same
US8106676B2 (en) Semiconductor device
KR20160139495A (en) Semiconductor device and semiconductor system for conducting initialization operation
US6850459B2 (en) Synchronous semiconductor memory device allowing adjustment of data output timing
KR20080046820A (en) Circuit and method for controlling sense amplifier of semiconductor memory apparatus
KR20020011213A (en) Semiconductor memory device having sense amplifier control circuit for detecting bit line bridge and method thereof
US8680841B2 (en) Reference voltage generation circuitary for semiconductor apparatus and method for checking a reference voltage
KR100784889B1 (en) Apparatus for Controlling of Probing Pad and Method Thereof
US7504864B2 (en) Method for controlling the evaluation time of a state machine
KR100259336B1 (en) Auto refresh control circuit of semiconductor device
KR102486764B1 (en) Differential amplifier circuit and semiconductor memory device
KR100350766B1 (en) Pulse generator
US6643217B2 (en) Semiconductor memory device permitting early detection of defective test data
KR100757918B1 (en) Circuit and Method for Generating Internal Voltage in Semiconductor Memory Apparatus
US7551504B2 (en) Apparatus and method of detecting refresh cycle of semiconductor memory
US7688651B2 (en) Methods and devices for regulating the timing of control signals in integrated circuit memory devices
KR101017759B1 (en) Clock pulse controlling device
US8872551B2 (en) Integrated circuit
KR20060104891A (en) Semiconductor memory device with structure of over-driving

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee