KR100780199B1 - Semiconductor device and method for manufacturing thereof - Google Patents

Semiconductor device and method for manufacturing thereof Download PDF

Info

Publication number
KR100780199B1
KR100780199B1 KR1020077001738A KR20077001738A KR100780199B1 KR 100780199 B1 KR100780199 B1 KR 100780199B1 KR 1020077001738 A KR1020077001738 A KR 1020077001738A KR 20077001738 A KR20077001738 A KR 20077001738A KR 100780199 B1 KR100780199 B1 KR 100780199B1
Authority
KR
South Korea
Prior art keywords
film
carbon film
substrate
added carbon
opening
Prior art date
Application number
KR1020077001738A
Other languages
Korean (ko)
Other versions
KR20070021323A (en
Inventor
고헤이 가와무라
야스오 고바야시
겐이치 니시자와
야스히로 데라이
아키라 아사노
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Priority to KR1020077001738A priority Critical patent/KR100780199B1/en
Publication of KR20070021323A publication Critical patent/KR20070021323A/en
Application granted granted Critical
Publication of KR100780199B1 publication Critical patent/KR100780199B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Abstract

성막 방법은, F첨가 탄소막을, C와 F를 포함하는 원료 가스를 사용하여 형성하는 공정과, 형성된 상기 F첨가 탄소막을 래디컬에 의해 개질하는 공정과, 상기 F첨가 탄소막을 개질하는 공정을 포함하고, 상기 원료 가스는, 원료 가스 분자내에 있어서의 F원자 수와 C원자 수의 비 F/C가 1보다도 크고 2보다도 작은 것을 특징으로 한다.The film forming method includes a step of forming a F-added carbon film using a source gas containing C and F, a step of radically modifying the formed F-added carbon film, and a step of modifying the F-added carbon film. The source gas is characterized in that the ratio F / C between the number of F atoms and the number of C atoms in the source gas molecules is larger than 1 and smaller than 2.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THEREOF}Semiconductor device and manufacturing method therefor {SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THEREOF}

도 1은 종래의 반도체 장치의 제조 방법에 있어서의 문제점을 설명하는 도면, BRIEF DESCRIPTION OF THE DRAWINGS The figure explaining the problem in the manufacturing method of the conventional semiconductor device;

도 2(a)는 본 발명에서 사용되는 마이크로파 플라즈마 처리 장치의 구성을 나타내는 도면, 2 (a) is a view showing the configuration of a microwave plasma processing apparatus used in the present invention,

도 2(b)는 본 발명에서 사용되는 마이크로파 플라즈마 처리 장치의 구성을 나타내는 다른 도면,2 (b) is another diagram showing the configuration of the microwave plasma processing apparatus used in the present invention;

도 3은 도 2의 마이크로파 플라즈마 처리 장치의 일부를 나타내는 도면, 3 is a view showing a part of the microwave plasma processing apparatus of FIG.

도 4(a)는 도 2의 마이크로파 플라즈마 처리 장치내에 있어서의 전자 온도 분포를 나타내는 도면,4A is a diagram showing an electron temperature distribution in the microwave plasma processing apparatus of FIG. 2;

도 4(b)는 도 2의 마이크로파 플라즈마 처리 장치내에 있어서의 전자 밀도 분포를 나타내는 도면, 4B is a diagram showing an electron density distribution in the microwave plasma processing apparatus of FIG. 2;

도 5(a)는 본 발명의 실시예 1에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 1), FIG. 5A is a diagram (1) showing a method for manufacturing a semiconductor device according to the first embodiment of the present invention; FIG.

도 5(b)는 본 발명의 실시예 1에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 2), Fig. 5B is a diagram showing the manufacturing method of the semiconductor device according to the first embodiment of the present invention (No. 2),

도 5(c)는 본 발명의 실시예 1에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 3), Fig. 5 (c) is a diagram (3) showing the method for manufacturing the semiconductor device according to the first embodiment of the present invention;

도 5(d)는 본 발명의 실시예 1에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 4),Fig. 5 (d) is a diagram showing the manufacturing method of the semiconductor device according to the first embodiment of the present invention (No. 4),

도 5(e)는 본 발명의 실시예 1에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 5), FIG. 5E is a diagram showing the manufacturing method of the semiconductor device according to the first embodiment of the present invention (No. 5);

도 5(f)는 본 발명의 실시예 1에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 6), Fig. 5 (f) is a view showing the manufacturing method of the semiconductor device according to the first embodiment of the present invention (No. 6),

도 5(g)는 본 발명의 실시예 1에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 7), Fig. 5 (g) is a diagram (7) showing a method for manufacturing a semiconductor device according to the first embodiment of the present invention;

도 5(h)는 본 발명의 실시예 1에 따른 반도체 장치의 제조 방법을 나타내는 도면(그 8), 5 (h) is a diagram (8) showing a method for manufacturing a semiconductor device according to the first embodiment of the present invention;

도 6은 본 발명의 실시예 2에 따른 클러스터형 기판 처리 장치의 구성을 나타내는 도면,6 is a view showing the configuration of a cluster type substrate processing apparatus according to a second embodiment of the present invention;

도 7은 본 발명의 실시예 2에서 사용되는 다른 클러스터형 기판 처리 장치의 구성을 나타내는 도면, 7 is a view showing the configuration of another cluster-type substrate processing apparatus used in Embodiment 2 of the present invention;

도 8은 본 발명의 실시예 3에 따른 반도체 장치의 구성을 나타내는 도면이다. 8 is a diagram showing the configuration of a semiconductor device according to the third embodiment of the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

100 : 마이크로파 플라즈마 처리 장치 11 : 처리 용기100: microwave plasma processing apparatus 11: processing vessel

11D : 복수의 배기 포트 12 : 피처리 기판11D: plurality of exhaust ports 12: substrate to be processed

13 : 유지대 14 : 링 형상 부재13 holder 14: ring-shaped member

16A : 씰링 17 : 세라믹 커버 플레이트16A: Sealing 17: Ceramic Cover Plate

18 : 방사판 19 : 지상판18: radiation plate 19: ground plate

20 : 냉각 블록 21 : 동축 도파관20 cooling block 21 coaxial waveguide

22 : 안테나 본체 30 : 래디얼 라인 슬롯 안테나22: antenna body 30: radial line slot antenna

본 발명은 일반적으로 절연막의 형성 방법에 관한 것으로, 특히 F(불소) 첨가 탄소막의 성막 방법, 이러한 불소 첨가 탄소막의 성막 방법을 사용한 반도체 장치의 제조 방법 및 이러한 방법에 의해 형성된 반도체 장치, 또는 이러한 반도체 장치의 제조를 위한 기판 처리 시스템에 관한 것이다. BACKGROUND OF THE INVENTION Field of the Invention The present invention generally relates to a method for forming an insulating film, and in particular, a method for forming an F (fluorine) -added carbon film, a method for manufacturing a semiconductor device using such a method for forming a fluorine-containing carbon film, and a semiconductor device formed by the method, or such a semiconductor A substrate processing system for the manufacture of devices.

최근 미세화된 반도체 장치에서는, 기판상에 형성된 막대한 수의 반도체 소자를 전기적으로 접속하는 데, 이른바 다층 배선 구조가 사용된다. 다층 배선 구조에서는, 배선 패턴을 매설한 층간 절연막을 다수개 적층하고, 하나의 층의 배선 패턴은 인접하는 층의 배선 패턴과, 또는 기판내의 확산 영역과, 상기 층간 절연막 내에 형성한 콘택트 홀을 거쳐서 상호 접속된다. In recent miniaturized semiconductor devices, so-called multilayer wiring structures are used to electrically connect a huge number of semiconductor elements formed on a substrate. In a multilayer wiring structure, a plurality of interlayer insulating films in which wiring patterns are embedded are laminated, and a wiring pattern of one layer is formed through wiring patterns of adjacent layers, or diffusion regions in a substrate, and contact holes formed in the interlayer insulating films. Interconnected.

이러한 미세화된 반도체 장치에서는, 층간 절연막내에 있어서 복잡한 배선 패턴이 근접하게 형성되기 때문에, 층간 절연막내의 기생 용량에 의한 전기 신호의 배선 지연이 심각한 문제로 된다. In such a miniaturized semiconductor device, since a complicated wiring pattern is formed closely in the interlayer insulating film, the wiring delay of the electric signal due to the parasitic capacitance in the interlayer insulating film is a serious problem.

이 때문에, 특히 최근의 이른바 서브미크론, 또는 서브쿼터미크론이라고 불리는 초미세화 반도체 장치에는, 다층 배선 구조를 구성하는 배선층으로서 동(銅)배선 패턴이 사용되고, 층간 절연막으로서, 비유전율이 4정도인 종래의 실리콘 산화막(SiO2막) 대신에, 비유전율이 3~3.5정도인 F첨가 실리콘 산화막(SiOF막)이 사용되고 있다. For this reason, especially in the recent so-called submicron or sub-micron micronized semiconductor device, a copper wiring pattern is used as a wiring layer constituting a multilayer wiring structure, and a conventional dielectric having a relative dielectric constant of about 4 as an interlayer insulating film. Instead of the silicon oxide film (SiO 2 film), an F-added silicon oxide film (SiOF film) having a relative dielectric constant of about 3 to 3.5 is used.

그러나, SiOF막에서는 비유전율의 저감에도 한계가 있어, 이러한 SiO2 베이스의 절연막에서는, 설계 룰 0.1㎛ 이후 세대의 반도체 장치에서 요구되는 3.0 미만의 비유전율을 달성하는 것은 곤란하였다. However, in the SiOF film, there is a limit in the reduction of the dielectric constant, and in such SiO 2 based insulating films, it is difficult to achieve a dielectric constant of less than 3.0, which is required for semiconductor devices of a generation after 0.1 µm of the design rule.

한편, 비유전율이 보다 낮은, 이른바 저유전율(low-K) 절연막에는 여러 가지의 재료가 있지만, 다층 배선 구조에 사용되는 층간 절연막에는, 비유전율이 낮을 뿐만 아니라, 높은 기계적 강도와 열처리에 대한 안정성을 구비한 재료를 사용할 필요가 있다. On the other hand, there are various materials in the so-called low-K insulating film having a lower relative dielectric constant, but the interlayer insulating film used for the multilayer wiring structure has a low dielectric constant, high mechanical strength and stability against heat treatment. It is necessary to use a material having a structure.

F첨가 탄소(CF)막은 충분한 기계적 강도를 갖고, 또한 2.5 이하의 비유전율을 실현할 수 있는 점에서, 차세대 초고속 반도체 장치에 사용되는 저유전율 층간 절연막으로서 유망하다. The F-added carbon (CF) film is promising as a low dielectric constant interlayer insulating film used in next-generation ultrahigh-speed semiconductor devices in that it has sufficient mechanical strength and can realize a relative dielectric constant of 2.5 or less.

일반적으로 F첨가 탄소막은 CnFm으로 표현되는 화학식을 갖고 있으며, 평행 평판형 플라즈마 처리 장치, 또는 ECR형 플라즈마 처리 장치에 의해 형성할 수 있는 것이 보고되고 있다. In general, the F-added carbon film has a chemical formula represented by CnFm, and it is reported that it can be formed by a parallel plate type plasma processing apparatus or an ECR type plasma processing apparatus.

예를 들면, 특허 문헌 1은, 평행 평판형 플라즈마 처리 장치 중에서 CF4, C2F6, C3F8, C4F8 등의 불화 탄소 화합물을 원료 가스에 사용하여, F첨가 탄소막을 얻고 있다. 또한, 특허 문헌 2에서는, ECR형 플라즈마 처리 장치에서 CF4, C2F6, C3F8, C4F8 등의 불화 가스를 원료에 사용하여, F첨가 탄소막을 얻고 있다. For example, Patent Document 1 obtains an F-added carbon film by using fluorinated carbon compounds such as CF 4 , C 2 F 6 , C 3 F 8 , and C 4 F 8 as raw material gases in a parallel plate type plasma processing apparatus. have. In addition, Patent Document 2 uses a fluorinated gas such as CF 4 , C 2 F 6 , C 3 F 8 , C 4 F 8, etc. as a raw material in an ECR plasma processing apparatus to obtain an F-added carbon film.

특허 문헌 1: 일본 특허 공개 평성 제8-83842호 공보Patent Document 1: Japanese Patent Application Laid-Open No. 8-83842

특허 문헌 2: 일본 특허 공개 평성 제10-144675호 공보Patent Document 2: Japanese Patent Application Laid-Open No. 10-144675

한편, 종래의 F첨가 탄소막에서는 리크 전류가 크고, 또한 400℃ 정도의 반도체 프로세스에서 사용되는 온도로 가열된 경우, 막으로부터 탈(脫)가스가 발생하기 쉬운 문제가 있으며, 이러한 막을 층간 절연막에 사용한 경우에는, 반도체 장치의 신뢰성에 심각한 영향이 발생한다고 생각된다. 리크 전류가 크고 또한 탈가스가 발생하는 것은, 이들 종래의 F첨가 탄소막에서는 막내에 여러 가지의 결함이 포함되어 있는 것을 시사하고 있다. On the other hand, in the conventional F-added carbon film, when the leakage current is large and heated to a temperature used in a semiconductor process of about 400 ° C., there is a problem that degassing easily occurs from the film. Such a film is used for an interlayer insulating film. In this case, it is considered that a serious influence occurs on the reliability of the semiconductor device. Large leakage current and degassing suggest that these conventional F-added carbon films contain various defects in the film.

또한, 종래의 기술에 의해 이러한 F첨가 탄소막을 형성하고자 하면, 불화 탄소 화합물의 해리에 의해 발생한 F래디컬을 시스템으로부터 제거하기 위해서, 원료 가스내에 수소 가스를 첨가할 필요가 있으며, 그 결과, 얻어진 불소 첨가 탄소막내에는 대량의 수소가 포함되는 것으로 된다. 그러나, 이와 같이 수소를 다량으로 포함하는 불소 첨가 탄소막에서는 막내에 있어서 HF의 방출이 발생하여, 배선층이나 절연막에 부식이 발생해 버린다. In addition, in order to form such an F-added carbon film by a conventional technique, in order to remove F radical generated by dissociation of a fluorinated carbon compound from the system, it is necessary to add hydrogen gas into the source gas, and as a result, the obtained fluorine A large amount of hydrogen is contained in the added carbon film. However, in such a fluorine-containing carbon film containing a large amount of hydrogen, HF is released in the film and corrosion occurs in the wiring layer and the insulating film.

또한, 앞서도 설명한 바와 같이 F첨가 탄소막은 다층 배선 구조에 있어서 층간 절연막으로서, 동배선 패턴과 조합되어서 사용되는 일이 많지만, 이러한 동배선 패턴을 사용한 다층 배선 구조에서는, 배선 패턴으로부터의 Cu의 확산을 저지하기 위해서, 배선 패턴이 형성되는 배선홈 또는 비어홀의 측벽면을 전형적으로는 Ta 등의 배리어 금속막에 의해 덮는 것이 필수이다. 그러나, F첨가 탄소막의 표면에 Ta 배리어 금속막을 퇴적하면, F첨가 탄소막내의 F와 배리어 금속막내의 Ta가 반응하여 휘발성의 TaF가 형성되어 버린다. 이러한 TaF의 형성은 특히 F첨가 탄소막이 노출한 비어홀의 측벽면 등에서 발생하여, 밀착성을 열화시키고, 또한 다층 배선 구조의 신뢰성 또는 수명을 열화시킨다. As described above, the F-added carbon film is often used in combination with a copper wiring pattern as an interlayer insulating film in a multilayer wiring structure. However, in a multilayer wiring structure using such copper wiring pattern, diffusion of Cu from the wiring pattern is prevented. In order to block, it is essential to cover the side wall surface of the wiring groove or via hole in which the wiring pattern is formed with a barrier metal film such as Ta. However, when a Ta barrier metal film is deposited on the surface of the F-added carbon film, F in the F-added carbon film and Ta in the barrier metal film react to form volatile TaF. Formation of such TaF occurs in particular in the sidewall surface of the via hole exposed by the F-added carbon film, thereby degrading the adhesion and deteriorating the reliability or the life of the multilayer wiring structure.

도 1은 이러한 종래의 F첨가 탄소막을 사용한 비어 콘택트 구조의 예를 나타낸다. 1 shows an example of a via contact structure using such a conventional F-added carbon film.

도 1을 참조하여, F첨가 탄소막으로 이루어지는 층간 절연막(2)이, 동배선 패턴(1A)이 매설된 저유전율 층간 절연막(1)상에 형성되어 있으며, 상기 F첨가 탄소막(2)내에는 상기 동배선 패턴(1A)을 노출하도록, 상기 F첨가 탄소막(2)상에 형성된 하드 마스크 패턴(3)을 마스크로 비어홀(2A)이 형성되어 있다. Referring to Fig. 1, an interlayer insulating film 2 made of an F-added carbon film is formed on a low dielectric constant interlayer insulating film 1 in which a copper wiring pattern 1A is embedded, and in the F-added carbon film 2, The via hole 2A is formed using the hard mask pattern 3 formed on the F-added carbon film 2 as a mask so as to expose the copper wiring pattern 1A.

상기 비어홀(2A)의 측벽면에서는 상기 층간 절연막(2)을 구성하는 F첨가 탄 소막이 노출하고 있으며, 상기 측벽면은 상기 하드 마스크 패턴(3)상에 상기 비어홀(2A)을 덮도록 퇴적된 Ta막(4)에 의해 덮어져 있다. 이러한 비어 콘택트 구조에서는, 앞서도 설명한 바와 같이 막내에 다량의 수소가 포함되기 때문에, 막을 구성하는 F와 수소가 반응하여 부식성의 HF가 형성될 우려가 있다. The F-added carbon film constituting the interlayer insulating film 2 is exposed on the sidewall surface of the via hole 2A, and the sidewall surface is deposited on the hard mask pattern 3 to cover the via hole 2A. It is covered by the Ta film 4. In the via contact structure, as described above, since a large amount of hydrogen is contained in the film, there is a fear that F and the hydrogen constituting the film react to form corrosive HF.

또한, 상기 비어홀(2A)의 측벽면에서는 Ta 배리어막(4)이 드라이 에칭에 의해 노출된 신선한 F첨가 탄소막 표면에 콘택트하기 때문에, 이러한 막 표면에 존재하는 F와 반응하여 휘발성의 TaF가 형성되어 버린다. In addition, since the Ta barrier film 4 contacts the fresh F-added carbon film surface exposed by dry etching on the sidewall surface of the via hole 2A, volatile TaF is formed by reacting with F present on the film surface. Throw it away.

그래서, 본 발명은 상기의 문제점을 해결한, 새롭고 유용한 성막 방법, 반도체 장치의 제조 방법, 반도체 장치 및 기판 처리 시스템을 제공하는 것을 개괄적 과제로 한다.Therefore, it is an object of the present invention to provide a new and useful film forming method, a semiconductor device manufacturing method, a semiconductor device, and a substrate processing system which solve the above problems.

본 발명의 보다 구체적인 과제는, 불소 첨가 탄소막을 층간 절연막에 사용하여 신뢰성이 높은 다층 배선 구조를 형성할 수 있는 성막 방법을 제공하는 것에 있다. A more specific problem of the present invention is to provide a film forming method capable of forming a highly reliable multilayer wiring structure by using a fluorine-containing carbon film for an interlayer insulating film.

본 발명에 의하면, F첨가 탄소막을, C와 F를 포함하는 원료 가스를 사용하여 형성하는 공정과, 형성된 상기 F첨가 탄소막을 래디컬에 의해 개질하는 공정을 포함하고, 상기 원료 가스는, 원료 가스 분자내에 있어서의 F원자 수와 C원자 수의 비 F/C가 1보다도 크고 2보다도 작은 성막 방법이 제공된다. According to the present invention, there is provided a step of forming a F-added carbon film using a source gas containing C and F, and a step of radically reforming the formed F-added carbon film, wherein the source gas includes source gas molecules. A film forming method in which the ratio F / C between the number of F atoms and the number of C atoms in the inside is larger than 1 and smaller than 2 is provided.

또한, 본 발명에 의하면, 기판상에 F첨가 탄소막을, 분자내에 C와 F를 포함하는 원료 가스를 사용한 플라즈마 CVD 프로세스에 의해 퇴적하는 공정과, 상기 F첨가 탄소막을 드라이 에칭하여, 상기 F첨가 탄소막내에 개구부를 형성하는 공정 과, 상기 개구부의 측벽면과 바닥면을 금속막으로 덮는 공정을 포함하는 반도체 장치의 제조 방법에 있어서, 상기 개구부를 형성하는 공정 후, 상기 개구부의 측벽면과 바닥면을 상기 금속막으로 덮는 공정 전에, 적어도 상기 개구부의 측벽면을 래디컬에 의해 개질하는 공정을 포함하고, 상기 원료 가스는, 원료 가스 분자내에 있어서의 F원자 수와 C원자 수의 비 F/C가 1보다도 크고 2보다도 작은 반도체 장치의 제조 방법이 제공된다. In addition, according to the present invention, a process of depositing an F-added carbon film on a substrate by a plasma CVD process using a source gas containing C and F in a molecule, and dry etching the F-added carbon film to form the F-added carbon A method of manufacturing a semiconductor device comprising the step of forming an opening in a film, and the step of covering the side wall and the bottom surface of the opening with a metal film, wherein the side wall and the bottom surface of the opening are formed after the step of forming the opening. And radically modifying at least the sidewall surface of the opening portion by radicals before the step of covering the metal film, wherein the source gas has a ratio F / C of the number of F atoms and number of C atoms in the source gas molecules. A method for manufacturing a semiconductor device larger than one and smaller than two is provided.

또한, 본 발명에 의하면, 진공 반송실과, 상기 진공 반송실에 결합되어, 불소 첨가 탄소막의 드라이 에칭을 실행하는 제 1 처리실과, 상기 진공 반송실에 결합되어, 불소 첨가 탄소막의 개질을 실행하는 제 2 처리실과, 상기 진공 반송실에 결합되어, 불소 첨가 탄소막의 드라이 클리닝을 실행하는 제 3 처리실과, 상기 진공 반송실에 결합되어, 금속막의 퇴적을 실행하는 제 4 처리실을 구비한 기판 처리 시스템으로서, 상기 제 1 및 제 2 처리실의 각각은, 배기계에 결합되어 피처리 기판을 유지하는 기판 유지대를 구비한 처리 용기와, 상기 기판 유지대상의 피처리 기판에 대면하도록 마련되고, 상기 처리 용기의 외벽의 일부를 구성하는 마이크로파 창(microwave window)과, 상기 처리 용기의 외측에, 상기 마이크로파 창에 결합해서 마련된 평면 마이크로파 안테나와, 상기 처리 용기내에 희가스를 공급하는 제 1 가스 공급계와, 상기 처리 용기내에, 상기 처리 용기 내부의 공간을 상기 마이크로파 창이 포함되는 제 1 공간 부분과 상기 기판 유지대가 포함되는 제 2 공간 부분으로 분할하도록 마련되어, 상기 제 1 공간 부분에 형성된 플라즈마가 상기 제 2 공간 부분에 침입할 수 있도록 개구부를 형성하고, 또한 처리 가스를 상기 처리 용 기내에 도입하는 제 2 가스 공급계를 구비한 기판 처리 시스템이 제공된다. Moreover, according to this invention, it is couple | bonded with the vacuum conveyance chamber and the said vacuum conveyance chamber, and the 1st process chamber which performs dry etching of a fluorine-containing carbon film, and the agent which couple | bonds with the said vacuum conveyance chamber and performs a modification of a fluorine-containing carbon film, 2. A substrate processing system comprising a second processing chamber, a third processing chamber coupled to the vacuum transfer chamber to perform dry cleaning of the fluorine-containing carbon film, and a fourth processing chamber coupled to the vacuum transfer chamber and performing deposition of a metal film. And each of the first and second processing chambers is provided so as to face a substrate to be processed coupled to an exhaust system, the substrate having a substrate holder for holding a substrate, and the substrate to be held by the substrate. Microwave window constituting a part of the outer wall, and a planar microwave antenna provided in combination with the microwave window on the outside of the processing container. And a first gas supply system for supplying a rare gas into the processing container, and a space inside the processing container into a first space part including the microwave window and a second space part including the substrate holder in the processing container. A substrate processing system provided with a second gas supply system provided to be divided so as to form an opening so that plasma formed in the first space portion can enter the second space portion, and introduce a processing gas into the processing vessel. This is provided.

또한, 본 발명에 의하면, 기판상에 불소 첨가 탄소막을, 분자내에 C와 F를 포함하는 원료 가스를 사용한 플라즈마 CVD 프로세스에 의해 퇴적하는 공정과, 상기 불소 첨가 탄소막내에 드라이 에칭에 의해 개구부를 형성하는 공정과, 상기 개구부의 측벽면과 바닥면을 덮도록 제 1 금속막을 퇴적하는 공정으로 이루어지는 반도체 장치의 제조 방법에 있어서, 상기 개구부를 형성하는 공정 후, 상기 제 1 금속막을 퇴적하는 공정 전에, 적어도 상기 개구부의 측벽면 및 바닥면을 덮도록, F와 반응한 경우에 안정한 화합물을 형성하는 금속 원소로 이루어지는 제 2 금속막을 퇴적하는 공정을 마련한 반도체 장치의 제조 방법이 제공된다. Further, according to the present invention, a step of depositing a fluorinated carbon film on a substrate by a plasma CVD process using a source gas containing C and F in a molecule and forming an opening by dry etching in the fluorinated carbon film A method of manufacturing a semiconductor device comprising a step of depositing a first metal film so as to cover a sidewall surface and a bottom surface of the opening, and after the step of forming the opening, before the step of depositing the first metal film, There is provided a method of manufacturing a semiconductor device provided with a step of depositing a second metal film made of a metal element that forms a stable compound when reacted with F so as to cover at least the sidewall surface and the bottom surface of the opening.

또한, 본 발명에 의하면, 기판과, 상기 기판상에 형성된 불소 첨가 탄소막과, 상기 불소 첨가 탄소막내에 형성된 개구부와, 적어도 상기 개구부의 측벽면과 바닥면을 따라서 형성된 제 1 금속막으로 이루어지는 반도체 장치에 있어서, 상기 불소 첨가 탄소막과 상기 제 1 금속막 사이에는, 상기 개구부의 측벽면과 바닥면을 덮도록 제 2 금속막이 형성되어 있으며, 상기 제 2 금속막에는, 상기 불소 첨가 탄소막이 노출되는 상기 개구부의 측벽면과의 계면을 따라서 불화물막이 형성되어 있는 반도체 장치가 제공된다. According to the present invention, there is also provided a semiconductor device comprising a substrate, a fluorinated carbon film formed on the substrate, an opening formed in the fluorinated carbon film, and a first metal film formed along at least the sidewall and bottom surfaces of the opening. 2. The second metal film is formed between the fluorinated carbon film and the first metal film so as to cover the sidewall surface and the bottom surface of the opening, and wherein the fluorinated carbon film is exposed to the second metal film. There is provided a semiconductor device in which a fluoride film is formed along an interface with a side wall surface of an opening.

(실시예 1)(Example 1)

도 2(a), 2(b)는 본 발명의 실시예 1에서 사용되는 마이크로파 플라즈마 처 리 장치(100)의 구성을 나타낸다. 단, 도 2(a)는 마이크로파 플라즈마 처리 장치(100)의 단면도를, 또한 도 2(b)는 래디얼 라인 슬롯 안테나의 구성을 나타내는 도면이다. 2 (a) and 2 (b) show the configuration of the microwave plasma processing apparatus 100 used in the first embodiment of the present invention. 2 (a) is a sectional view of the microwave plasma processing apparatus 100, and FIG. 2 (b) is a diagram showing the configuration of a radial line slot antenna.

도 2(a)를 참조하여, 마이크로파 플라즈마 처리 장치(100)는 복수의 배기 포트(11D)로부터 배기되는 처리 용기(11)를 갖고, 상기 처리 용기(11)내에는 피처리 기판(12)을 유지하는 유지대(13)가 형성되어 있다. 상기 처리 용기(11)의 균일한 배기를 실현하기 위해서, 상기 유지대(13)의 주위에는 링 형상으로 공간(11C)이 형성되어 있으며, 상기 복수의 배기 포트(11D)를 상기 공간(11C)에 연통하도록 등간격으로, 즉 피처리 기판에 대하여 축 대칭으로 형성하는 것에 의해, 상기 처리 용기(11)를 상기 공간(11C) 및 배기 포트(11D)를 거쳐서 균일하게 배기할 수 있다. Referring to FIG. 2A, the microwave plasma processing apparatus 100 has a processing container 11 exhausted from a plurality of exhaust ports 11D, and the substrate 12 to be processed is placed in the processing container 11. A holding table 13 to hold is formed. In order to realize uniform exhaust of the processing container 11, a space 11C is formed in a ring shape around the holder 13, and the plurality of exhaust ports 11D are provided in the space 11C. The processing container 11 can be uniformly exhausted through the space 11C and the exhaust port 11D by being formed at equal intervals, ie, axially symmetric with respect to the substrate to be communicated with each other.

상기 처리 용기(11)상에는, 상기 유지대(13)상의 피처리 기판(12)에 대응하는 위치에, 상기 처리 용기(11)의 외벽의 일부로서, 저손실 유전체로 이루어지는 세라믹 커버 플레이트(17)가 씰링(16A)을 거쳐서 상기 피처리 기판(12)에 대면하도록 형성되어 있다. On the processing container 11, a ceramic cover plate 17 made of a low loss dielectric is formed as a part of the outer wall of the processing container 11 at a position corresponding to the substrate 12 on the holder 13. It is formed so that the said to-be-processed board | substrate 12 may face through the sealing 16A.

상기 커버 플레이트(17)는 상기 처리 용기(11)상에 마련된 링 형상 부재(14)상에 상기 씰링(16A)을 거쳐서 착석하고 있으며, 상기 링 형상 부재(14)에는, 플라즈마 가스 공급 포트(14A)에 연통한, 상기 링 형상 부재(14)에 대응한 링 형상의 플라즈마 가스 통로(14B)가 형성되어 있다. 또한, 상기 링 형상 부재(14)내에는, 상기 플라즈마 가스 통로(14B)에 연통하는 복수의 플라즈마 가스 도입구(14C)가 상기 피처리 기판(12)에 대하여 축 대칭으로 형성되어 있다. The cover plate 17 is seated on the ring-shaped member 14 provided on the processing container 11 via the sealing 16A, and the ring-shaped member 14 has a plasma gas supply port 14A. ), A ring-shaped plasma gas passage 14B corresponding to the ring-shaped member 14 is formed. In the ring-shaped member 14, a plurality of plasma gas introduction ports 14C communicating with the plasma gas passage 14B are formed axially symmetric with respect to the substrate 12 to be processed.

그래서, 상기 플라즈마 가스 공급 포트(14A)에 공급된 Ar, Kr이나 Xe 및 H2 등의 플라즈마 가스는 상기 플라즈마 가스 통로(14B)로부터 상기 도입구(14C)에 공급되어, 상기 도입구(14C)로부터 상기 처리 용기(11) 내부의 상기 커버 플레이트(17) 바로 아래의 공간(11A)에 방출된다. Thus, plasma gases such as Ar, Kr, Xe, and H 2 supplied to the plasma gas supply port 14A are supplied from the plasma gas passage 14B to the inlet port 14C, and the inlet port 14C is provided. From the space 11A immediately below the cover plate 17 inside the processing container 11.

상기 처리 용기(11)상에는, 또한 상기 커버 플레이트(17)상에, 상기 커버 플레이트(17)로부터 4~5㎜ 이간하여, 도 2(b)에 나타내는 방사면을 갖는 래디얼 라인 슬롯 안테나(30)가 마련되어 있다. On the processing container 11, on the cover plate 17, a radial line slot antenna 30 having a radial surface shown in Fig. 2 (b) apart from the cover plate 17 by 4 to 5 mm. Is provided.

상기 래디얼 라인 슬롯 안테나(30)는 상기 링 형상 부재(14)상에 씰링(16B)을 거쳐서 착석하고 있으며, 외부의 마이크로파원(도시하지 않음)에 동축 도파관(21)을 거쳐서 접속되어 있다. 상기 래디얼 라인 슬롯 안테나(30)는 상기 마이크로파원으로부터의 마이크로파에 의해, 상기 공간(11A)에 방출된 플라즈마 가스를 여기한다. The radial line slot antenna 30 is seated on the ring-shaped member 14 via a sealing 16B, and is connected to an external microwave source (not shown) via a coaxial waveguide 21. The radial line slot antenna 30 excites the plasma gas emitted to the space 11A by the microwaves from the microwave source.

상기 래디얼 라인 슬롯 안테나(30)는, 상기 동축 도파관(21)의 외측 도파관(21A)에 접속된 평탄한 디스크 형상의 안테나 본체(22)와, 상기 안테나 본체(22)의 개구부에 형성된, 도 2(b)에 나타내는 다수의 슬롯(18a) 및 이에 직교하는 다수의 슬롯(18b)이 형성된 방사판(18)으로 이루어지고, 상기 안테나 본체(22)와 상기 방사판(18) 사이에는 두께가 일정한 유전체판으로 이루어지는 지상판(遲相板)(19)이 삽입되어 있다. 또한, 상기 방사판(18)에는 동축 도파관(21)을 구성하는 중심 도체(21B)가 접속되어 있다. 상기 안테나 본체(22)상에는 냉매 통로(20A)를 포함 하는 냉각 블록(20)이 마련되어 있다. The radial line slot antenna 30 is formed in the flat disk-shaped antenna main body 22 connected to the outer waveguide 21A of the coaxial waveguide 21 and in the opening of the antenna main body 22, FIG. a dielectric having a plurality of slots 18a shown in b) and a radiating plate 18 having a plurality of slots 18b orthogonal thereto and having a constant thickness between the antenna body 22 and the radiating plate 18. The ground plate 19 which consists of plates is inserted. In addition, the radiating plate 18 is connected to a center conductor 21B constituting the coaxial waveguide 21. On the antenna main body 22, a cooling block 20 including a coolant passage 20A is provided.

이러한 구성의 래디얼 라인 슬롯 안테나(30)에서는, 상기 동축 도파관(21)으로부터 급전된 마이크로파는 상기 디스크 형상의 안테나 본체(22)와 방사판(18) 사이를 반경 방향으로 넓어지면서 진행하지만, 그 때에 상기 지상판(19)의 작용에 의해 파장이 압축된다. 그래서, 이렇게 해서 반경 방향으로 진행하는 마이크로파의 파장에 대응하여 상기 슬롯(18a 및 18b)을 동심원 형상으로, 또한 서로 직교하도록 형성해 놓은 것에 의해, 원편파를 갖는 평면파를 상기 방사판(18)에 실질적으로 수직한 방향으로 방사할 수 있다. In the radial line slot antenna 30 having such a configuration, the microwaves fed from the coaxial waveguide 21 advance while radially widening between the disk-shaped antenna main body 22 and the radiating plate 18. The wavelength is compressed by the action of the ground plate 19. In this way, the slots 18a and 18b are formed concentrically and orthogonally to each other so as to correspond to the wavelengths of the microwaves traveling in the radial direction so that plane waves having circular polarization are substantially applied to the radiation plate 18. Can emit in a vertical direction.

이러한 래디얼 라인 슬롯 안테나(30)를 사용하는 것에 의해, 상기 커버 플레이트(17) 바로 아래의 공간(11A)에 균일한 고밀도 플라즈마가 형성된다. 이렇게 해서 형성된 고밀도 플라즈마는 전자 온도가 낮고, 그 때문에 피처리 기판(12)에 손상이 발생하는 일이 없고, 또한 처리 용기(11) 기벽의 스퍼터링에 기인하는 금속 오염이 발생하는 일도 없다. By using such a radial line slot antenna 30, a uniform high density plasma is formed in the space 11A directly under the cover plate 17. As shown in FIG. The high-density plasma formed in this way has a low electron temperature, and therefore, damage does not occur to the substrate 12 to be processed, and metal contamination due to sputtering of the base wall of the processing container 11 does not occur.

도 2(a), 2(b)의 플라즈마 처리 장치(100)에서는, 또한 상기 처리 용기(11)내, 상기 커버 플레이트(17)와 피처리 기판(12) 사이에, 외부의 처리 가스원(도시하지 않음)으로부터 상기 처리 용기(11)내에 형성된 처리 가스 통로(23 및 24A)를 거쳐서 공급된 처리 가스를 방출하는 다수의 노즐(24B)이 형성된 도체 구조물(24)이 형성되어 있으며, 상기 노즐(24B)의 각각은 공급된 처리 가스를 상기 도체 구조물(24)과 피처리 기판(12) 사이의 공간(11B)에 방출한다. 즉, 상기 도체 구조물(24)은 처리 가스 공급부로서 기능한다. 상기 처리 가스 공급부를 구성하는 도 체 구조물(24)에는, 상기 인접하는 노즐(24B와 24B) 사이에, 도 3에 나타내는 바와 같이 상기 공간(11A)에서 형성된 플라즈마를 상기 공간(11A)으로부터 상기 공간(11B)으로 확산에 의해, 효율적으로 통과시키는 크기의 개구부(24C)가 형성되어 있다. In the plasma processing apparatus 100 of FIGS. 2 (a) and 2 (b), an external processing gas source (in the processing container 11) between the cover plate 17 and the substrate 12 to be processed ( A conductor structure 24 having a plurality of nozzles 24B for discharging the processing gas supplied through the processing gas passages 23 and 24A formed in the processing container 11 from the above-mentioned (not shown) is formed. Each of the 24Bs discharges the supplied processing gas into the space 11B between the conductor structure 24 and the substrate 12 to be processed. In other words, the conductor structure 24 functions as a process gas supply. In the conductor structure 24 constituting the processing gas supply unit, a plasma formed in the space 11A is disposed between the adjacent nozzles 24B and 24B as shown in FIG. 3 from the space 11A. An opening portion 24C having a size that efficiently passes through the diffusion into 11B is formed.

도 3은 상기 처리 가스 공급부(24)의 저면도를 나타낸다. 3 shows a bottom view of the processing gas supply part 24.

도 3으로부터 알 수 있는 바와 같이 상기 노즐(24B)은 상기 처리 가스 공급부(24)의 상기 기판(12)에 대면하는 측에 형성되어 있으며, 상기 커버 플레이트(17)에 면하는 측에는 형성되어 있지 않다. As can be seen from FIG. 3, the nozzle 24B is formed on the side facing the substrate 12 of the processing gas supply part 24, and is not formed on the side facing the cover plate 17. .

그래서, 도 2(a), 2(b)의 플라즈마 처리 장치(100)에 있어서 상기 처리 가스 공급부(24)로부터 상기 노즐(24B)을 거쳐서 처리 가스를 상기 공간(11B)에 방출한 경우, 방출된 처리 가스는 상기 공간(11A)에서 형성된 고밀도 플라즈마에 의해 여기되어, 상기 피처리 기판(12)상에 똑같은 플라즈마 처리가 효율적이고 또한 고속으로, 게다가 기판 및 기판상의 소자 구조를 손상시키는 일 없이, 또한 기판을 오염하는 일 없이 실행된다. 한편, 상기 래디얼 라인 슬롯 안테나(30)로부터 방사된 마이크로파는 도체로 이루어지는 상기 처리 가스 공급부(24)에 의해 저지되어, 피처리 기판(12)을 손상시키는 일은 없다. Therefore, in the plasma processing apparatus 100 of FIGS. 2 (a) and 2 (b), when the processing gas is discharged from the processing gas supply part 24 to the space 11B via the nozzle 24B, the discharge is performed. The processed processing gas is excited by the high density plasma formed in the space 11A so that the same plasma processing on the substrate 12 can be efficiently and at high speed, and without damaging the substrate and the device structure on the substrate, It is also executed without contaminating the substrate. On the other hand, the microwave radiated from the radial line slot antenna 30 is blocked by the processing gas supply part 24 made of a conductor, and does not damage the substrate 12 to be processed.

도 2(a), 2(b)의 기판 처리 장치에서는, 상기 공간(11A 및 11B)이 프로세스 공간을 형성하지만, 도 3의 처리 가스 공급부(24)를 마련한 경우, 상기 공간(11A)에서는 주로 플라즈마의 여기가 발생하고, 한편, 상기 공간(11B)에서는 처리 가스에 의한 성막이 주로 발생한다. In the substrate processing apparatus of FIGS. 2A and 2B, the spaces 11A and 11B form a process space. However, when the processing gas supply part 24 of FIG. 3 is provided, the space 11A is mainly used. Excitation of plasma occurs, and film formation by the processing gas is mainly generated in the space 11B.

도 4(a)는 도 2(a), 2(b)의 플라즈마 처리 장치(100)에 있어서 상기 플라즈마 가스 도입구(14C)로부터 Ar 가스를 도입하는 것에 의해 상기 처리 용기(11)내의 프로세스압을 약 67㎩(0.5Torr)로 설정하고, 또한 상기 래디얼 라인 슬롯 안테나(30)에 2.45㎓ 또는 8.3㎓의 마이크로파를 1.27W/㎠의 파워 밀도로 도입한 경우에 상기 공간(11A 및 11B)을 포함하는 프로세스 공간내에 발생하는 전자 온도의 분포를 나타낸다. 단, 도 4(a) 중, 세로축은 전자 온도를, 가로축은 상기 커버 플레이트 하면으로부터 측정한 거리를 나타낸다. FIG. 4A shows the process pressure in the processing vessel 11 by introducing Ar gas from the plasma gas introduction port 14C in the plasma processing apparatus 100 of FIGS. 2A and 2B. Is set to about 67 kHz (0.5 Torr), and the spaces 11A and 11B are introduced when the radial line slot antenna 30 introduces a microwave of 2.45 GHz or 8.3 GHz at a power density of 1.27 W / cm 2. The distribution of the electron temperature occurring in the process space included is shown. In FIG. 4A, the vertical axis represents electron temperature, and the horizontal axis represents distance measured from the lower surface of the cover plate.

도 4(a)를 참조하여, 전자 온도는 상기 커버 플레이트(17) 바로 아래의 영역에서 가장 높고, 마이크로파 주파수가 2.45㎓인 경우에는 약 2.0eV, 마이크로파 주파수가 8.3㎓인 경우에는 약 1.8eV인 데 반하여, 상기 커버 플레이트(17)로부터 20㎜ 이상 떨어진, 이른바 확산 플라즈마 영역에서는 전자 온도가 거의 일정하여, 1.0~1.1eV의 값을 취하는 것을 알 수 있다. Referring to FIG. 4A, the electron temperature is the highest in the region immediately below the cover plate 17, and is about 2.0 eV when the microwave frequency is 2.45 GHz and about 1.8 eV when the microwave frequency is 8.3 GHz. On the other hand, it can be seen that the electron temperature is almost constant in the so-called diffused plasma region 20 mm or more away from the cover plate 17 and takes a value of 1.0 to 1.1 eV.

이와 같이, 도 2(a), 2(b)의 마이크로파 플라즈마 처리 장치(100)에서는, 매우 낮은 전자 온도의 플라즈마를 형성할 수 있고, 이러한 낮은 전자 온도의 플라즈마를 사용하여 낮은 에너지가 요구되는 프로세스를 실행할 수 있다. As described above, in the microwave plasma processing apparatus 100 of FIGS. 2 (a) and 2 (b), a plasma having a very low electron temperature can be formed, and a process in which low energy is required using such a low electron temperature plasma. You can run

도 4(b)는 도 2(a), 2(b)의 플라즈마 처리 장치(100)에 있어서 상기 처리 용기(11)내에 발생하는 플라즈마 전자 밀도의 분포를 나타낸다. FIG. 4B shows a distribution of plasma electron density generated in the processing container 11 in the plasma processing apparatus 100 of FIGS. 2A and 2B.

도 4(b)를 참조하여, 도시한 예는 도 4(a)와 마찬가지로 상기 플라즈마 가스 도입구(14C)로부터 Ar 가스를 도입하는 것에 의해 상기 처리 용기(11)내의 프로세스압을 약 67㎩(0.5Torr)로 설정하고, 또한 상기 래디얼 라인 슬롯 안테나(30)에 2.45㎓ 또는 8.3㎓의 마이크로파를 1.27W/㎠의 파워 밀도로 도입한 경우에 대한 결과를 나타내지만, 상기 커버 플레이트(17)의 하면으로부터 60~70㎜ 정도의 거리까지는, 주파수가 2.45㎓인 경우이더라도 8.3㎓인 경우이더라도, 1×1012㎝-2의 매우 높은 플라즈마 밀도가 실현되어 있는 것을 알 수 있다. Referring to FIG. 4 (b), the illustrated example shows that the process pressure in the processing vessel 11 is about 67 kPa (by introducing Ar gas from the plasma gas inlet 14C as in FIG. 4 (a)). 0.5 Torr), and a result of introducing 2.45 GHz or 8.3 GHz microwave into the radial line slot antenna 30 at a power density of 1.27 W / cm 2, From the lower surface to a distance of about 60 to 70 mm, even when the frequency is 2.45 GHz or 8.3 GHz, a very high plasma density of 1 × 10 12 cm −2 is realized.

그래서, 본 실시예에서는, 상기 처리 가스 도입구(24)의 위치를, 상기 1×1012㎝-2의 플라즈마 전자 밀도가 실현되도록 상기 커버 플레이트(17)의 하면으로부터 60㎜ 이내의 거리로 설정하고, 상기 프로세스 공간(11A)에 플라즈마를, 상기 플라즈마 가스 도입구(14C)로부터 Ar 가스를 도입하여, 상기 안테나로부터 주파수가 1~10㎓ 정도의 마이크로파를 도입해서 여기하고, 이 상태에서 상기 처리 가스 도입구(24)로부터 상기 프로세스 공간(11B)에 C5F8 가스를 상기 노즐(24B)을 거쳐서 도입하는 것에 의해, 상기 피처리 기판(12)상에 F첨가 탄소막을 형성하는 것이 가능하다. Therefore, in this embodiment, the position of the processing gas inlet 24 is set to a distance within 60 mm from the lower surface of the cover plate 17 so that the plasma electron density of 1 × 10 12 cm −2 is realized. Plasma is introduced into the process space 11A from the plasma gas introduction port 14C, and a microwave having a frequency of about 1 to 10 kHz is introduced and excited from the antenna, and the process is performed in this state. By introducing a C 5 F 8 gas into the process space 11B from the gas inlet 24 via the nozzle 24B, an F-added carbon film can be formed on the substrate 12 to be processed. .

도 5(a)~5(h)는 본 발명의 실시예 1에 따른 반도체 장치의 제조 방법을 나타내는 도면이다. 5A to 5H are diagrams illustrating a method for manufacturing a semiconductor device according to the first embodiment of the present invention.

도 5(a)를 참조하여, SiO2, SiOC 또는 그 밖의 저유전율 절연막(42)이 형성된 Si 기판(41)상에는 SiN막 또는 SiOC막 등으로 이루어지는 캡층(43)이 형성되어 있으며, 상기 캡층(43)상에는, 상기 도 2(a), 2(b)에서 설명한 플라즈마 처리 장치(100)내에 있어서, 상기 프로세스 공간(11B)내에 상기 처리 가스 공급부(24)로부 터 C5F8 원료 가스를 공급하는 것에 의해, F첨가 탄소막(44)이 형성된다. 이러한 F첨가 탄소막(44)의 퇴적은, 예를 들면 기판 온도를 250℃로 설정하고, 약 100㎩의 압력하, 상기 커버 플레이트(17) 바로 아래의 공간(11A)에 Ar 가스를 상기 플라즈마 가스 공급부(14C)로부터 공급하며, 또한 상기 래디얼 라인 슬롯 안테나(30)로부터 주파수가 2.45㎓인 마이크로파를 2.0W/㎠의 파워 밀도로 공급하는 것에 의해, 실행할 수 있다. 도시한 예에서는, 상기 저유전율 절연막(42)내에 Cu 등으로 이루어지는 배선 패턴(42A)이 매설되어 있다. Referring to FIG. 5A, a cap layer 43 made of a SiN film, a SiOC film, or the like is formed on a Si substrate 41 on which SiO 2 , SiOC, or other low dielectric constant insulating film 42 is formed. 43, C 5 F 8 source gas is supplied from the process gas supply part 24 into the process space 11B in the plasma processing apparatus 100 described in FIGS. 2A and 2B. By doing so, the F-added carbon film 44 is formed. The deposition of the F-added carbon film 44 is such that, for example, the substrate temperature is set to 250 ° C., and the Ar gas is introduced into the space 11A directly under the cover plate 17 under a pressure of about 100 Pa. This can be performed by supplying a microwave having a frequency of 2.45 GHz at a power density of 2.0 W / cm 2 from the supply unit 14C and from the radial line slot antenna 30. In the example shown in the figure, a wiring pattern 42A made of Cu or the like is embedded in the low dielectric constant insulating film 42.

평행 평판형 또는 ICP형의 통상의 플라즈마 처리 장치를 사용한 플라즈마 CVD 프로세스에 있어서 F첨가 탄소막(44)을 형성하는 경우에는, 원료 가스 분자가 해리하여 발생하는 F래디컬을 시스템으로부터 제거하기 위해서 수소 가스를 첨가할 필요가 있으며, 그 때문에 얻어지는 F첨가 탄소막은 다량의 수소를 포함하는 것을 피할 수 없다. 이에 반하여, 도 2(a), 2(b)의 플라즈마 처리 장치에 있어서 상기 래디얼 라인 슬롯 안테나(30)로부터 공급된 마이크로파에 의해, 상기 C5F8 원료 가스 등, 분자내에 있어서의 F원자 수와 C원자 수의 비, 즉 F/C가 1보다도 크고 2 미만의 불화 탄소 원료를 해리시킨 경우에는, 수소 가스를 첨가하지 않아도 소망하는 F첨가 탄소막(44)을 형성할 수 있다. 이렇게 해서 형성된 F첨가 탄소막(44)은 수소를 실질적으로 포함하지 않는 막으로 되어 있다. In the case of forming the F-added carbon film 44 in the plasma CVD process using a conventional plasma processing apparatus of a parallel plate type or ICP type, hydrogen gas is removed to remove F radicals generated from dissociation of source gas molecules from the system. It is necessary to add, and the resulting F-added carbon film cannot be avoided containing a large amount of hydrogen. In contrast, in the plasma processing apparatus of FIGS. 2A and 2B, the number of F atoms in a molecule such as the C 5 F 8 source gas is caused by the microwaves supplied from the radial line slot antenna 30. When the ratio of the number of atoms of C and ie, F / C is greater than 1 and less than 2, the fluorinated carbon raw material is dissociated, the desired F-added carbon film 44 can be formed without adding hydrogen gas. The F-added carbon film 44 thus formed is a film substantially free of hydrogen.

이렇게 해서 F첨가 탄소막(44)을 형성한 후, 다음에 도 5(b)의 공정에서 상기 F첨가 탄소막(44)상에, 동일한 플라즈마 처리 장치(100)를 사용하여 SiCN, SiN 또는 SiO2 등의 하드 마스크막(45)을 형성하고, 또한 도 5(c)의 공정에서 상기 하드 마스크막(45)상에 개구부(46A)를 갖는 레지스트 패턴(46)을 통상의 포토리소그래피에 의해 형성한다. 상기 플라즈마 처리 장치(100)에 있어서 상기 하드 마스크막(45)을 SiCN막에 의해 형성하는 경우에는, 상기 처리 가스 공급부(24)로부터 상기 프로세스 공간(11B)에 트리메틸실란을 원료 가스로서 공급하고, 또한 상기 플라즈마 가스 공급부(14C)로부터 Ar 가스와 질소 가스를 상기 커버 플레이트(17) 바로 아래의 공간(11A)에 도입하여 질소 래디컬을 포함하는 플라즈마를 여기한다. 전형적인 경우, 이러한 SiCN막(45)의 퇴적은, 예를 들면 기판 온도를 350℃로 설정하고, 약 200㎩의 압력하, 상기 래디얼 라인 슬롯 안테나(30)로부터 주파수가 2.54㎓인 마이크로파를 1.0W/㎠의 파워 밀도로 공급하는 것에 의해, 실행할 수 있다. In this manner, after the F-added carbon film 44 is formed, SiCN, SiN, SiO 2 or the like is formed on the F-added carbon film 44 using the same plasma processing apparatus 100 in the step of FIG. 5 (b). A hard mask film 45 is formed, and a resist pattern 46 having an opening 46A on the hard mask film 45 is formed by ordinary photolithography in the step of FIG. 5C. In the plasma processing apparatus 100, when the hard mask film 45 is formed of a SiCN film, trimethylsilane is supplied from the processing gas supply part 24 into the process space 11B as a source gas, In addition, Ar gas and nitrogen gas are introduced from the plasma gas supply unit 14C into the space 11A immediately below the cover plate 17 to excite plasma containing nitrogen radicals. In a typical case, the deposition of the SiCN film 45 sets the substrate temperature to 350 ° C., for example, 1.0W of microwaves having a frequency of 2.54 kHz from the radial line slot antenna 30 under a pressure of about 200 Hz. It can be performed by supplying a power density of / cm 2.

또한, 도 5(c)의 공정에서는 상기 레지스트 패턴(46)을 마스크로 상기 하드 마스크층(45)을 패터닝하여 하드 마스크 패턴(45A)을 형성하고, 도 5(d)의 공정에서 상기 하드 마스크 패턴(45A)을 마스크로 그 아래의 F첨가 탄소막(44)을 패터닝하여, 상기 F첨가 탄소막(44)내에, 상기 레지스트 개구부(46A)에 대응한 개구부(44A)를, 상기 배선층(42A)이 상기 개구부(44A)의 바닥부에서 노출하도록 형성한다. In the process of FIG. 5C, the hard mask layer 45 is patterned using the resist pattern 46 as a mask to form a hard mask pattern 45A, and the hard mask is performed in the process of FIG. 5D. The F-added carbon film 44 under the pattern 45A was masked to form an opening 44A corresponding to the resist opening 46A in the F-added carbon film 44. It is formed to expose at the bottom of the opening (44A).

본 실시예에서는, 또한 도 5(e)의 공정에서 도 5(d)의 구조를 도 2(a), 2(b)의 플라즈마 처리 장치(100)내에 다시 도입하여, 상기 플라즈마 가스 도입구(14C)로부터 상기 커버 플레이트(17) 바로 아래의 공간(11A)에 Ar과 질소의 혼합 가스를 도입하는 것에 의해, 질소 래디컬 N*을 생성시킨다. In the present embodiment, the structure of Fig. 5 (d) is again introduced into the plasma processing apparatus 100 of Figs. 2 (a) and 2 (b) in the process of Fig. 5 (e), and the plasma gas introduction port ( Nitrogen radicals N * are produced | generated by introducing the mixed gas of Ar and nitrogen into the space 11A directly under the said cover plate 17 from 14C).

도 5(e)의 공정에서는, 또한 이렇게 해서 생성한 질소 래디컬 N*을 사용해서 상기 프로세스 공간(11B)에서 피처리 기판(41)을 처리하여, 상기 개구부(44A)의 측벽면에서 노출한 상기 F첨가 탄소막(44)의 표면에 존재하는 F원자를 탈리시킨다. 또한, 이러한 질소 래디컬 처리의 결과, 상기 F첨가 탄소막(44)의 노출 표면에서 질소가 결합한 개질층 형성될 가능성도 있다. In the process of FIG. 5E, the substrate 41 is treated in the process space 11B using the nitrogen radicals N * thus produced, and the exposed portions are exposed from the side wall surface of the opening 44A. F atoms present on the surface of the F-added carbon film 44 are detached. As a result of the nitrogen radical treatment, there is also a possibility that a modified layer in which nitrogen is bonded is formed on the exposed surface of the F-added carbon film 44.

도 5(e)의 공정 후, 본 실시예에서는 도 5(f)의 공정에 있어서 도 5(e)의 구조상에 Ta막(47)을 배리어 금속막으로 하여, 상기 Ta막(47)이 상기 하드 마스크막(45)의 표면 및 상기 F첨가 탄소막(44)의 노출측 벽면, 또한 상기 개구부(44A)의 바닥부에서 노출된 배선 패턴(42A)의 표면을 연속해서 덮도록 형성한다. In the present embodiment after the process of Fig. 5E, in the process of Fig. 5F, the Ta film 47 is used as the barrier metal film on the structure of Fig. 5E. The surface of the hard mask film 45 and the exposed wall surface of the F-added carbon film 44 and the surface of the wiring pattern 42A exposed at the bottom of the opening 44A are formed to be continuously covered.

본 실시예에서는 도 5(e)의 공정에 있어서 상기 개구부(44A)의 측벽면에 노출하고 있는 F첨가 탄소막(44)의 표면으로부터 F원자가 제거되어 있기 때문에, 이와 같이 상기 측벽면을 덮도록 Ta막(47)을 형성하더라도 휘발성의 TaF의 형성은 실질적으로 발생하는 일이 없어, 상기 Ta막(47)은 우수한 밀착성을 갖는다. 또한, 상기 F첨가 탄소막(44)내에는 수소가 실질적으로 포함되어 있지 않아, 이 때문에 막(44)으로부터의 HF의 방출도 효과적으로 억제되고 있다. In the present embodiment, since the F atoms are removed from the surface of the F-added carbon film 44 exposed to the sidewall surface of the opening 44A in the process of Fig. 5E, the Ta sidewall is covered in this manner. Even when the film 47 is formed, formation of volatile TaF does not substantially occur, and the Ta film 47 has excellent adhesion. In addition, since hydrogen is substantially not contained in the F-added carbon film 44, the release of HF from the film 44 is also effectively suppressed.

그런데, 도 5(e)의 공정과 같이 F첨가 탄소막을 질소 래디컬에 의해 처리한 경우, 일반적으로는 심한 에칭이 발생해 버려, 개질 처리를 실행하는 것은 매우 곤란하지만, 이는 F첨가 탄소막내에 포함되는 수소가 질소 래디컬과 반응하여 N-H기를 형성하는 것이 원인일 가능성이 있다. 이에 대하여, 본 발명에서는 상기 F첨가 탄소막(44)이 수소를 실질적으로 포함하지 않는 막이기 때문에, 이러한 문제는 발생하지 않는다. By the way, when the F-added carbon film is treated with nitrogen radicals as in the process of Fig. 5 (e), severe etching generally occurs, and it is very difficult to carry out the modification treatment, but this is included in the F-added carbon film. The hydrogen may react with nitrogen radicals to form NH groups. On the other hand, in the present invention, since the F-added carbon film 44 is a film substantially free of hydrogen, such a problem does not occur.

도 5(f)의 공정 후, 도 5(g)의 공정에 있어서 도 5(d)의 구조상에는 상기 개구부(44A)를 충전하도록 Cu층(48)이 전형적으로는 CVD법에 의한 시드층 형성 공정과 전해 도금에 의한 충전 공정을 실행하는 것에 의해 형성되고, 또한 도 5(h)의 공정에 있어서 CMP법에 의해 상기 Cu층(48)의 일부, 상기 Ta 배리어 금속막(47) 및 상기 하드 마스크막(45)까지를 제거하는 것에 의해, 상기 F첨가 탄소막(44)내에 Ta 배리어 금속막(47)을 거쳐서 Cu 배선 패턴 또는 플러그를 구성하는 Cu 패턴(48A)이 형성된 구조를 얻을 수 있다. After the process of FIG. 5 (f), in the process of FIG. 5 (g), the Cu layer 48 typically forms the seed layer by CVD to fill the opening 44A in the structure of FIG. 5 (d). And a part of the Cu layer 48, the Ta barrier metal film 47 and the hard by the CMP method in the step of FIG. 5 (h). By removing the mask film 45, a structure in which the Cu pattern 48A constituting the Cu wiring pattern or the plug is formed in the F-added carbon film 44 via the Ta barrier metal film 47.

앞서도 설명한 바와 같이, 이렇게 해서 얻어진 구조는 안정하고, 신뢰성이 높은 콘택트를 실현한다. As described above, the structure thus obtained realizes a stable and reliable contact.

(실시예 2)(Example 2)

앞서 설명한 본 발명의 실시예 1에 있어서는, 도 5(d)의 드라이 에칭 공정 후, 상기 개구부(44A)의 측벽면에 부착된 불순물을 제거하기 위해서 클리닝 공정을 실행할 필요가 있으며, 이를 드라이 에칭 장치로부터 대기중에 취출하여 실행하고 있었다. In Example 1 of this invention mentioned above, after the dry etching process of FIG. 5 (d), it is necessary to perform a cleaning process in order to remove the impurity adhering to the side wall surface of the said opening part 44A, and this dry etching apparatus Was taken out from the atmosphere and executed.

그러나, 이와 같이 대기중에서 도 5(d)의 구조를 클리닝한 경우에는, 상기 개구부(44A)의 측벽면에 대기중의 수분이 흡착되어, HF 형성의 원인으로 될 우려가 있다. However, when the structure of FIG. 5 (d) is cleaned in the air in this manner, moisture in the air may be adsorbed on the sidewall surface of the opening 44A, which may cause HF formation.

그래서, 본 실시예에서는, 도 5(d)~도 5(f)까지의 공정을 도 6에 나타내는 클러스터형 기판 처리 시스템(60)을 사용해서 실행한다. Therefore, in the present embodiment, the processes from Figs. 5 (d) to 5 (f) are performed using the cluster type substrate processing system 60 shown in Fig. 6.

도 6을 참조하여, 클러스터형 기판 처리 장치(60)는 기판을 출납하는 로드록실(62)이 결합되고 반송 로봇이 설치된 진공 반송실(61)과, 상기 진공 반송실(61)에 결합된 드라이 에칭실(63)과, 상기 진공 반송실(61)에 결합되고 도 5(e)의 개질 처리를 실행하는 개질 처리실(64)과, 상기 진공 반송실(61)에 결합되고 도 5(f)의 Ta막의 퇴적을 실행하는 스퍼터링실(65)과, 상기 진공 반송실(61)에 결합되고, 도 5(d)의 구조에 대하여 드라이 클리닝을 실행하는 클리닝실(66)로 이루어지며, 상기 드라이 에칭실(63)과 개질 처리실(64)의 각각에는, 도 2(a), 2(b)에서 설명한 것과 동일 구성의 플라즈마 처리 장치(100)가 설치되어 있다. Referring to FIG. 6, the cluster-type substrate processing apparatus 60 includes a vacuum transfer chamber 61 in which a load lock chamber 62 for discharging a substrate is coupled and a transfer robot is installed, and dry etching coupled to the vacuum transfer chamber 61. A chamber 63, a reforming chamber 64 coupled to the vacuum conveyance chamber 61 and performing the reforming process of FIG. 5E, and a vacuum chamber 61 coupled to the vacuum conveyance chamber 61, A sputtering chamber 65 for depositing a Ta film and a cleaning chamber 66 coupled to the vacuum transfer chamber 61 and performing dry cleaning for the structure of FIG. Each of the chamber 63 and the reforming processing chamber 64 is provided with a plasma processing apparatus 100 having the same configuration as described with reference to FIGS. 2A and 2B.

그래서, 도 5(c)의 공정 후, 피처리 기판(41)은 상기 레지스트 패턴(46)을 애싱 등에 의해 제거한 후, 상기 로드록실(62)로부터 진공 반송실(61)을 거쳐서 드라이 에칭실(63)에 도입되어, 도 5(d)의 드라이 에칭 공정이 실행된다. Therefore, after the process of FIG. 5C, the substrate 41 to be processed is removed from the resist pattern 46 by ashing or the like, and then, through the vacuum transfer chamber 61, the dry etching chamber ( 63), the dry etching process of Fig. 5D is performed.

이 드라이 에칭 공정에서는, 상기 드라이 에칭실(63)내에 설치된 플라즈마 처리 장치(100)에 있어서, 상기 플라즈마 가스 도입부(14C)로부터 Ar 가스를 공간(11A)에 도입하고, 또한 상기 처리 가스 도입부(24)로부터 N2+H2 등의 에칭 가스를 상기 프로세스 공간(11B)에 도입하며, 또한 상기 기판 유지대(13)에 고주파 전원(13A)으로부터 고주파 바이어스를 인가하면서 상기 래디얼 라인 슬롯 안테나(30)로부터 마이크로파를 상기 공간(11A)에 상기 마이크로파 창(17)을 거쳐서 도입하는 것에 의해, 소망하는 드라이 에칭이 실행된다. In this dry etching step, in the plasma processing apparatus 100 provided in the dry etching chamber 63, Ar gas is introduced into the space 11A from the plasma gas introduction portion 14C, and the processing gas introduction portion 24 is further introduced. The radial line slot antenna 30 while introducing an etching gas such as N 2 + H 2 into the process space 11B and applying a high frequency bias from the high frequency power source 13A to the substrate holder 13. The desired dry etching is performed by introducing microwaves into the space 11A via the microwave window 17.

도 5(d)의 드라이 에칭 공정 후, 상기 피처리 기판(41)은 상기 진공 반송실(61)을 거쳐서 개질 처리실(64)에 반송되어, 도 5(e)의 개질 처리 공정이 실행된다. After the dry etching process of FIG. 5D, the substrate 41 to be processed is conveyed to the reforming chamber 64 via the vacuum transport chamber 61, and the reforming process of FIG. 5E is executed.

이 개질 처리 공정에서는, 상기 개질 처리실(64)에 설치된 플라즈마 처리 장치(100)에 있어서 상기 플라즈마 가스 도입부(14C)로부터 Ar 가스와 질소 가스를 상기 공간(11A)에 도입하고, 또한 상기 래디얼 라인 슬롯 안테나(30)로부터 마이크로파를 상기 공간(11A)에 상기 마이크로파 창(17)을 거쳐서 도입하는 것에 의해, 도 5(e)의 개질 처리가 실행된다. In this reforming process, in the plasma processing apparatus 100 provided in the reforming processing chamber 64, Ar gas and nitrogen gas are introduced into the space 11A from the plasma gas introduction portion 14C, and the radial line slot is provided. By introducing the microwaves from the antenna 30 into the space 11A via the microwave window 17, the modification process of FIG. 5E is executed.

또한, 도 5(e)의 개질 처리 후, 상기 피처리 기판(41)은 진공 반송실(61)을 거쳐서 드라이 클리닝실(66)에 반송되어, NF3, F2, CO2 또는 플루오르화 탄소계 가스를 사용한 드라이 클리닝이 실행된다. In addition, after the modification process of FIG. 5E, the substrate 41 to be processed is conveyed to the dry cleaning chamber 66 via the vacuum conveyance chamber 61, whereby NF 3 , F 2 , CO 2, or fluorocarbon Dry cleaning using the system gas is performed.

상기 처리실(66)에서의 드라이 클리닝 처리가 종료한 피처리 기판(41)은 또한 진공 반송실(61)을 거쳐서 스퍼터링 처리실(65)에 반송되어, 도 5(f)의 공정에 의해 상기 Ta 배리어 금속막(47)이 형성된다. The to-be-processed board | substrate 41 which the dry cleaning process in the said process chamber 66 complete | finished is further conveyed to the sputtering process chamber 65 via the vacuum conveyance chamber 61, and the said Ta barrier by the process of FIG. 5 (f). The metal film 47 is formed.

도 5(f)의 공정 후, 상기 피처리 기판(41)은 상기 진공 반송실(61)을 거쳐서 상기 로드록실(62)로 되돌려진다. After the process of FIG. 5F, the processing target substrate 41 is returned to the load lock chamber 62 via the vacuum transfer chamber 61.

도 7은 도 6의 기판 처리 시스템(60)과 함께 사용되고, 상기 캡막(43), 상기 F첨가 탄소막(44) 및 하드 마스크막(45)의 형성에 사용되는 다른 클러스터형 기판 처리 시스템(80)의 구성을 나타낸다. FIG. 7 is an illustration of another clustered substrate processing system 80 used with the substrate processing system 60 of FIG. 6 and used to form the cap film 43, the F-added carbon film 44, and the hard mask film 45. The configuration is shown.

도 7을 참조하여, 클러스터형 기판 처리 장치(80)는, 기판을 출납하는 로드록실(82)이 결합되고 반송 로봇이 설치된 진공 반송실(81)과, 상기 진공 반송실(81)에 결합되고 상기 캡막(43)의 형성에 사용되는 퇴적실(83)과, 상기 진공 반송실(81)에 결합되고 상기 F첨가 탄소막(44)의 형성에 사용되는 퇴적실(84)과, 상기 진공 반송실(81)에 결합되고 상기 하드 마스크막(45)의 형성에 사용되는 퇴적실(85)을 포함하며, 상기 퇴적실(83, 84 및 85)의 각각에는, 도 2(a), 2(b)에서 설명한 것과 동일 구성의 플라즈마 처리 장치(100)가 설치되어 있다. Referring to FIG. 7, the cluster-type substrate processing apparatus 80 is coupled to a vacuum transfer chamber 81 in which a load lock chamber 82 for discharging a substrate is coupled and a transfer robot is installed, and the vacuum transfer chamber 81 is connected to the above. A deposition chamber 83 used to form the cap film 43, a deposition chamber 84 coupled to the vacuum transfer chamber 81, and used to form the F-added carbon film 44, and the vacuum transfer chamber ( 81 and a deposition chamber 85, which is used to form the hard mask film 45, wherein each of the deposition chambers 83, 84, and 85 is shown in FIGS. 2 (a) and 2 (b). The plasma processing apparatus 100 having the same configuration as that described above is provided.

그래서, 상기 피처리 기판(41)은 절연막(42) 및 배선 패턴(42A)의 형성 후, 상기 로드록실(82)로부터 상기 진공 반송실(81)을 거쳐서 퇴적실(83)에 반송되고, 상기 퇴적실(83)내에 설치되어 있는 플라즈마 처리 장치(100)에 있어서, 상기 플라즈마 가스 공급부(14C)로부터 상기 커버 플레이트(17) 바로 아래의 공간(11A)에 Ar 가스와 질소 가스를 공급하고, 상기 처리 가스 공급부(24)로부터 상기 프로세스 공간(11B)에 트리메틸실란이나 SiH4 등의 Si 함유 원료 가스를 공급하며, 또한 상기 래디얼 라인 슬롯 안테나(30)로부터 상기 공간(11A)에 상기 커버 플레이트(17)를 거쳐서 마이크로파를 공급하는 것에 의해 상기 공간(11A)내에 마이크로파 플라즈마를 여기함으로써, 절연막(42)상에 상기 캡막(43)이 형성된다. Therefore, the substrate 41 to be processed is conveyed from the load lock chamber 82 to the deposition chamber 83 through the vacuum transfer chamber 81 after the formation of the insulating film 42 and the wiring pattern 42A. In the plasma processing apparatus 100 provided in the deposition chamber 83, Ar gas and nitrogen gas are supplied from the plasma gas supply part 14C to the space 11A immediately below the cover plate 17, and the Si-containing raw material gases such as trimethylsilane and SiH 4 are supplied from the processing gas supply part 24 to the process space 11B, and the cover plate 17 from the radial line slot antenna 30 to the space 11A. The cap film 43 is formed on the insulating film 42 by exciting the microwave plasma in the space 11A by supplying microwaves through the?

이렇게 해서 캡막(43)이 형성된 후, 상기 피처리 기판(41)은 상기 퇴적실(83)로부터 진공 반송실(81)을 통해서 퇴적실(84)에 반송되고, 상기 퇴적실(84) 내에 설치되어 있는 플라즈마 처리 장치(100)에 있어서, 상기 플라즈마 가스 공급부(14C)로부터 상기 커버 플레이트(17) 바로 아래의 공간(11A)에 Ar 가스와 질소 가스를 공급하고, 상기 처리 가스 공급부(24)로부터 상기 프로세스 공간(11B)에 C5F8 등, 분자내의 F/C비가 1보다도 크고 2 미만의 불화 탄소 원료 가스를 공급하며, 또한 상기 래디얼 라인 슬롯 안테나(30)로부터 상기 공간(11A)에 상기 커버 플레이트(17)를 거쳐서 마이크로파를 공급하는 것에 의해 상기 공간(11A)내에 마이크로파 플라즈마를 여기하는 것에 의해, 상기 캡막(43)상에 F첨가 탄소막(44)이 형성된다. 앞서도 설명한 바와 같이, 이 F첨가 탄소막(44)의 형성 공정에서는 원료 가스에 수소 가스를 첨가할 필요가 없고, 따라서 얻어지는 F첨가 탄소막(44)은 막내에 실질적인 양의 수소를 포함하지 않는다. After the cap film 43 is formed in this manner, the substrate 41 to be processed is conveyed from the deposition chamber 83 to the deposition chamber 84 through the vacuum transfer chamber 81, and installed in the deposition chamber 84. In the plasma processing apparatus 100, Ar gas and nitrogen gas are supplied from the plasma gas supply unit 14C to the space 11A immediately below the cover plate 17, and from the processing gas supply unit 24. The F / C ratio in the molecule, such as C 5 F 8 and the like, is supplied to the process space 11B with a fluorinated carbon source gas of greater than 1 and less than 2, and from the radial line slot antenna 30 to the space 11A. The F-added carbon film 44 is formed on the cap film 43 by exciting the microwave plasma in the space 11A by supplying microwaves through the cover plate 17. As described above, in the step of forming the F-added carbon film 44, it is not necessary to add hydrogen gas to the source gas, and thus the F-added carbon film 44 obtained does not contain a substantial amount of hydrogen in the film.

이렇게 해서 F첨가 탄소막(44)이 형성된 후, 상기 피처리 기판(41)은 상기 퇴적실(84)로부터 진공 반송실(81)을 통해서 퇴적실(85)에 반송되고, 상기 퇴적실(85)내에 설치되어 있는 플라즈마 처리 장치(100)에 있어서, 상기 플라즈마 가스 공급부(14C)로부터 상기 커버 플레이트(17) 바로 아래의 공간(11A)에 Ar 가스와 질소 가스를 공급하고, 상기 처리 가스 공급부(24)로부터 상기 프로세스 공간(11B)에 트리메틸실란이나 SiH4 등의 Si 함유 원료 가스를 공급하며, 또한 상기 래디얼 라인 슬롯 안테나(30)로부터 상기 공간(11A)에 상기 커버 플레이트(17)를 거쳐서 마이크로파를 공급하는 것에 의해 상기 공간(11A)내에 마이크로파 플라즈마를 여기함으로써, 상기 F첨가 탄소막(44)상에 하드 마스크막(45)이 형성된다. After the F-added carbon film 44 is formed in this manner, the substrate 41 to be processed is conveyed from the deposition chamber 84 to the deposition chamber 85 through the vacuum transfer chamber 81, and the deposition chamber 85 is provided. In the plasma processing apparatus 100 provided therein, Ar gas and nitrogen gas are supplied from the plasma gas supply unit 14C to the space 11A immediately below the cover plate 17, and the processing gas supply unit 24 is provided. Si-containing raw material gas such as trimethylsilane or SiH 4 is supplied to the process space 11B, and microwaves are supplied from the radial line slot antenna 30 to the space 11A via the cover plate 17. The hard mask film 45 is formed on the F-added carbon film 44 by exciting the microwave plasma in the space 11A by supplying it.

이렇게 해서 하드 마스크막(45)이 형성된 피처리 기판(41)은 상기 진공 반송실(81)을 통해서 로드록실로 되돌려지고, 또한 도 5(c)의 레지스트 프로세스 및 포토리소그래피 프로세스로 보내어진다. Thus, the to-be-processed substrate 41 in which the hard mask film 45 was formed is returned to the load lock chamber via the said vacuum transfer chamber 81, and is sent to the resist process and photolithography process of FIG.

이와 같이, 도 7의 클러스터형 기판 처리 시스템(80)을 사용하는 것에 의해, 상기 F첨가 탄소막(44)상에 하드 마스크막(45)을, 상기 불소 첨가 탄소막(44)을 대기에 노출하는 일 없이 형성할 수 있어, 막(44)의 표면에서의 수분의 흡착을 회피할 수 있다. Thus, by using the cluster type substrate processing system 80 of FIG. 7, the hard mask film 45 is exposed on the said F-added carbon film 44, and the said fluorine-added carbon film 44 is not exposed to air | atmosphere. It can be formed, and adsorption of moisture on the surface of the film 44 can be avoided.

(실시예 3)(Example 3)

도 8은 본 발명의 실시예 3에 따른 반도체 장치(120)의 구성을 나타낸다. 단, 도 8 중, 앞서 설명한 부분에는 동일한 참조 부호를 부여하고 설명을 생략한다. 8 shows a configuration of a semiconductor device 120 according to Embodiment 3 of the present invention. However, the same reference numerals are given to the above-described parts in FIG. 8 and the description thereof is omitted.

도 8을 참조하여, 도시한 구성은 앞서 도 5(f)에서 설명한 상태, 즉 Ta 배리어 금속막(47)이 형성된 후, 도 5(g)의 Cu층(48)이 형성되기 전의 상태에 대응하고 있지만, 본 실시예에서는 상기 하드 마스크층(45)의 표면 및 상기 개구부(44A)에서 노출되는 F첨가 탄소막(44)의 측벽면과 상기 Ta 배리어 금속막(47) 사이에 Al막(49)이 퇴적되어 있다. Referring to FIG. 8, the illustrated configuration corresponds to the state described above with reference to FIG. 5F, that is, after the Ta barrier metal film 47 is formed and before the Cu layer 48 of FIG. 5G is formed. In this embodiment, however, the Al film 49 is disposed between the surface of the hard mask layer 45 and the sidewall surface of the F-added carbon film 44 exposed from the opening 44A and the Ta barrier metal film 47. Is deposited.

상기 Al막(49)을 마련하는 것에 의해, 상기 Ta 배리어막(47)이 상기 F첨가 탄소막(44)으로부터 이간되고, 배리어막(47)이 F와 반응하여 휘발성의 TaF를 형성하는 문제를 회피할 수 있다. Al이 F와 반응한 경우, 안정한 AlF를 형성하기 위해 서, 도 8의 구성에서는 상기 Al막(49) 중, 상기 F첨가 탄소막 표면과 접촉하는 계면에는 AlF층이 형성되어 있다. 또한, 상기 Al막(49) 중, 상기 Cu 배선 패턴(42A)과 콘택트하고 있는 개구부(44A)의 바닥부에 대응하는 부분에서는 Al-Cu 합금이 형성되어 있다. By providing the Al film 49, the Ta barrier film 47 is separated from the F-added carbon film 44, and the barrier film 47 reacts with F to avoid the problem of forming volatile TaF. can do. In the case of Al reacting with F, in order to form stable AlF, in the structure of FIG. 8, an AlF layer is formed at an interface in contact with the surface of the F-added carbon film in the Al film 49. In the Al film 49, an Al—Cu alloy is formed at a portion corresponding to the bottom portion of the opening 44A that is in contact with the Cu wiring pattern 42A.

상기 Al막(49)은 스퍼터링에 의해서 형성되는 것이 전형적이지만, ALD법에 의해서도, 또는 CVD법에 의해서도 형성할 수 있다. The Al film 49 is typically formed by sputtering, but can also be formed by the ALD method or the CVD method.

또한, 상기 막(49)으로서는, F와 반응하여 안정한 화합물을 형성하는 금속막이면, 어떠한 것이더라도 사용할 수 있다. 예를 들면, 상기 금속막(49)으로서, Al 외에 Ru, Ni, Co, Pt, Au, Ag 등을 사용할 수 있다. As the film 49, any metal can be used as long as it is a metal film that reacts with F to form a stable compound. For example, as the metal film 49, in addition to Al, Ru, Ni, Co, Pt, Au, Ag or the like can be used.

본 실시예에서도 부식성의 HF의 발생을 회피하기 위해서, 상기 F첨가 탄소막(44)은 F/C비가 1보다도 크고 2보다도 작은 불화 탄소 원료를 사용하여, 도 2(a), 2(b)에서 설명한 마이크로파 플라즈마 처리 장치(100)에 의해 형성하는 것이 바람직하다. Also in this embodiment, in order to avoid the generation of corrosive HF, the F-added carbon film 44 uses a fluorinated carbon raw material having a F / C ratio greater than 1 and smaller than 2, as shown in FIGS. 2 (a) and 2 (b). It is preferable to form by the microwave plasma processing apparatus 100 demonstrated.

그 때, 상기 불화 탄소 원료로서는, C5F8 외에 C3F4, C4F6 등을 사용하는 것도 가능하다. At that time, examples of the fluorinated carbon materials, it is also possible to use, such as C 5 F 8 in addition to C 3 F 4, C 4 F 6.

또한, 본 발명에 따른 불소 첨가 탄소막의 개질은, 앞서 설명한 질소 또는 Ar뿐만 아니라, Kr, C, B, Si 중 어느 하나를 포함하는 래디컬내에 있어서 실행하는 것이 가능하다. In addition, modification of the fluorine-containing carbon film according to the present invention can be carried out in a radical containing any one of Kr, C, B, and Si as well as nitrogen or Ar described above.

이상, 본 발명을 바람직한 실시예에 대해서 설명했지만, 본 발명은 이러한 특정한 실시예에 한정되는 것이 아니라, 특허청구의 범위에 기재한 요지내에서 여러 가지의 변형ㆍ변경이 가능하다. As mentioned above, although this invention was demonstrated about the preferable Example, this invention is not limited to this specific Example, A various deformation | transformation and a change are possible within the summary described in a claim.

본 발명에 의하면, F첨가 탄소막의 노출 표면을 개질하는 것에 의해, 막 표면에 존재하는 F원자가 제거되고, 그 결과, 이러한 막 표면상에 배리어 금속막 등을 형성한 경우에도, 계면에서 휘발성의 불화막이 형성되는 일이 없어, 신뢰성이 높은 전기적 콘택트를 실현할 수 있다. 상기 F첨가 탄소막을 형성할 때에, 전자 온도가 낮은 마이크로파를 사용한 플라즈마 CVD 프로세스를 사용하고, 또한 분자내에 있어서의 F와 C의 원자수의 비 F/C가 1보다도 크고 2 미만의 원료 가스를 사용하는 것에 의해, 수소 가스를 첨가하지 않아도 소망하는 F첨가 탄소막의 퇴적이 실현 가능하게 된다. 즉, 이렇게 해서 형성된 F첨가 탄소막은 막내에 수소를 실질적으로 포함하지 않고, 이 때문에 다층 배선 구조 등에 사용된 경우에도, 배선층이나 다른 절연막을 부식하는 일이 없다. 또한, 본 발명의 F첨가 탄소막에서는 막내에 수소가 실질적으로 포함되지 않기 때문에, 상기 개질 처리를 예를 들어 질소 래디컬을 사용하여 실행한 경우에, 막이 에칭되는 일이 없어, 소망하는 개질 처리를 안정하게, 양호한 재현성으로 실행하는 것이 가능하게 된다. According to the present invention, by modifying the exposed surface of the F-added carbon film, the F atoms present on the film surface are removed. As a result, even when a barrier metal film or the like is formed on the film surface, volatile fluoride at the interface. No film is formed, and highly reliable electrical contact can be realized. In forming the F-added carbon film, a plasma CVD process using microwaves having a low electron temperature is used, and a ratio F / C of the number of atoms of F and C in a molecule is greater than 1 and less than 2 source gases are used. By doing so, deposition of a desired F-added carbon film can be realized without adding hydrogen gas. That is, the F-added carbon film thus formed does not substantially contain hydrogen in the film, and therefore, even when used in a multilayer wiring structure or the like, the wiring layer or other insulating film is not corroded. In addition, in the F-added carbon film of the present invention, since hydrogen is not substantially contained in the film, the film is not etched when the reforming process is performed by using nitrogen radicals, for example, so that the desired reforming process is stable. It is possible to perform with good reproducibility.

또한, 본 발명에 의하면, F첨가 탄소막의 드라이 에칭과 개질 처리, 또한 드라이 클리닝 처리와 금속막 퇴적 처리를 클러스터형의 기판 처리 시스템에 의해 실행하는 것에 의해, 드라이 에칭으로부터 금속막 퇴적 처리까지를, 기판을 대기에 노출하는 일 없이 실행하는 것이 가능하여, 반응성이 높은 F첨가 탄소막의 드라이 에칭 직후의 노출 표면에 대기중의 수분이 흡착되는 일이 없다. According to the present invention, the dry etching and the metal film deposition process are performed by performing the dry etching and the modification process of the F-added carbon film, and the dry cleaning process and the metal film deposition process by the cluster type substrate processing system. Can be carried out without exposing to the atmosphere, and moisture in the atmosphere is not adsorbed on the exposed surface immediately after dry etching of the highly reactive F-added carbon film.

또한, 본 발명에 의하면, F첨가 탄소막상에 Ta막 등의 금속막을 퇴적할 때에, 이 사이에 F와 반응하여 안정한 화합물을 형성하는 제 2 금속막을 개재시키는 것에 의해, TaF 등의 휘발성 화합물이 형성되어 층간 절연막과 배리어 금속막과의 계면이 불안정하게 되는 문제가 회피된다. According to the present invention, when a metal film such as a Ta film is deposited on an F-added carbon film, volatile compounds such as TaF are formed by interposing a second metal film that reacts with F to form a stable compound therebetween. This avoids the problem that the interface between the interlayer insulating film and the barrier metal film becomes unstable.

본 발명은 일반적으로 절연막의 형성 방법에 적용 가능하고, 특히 F(불소) 첨가 탄소막의 성막 방법, 이러한 불소 첨가 탄소막의 성막 방법을 사용한 반도체 장치의 제조 방법 및 이러한 방법에 의해 형성된 반도체 장치, 또는 이러한 반도체 장치의 제조를 위한 기판 처리 시스템에 적용 가능하다.The present invention is generally applicable to a method for forming an insulating film, and in particular, a method for forming an F (fluorine) -added carbon film, a method for manufacturing a semiconductor device using such a method for forming a fluorinated carbon film, and a semiconductor device formed by such a method, or It is applicable to the substrate processing system for manufacture of a semiconductor device.

Claims (5)

삭제delete 기판상에 불소 첨가 탄소막을, 분자내에 C와 F를 포함하는 원료 가스를 사용한 플라즈마 CVD 프로세스에 의해 퇴적하는 공정과, Depositing a fluorinated carbon film on a substrate by a plasma CVD process using a source gas containing C and F in a molecule; 상기 불소 첨가 탄소막내에 드라이 에칭에 의해 개구부를 형성하는 공정과, Forming an opening in the fluorine-added carbon film by dry etching; 상기 개구부의 측벽면과 바닥면을 덮도록 제 1 금속막을 퇴적하는 공정으로 이루어지는 반도체 장치의 제조 방법에 있어서, A method of manufacturing a semiconductor device, comprising the step of depositing a first metal film so as to cover a sidewall surface and a bottom surface of the opening. 상기 개구부를 형성하는 공정 후, 상기 제 1 금속막을 퇴적하는 공정 전에, 적어도 상기 개구부의 측벽면 및 바닥면을 덮도록, F와 반응한 경우에 안정한 화합물을 형성하는 금속 원소로 이루어지는 제 2 금속막을 퇴적하는 공정을 마련한 After the step of forming the opening, and before the step of depositing the first metal film, at least a second metal film made of a metal element which forms a stable compound when reacted with F to cover at least the sidewall surface and the bottom surface of the opening; In the process of depositing 반도체 장치의 제조 방법. The manufacturing method of a semiconductor device. 제 2 항에 있어서, The method of claim 2, 상기 제 2 금속막은 Al, Ru, Ni, Co, Pt, Au, Ag 중으로 이루어지는 그룹 중 으로부터 선택되는 반도체 장치의 제조 방법. And the second metal film is selected from the group consisting of Al, Ru, Ni, Co, Pt, Au, and Ag. 기판과, Substrate, 상기 기판상에 형성된 불소 첨가 탄소막과, A fluorine-added carbon film formed on the substrate, 상기 불소 첨가 탄소막내에 형성된 개구부와, An opening formed in the fluorine-containing carbon film, 적어도 상기 개구부의 측벽면과 바닥면을 따라서 형성된 제 1 금속막으로 이루어지는 반도체 장치에 있어서, A semiconductor device comprising at least a first metal film formed along sidewalls and bottom surfaces of the openings, 상기 불소 첨가 탄소막과 상기 제 1 금속막 사이에는, 상기 개구부의 측벽면과 바닥면을 덮도록 제 2 금속막이 형성되어 있고, Between the fluorine-added carbon film and the first metal film, a second metal film is formed to cover the sidewall surface and the bottom surface of the opening, 상기 제 2 금속막에는, 상기 불소 첨가 탄소막이 노출되는 상기 개구부의 측벽면과의 계면을 따라서 불화물막이 형성되어 있는 In the second metal film, a fluoride film is formed along an interface with the side wall surface of the opening portion through which the fluorine-containing carbon film is exposed. 반도체 장치. Semiconductor device. 제 4 항에 있어서, The method of claim 4, wherein 상기 개구부는 그 바닥부에 있어서 동(銅)배선 패턴을 노출하고, 상기 제 2 금속막은 상기 동배선 패턴과의 계면을 따라서 Cu를 포함하는 합금을 형성하는 반도체 장치.And the opening portion exposes a copper wiring pattern at its bottom portion, and the second metal film forms an alloy containing Cu along an interface with the copper wiring pattern.
KR1020077001738A 2003-08-15 2004-07-23 Semiconductor device and method for manufacturing thereof KR100780199B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020077001738A KR100780199B1 (en) 2003-08-15 2004-07-23 Semiconductor device and method for manufacturing thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00293904 2003-08-15
KR1020077001738A KR100780199B1 (en) 2003-08-15 2004-07-23 Semiconductor device and method for manufacturing thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020067003057A Division KR100782673B1 (en) 2003-08-15 2004-07-23 Method for forming film and method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
KR20070021323A KR20070021323A (en) 2007-02-22
KR100780199B1 true KR100780199B1 (en) 2007-11-27

Family

ID=41637830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077001738A KR100780199B1 (en) 2003-08-15 2004-07-23 Semiconductor device and method for manufacturing thereof

Country Status (1)

Country Link
KR (1) KR100780199B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117764B2 (en) 2010-08-27 2015-08-25 Tokyo Electron Limited Etching method, substrate processing method, pattern forming method, method for manufacturing semiconductor element, and semiconductor element

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8334204B2 (en) * 2008-07-24 2012-12-18 Tokyo Electron Limited Semiconductor device and manufacturing method therefor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299314A (en) * 2001-03-28 2002-10-11 Tadahiro Omi Plasma processing apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299314A (en) * 2001-03-28 2002-10-11 Tadahiro Omi Plasma processing apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9117764B2 (en) 2010-08-27 2015-08-25 Tokyo Electron Limited Etching method, substrate processing method, pattern forming method, method for manufacturing semiconductor element, and semiconductor element

Also Published As

Publication number Publication date
KR20070021323A (en) 2007-02-22

Similar Documents

Publication Publication Date Title
US8119518B2 (en) Noble metal barrier for fluorine-doped carbon films
KR100260775B1 (en) Plasma processing apparatus
US7803705B2 (en) Manufacturing method of semiconductor device and film deposition system
US7662723B2 (en) Methods and apparatus for in-situ substrate processing
JP4256763B2 (en) Plasma processing method and plasma processing apparatus
KR100880134B1 (en) Post-etch photoresist strip with 02 and nh3 for organosilicate glass low-k dielectric etch applications
US20050269294A1 (en) Etching method
TWI362703B (en)
US7713864B2 (en) Method of cleaning semiconductor substrate conductive layer surface
JP4209253B2 (en) Method for forming fluorinated carbon film
KR20060123144A (en) Minimizing the loss of barrier materials during photoresist stripping
KR100780199B1 (en) Semiconductor device and method for manufacturing thereof
US5750208A (en) Method for plasma downstream processing
JP2009295992A (en) Method for manufacturing of semiconductor device, and semiconductor device
US8691709B2 (en) Method of forming metal carbide barrier layers for fluorocarbon films
KR20190015132A (en) Method for processing target object
KR100733440B1 (en) Method of forming fluorinated carbon film

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee