KR100779094B1

KR100779094B1 - Apparatus for calculating phase with binary search

Info

Publication number: KR100779094B1
Application number: KR1020060096630A
Authority: KR
Inventors: 강헌식; 김도영
Original assignee: 한국전자통신연구원
Priority date: 2005-12-07
Filing date: 2006-09-29
Publication date: 2007-11-27
Also published as: KR20070059928A

Abstract

본 발명은 이진 탐색을 이용한 위상 계산 장치에 관한 것으로, 이 장치는 I 성분 데이터의 절대치와 Q 성분 데이터의 절대치 중 큰 값을 수평성분데이터로, 작은 값을 수직성분데이터로 결정하고, 상기 I,Q 성분 데이터가 제m(m=1,...,8) 위상영역- 상기 제m 위상영역은 위상 범위 (m-1)π/4 내지 mπ/4에 해당됨- 중 어느 위상영역에 속하는지를 나타내는 위상영역 정보를 검출하는 분면 선처리부; 상기 수평성분데이터 및 상기 수직성분데이터에 대응되는 위상대표값 x을 검출하는 위상대표값검출부; 및 상기 검출된 위상영역 정보 및 상기 검출된 위상대표값 x을 기초로 상기 I,Q 성분 데이터의 위상 값을 산출하는 분면 후처리부를 포함한다. 본 발명에 따르면, 적은 메모리 및 낮은 계산 복잡도를 가지며, I, Q 성분 데이터의 비트 수에 구애됨이 없이 정확한 위상 계산을 수행할 수 있다.The present invention relates to a phase calculation device using binary search, wherein the device determines the larger of the absolute value of the I component data and the absolute value of the Q component data as horizontal component data and the smaller value as vertical component data. Q component data belongs to the m-th (m = 1, ..., 8) phase region, wherein the m-th phase region corresponds to a phase range (m-1) π / 4 to mπ / 4- A quadrant line processor for detecting phase region information represented; A phase representative value detector for detecting a phase representative value x corresponding to the horizontal component data and the vertical component data; And a quadrant post processor configured to calculate phase values of the I and Q component data based on the detected phase region information and the detected phase representative value x. According to the present invention, it has a low memory and low computational complexity, and it is possible to perform accurate phase calculation without being concerned with the number of bits of I and Q component data.

Description

Apparatus for calculating phase with binary search

도 1a 및 1b는 일반적인 위상 계산 장치의 개념을 설명하기 위한 도면이다.1A and 1B are diagrams for explaining a concept of a general phase calculating device.

도 2는 도 1a의 실시예에서의 룩업테이블을 설명하기 위한 도면이다.FIG. 2 is a view for explaining a lookup table in the embodiment of FIG. 1A.

도 3은 본 발명에서 이용되는 대칭 관계를 설명하기 위한 도면이다.3 is a view for explaining a symmetric relationship used in the present invention.

도 4는 본 발명에서 사용되는 룩업테이블의 개념을 설명하기 위한 도면이다.4 is a view for explaining the concept of a lookup table used in the present invention.

도 5는 본 발명의 일실시예에 따른 이진 탐색을 이용한 위상 계산 장치의 구성을 나타내는 블록도이다.5 is a block diagram illustrating a configuration of a phase calculation apparatus using binary search according to an embodiment of the present invention.

도 6은 도 5의 위상 계산 장치가 이진 탐색하는 과정을 예시하는 흐름도이다.6 is a flowchart illustrating a process of binary searching by the phase calculating apparatus of FIG. 5.

도 7은 N비트 주소를 이루는 비트 값에 대한 설명을 위한 도면이다. 7 is a diagram for explaining a bit value constituting an N-bit address.

도 8은 도5의 위상대표값검출부의 구체적인 구성을 예시하는 블록도이다.8 is a block diagram illustrating a specific configuration of the phase representative value detection unit of FIG. 5.

도 9는 도 8의 쉬프팅부의 구체적인 구성을 예시하는 블록도이다. 9 is a block diagram illustrating a specific configuration of the shifting unit of FIG. 8.

도 10은 도 8의 기준값 산출부 및 주소생성부의 동작을 설명하기 위한 도면이다.FIG. 10 is a diagram for describing operations of the reference value calculator and the address generator of FIG. 8.

도 11은 도 10의 이진 위상 계산부의 구성을 예시한다.11 illustrates a configuration of the binary phase calculator of FIG. 10.

본 발명은 위상 계산 장치에 관한 것으로, 보다 상세하게는 유무선 통신에서 수신된 신호인 I, Q 성분 데이터에 해당되는 위상을 계산하는 위상 계산 장치에 관한 것이다.The present invention relates to a phase calculation device, and more particularly, to a phase calculation device for calculating a phase corresponding to the I, Q component data which is a signal received in wired and wireless communication.

유무선 통신에서 일반적으로 송신되는 신호는 I 성분 데이터 및 Q 성분 데이터를 포함한다. 한편, 송신측과 수신측간의 반송파(carrier) 주파수의 차이에 따라 송수신간 주파수 편이가 발생한다. 발생된 주파수 편이는 사용되는 변조방식에 따라 수신데이터의 복구에 큰 영향을 줄 수 있다. 직교 주파수 분할 변조(Orthogonal Frequency Division Multiplexing : OFDM) 방식이나 광대역(Wide Band)의 CDMA(Code Division Multiplexing Access)와 같은 통신방식에서는 주파수의 편이를 보상해 주지 않으면 수신되는 신호를 제대로 복구할 수 없다. 주파수 편이를 보상해주기 위해서는 먼저 수신측에서 주파수 편이를 추정해야 하는데, 이 주파수 편이 는 복소 신호 형태인 입력 신호의 특정 신호구간(예컨대, Preamble 구간)동안의 위상을 검출함으로써, 추정될 수 있다. 따라서, 주파수 편이 보상 성능을 높이기 위해서는 정확한 위상 검출이 요구된다. 발생된 주파수 편이를 알아내기 위해서는 입력 신호 즉, I, Q 성분 데이터의 위상을 요구되는 정확도에 따라 계산해야 한다. 이 위상을 검출하기 위한 기존의 위상 계산 방법의 예로는 입력되는 복소 신호에 I 성분 데이터 및 Q 성분 데이터가 포함되는 경우, arctan(I성분 데이터 / Q 성분 데이터)의 값을 메모리나 룩업테이블을 이용하는 방식을 들 수 있다. 이러한 기존의 방식은 동일한 위상 값을 가지는 I, Q 성분 데이터값들 각각에 대해서도 그 위상 값을 메모리에 저장해야 하는 방식이므로, 불필요한 메모리의 사용을 초래하며, 또한, 위상 계산에 대한 정확도가 I, Q 성분 데이터값들의 비트수에 결정된다는 제약이 있다.Signals generally transmitted in wired and wireless communication include I component data and Q component data. On the other hand, the frequency shift between the transmission and reception occurs according to the difference in the carrier frequency between the transmitting side and the receiving side. The generated frequency shift can greatly affect the recovery of received data depending on the modulation scheme used. In a communication method such as orthogonal frequency division multiplexing (OFDM) or wideband code division multiplexing access (CDMA), a received signal cannot be properly recovered without compensating for the frequency shift. In order to compensate for the frequency shift, the receiver must first estimate the frequency shift. The frequency shift can be estimated by detecting a phase during a specific signal period (eg, a preamble period) of an input signal in the form of a complex signal. Therefore, accurate phase detection is required to increase the frequency shift compensation performance. To determine the generated frequency shift, the phase of the input signal, i.e., the I and Q component data, must be calculated according to the required accuracy. As an example of a conventional phase calculation method for detecting this phase, when the input complex signal includes the I component data and the Q component data, the value of arctan (I component data / Q component data) is used by using a memory or a lookup table. The way is. Since the conventional method has to store the phase value in the memory for each of I and Q component data values having the same phase value, it causes unnecessary use of the memory, and the accuracy of the phase calculation is There is a constraint that the number of bits of the Q component data values is determined.

본 발명이 이루고자 하는 기술적 과제는, 적은 메모리 및 낮은 계산 복잡도를 가지며, I, Q 성분 데이터의 비트 수에 크게 영향을 받지 않으면서도 우수한 위성 계산 성능을 가진 위상 계산 장치를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a phase calculating apparatus having low memory and low computational complexity, and having excellent satellite calculation performance without being greatly influenced by the number of bits of I and Q component data.

상기의 기술적 과제를 이루기 위한, 본 발명에 의한 이진 탐색을 이용한 위상 계산 장치는 I 성분 데이터의 절대치와 Q 성분 데이터의 절대치 중 큰 값을 수평성분데이터로, 작은 값을 수직성분데이터로 결정하고, 상기 I,Q 성분 데이터가 제m(m=1,...,8) 위상영역- 상기 제m 위상영역은 위상 범위 (m-1)π/4 내지 mπ/4에 해당됨- 중 어느 위상영역에 속하는지를 나타내는 위상영역 정보를 검출하는 분면 선처리부; 상기 수평성분데이터 및 상기 수직성분데이터에 대응되는 위상대표값 x을 검출하는 위상대표값검출부; 및 상기 검출된 위상영역 정보 및 상기 검출된 위상대표값 x을 기초로 상기 I,Q 성분 데이터의 위상 값을 산출하는 분면 후처리부를 포함한다.In order to achieve the above technical problem, a phase calculation device using binary search according to the present invention determines a larger value of an absolute value of I component data and an absolute value of Q component data as horizontal component data and a smaller value as vertical component data, The phase region of the m-th (m = 1, ..., 8) phase, wherein the m-th phase region corresponds to a phase range (m-1) π / 4 to mπ / 4 A quadrant line processor detecting phase region information indicating whether or not belonging to the second region; A phase representative value detector for detecting a phase representative value x corresponding to the horizontal component data and the vertical component data; And a quadrant post processor configured to calculate phase values of the I and Q component data based on the detected phase region information and the detected phase representative value x.

바람직하게, 상기 위상대표값검출부는 상기 제1 위상영역이 분할되어 형성되 는 2^N 개의 부분영역 각각의 위상을 대표하는 위상대표값을 저장하고, 상기 저장된 위상대표값 중 입력된 주소(A_N-1A_N-2…A₀)에 대응되는 위상대표값을 출력하는 위상대표값저장부; 상기 수직성분데이터가 제n(n=1,_…,N) 기준값보다 크면 A_N-n의 값을 제1 이진값으로, 상기 수직성분데이터가 상기 제n(n=1,_…,N) 기준값보다 작거나 같으면 A_N-n의 값을 제2 이진값으로 결정하여, 상기 주소를 생성하는 주소생성부; 및 상기 제1 기준값으로서, 상기 수평성분데이터의 1/2을 상기 주소생성부에 제공하고, 상기 제n(n=2,_…,N) 기준값으로서, A_N-n이 제1 이진값이면 제n (n=1,_…,N-1) 기준값의 3/2를, A_N-n이 제2 이진값이면 제n (n=1,_…,N-1) 기준값의 1/2을 상기 주소생성부에 제공하는 기준값생성부를 포함한다.Preferably, the phase representative value detection unit stores a phase representative value representing a phase of each of the 2 ^N partial regions formed by dividing the first phase region, and inputs an address (A _N−) among the stored phase representative values. A phase representative value storage unit for outputting a phase representative value corresponding to ₁ A _N-2... A ₀ ); If the vertical component data is greater than the nth (n = 1, _... , N) reference value, the value of A _Nn is a first binary value, and the vertical component data is less than the nth (n = 1, _... , N) reference value. _Equals or equal to, an address generator that determines the value of A _Nn as a second binary value and generates the address; And providing 1/2 of the horizontal component data as the first reference value to the address generation section, and if A _Nn is the first binary value as the nth (n = 2, _... , N) reference value, n = 1, _…, N-1) 3/2 of the reference value, and if A _Nn is the second binary value, then 1/2 of the n (n = 1, _…, N-1) reference values is provided to the address generator. And a reference value generation unit.

바람직하게, 상기 분면 선처리부는 상기 I, Q 성분 데이터의 사분면 정보 및 상기 I성분 데이터의 절대치와 상기 Q 성분 데이터의 절대치의 비교 결과를 상기 위상영역 정보로 이용한다.Preferably, the quadrant line processor uses the quadrant information of the I and Q component data, and a comparison result of the absolute value of the I component data and the absolute value of the Q component data as the phase region information.

바람직하게, 상기 분면 후처리부는 상기 위상영역 정보를 기초로, 상기 I,Q 성분 데이터가 제1 위상영역, 제2 위상영역, 제3 위상영역, 제4 위상영역, 제5 위상영역, 제6 위상영역, 제7 위상영역 및 제8 위상영역에 속하는 경우, 각각 x, π/2-x, π/2+x, π-x, -π+x, -π/2-x, -π/2+x 및 -x를 상기 위상값으로 결정한다.Preferably, the quadrant post-processing unit includes the first, second, third, fourth, fourth, fifth, and sixth phase regions based on the phase region information. When belonging to the phase region, the seventh phase region and the eighth phase region, x, π / 2-x, π / 2 + x, π-x, -π + x, -π / 2-x, and -π /, respectively 2 + x and -x are determined as said phase values.

이하, 첨부된 도면들을 참조하여 본 발명에 따른 방법 및 장치에 대해 상세히 설명한다.Hereinafter, a method and an apparatus according to the present invention will be described in detail with reference to the accompanying drawings.

도 1a를 참조하면, 수신된 복소 입력 신호에 포함된 I 성분 데이터 및 Q 성분 데이터에 대응되는 1사분면 위상 값이 룩업테이블(100)로부터 출력된다. 즉, 룩업테이블(100)은 0~π/2 범위의 위상대표값들을 저장한다. 부호선택기(110)는 상기 I, Q 성분 데이터가 위치한 사분면에 대한 정보를 상기 I, Q 성분 데이터의 부호 값을 이용하여 검출한다. 분면 처리기(120)는 룩업테이블(100)의 출력 값 및 사분면 정보를 기초로 I, Q 성분 데이터에 따른 위상을 산출한다. 구체적으로 분면 처리기(120)는 대칭 관계를 이용하는데, 사분면 정보가 1사분면에 해당되면, 룩업테이블(100)의 출력 값 자체가 I, Q 성분 데이터에 따른 위상이 되며, 사분면 정보가 2사분면에 해당되면, π/2와 룩업테이블(100)의 출력 값의 합이 자체가 I, Q 성분 데이터에 따른 위상이 되며, 사분면 정보가 3사분면에 해당되면, -π와 룩업테이블(100)의 출력 값의 합이 자체가 I, Q 성분 데이터에 따른 위상이 되며, 사분면 정보가 4사분면에 해당되면, -π/2와 룩업테이블(100)의 출력 값의 합이 자체가 I, Q 성분 데이터에 따른 위상이 되는 것이다. 그러나, 이러한 구조에 따르면, 입력되는 I,Q 성분 데이터 값이 그대로 룩업테이블(100)에 이용되기 때문에 보다 더 정확한 위상 값을 산출하기 위해서는 상당한 크기의 룩업테이블(100)이 요구된다는 단점이 있다.Referring to FIG. 1A, one-quadrant phase values corresponding to I component data and Q component data included in the received complex input signal are output from the lookup table 100. That is, the lookup table 100 stores phase representative values in the range of 0 to π / 2. The code selector 110 detects information on the quadrant in which the I and Q component data are located using the sign values of the I and Q component data. The quadrant processor 120 calculates a phase according to I and Q component data based on the output value of the lookup table 100 and the quadrant information. Specifically, the quadrant processor 120 uses a symmetric relationship. When the quadrant information corresponds to one quadrant, the output value of the lookup table 100 becomes a phase according to I and Q component data, and the quadrant information is divided into two quadrants. If applicable, the sum of π / 2 and the output values of the lookup table 100 itself is a phase according to I and Q component data, and if quadrant information corresponds to three quadrants, the output of -π and the lookup table 100 If the sum of the values is a phase according to the I and Q component data, and the quadrant information corresponds to the fourth quadrant, the sum of -π / 2 and the output values of the lookup table 100 is itself related to the I and Q component data. It is a phase according. However, according to this structure, since the input I, Q component data values are used in the lookup table 100 as it is, there is a disadvantage that the lookup table 100 having a considerable size is required to calculate a more accurate phase value.

도 1b의 실시예는 도 1a의 실시예에 정규화 블록(130)을 더 추가시킨 구조로서, 부호선택기(150) 및 분면처리기(160)는 도 1a의 부호선택기(110) 및 분면처리기(120)와 기능과 작용이 동일하므로 이에 대한 설명은 생략한다. 정규화 블 록(130)은 Q 성분 데이터를 I 성분 데이터로 나누는 정규화를 수행하고, 룩업테이블(140)은 정규화 블록(130)의 출력에 대응되는 arctan 값을 출력한다. 도 1b의 실시예에 따르면 룩업테이블(140)의 크기는 도 1a의 실시예보다 작을 가능성은 있으나,나눗셈 연산이 요구되는 정규화 블록(130)을 구비해야 하므로 계산상 복잡도가 증가되는 단점이 있다.The embodiment of FIG. 1B is a structure in which the normalization block 130 is further added to the embodiment of FIG. 1A, and the code selector 150 and the quadrant processor 160 may include the code selector 110 and the quadrant processor 120 of FIG. 1A. And function and operation are the same, so description thereof is omitted. The normalization block 130 performs normalization by dividing the Q component data into I component data, and the lookup table 140 outputs an arctan value corresponding to the output of the normalization block 130. According to the embodiment of FIG. 1B, the size of the lookup table 140 may be smaller than that of the embodiment of FIG. 1A. However, since the lookup table 140 needs to include a normalization block 130 that requires a division operation, computational complexity increases.

도 2는 도 1a의 실시예에서의 룩업테이블(100)을 설명하기 위한 도면이다. 나눗셈 연산이 요구되는 정규화 블록(130)을 구비하지 않기 위해서 도 1a의 실시예에 따른 룩업테이블(100)이 사용된다. 도 2를 참조하면, 동일한 위상에 해당되는 I,Q 성분 데이터 쌍 각각을 룩업테이블(100) 또는 메모리에 저장해야 한다. 따라서, 동일한 위상 값에 해당되는 많은 I, Q 성분 데이터 쌍이 저장되어야 한다는 단점이 있다. 예컨대, I, Q 성분 데이터 각각이 3비트로 표현되는 경우, 기울기 Q/I = 1/2인 직선의 경우 I,Q 성분 데이터 쌍 (2,1), (4,2), (6,3)은 동일한 기울기, 즉 동일한 위상을 가지지만 이들 각각이 메모리에 저장되어야 하므로 메모리의 용량을 증가시키게 된다. 특히, 입력되는 I,Q 성분 데이터의 비트 해상도(bit resolution)가 클 수록 요구되는 메모리의 용량은 더욱 더 증가된다. 또한, 이러한 방식은 산출되는 위상의 정확도가 I, Q 성분 데이터의 비트 해상도에 비례하는 특성을 가지므로 이 특성으로 인해서도 요구되는 메모리의 용량은 더욱 더 증가된다. 따라서 본 발명은 이러한 단점들을 해결하기 위해, 동일한 위상을 가지는 입력 값에 대해 중복된 룩업 테이블이나 메모리를 가지지 않으면서 위상의 정확도가 I, Q 성분 데이터의 비트 해상도에 의존하지 않는 위상 계산 장치를 제안한다. FIG. 2 is a diagram for explaining a lookup table 100 in the embodiment of FIG. 1A. The lookup table 100 according to the embodiment of FIG. 1A is used to avoid having a normalization block 130 where division operations are required. Referring to FIG. 2, each pair of I and Q component data corresponding to the same phase must be stored in the lookup table 100 or a memory. Therefore, there is a disadvantage that many I and Q component data pairs corresponding to the same phase value must be stored. For example, when each of the I and Q component data is represented by 3 bits, for a straight line having a slope Q / I = 1/2, I, Q component data pairs (2,1), (4,2), (6,3) Have the same slope, i.e. the same phase, but each of them must be stored in memory, thereby increasing the capacity of the memory. In particular, the larger the bit resolution of the input I, Q component data, the more the required memory capacity is increased. In addition, this method has a characteristic that the accuracy of the calculated phase is proportional to the bit resolution of the I and Q component data, so that the required memory capacity is further increased. Therefore, in order to solve these disadvantages, the present invention proposes a phase calculation apparatus in which the accuracy of phase does not depend on the bit resolution of I and Q component data without having a duplicate lookup table or memory for input values having the same phase. do.

도 3을 참조하면 복소 평면 상의 한 점(I,Q)의 위상은 0~π/4 영역 내에 위치한 하나의 위상을 통해 나타낼 수 있음을 알 수 있다. (m-1)π/4 내지 mπ/4의 값을 가지는 위상이 위치하는 제m(m=1,...,8) 위상영역이 있다고 할 때, 제2 위상영역에 위치한 점 (I,Q)에 따른 각도가 π/2-α인 경우(즉, Q축으로부터 α의 각도를 이루는 경우), 이는 제1 위상영역에 있는 한점(I', Q')의 각도 α와 π/2의 관계 식으로 표현될 수 있다. 즉, 사분면에 위치한 임의의 한 점의 각도는 제1 위상영역의 각도로 대응한 후, 상기 한 점의 사분면 위치만 고려하면 구할 수 있다. 이러한 대칭 관계를 이용하면 제1 위상영역에 해당되는 각도만 메모리에 저장하면 족하므로 위상 메모리의 용량을 줄일 수 있다.Referring to FIG. 3, it can be seen that the phase of one point (I, Q) on the complex plane can be represented through one phase located in the region of 0 to π / 4. Assuming that there is an m-th (m = 1, ..., 8) phase region where a phase having a value of (m-1) π / 4 to mπ / 4 is located, the point (I, When the angle according to Q) is π / 2-α (that is, when the angle of α is made from the Q axis), this is the angle α and π / 2 of one point (I ', Q') in the first phase region. It can be expressed as a relational expression. That is, the angle of any one point located in the quadrant corresponds to the angle of the first phase region, and can be obtained by considering only the quadrant position of the one point. Using this symmetry, only the angle corresponding to the first phase region needs to be stored in the memory, thereby reducing the capacity of the phase memory.

표 1은 본 발명에서 사용되는 대칭 관계를 나타낸다. 즉, 제1 위상영역의 위상대표 값을 저장한 룩업테이블로부터 I, Q 성분 데이터에 대응되는 위상대표 값 x가 추출되고, I, Q 성분 데이터가 제m 위상영역에 위치하는 경우, I, Q 성분 데이터에 따른 위상 값을 나타내는 테이블이다. Table 1 shows the symmetry relationships used in the present invention. That is, when the phase representative value x corresponding to the I and Q component data is extracted from the lookup table storing the phase representative value of the first phase region, and the I and Q component data are located in the m th phase region, I, Q Table showing phase values according to component data.

위상영역Phase region I, Q 성분 데이터의 위상 값Phase value of I, Q component data 제1 위상영역(A)(0~π/4)First phase region A (0 to π / 4) x x 제2 위상영역(B)(π/4~π/2)Second phase region B (π / 4 to π / 2) π/2-xπ / 2-x 제3 위상영역(C)(π/2~3π/4)Third phase region C (π / 2 to 3π / 4) π/2+xπ / 2 + x 제4 위상영역(D)(3π/4~π)Fourth phase region D (3π / 4 to π) π-xπ-x 제5 위상영역(H)(-π~-3π/4)5th phase region (H) (-π ~ -3π / 4) -π+x-π + x 제6 위상영역(G)(-3π/4~-π/2)Sixth phase region G (-3π / 4 to -π / 2) -π/2-x-π / 2-x 제7 위상영역(F)(-π/2~-π/4)7th phase region F (-π / 2--π / 4) -π/2+x-π / 2 + x 제8 위상영역(E)(-π/4~-0)Eighth phase region E (-π / 4 to -0) -x-x

본 발명에서 사용되는 룩업테이블은 제1 위상영역이 분할되어 형성되는 2^N 개의 부분영역 각각에 대해, 상기 각 부분영역에 해당되는 위상대표값을 저장한다. 도 4를 참조하면, 제1 위상영역을 기울기 k/2^N(여기서, k=1, 2,_…,2^N-1)를 가지는 직선으로 분할한다. 도 4에서 제1 위상영역을 이진수의 기수승에 따라 분할하는 이유는 제1 위상영역을 N등분하는 경우보다 훨씬 더 계산 복잡도가 적기 때문이다. 룩업테이블은 도 4와 같이 분할된 2^N 개의 부분영역 각각에 대한 위상 대푯값을 저장하고, 입력된 N비트 주소에 해당되는 위상 대푯값을 출력한다. 여기서, N비트 주소는 이진 탐색(Binary Search) 방식을 이용하며 낮은 계산 복잡도로 구할 수 있다.The lookup table used in the present invention stores phase representative values corresponding to the respective partial regions for each of the 2 ^N partial regions formed by dividing the first phase region. Referring to FIG. 4, the first phase region is divided into a straight line having a slope k / 2 ^N (where k = 1, 2, _..., 2 ^N −1). In FIG. 4, the reason for dividing the first phase region according to the binary power of the binary number is that the computational complexity is much smaller than in the case of dividing the first phase region by N equals. The lookup table stores a phase representative value for each of the divided ^N subregions as shown in FIG. 4, and outputs a phase representative value corresponding to the input N-bit address. Here, the N-bit address uses a binary search method and can be obtained with low computational complexity.

도 5를 참조하면 본 실시예의 위산 계산 장치는 분면 선처리부(500), 위상대표값검출부(530) 및 분면 후처리부(560)를 포함하여 이루어진다.Referring to FIG. 5, the gastric acid calculation device of the present embodiment includes a quadrant preprocessing unit 500, a phase representative value detection unit 530, and a quadrant postprocessing unit 560.

분면 선처리부(500)는 I 성분 데이터와 Q 성분 데이터로 구성된 복소 신호를 입력받고, I 성분 데이터의 절대치와 Q 성분 데이터의 절대치 중 큰 값을 수평성분데이터로, 작은 값을 수직성분데이터로 결정하고, (m-1)π/4 내지 mπ/4의 값을 가지는 위상이 위치하는 제m(m=1,_{… ,}8) 위상영역 중 상기 I,Q 성분 데이터에 따른 위상이 위치하는 위상영역에 대한 정보를 검출한다. 위상영역에 대한 정보는 상기 I,Q 성분 데이터에 따른 위상이 제8개의 위상영역 중 어느 위상영역에 위치하는지를 나타내는 정보이며, 이 위상영역에 대한 정보의 예로는 I, Q 성분 데이터의 사분면 정보 및 상기 I성분 데이터의 절대치와 상기 Q 성분 데이터의 절대치의 비교 결과를 들 수 있다. 이러한 위상영역 정볼를 사용하는 분면 선처리부(500)는 도 5를 참조하면, 절대치산출부(505), 분면정보산출부(510), 비교기(515) 및 스위칭부(520)를 포함하여 이루어진다.The quadrant line processor 500 receives a complex signal composed of I component data and Q component data, and determines a larger value of the absolute value of the I component data and the absolute value of the Q component data as horizontal component data and a small value as vertical component data. And a phase region in which a phase according to the I, Q component data is located among the m (m = 1, _..., 8) phase regions in which a phase having a value of (m-1) π / 4 to mπ / 4 is located. Detect information about The information on the phase region is information indicating which phase region of the eighth phase region according to the I, Q component data is located. Examples of the information on the phase region include quadrant information of I, Q component data and The comparison result of the absolute value of the said I component data and the absolute value of the said Q component data is mentioned. Referring to FIG. 5, the quadrant line processor 500 using the phase domain information includes an absolute value calculator 505, a quadrant information calculator 510, a comparator 515, and a switching unit 520.

절대치산출부(505)는 I 성분 데이터의 절대치인 I'와 Q 성분 데이터의 절대치인 Q'를 산출하며, 분면정보 산출부(510)는 I,Q 성분 데이터의 부호값을 기초로 상기 I,Q 성분 데이터에 따른 위상이 제1 내지 제4 사분면 중 어느 사분면에 위치하는 지를 검출하여, 사분면 정보를 출력하며, 비교기(515)는 I 성분 데이터의 절대치와 Q 성분 데이터의 절대치를 비교하고, 비교 결과 A_N를 출력한다. 여기서의 위상영역 정보는 사분면 정보와 비교 결과이며, 이 정보들은 상기 I,Q 성분 데이터에 따른 위상이 8개의 위상영역 중 어느 위상영역에 위치하는지에 대응된다. 스위칭부(520)는 위상대표값검출부(530)가 이진탐색을 할 수 있도록 I 성분 데이터의 절대치와 Q 성분 데이터의 절대치 중 큰 값을 수평성분데이터 H로, 작은 값을 수직성분데이터 V로 위상대표값검출부(530)에 제공한다.The absolute value calculating unit 505 calculates I 'which is the absolute value of I component data and Q' which is the absolute value of Q component data, and the quadrant information calculating unit 510 calculates I, Q based on code values of I, Q component data. Which quadrant of the first to fourth quadrants the phase according to the Q component data is detected and outputs quadrant information, and the comparator 515 compares the absolute value of the I component data with the absolute value of the Q component data, and compares Output the result A _N. The phase region information here is a result of comparison with quadrant information, and the information corresponds to which phase region of the eight phase regions the phase according to the I, Q component data is located. The switching unit 520 phases the larger of the absolute value of the I component data and the absolute value of the Q component data into the horizontal component data H and the smaller value into the vertical component data V so that the phase representative value detector 530 can perform a binary search. The representative value detector 530 is provided.

위상대표값검출부(530)는 상기 수평성분데이터 및 상기 수직성분데이터에 대응되는 위상대표값 x을 검출한다.The phase representative value detector 530 detects a phase representative value x corresponding to the horizontal component data and the vertical component data.

분면 후처리부(560)는 상기 검출된 위상영역 정보 및 상기 검출된 위상대표값 x을 기초로 상기 I,Q 성분 데이터의 위상 값을 산출한다. 구체적으로, 분면 후처리부(560)는 상기 I,Q 성분 데이터에 따른 위상이 8개의 위상영역 중 어느 위상영역에 위치하는지를 나타내는 위상영역 정보와 상기 검출된 위상대표값x를 기초로 표 1의 대칭관계를 이용하여 검출하고, I,Q 성분 데이터에 따른 위상값을 산출한다.The quadrant post-processing unit 560 calculates phase values of the I and Q component data based on the detected phase region information and the detected phase representative value x. Specifically, the quadrant post-processing unit 560 performs symmetry of Table 1 based on phase region information indicating which phase region among eight phase regions according to the I and Q component data is located and the detected phase representative value x. It detects using a relationship and computes a phase value according to I, Q component data.

도 6의 흐름도를 도 5를 참조하여 설명하며 입력된 I 성분 데이터와 Q 성분 데이터가 각각 I, Q라는 값을 가지고 있음을 전제로 설명한다.The flowchart of FIG. 6 will be described with reference to FIG. 5 and will be described on the premise that the input I component data and Q component data have values of I and Q, respectively.

S600 단계에서, 도 5의 위상 계산 장치가 초기화되는데, 초기화되는 정보의 예로는 N 및 n을 들 수 있다. N은 원하는 위상 검출 정밀도를 얻기 위한 이진 탐색 횟수의 값으로 설정되며, 후술할 주소의 비트 해상도에 대응된다. n은 일종의 카운터로서 0의 값으로 설정된다. 즉, S600 단계에서, I,Q에 따른 위상의 정밀도를 보장하기 위해 몇 등분(2^N)을 해야할 지가 결정된다. 예컨대, 허용되는 위상 검출 정밀도가 θ인 경우, θ<(π/4)/2^N를 만족시키는 N 값이 사용된다.In operation S600, the phase calculation apparatus of FIG. 5 is initialized. Examples of the information to be initialized include N and n. N is set to a value of the number of binary search times to obtain a desired phase detection precision, and corresponds to the bit resolution of an address to be described later. n is a counter that is set to a value of zero. That is, in step S600, it is determined how many equal parts ( ^2N ) should be made to ensure the accuracy of the phase according to I, Q. For example, when the allowable phase detection accuracy is θ, an N value satisfying θ <(π / 4) / 2 ^N is used.

S610 내지 S630 단계는 분면 선처리부(500)가 수행하는 데, 구체적으로 설명하면 다음과 같다.Steps S610 to S630 are performed by the quadrant line processing unit 500, which will be described in detail below.

S610 단계에서, 절대치산출부(505)는 I 성분 데이터의 절대치 I'와 Q 성분 데이터의 절대치 Q'를 산출하며, 분면정보 산출부(510)는 I,Q의 부호값을 기초로 상기 I,Q 성분 데이터에 따른 위상이 제1 내지 제4 사분면 중 어느 사분면에 위치하는 지를 검출하여, 사분면 정보를 출력한다.In operation S610, the absolute value calculating unit 505 calculates the absolute value I ′ of the I component data and the absolute value Q ′ of the Q component data, and the quadrant information calculating unit 510 generates the I, Q based on the code values of I, Q. The quadrant information is output by detecting which quadrant of the first to fourth quadrants the phase according to the Q component data is located.

S620 단계에서, 비교기(515)는 I'와 Q'를 크기 비교하여 비교 결과를 출력한다.In step S620, the comparator 515 magnitude compares I 'and Q' and outputs a comparison result.

S625 및 S630 단계에서, 스위칭부(520)는 I', Q' 중 큰 값을 수평성분데이터인 H로, 작은 값을 수직성분데이터 H로 위상대표값검출부(530)에 제공하며, S620 단계의 비교 결과는 A_N의 값으로 출력되는 데, 본 실시예에서는 I'>Q'이면 A_N=0이며, I'≤Q'이면 A_N=1로 출력된다. I'≤Q'이면, (I',Q')는 45~90도 사이에 존재하므로, 스위칭부(520)가 두 값 I',Q'를 스와핑하여 강제적으로 좌표(H,V)를 0~45도에 위치하도록 하는 것이다.In steps S625 and S630, the switching unit 520 provides the phase representative value detection unit 530 with a large value of I 'and Q' as H, which is a horizontal component data, and a vertical value with vertical component data, H, in step S620. the results of the comparison to output the value of _N a, in this embodiment, an I '>Q' is a _N = 0, _N = 1 is outputted to the a is I'≤Q '. If I'≤Q ', (I', Q ') exists between 45 and 90 degrees, so the switching unit 520 swaps the two values I', Q 'forcibly to zero coordinates (H, V). It is located at ~ 45 degrees.

S640 단계에서, 카운터 값 n이 증가되어 1로 설정된다.In step S640, the counter value n is incremented and set to 1.

S650 단계 내지 S685 단계는 위상대표값검출부(530)가 수행하며, 그 과정에서 N 비트 주소(A_N-1A_N-2…A₀)를 이루는 비트 값 A_N-n(여기서, n=1,...,N)이 산출된다. S650 단계에서 우측 쉬프트 연산 등을 통하여 새로운 H, V 값이 산출되며, S660 단계에서 현재의 H, V값을 크기 비교한다. 이 비교 과정은 현재의 (H, V)에 따른 좌표가 y=(1/2ⁿ)x의 직선으로 구획되는 두 평면 중 어느 평면에 위치하는지를 검출하는 과정에 대응된다. 도 7은 N비트 주소를 이루는 비트 값에 대한 설명을 위한 도면이다. Steps S650 to S685 are steps that make up a phase representative value detector 530 is performed, in the process, N-bit address (A _N-1 _{N-A 2} ... A ₀₎ Bits A _Nn (here, n = 1 ,. .., N) is calculated. In operation S650, new H and V values are calculated through a right shift operation. In operation S660, the current H and V values are compared. This comparison process corresponds to the process of detecting which of two planes the current coordinates according to (H, V) are divided by a straight line of y = (1/2 ⁿ ) x. 7 is a diagram for explaining a bit value constituting an N-bit address.

S690 단계에서, 분면 후처리부(560)는 상기 산출된 N비트 주소 값에 해당되는 위상대표값, A_N 및 사분면 정보를 이용하여 I,Q에 따른 위상 값을 산출한다.In operation S690, the quadrant post-processing unit 560 calculates a phase value according to I and Q using the phase representative value, A _N, and quadrant information corresponding to the calculated N-bit address value.

도 6의 실시예를 위상 검출 정밀도 6°의 조건에서 (I=1,Q=-7)에 따른 위상을 검출하는 과정을 예시하면 다음과 같다. 6°<(π/4)/2^N는 N>log₂(7.5)에 대응되며 상기 식을 만족하는 최소의 N 값은 3임을 알 수 있다. 즉, S600 단계에서 N=3으로 초기화되며, N=3 비트 주소를 가지며 2³개의 부분영역을 대표하는 위상 대푯값들을 저장하는 메모리가 구축되는 데, 이 메모리에 저장되는 위상대표값들은 표 2로 예시될 수 있다. 본 발명의 바람직한 일실시예인 위상대표값검출부(530)가 상기 구축된 메모리를 구비한다.6 illustrates a process of detecting a phase according to (I = 1, Q = -7) under a condition of 6 ° of phase detection accuracy as follows. It can be seen that 6 ° <(π / 4) / 2 ^N corresponds to N> log ₂ (7.5) and the minimum N value satisfying the above equation is 3. That is, in step S600, a memory is initialized with N = 3 and has a N = 3 bit address and stores phase representative values representing two or ^three sub-regions. May be exemplified. A phase representative value detection unit 530, which is a preferred embodiment of the present invention, includes the constructed memory.

S610 단계에서, 절대치산출부(505)는 I'=1, Q'=7을 산출하며, 분면정보 산출부(510)는 상기 I,Q 성분 데이터에 따른 위상이 제4 사분면에 위치한다는 사분면 정보를 출력한다. S620 단계 내지 S630 단계에서 H=7, V=1, A₃=1이 산출된다.In operation S610, the absolute value calculator 505 calculates I ′ = 1 and Q ′ = 7, and the quadrant information calculator 510 determines that the phase according to the I and Q component data is located in the fourth quadrant. Outputs The H = 7, V = 1, A 3 = 1 is calculated in step S620 to S630 steps.

S640 내지 S685 단계에서, 3비트 주소인 A₂A₁A₀=001이 산출되며, 그 결과 위상대표값검출부(530)는, 표 2를 참조하면, A₂A₁A₀=001에 대응되는 10.581°을 출력한다.In steps S640 to S685, A ₂ A ₁ A ₀ = 001, which is a three-bit address, is calculated, and as a result, the phase representative value detector 530 corresponds to A ₂ A ₁ A ₀ = 001 as a result. Outputs 10.581 °.

S690 단계에서, 분면 후처리부(560)는 사분면 정보 및 A₃=1에 따라 (I,Q)가 제7 위상영역에 위치함을 알 수 있으며, 10.581°과 표 1의 연산을 통하여 (I,Q)에 따른 위상인 -79.419°(=-90°+10.581°)을 산출한다.In operation S690, the quadrant post-processing unit 560 may know that (I, Q) is located in the seventh phase region according to quadrant information and A ₃ = 1, and through operation of 10.581 ° and Table 1, (I, The phase according to Q) is calculated as -79.419 ° (= -90 ° + 10.581 °).

주소(N=3)Address (N = 3) 주소에 대응되는 부분영역Subfield corresponding to the address 부분영역의 위상대표값Phase representative value of subregion 000000 0° ~ 7.125°0 ° to 7.125 ° 3.563°3.563 ° 001001 7.125°~ 14.036°7.125 ° ~ 14.036 ° 10.581°10.581 ° 010010 14.036° ~ 20.555°14.036 ° to 20.555 ° 17.296°17.296 ° 011011 20.555° ~ 26.555°20.555 ° to 26.555 ° 23.555°23.555 ° 100100 26.555° ~ 32.005°26.555 ° to 32.005 ° 29.280°29.280 ° 101101 32.005° ~ 36.870°32.005 ° to 36.870 ° 34.438°34.438 ° 110110 36.870° ~ 41.186°36.870 ° to 41.186 ° 39.028°39.028 ° 111111 41.186° ~ 45°41.186 ° to 45 ° 43.093°43.093 °

도 8은 도5의 위상대표값검출부(530)의 구체적인 구성을 예시하는 블록도이다. FIG. 8 is a block diagram illustrating a specific configuration of the phase representative value detector 530 of FIG. 5.

도 8을 참조하면, 위상대표값검출부(530)는 위상대표값저장부(800), 주소생성부(830) 및 기준값생성부(860)를 포함한다.Referring to FIG. 8, the phase representative value detector 530 includes a phase representative value storage unit 800, an address generator 830, and a reference value generator 860.

위상대표값저장부(800)는 제1 위상영역이 분할되어 형성되는 2^N 개의 부분영역 각각에 대해, 상기 각 부분영역에 해당되는 위상대표값을 저장하고, 입력된 N비트 주소에 해당되는 상기 저장된 위상대표값을 분면 후처리부(560)에 제공한다. 즉, 위상대표값저장부(800)는 표 2에 예시된 위상대표값을 저장하며, N비트 주소 입력에 대응되는 위상대표값을 출력한다.The phase representative value storage unit 800 stores phase representative values corresponding to the respective partial regions for each of the 2 ^N partial regions formed by dividing the first phase region, and corresponds to the input N-bit address. The stored phase representative value is provided to the quadrant post-processing unit 560. That is, the phase representative value storage unit 800 stores the phase representative values illustrated in Table 2 and outputs a phase representative value corresponding to the N-bit address input.

주소생성부(830)는 상기 수직성분데이터가 제n(n=1,...,N) 기준값보다 크면 A_N-n의 값을 제1 이진값으로, 상기 수직성분데이터가 상기 제n(n=1,...,N) 기준값보다 같거나 작으면 A_N-n의 값을 제2 이진값으로 결정하여, 상기 N비트 주소를 생성한다. 여기서, 제1 이진값 및 제2 이진값의 예로는 0, 1을 들 수 있다.If the vertical component data is greater than the nth (n = 1, ..., N) reference value, the address generator 830 sets the value of A _Nn as a first binary value, and the vertical component data is the nth (n = 1, ..., N) If the reference value is less than or equal to the reference value, the value of A _Nn is determined as the second binary value to generate the N-bit address. Here, examples of the first binary value and the second binary value include 0 and 1.

기준값생성부(860)는 상기 제1 기준값으로서, 상기 수평성분데이터의 1/2을 상기 주소생성부(540)에 제공하고, 상기 제n(n=2,...,N) 기준값으로서, 상기 A_N-n이 제1 이진값이면 제n (n=1,...N-1) 기준값의 3/2를, 상기 A_N-n이 제2 이진값이면 제n (n=1,...N-1) 기준값의 1/2을 상기 주소생성부(540)에 제공한다. 기준값생성부(860)는, 도 8을 참조하면, 상기 수평성분데이터를 각각 n(n=1,...,N)비트씩 우측쉬프트(right shift)하여 제n 쉬프트 값을 산출하는 쉬프팅부(880); 및 상기 제1 기준값으로서, 상기 제1 쉬프트 값을 상기 주소생성부에 제공하고, 상기 제n(n=2,...,N) 기준값으로서, 상기 A_N-n이 제1 이진값이면 상기 제n-1 기준값과 상기 제n 쉬프트 값의 합을, 상기 A_N-n이 제2 이진값이면 상기 제n-1 기준값과 상기 제n 쉬프트 값의 차를 상기 주소생성부에 제공하는 기준값 산출부(870)를 포함한다.The reference value generator 860 provides 1/2 of the horizontal component data to the address generator 540 as the first reference value, and as the nth (n = 2, ..., N) reference value, If A _Nn is the first binary value, 3/2 of the n (n = 1, ... N-1) reference value; if A _Nn is the second binary value, n (n = 1, ... N -1) half of the reference value is provided to the address generator 540. Referring to FIG. 8, the reference value generator 860 shifts the horizontal component data by n (n = 1, ..., N) bits, respectively, to calculate an nth shift value. 880; And providing the first shift value as the first reference value to the address generator, and if the A _Nn is a first binary value as the nth (n = 2, ..., N) reference value, the nth A reference value calculating unit 870 for providing a sum of a -1 reference value and the n-th shift value to the address generator, when the A _Nn is a second binary value, a difference between the n-th reference value and the n-th shift value; It includes.

도 9는 도 8의 쉬프팅부(880)의 구체적인 구성을 예시하는 블록도이다. 9 is a block diagram illustrating a specific configuration of the shifting unit 880 of FIG. 8.

쉬프팅부(880)는 입력된 수평성분데이터를 1, 2,..., N-1 비트만큼 우측쉬프트한 데이터 값인 d(1), d(2),...,d(N-1)을 출력하는데, 이 데이터 값들은 S650 단단계 및 S670 단계에서 필요한 V/2, V/4,...,V/2^N-1에 대응된다.The shifting unit 880 right-shifts the input horizontal component data by 1, 2, ..., N-1 bits, d (1), d (2), ..., d (N-1). These data values correspond to V / 2, V / 4, ..., V / 2 ^N-1 required in steps S650 and S670.

도 10은 도 8의 기준값 산출부(870) 및 주소생성부(830)의 동작을 설명하기 위한 도면이다.FIG. 10 is a diagram for describing operations of the reference value calculator 870 and the address generator 830 of FIG. 8.

d(1), d(2),...,d(N-1)는 기준값 산출부(870)에 제공되어, 0~45도 사이의 각들을

의 직선이 이루는 각도를 경계로 하는 기준 값 즉, 위상 비교 문턱값을 발생시키는 데 사용된다. 기준값 산출부(870)는 도 10을 참조하면 도 11로 예시되는 N-1 개의 이진 위상 계산부(Binary Phase Calculation Unit : BPCU)를 구비하여 기준값 r(1), r(2), ..., r(N)을 산출하고, 상기 산출된 기준값들을 주소생성부(830)에 제공한다. 도 10의 BPCU_N-n은 도 11에 예시된 연산을 통하여 기준값 r(n+1)을 산출한다. 도 11을 참조하면, 도 10의 BPCU_N-n은 가산기(1100), 감산기(1110) 및 멀티플렉서(1120)를 포함하여 이루어진다. 멀티플렉서(1120)는 A_N-n이 0이면 감산기(1110)의 출력 데이터를, A_N-n이 1이면 가산기(1100)의 출력 데이터를 출력한다. 이 멀티플렉서(1120)의 작용은 S665, S670에 대응된다.d (1), d (2), ..., d (N-1) are provided to the reference value calculating unit 870 to provide angles between 0 and 45 degrees.

It is used to generate a reference value, that is, a phase comparison threshold, bounded by an angle formed by a straight line of. Referring to FIG. 10, the reference value calculator 870 includes N-1 binary phase calculation units (BPCUs) illustrated in FIG. 11 to provide reference values r (1), r (2), ... , r (N) is calculated and the calculated reference values are provided to the address generator 830. The BPCU _Nn of FIG. 10 calculates a reference value r (n + 1) through the operation illustrated in FIG. 11. Referring to FIG. 11, the BPCU _Nn of FIG. 10 includes an adder 1100, a subtractor 1110, and a multiplexer 1120. The multiplexer 1120 outputs output data of the subtractor 1110 when A _Nn is 0, and output data of the adder 1100 when A _Nn is 1. The operation of the multiplexer 1120 corresponds to S665 and S670.

주소생성부(830)는 N개의 이진 위상 선택 비교기(Binary Phase Selection Comparator : BPSC)를 구비하며, 기준값 산출부(870)로부터 제공되는 기준값 r(1), r(2), ..., r(N)과 수직성분데이터를 비교하여 N비트 주소를 생성한다. 예컨대, BPSC_N-n은 수직성분데이터가 r(n)보다 크면 A_N-n=1을 출력하며, 수직성분데이터가 r(n)보다 작거나 같으면 A_N-n=0을 출력한다.The address generator 830 includes N binary phase selection comparators (BPSCs), and the reference values r (1), r (2), ..., r provided from the reference value calculator 870. (N) is compared with the vertical component data to generate an N-bit address. For example, BPSC _Nn outputs A _Nn = 1 when the vertical component data is greater than r (n), and outputs A _Nn = 0 when the vertical component data is less than or equal to r (n).

본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의해 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광데이터 저장장치 등이 있으며, 또한 케리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고, 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.The invention can also be embodied as computer readable code on a computer readable recording medium. Computer-readable recording media include all kinds of recording devices that store data that can be read by a computer system. Examples of computer-readable recording media include ROM, RAM, CD-ROM, magnetic tape, floppy disks, optical data storage devices, and the like, which are also implemented in the form of carrier waves (for example, transmission over the Internet). Include. The computer readable recording medium can also be distributed over network coupled computer systems so that the computer readable code is stored and executed in a distributed fashion. In addition, functional programs, codes, and code segments for implementing the present invention can be easily inferred by programmers in the art to which the present invention belongs.

이러한 본원 발명인 방법 및 장치는 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.Such a method and apparatus of the present invention have been described with reference to the embodiments shown in the drawings for clarity, but these are merely exemplary, and various modifications and equivalent other embodiments are possible to those skilled in the art. Will understand. Therefore, the true technical protection scope of the present invention will be defined by the appended claims.

본 발명에 따르면, 동일한 위상을 가지는 많은 입력 I, Q 성분 데이터 값에 대한 각들을 메모리에 중복 저장하는 단점을 극복할 수 있으며, 0~90도의 영역에 해당되는 각 대신 0~45도의 영역에 해당되는 각만을 저장할 수 있어 메모리 용량을 줄일 수 있다. 또한, 본 발명에 따르면 낮은 계산 복잡도를 가지고 우수한 위상 검출 성능을 얻을 수 있으며, 위상 검출 성능이 입력 I, Q 성분 데이터의 비트 수에 의존하지 않으므로 입력 I, Q 성분 데이터의 양자화에 따른 위상 검출 정밀도의 손실을 줄일 수 있다.According to the present invention, it is possible to overcome the disadvantage of redundantly storing angles of many input I and Q component data values having the same phase in a memory, and corresponding to an area of 0 to 45 degrees instead of an angle of 0 to 90 degrees. Only the angle that can be stored can reduce the memory capacity. In addition, according to the present invention, it is possible to obtain excellent phase detection performance with low computational complexity, and phase detection performance according to quantization of input I and Q component data since the phase detection performance does not depend on the number of bits of the input I and Q component data. Can reduce the loss.

Claims

The larger of the absolute value of the I component data and the absolute value of the Q component data is determined as the horizontal component data and the small value is the vertical component data, and the I and Q component data are m (m = 1, ..., 8). A phase region processor for detecting phase region information indicating which phase region of the phase region, wherein the m th phase region corresponds to a phase range (m-1) pi / 4 to m pi / 4;

A phase representative value detector for detecting a phase representative value x corresponding to the horizontal component data and the vertical component data; And

And a quadrant post-processing unit for calculating a phase value of the I and Q component data based on the detected phase region information and the detected phase representative value x.

The method of claim 1, wherein the phase representative value detection unit,

A phase representative value representing a phase of each of the 2 ^N partial regions formed by dividing the first phase region is stored, and an input address (A _N-1 A _N-2 … A ₀ ) among the stored phase representative values is stored; A phase representative value storage unit outputting a phase representative value corresponding to the phase representative value storage unit;

If the vertical component data is greater than the nth (n = 1, ..., N) reference value, the value of A _Nn is the first binary value, and the vertical component data is the nth (n = 1, ..., N). An address generator configured to determine the value of A _Nn as a second binary value when the value is less than or equal to a reference value and to generate the address; And

As the first reference value, a half of the horizontal component data as the address provided to the generating unit, the n-th (n = 2, ..., N) and a reference value, A is the first binary value _Nn is the n Recall that 3/2 of the (n = 1, ..., N-1) reference value and 1/2 of the n (n = 1, ..., N-1) reference value if A _Nn is the second binary value. And a reference value generation unit provided to the address generation unit.

The method of claim 1, wherein the branch line processing unit,

And the quadrant information of the I and Q component data and a comparison result of the absolute value of the I component data and the absolute value of the Q component data are used as the phase region information.

The method of claim 1, wherein the partial post-processing unit,

Based on the phase region information, the I, Q component data includes a first phase region, a second phase region, a third phase region, a fourth phase region, a fifth phase region, a sixth phase region, a seventh phase region, and When belonging to the eighth phase region, x, π / 2-x, π / 2 + x, π-x, -π + x, -π / 2-x, -π / 2 + x and -x are respectively described above. Phase calculating apparatus using binary search, characterized in that determined by the phase value.