KR100772819B1

KR100772819B1 - Method for Manufacturing Sense Amplifier of Semiconductor Device

Info

Publication number: KR100772819B1
Application number: KR1020060008293A
Authority: KR
Inventors: 정우영
Original assignee: 주식회사 하이닉스반도체
Priority date: 2006-01-26
Filing date: 2006-01-26
Publication date: 2007-11-01
Also published as: KR20070078227A

Abstract

본 발명은 반도체 소자의 센스 증폭기(Sense amplifier) 제조 방법에 관한 것으로, 보다 상세하게는 센스 증폭기 영역에서 엔모오스(NMOS) 트랜지스터의 VT를 조절하기 위하여, 불순물 주입 공정의 하나인 C-할로 주입 공정 전 또는 후에 센스 증폭기 영역이 개구된 불순물 주입용 마스크를 이용한 불순물 주입 공정을 추가로 수행하는 반도체 소자의 센스 증폭기 제조 방법을 제공한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a sense amplifier of a semiconductor device, and more particularly, to control a VT of an NMOS transistor in a sense amplifier region, a C-halo implantation process, which is one of impurity implantation processes. A method of manufacturing a sense amplifier of a semiconductor device is further provided by performing an impurity implantation process using an impurity implantation mask having an open sense amplifier region before or after.

Description

Method for Manufacturing Sense Amplifier of Semiconductor Device

도 1은 본 발명의 센스 증폭기 영역을 도시한 단면도.1 is a cross-sectional view showing a sense amplifier region of the present invention.

도 2는 본 발명의 방법에 의해 반도체 소자의 센스 증폭기의 VT를 상향 조절하기 위한 일 실시예를 개략적으로 도시한 공정 단면도.Figure 2 is a schematic cross-sectional view of one embodiment for up-regulating the VT of a sense amplifier of a semiconductor device by the method of the present invention.

도 3은 본 발명의 방법에 의해 반도체 소자의 센스 증폭기의 VT를 하향 조절하기 위한 일 실시예를 개략적으로 도시한 공정 단면도.3 is a process cross-sectional view schematically showing one embodiment for down-regulating the VT of a sense amplifier of a semiconductor device by the method of the present invention.

< 도면의 주요 부분에 대한 간단한 설명 ><Brief description of the main parts of the drawing>

1: 반도체 기판의 센스 증폭기 영역1: Sense Amplifier Area of Semiconductor Substrate

3: 본 발명의 센스 증폭기 영역이 개구된 불순물 주입용 마스크3: impurity implantation mask with open sense amplifier region of the present invention

5: C-할로 공정용 마스크 5: C-halo process mask

본 발명은 반도체 소자의 센스 증폭기(sense amplifier) 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a sense amplifier of a semiconductor device.

최근, 메모리 소자를 장착한 개인 휴대 장비와 개인용 컴퓨터 등의 사용이 급격히 증가하고 있으며 날로 고급화되어 가고 있는 추세이다. 이 경우 메모리 소자로부터 데이터를 액세스(access) 하기 위해 빠른 속도와 저전력을 필요로 한다.In recent years, the use of personal portable devices and personal computers equipped with memory devices has been rapidly increasing, and the trend is becoming more advanced day by day. This requires high speed and low power to access data from the memory device.

반도체 메모리 소자 중에서도 DRAM은 SRAM이나 플래쉬 메모리와 달리 시간이 흐름에 따라 셀(입력된 정보를 저장하는 단위 유닛)에 저장된 정보가 사라지는 현상이 발생한다. 이러한 현상을 방지하기 위하여 외부에서 일정 주기마다 셀에 저장된 정보를 다시 기입해주는 동작을 수행하는데 이를 리프레쉬 모드라 한다.In semiconductor memory devices, unlike SRAM and flash memory, information stored in a cell (a unit unit that stores input information) disappears over time. In order to prevent such a phenomenon, an operation of rewriting information stored in a cell at regular intervals is performed. This is called a refresh mode.

한편, 상기 DRAM 메모리 소자로부터 데이터를 빠른 속도와 저전력으로 액세스하기 위해서 센스 증폭기가 주로 사용된다. 상기 센스 증폭기는 기억 장치로부터 판독 신호를 로직(logic) 레벨로 증폭하는 고감도와 넓은 전원 전압 동작 범위의 증폭기이다. 이러한 센스 증폭기를 사용하는데 있어서, 빠른 속도와 저소비전력, 작은 면적 소모 및 안정적인 동작을 수행하기 위하여 현재 NMOS와 PMOS로 이루어져 있는 랫치(latch) 형의 트랜지스터를 사용한다.Meanwhile, a sense amplifier is mainly used to access data from the DRAM memory device at high speed and low power. The sense amplifier is a high sensitivity and wide supply voltage operating range amplifier that amplifies a read signal from a memory device to a logic level. In using such a sense amplifier, a latch transistor of the current NMOS and PMOS is used to perform high speed, low power consumption, small area consumption, and stable operation.

또한, 상기 센스 증폭기의 트랜지스터는 저전력과 고감도 등을 더욱 향상시키기 위하여 Low 문턱 전압(VT)을 가지는 트랜지스터를 사용한다. 상기 Low VT 트랜지스터는 불순물 주입 공정에 의해 주변(peripheral) 트랜지스터와 동일한 농도의 불순물을 포함한다. In addition, the transistor of the sense amplifier uses a transistor having a low threshold voltage (VT) in order to further improve the low power and high sensitivity. The low VT transistor includes impurities having the same concentration as that of a peripheral transistor by an impurity implantation process.

하지만, 트랜지스터의 크기가 첨자 축소되고 캐패시턴스 용량이 감소하면서, 상기와 같이 Low VT 트랜지스터와 주변 트랜지스터가 동일한 농도의 불순물을 포함하는 경우, 종래 방법에 의해 제조된 센스 증폭기로는 셀에 저장되어 있는 데이터를 확실하게 감지하여 증폭하는 역할을 수행하기 어렵다. However, when the size of the transistor is subtracted and the capacitance capacity is reduced, and the low VT transistor and the peripheral transistor contain impurities of the same concentration as described above, the sense amplifier manufactured by the conventional method may store data stored in the cell. It is difficult to reliably detect and amplify.

따라서, 메모리 소자를 액세스하는데 있어서 센스 증폭기가 그 속도와 전력 소모에 상당한 영향을 미치므로, 센스 증폭기의 기능 향상은 절실히 필요한 실정이다.Therefore, since the sense amplifier has a significant influence on its speed and power consumption in accessing the memory device, improvement of the function of the sense amplifier is urgently needed.

이에 본 발명자들은 활발한 연구 결과 고가의 장비 개발 없이도 상기한 종래의 문제점들을 극복할 수 있는 새로운 반도체 소자의 센스 증폭기 제조 방법을 개발하여 본 발명을 완성하였다.Accordingly, the present inventors have completed the present invention by developing a new method for manufacturing a sense amplifier of a semiconductor device capable of overcoming the above-mentioned problems without developing expensive equipment.

본 발명은 상기와 같은 종래 센스 증폭기 제조 시에 발생하는 여러 가지 문제점을 해결하기 위하여 안출된 것으로서, 센스 증폭기 영역이 개구된 불순물 주입용 마스크를 제공한다.The present invention has been made to solve the various problems occurring in the conventional manufacturing of the sense amplifier as described above, and provides a mask for impurity implantation opening the sense amplifier region.

또한, C-할로 주입 공정 전 또는 후에 상기 센스 증폭기 영역이 개구된 불순물 주입용 마스크를 이용한 불순물 주입 공정을 추가로 수행하는 반도체 소자의 센스 증폭기 제조 방법을 제공하는 것을 목적으로 한다.Another object of the present invention is to provide a method of manufacturing a sense amplifier of a semiconductor device, which further performs an impurity implantation process using an impurity implantation mask in which the sense amplifier region is opened before or after a C-halo implantation process.

상기 목적을 달성하기 위하여,In order to achieve the above object,

본 발명에서는 센스 증폭기의 NMOS 트랜지스터 영역의 VT를 조절하기 위하여, 센스 증폭기 영역이 개구된 불순물 주입용 마스크를 제공한다.In the present invention, in order to adjust the VT of the NMOS transistor region of the sense amplifier, an impurity implantation mask having an open sense amplifier region is provided.

또한, 본 발명에서는 C-할로 주입 공정 전 또는 후에 상기 본 발명의 센스 증폭기 영역이 개구된 불순물 주입용 마스크를 이용한 불순물 주입 공정을 추가로 수행하는 반도체 소자의 센스 증폭기 제조 방법을 제공한다.In addition, the present invention provides a method of manufacturing a sense amplifier of a semiconductor device which further performs an impurity implantation process using a mask for impurity implantation in which the sense amplifier region of the present invention is opened before or after the C-halo implantation process.

즉, 상기 본 발명의 방법은 That is, the method of the present invention

반도체 기판상에 센스 증폭기의 NMOS 트랜지스터 부분이 개구된 본 발명의 불순물 주입용 마스크를 장착하는 단계;Mounting an impurity implantation mask of the present invention having an NMOS transistor portion of a sense amplifier opened on a semiconductor substrate;

상기 불순물 주입용 마스크를 이용하여 제1 불순물 주입 공정을 수행하는 단계; 및Performing a first impurity implantation process using the impurity implantation mask; And

상기 결과물에 대한 제2 불순물 주입 공정을 수행하는 단계를 포함한다.And performing a second impurity implantation process on the resultant product.

상기 방법을 보다 구체적으로 도시하면, 도 1에서 도시한 바와 같은 센스 증폭기 영역(1) 상에 도 2에 도시한 바와 같이 반도체 기판상에 센스 증폭기 영역(1)이 개구된 본 발명의 불순물 주입용 마스크(3)를 형성하고, 이를 이용하여 제1 불순물 주입 공정을 수행한다.More specifically, the method is for impurity implantation of the present invention in which a sense amplifier region 1 is opened on a semiconductor substrate as shown in FIG. 2 on a sense amplifier region 1 as shown in FIG. The mask 3 is formed and a first impurity implantation process is performed using the mask 3.

그 다음, 상기 결과물에 대한 C-할로 주입용 마스크(5)를 이용한 제2 불순물 주입 공정을 수행하면, 센스 증폭기의 NMOS VT 가 상향 조절된 결과물을 얻을 수 있다. Next, when the second impurity implantation process using the C-halo implantation mask 5 is performed on the resultant, a result obtained by adjusting the NMOS VT of the sense amplifier is adjusted upward.

이때, 상기 본 발명의 불순물 주입용 마스크를 이용한 제1 불순물 주입 공정은 보론(B+) 이온을 이용하여 수행되고, 상기 제2 불순물 주입 공정은 C-할로 주입 공정이나 또 다른 불순물을 이용한 주입 공정을 함께 수행할 수도 있다. 상기 각 단계의 불순물 주입 공정의 농도는 특별히 한정하지 않고, 상향 값에 따라 적절히 조절한다.In this case, the first impurity implantation process using the impurity implantation mask of the present invention is performed using boron (B +) ions, the second impurity implantation process is a C-halo implantation process or an implantation process using another impurity It can also be done together. The concentration of the impurity implantation step in each of the above steps is not particularly limited and is appropriately adjusted according to the upward value.

또한, 본 발명에서는In the present invention,

반도체 기판에 대한 제1 불순물 주입 공정을 수행하는 단계;Performing a first impurity implantation process on the semiconductor substrate;

상기 결과물 상에 센스 증폭기의 NMOS 트랜지스터 부분이 개구된 본 발명의 불순물 주입용 마스크를 장착하는 단계; 및Mounting an impurity implantation mask of the present invention in which an NMOS transistor portion of a sense amplifier is opened on the resultant; And

상기 불순물 주입용 마스크를 이용하여 제2 불순물 주입 공정을 수행하는 단계를 포함하는 반도체 소자의 센스 증폭기 제조 방법을 제공한다.It provides a method of manufacturing a sense amplifier of a semiconductor device comprising the step of performing a second impurity implantation process using the impurity implantation mask.

상기 방법을 보다 구체적으로 도시하면, 도 3에 도시한 바와 같이 반도체 기판에 대하여 C-할로 주입용 마스크(5)를 이용한 제1 불순물 주입 공정을 수행한 다음, 상기 결과물 상에 센스 증폭기 영역(1)이 개구된 본 발명의 불순물 주입용 마스크(3)를 형성한다.More specifically, as shown in FIG. 3, a first impurity implantation process using a C-halo implantation mask 5 is performed on a semiconductor substrate, and then a sense amplifier region 1 is formed on the resultant. ), The impurity implantation mask 3 of the present invention is formed.

상기 불순물 주입용 마스크(3)를 이용한 제2 불순물 주입 공정을 수행하면, 센스 증폭기의 NMOS VT가 하향 조절된 결과물을 얻을 수 있다. When the second impurity implantation process using the impurity implantation mask 3 is performed, a result obtained by down-regulating the NMOS VT of the sense amplifier may be obtained.

이때, 상기 본 발명의 불순물 주입용 마스크를 이용한 제1 불순물 주입 공정은 C-할로 주입 공정 및 그 밖의 불순물 주입 공정으로 수행되고, 상기 제2 불순물 주입 공정은 비소(As+)를 이용하여 수행된다. 또한, 상기 각 단계의 불순물 주입 공정의 농도는 특별히 한정하지 않고, 상향 값에 따라 적절히 조절한다.In this case, the first impurity implantation process using the impurity implantation mask of the present invention is performed by a C-halo implantation process and other impurity implantation process, and the second impurity implantation process is performed using arsenic (As +). In addition, the density | concentration of the impurity implantation process of each said step is not specifically limited, It adjusts suitably according to an upward value.

종래 PMOS 트랜지스터는 VT에 민감하기 때문에, 그 값을 조절하기가 어려웠으나, 전술한 방법에 의해 제조된 본 발명의 센스 증폭기 트랜지스터는 NMOS와 PMOS가 랫치 트랜지스터로 연결되어 있기 때문에 각 트랜지스터의 특성에 따라 센싱(sensing)의 능력이 달라질 수 있으므로, 센스 증폭기의 NMOS 트랜지스터의 작동 능력을 극대화할 수 있다.Since the conventional PMOS transistor is sensitive to VT, it is difficult to adjust the value. However, in the sense amplifier transistor of the present invention manufactured by the above-described method, since the NMOS and the PMOS are connected to the latch transistor, according to the characteristics of each transistor. The ability of sensing can vary, maximizing the operating capability of the NMOS transistors in the sense amplifier.

상술한 바와 같이, 본 발명에서 제공하는 센스 증폭기 영역이 개구된 불순물 주입용 마스크 및 이를 이용한 센스 증폭기 제조 방법에 의해 작동 능력이 극대화된 센스 증폭기의 NMOS 트랜지스터를 제조할 수 있다.As described above, the NMOS transistor of the sense amplifier having the maximum operating capability can be manufactured by the impurity implantation mask having the sense amplifier region provided by the present invention and the sense amplifier manufacturing method using the same.

Claims

A mask for impurity implantation, characterized in that an NMOS transistor region of a sense amplifier of a semiconductor device is opened.

delete

Forming an impurity implantation mask of claim 1 on a semiconductor substrate;

Performing a first impurity implantation process on an NMOS transistor region using the impurity implantation mask; And

And performing a second impurity implantation process in the enMOS transistor region.

The method of claim 3, wherein

The first impurity implantation process is a method of manufacturing a sense amplifier of a semiconductor device, characterized in that is performed with boron (B +) ions.

The method of claim 3, wherein

And the second impurity implantation process is a C-halo implantation process.

Performing a first impurity implantation process on the semiconductor substrate;

Forming an impurity implantation mask of claim 1 on the resultant; And

And a second impurity implantation process using the impurity implantation mask.

The method of claim 6,

And the first impurity implantation process is a C-halo implantation process.

The method of claim 6,

And the second impurity implantation process is performed with arsenic (As +) ions.

delete