KR100767052B1 - DTV receiver using Trellis Decoder with feedback and decording method - Google Patents

DTV receiver using Trellis Decoder with feedback and decording method Download PDF

Info

Publication number
KR100767052B1
KR100767052B1 KR1020050134942A KR20050134942A KR100767052B1 KR 100767052 B1 KR100767052 B1 KR 100767052B1 KR 1020050134942 A KR1020050134942 A KR 1020050134942A KR 20050134942 A KR20050134942 A KR 20050134942A KR 100767052 B1 KR100767052 B1 KR 100767052B1
Authority
KR
South Korea
Prior art keywords
decoder
trellis
feedback
output
error
Prior art date
Application number
KR1020050134942A
Other languages
Korean (ko)
Other versions
KR20070071459A (en
Inventor
김대진
오영호
Original Assignee
전남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전남대학교산학협력단 filed Critical 전남대학교산학협력단
Priority to KR1020050134942A priority Critical patent/KR100767052B1/en
Publication of KR20070071459A publication Critical patent/KR20070071459A/en
Application granted granted Critical
Publication of KR100767052B1 publication Critical patent/KR100767052B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3944Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes for block codes, especially trellis or lattice decoding thereof
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515Reed-Solomon codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6522Intended application, e.g. transmission or communication standard
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder

Abstract

본 발명은 디지털 TV 수신기에 있어서 수신기의 트렐리스 복호기(Trellis Deocoder)에 관한 것이다. 기존의 트렐리스 복호기는 순방향으로만 오류를 정정을 수행한다. 이러한 방법은 오류가 간헐적으로 발생하는 경우에는 우수한 에러정정 능력을 보여주지만, 오류가 군집으로 발생하는 경우에 에러를 정정하지 못하는 결과를 초래할 가능성이 높아진다. 본 발명은 Reed-Soloman 복호기의 출력 정보를 피드백하여 트렐리스 복호 알고리즘에 이용하는 방법으로 트렐리스 복호기의 오류 정정 능력을 향상시켰다.The present invention relates to a trellis decoder in a digital TV receiver. The existing trellis decoder performs error correction only in the forward direction. This method shows excellent error correction capability when errors occur intermittently, but it is more likely to result in failure to correct errors when they occur in clusters. The present invention improves the error correction capability of the trellis decoder by feeding back the output information of the Reed-Soloman decoder and using the trellis decoding algorithm.

트렐리스 복호기, ATSC, 8-VSB, Reed-Soloman Trellis Decoder, ATSC, 8-VSB, Reed-Soloman

Description

피드백을 갖는 트렐리스 디코더 구조의 DTV 수신기 및 디코딩 방법{DTV receiver using Trellis Decoder with feedback and decording method}DTV receiver and decoding method of Trellis decoder structure with feedback

도 1은 일반적인 VSB 신호 수신 시스템의 개략적인 블록 구성도이다.1 is a schematic block diagram of a general VSB signal receiving system.

도 2는 ATSC DTV 송신기에서의 트렐리스 인코더 구성도이다.2 is a diagram of a trellis encoder in an ATSC DTV transmitter.

도 3은 ATSC DTV의 트렐리스 다이어그램이다.3 is a trellis diagram of an ATSC DTV.

도 4는 피드백을 갖는 트렐리스 복호화 방법을 나타내는 블록 구성도이다4 is a block diagram illustrating a trellis decoding method having feedback.

본 발명은 디지털 TV 수신기에 있어서 수신기의 트렐리스 복호기(Trellis Deocoder)에 관한 것으로써, RS 복호기의 출력값을 트렐리스 복호기에 피드백함으로써 지상파 디지털 방송 수신기의 수신 성능 향상에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a trellis decoder of a receiver in a digital TV receiver, and relates to an improvement in reception performance of a terrestrial digital broadcast receiver by feeding back an output value of an RS decoder to a trellis decoder.

도 1은 일반적인 VSB 신호 수신 시스템의 블록 구성도를 도시한 것이다. 튜너(100)는 안테나를 통해 수신된 RF신호를 국부 발진 신호에 동조시켜 IF 신호로 변환시킨다. NTSC제거 필터(200)는 NTSC에 의한 HDTV의 열화를 방지하기 위하여 NTSC성분을 제거하고 등화기(300)는 전송채널을 통과하면서 발생한 멀티패스 왜곡을 제거한다. 위상추적기(400), 트랠리스 디코더(500)는 등화된 신호의 위상잡음을 제거하며, 위상추적기의 출력을 트렐리스 복호화하여 출력한다. 데이터 디인터리버(600)는 인터리빙된 데이터를 역 인터리버 시킨다. RS 디코더는(700)는 오류를 정정한 바이트 스트림을 발생시킬 수 있도록 RS 복호화를 수행한다. 역 난수화기는 수신시스템의 나머지 부분에 재생된 데이터를 공급한다.1 is a block diagram of a general VSB signal receiving system. The tuner 100 converts an RF signal received through an antenna into an IF signal by tuning to a local oscillation signal. The NTSC removal filter 200 removes NTSC components to prevent degradation of the HDTV by NTSC, and the equalizer 300 removes multipath distortion generated while passing through the transmission channel. The phase tracker 400 and the trellis decoder 500 remove phase noise of the equalized signal and trellis-decode the output of the phase tracker. The data deinterleaver 600 deinterleaves the interleaved data. The RS decoder 700 performs RS decoding so that an error-corrected byte stream can be generated. The inverse randomizer supplies the regenerated data to the rest of the receiving system.

ATSC VSB 방식에서의 트렐리스 인코더는 제2도에서 보는 것처럼 구성되어 있다. 상위 비트 X2는 코딩의 영향 없이 단지 트렐리스 인코딩된 심볼 Z2가 된다. 하위 비트 X1에 의해서 트렐리스 인코딩된 심볼 Z1과 Z0가 결정된다. 하지만, Z1의 경우는 X1이 그대로 Z1이 된다.The trellis encoder in the ATSC VSB scheme is constructed as shown in FIG. The upper bit X 2 becomes only the trellis encoded symbol Z 2 without affecting coding. The trellis encoded symbols Z 1 and Z 0 are determined by the lower bit X 1 . However, in the case of Z1, X 1 becomes Z 1 as it is.

도 3은 ATSC VSB 방식의 수신기의 트렐리스 복호과정으로 사용되는 비터비 복호화 과정의 서바이벌 패스를 설명하기 위한 격자도(Trellis diagram)이다. 도 3에서 보는 것처럼 모든 상태에서 이전 상태에서 오는 가능한 전송신호는 두 개이다. 또한, 이전 상태에서 현재 상태로 오는 경우 X0를 살펴보면 모든 상태에서 0과 1 두 가지 경우가 존재한다. 비터비 트렐리스 복호화 과정에서는 현재 상태를 제외하고 이전의 상태 중에서 처음으로 만나는 상태까지 경로에 대한 두 패스의 에러를 비교하여 에러가 적은 경로만 남기고 에러가 큰 경로는 지운다. 이와 같은 과정을 반복 수행하여 모든 상태에 대해서 하나의 패스만 남으면 이 경로를 통해 신호가 만들어졌다고 판단하는 방법이 비터비 복호화 과정이다.FIG. 3 is a trellis diagram for describing a survival pass of a Viterbi decoding process used as a trellis decoding process of an ATSC VSB receiver. As shown in FIG. 3, there are two possible transmission signals coming from the previous state in all states. Further, when coming to the current state in the previous state look at the X 0 and 0 and 1 are two cases exist in any state. In the Viterbi trellis decoding process, the two paths of the path are compared from the previous state to the first state, except for the current state. By repeating the above process, if only one pass remains for all states, a method of determining that a signal is generated through this path is a Viterbi decoding process.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로써, 그 목적은 RS 복호기의 출력값을 트렐리스 복호기에 피드백함으로써 수신성능의 향상을 가져오는 지상파 디지털 방송 수신기 및 복호방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a terrestrial digital broadcasting receiver and a decoding method which improves reception performance by feeding back the output value of an RS decoder to a trellis decoder. .

상기와 같은 목적을 달성하기 위하여 본 발명의 트렐리스 디코더를 포함하는 디지털 텔레비전 수신기는 피드백을 갖는 트렐리스 복호화 과정 동안 등화기 출력 신호를 저장하는 메모리(301), RS 복호기의 출력을 이용하여 심볼 단위로 에러를 보정하는 피드백을 갖는 트렐리스 복호기(302), 군집에러의 효과를 줄이기 위해서 데이터를 인터리빙된 신호를 복원하는 데이터 디인터리버(303), 블록단위로 에러를 보정하는 RS 복호기(304), RS 복호화 과정이 정해진 N번을 수행하였는지 여부를 판단하는 판단기(305) 그리고 RS 복호기의 출력과 오류 유무를 판단할 수 있는 식별신호을 피드백을 갖는 트렐리스 복호기에 제공하기 위하여 송신기의 데이터 인터리버와 동일한 작용을 하는 데이터 인터리버(306)로 구성된 피드백을 갖는 것을 특징으로 한다.In order to achieve the above object, a digital television receiver including a trellis decoder of the present invention uses an output of a memory 301 and an RS decoder to store an equalizer output signal during a trellis decoding process with feedback. A trellis decoder 302 having feedback correcting errors in units of symbols, a data deinterleaver 303 for restoring signals interleaved with data in order to reduce effects of cluster errors, and an RS decoder for correcting errors in units of blocks ( 304), the determiner 305 for determining whether the RS decoding process has performed a predetermined number N and the transmitter of the transmitter to provide the trellis decoder with feedback with an identification signal capable of determining the output and error of the RS decoder. It is characterized by having a feedback composed of data interleaver 306 which acts the same as the data interleaver.

본 발명의 디코딩 방법은 피드백을 갖는 트렐리스 복호기에서 상기 RS 복호기로 부터의 출력의 상위 비트와 오류 유무 판별신호를 이용하여 트렐리스 디코딩 과정에서 트렐리스 디코딩 출력의 상위 비트를 결정하는 것을 특징으로 한다.The decoding method of the present invention is to determine an upper bit of the trellis decoding output in the trellis decoding process by using an upper bit of an output from the RS decoder and an error discrimination signal in a trellis decoder having feedback. It features.

본 발명의 다른 디코딩 방법은 피드백을 갖는 트렐리스 복호기에서 상기 RS 복호기로부터의 출력의 하위 비트와 오류 유무 판별신호를 이용하여 트렐리스 디코딩 과정에서 서바이벌 경로를 결정하는 것을 특징으로 한다.Another decoding method of the present invention is characterized by determining a survival path in a trellis decoding process using a lower bit of an output from the RS decoder and an error determination signal in a trellis decoder having a feedback.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다. 하기의 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하며, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. In adding reference numerals to components of the following drawings, it is determined that the same components have the same reference numerals as much as possible even if displayed on different drawings, and it is determined that they may unnecessarily obscure the subject matter of the present invention. Detailed descriptions of well-known functions and configurations will be omitted.

도 4는 피드백을 갖는 트렐리스 복호화 방법을 나타내는 블록 구성도이다4 is a block diagram illustrating a trellis decoding method having feedback.

이러한 기술적 과제를 달성하기 위한 본 발명의 특징에 따른 피드백을 갖는 트렐리스 복호기는 피드백을 갖는 트렐리스 복호화 과정 동안 등화기 출력 신호를 저장하는 메모리(301), RS 복호기의 출력을 이용하여 심볼 단위로 에러를 보정하는 피드백을 갖는 트렐리스 복호기(302), 군집에러의 효과를 줄이기 위해서 데이터를 인터리빙된 신호를 복원하는 데이터 디인터리버(303), 블록단위로 에러를 보정하는 RS 복호기(304), RS 복호화 과정이 정해진 N번을 수행하였는지 여부를 판단하는 판단기(305), RS 복호기의 출력과 오류 유무를 판단할 수 있는 식별신호를 피드백을 갖는 트렐리스 복호기에 제공하기 위하여 송신기의 데이터 인터리버와 동일한 작용을 하는 데이터 인터리버(306)로 구성되어 있다.According to an aspect of the present invention, a trellis decoder having feedback according to a feature of the present invention uses a memory 301 for storing an equalizer output signal during a trellis decoding process with feedback and a symbol using an RS decoder output. A trellis decoder 302 having feedback for correcting errors in units, a data deinterleaver 303 for restoring signals interleaved with data in order to reduce the effects of cluster errors, and an RS decoder 304 for correcting errors in units of blocks. ), A determiner 305 for determining whether the RS decoding process has performed a predetermined number of times, and to provide the trellis decoder with feedback with an identification signal for determining the output and error of the RS decoder. The data interleaver 306 has the same function as the data interleaver.

DTV 수신기에서의 상기 RS 복호기(304)는 207바이트의 한 세그먼트단위로 수 행한다. 또한, 상기 RS 복호기는 한 세그먼트 단위로 오류 정정 여부를 판단할 수 있다. 상기 RS 복호기의 출력과 오류가 유무를 판단할 수 있는 식별신호를 상기 데이터 인터리버(306)를 통해 송신신호와 같은 순서로 재배열하여 상기 피드백을 갖는 트렐리스 복호기(302)에 입력되는 등화기 출력 신호 심볼의 정보를 제공한다.The RS decoder 304 in the DTV receiver performs one segment unit of 207 bytes. In addition, the RS decoder may determine whether an error is corrected in units of segments. Equalizer inputted to the trellis decoder 302 having the feedback by rearranging the identification signal for determining the output and the error of the RS decoder in the same order as the transmission signal through the data interleaver 306 Provides information on output signal symbols.

상기 피드백을 갖는 트렐리스 복호기(302)에 입력되는 신호중 RS 복호기의 출력의 상위 비트를 X1, 하위 비트를 X0 로 정하고, 등화기 출력신호를 Y로 정한다. 또한, 출력 신호로 상위 비트를 R1 그리고 하위 비트를 R2로 정한다. 도 3의 서바이벌 경로를 설명하기 위한 격자도에서 RS 복호기의 출력의 오류 유무 식별신호가 오류가 없다고 나타내면 상위 비트 X1이 상기 피드백을 갖는 트렐리스 복호회의 출력 R1이 된다. 에러 유무 식별신호가 오류라고 나타내면 기존의 트렐리스 복호화 과정처럼 경로에 대한 에러를 계산하고 비교하여 R1을 찾는다.Among the signals input to the trellis decoder 302 having the feedback, the upper bit of the output of the RS decoder is set to X 1 , the lower bit is set to X 0 , and the equalizer output signal is set to Y. Also, as the output signal, the upper bit is set to R 1 and the lower bit is set to R 2 . In the grid diagram for explaining the survival path of FIG. 3, if the identification signal of the output of the RS decoder indicates that there is no error, the upper bit X 1 becomes the output R 1 of the trellis decoder having the feedback. If the error identification signal indicates an error, R 1 is found by calculating and comparing the error of the path as in the conventional trellis decoding process.

도 3에서 보는 것처럼 모든 상태에 대해서 이전 상태에서 현재 상태로 올 수는 있는 경로는 두 개이다. 또한, 두 개의 경로에 대한 R0를 살펴보면 모든 상태에서 0과 1 두 가지 경우가 존재함을 알 수 있다. 상기 피드백을 갖는 트렐리스 복호기에서 에러 유무 식별신호가 오류가 없다고 나타나면 X0가 R0가 되므로 현재 상태에서 서바이벌 경로를 에러를 계산하고 비교하여 선택하지 않고 X0를 이용하여 선택한다. 그러나 오류 유무 식별신호가 오류라고 판단하면 경로에 대한 오류를 계산하고 비교하여 서바이벌 경로를 선택한다. 이후의 트렐리스 복호화 과정은 기존의 비터비 복호화 과정과 동일하게 수행한다.As shown in FIG. 3, there are two paths that can come from the previous state to the current state for all states. Also, if we look at R 0 for two paths, we can see that there are two cases of 0 and 1 in all states. In the trellis decoder having the feedback, if there is no error in the identification signal, X 0 becomes R 0. Therefore, the survival path is selected using X 0 instead of calculating and comparing the error in the current state. However, if it is determined that the error identification signal is an error, a survival path is selected by calculating and comparing the error with respect to the path. The trellis decoding process is performed in the same manner as the conventional Viterbi decoding process.

상기 판별기(305)는 세그먼트가 몇 번의 RS 복호과정을 수행하였는지를 판단하여 정해진 N번을 수행하였을 경우 피드백을 갖는 트렐리스 복호화 과정 끝낸다. The discriminator 305 determines how many RS decoding processes the segment performs and performs a trellis decoding process with feedback when the predetermined N times are performed.

본 발명에서는 북미 및 국내에서 채택한 디지털 TV 방송방식 표준인 ATSC(Advanced Television Systems Committee)방식의 수신 성능 향상을 위하여 Reed-Soloman 복호기의 출력 정보를 피드백하여 트렐리스 복호 알고리즘에 이용하는 방법으로 트렐리스 복호기의 오류 정정 능력을 향상을 제공한다.In the present invention, in order to improve the reception performance of the ATSC (Advanced Television Systems Committee) method, which is a digital TV broadcasting standard adopted in North America and Korea, the trellis decoding algorithm feeds the output information of the Reed-Soloman decoder into the trellis decoding algorithm. Provides improved error correction capability of the decoder.

Claims (4)

피드백을 갖는 트렐리스 복호화 과정 동안 등화기 출력 신호를 저장하는 메모리(301), RS 복호기의 출력을 이용하여 심볼 단위로 에러를 보정하는 피드백을 갖는 트렐리스 복호기(302), 군집에러의 효과를 줄이기 위해서 데이터를 인터리빙된 신호를 복원하는 데이터 디인터리버(303), 블록단위로 에러를 보정하는 RS 복호기(304), RS 복호화 과정이 정해진 N번을 수행하였는지 여부를 판단하는 판단기(305) 그리고 RS 복호기의 출력과 오류 유무를 판단할 수 있는 식별신호를 피드백을 갖는 트렐리스 복호기에 제공하기 위하여 송신기의 데이터 인터리버와 동일한 작용을 하는 데이터 인터리버(306)로 구성된 피드백을 갖는 트렐리스 디코더를 포함하는 디지털 텔레비전 수신기. Memory 301 storing the equalizer output signal during trellis decoding with feedback, trellis decoder 302 with feedback correcting errors in symbol units using the output of the RS decoder, the effects of cluster errors A data deinterleaver 303 for restoring the interleaved signal to the data, an RS decoder 304 for correcting the error in units of blocks, and a determiner 305 for determining whether the RS decoding process has performed a predetermined N times. And a trellis decoder having a feedback composed of a data interleaver 306 which functions in the same manner as a data interleaver of a transmitter in order to provide an output of the RS decoder and an identification signal capable of determining an error to a trellis decoder having a feedback. Digital television receiver comprising a. 삭제delete 삭제delete 트렐리스 복호기에 입력되는 신호 중 RS 복호기의 출력의 상위비트 및 하위비트를 결정하는 단계;Determining an upper bit and a lower bit of an output of the RS decoder among the signals input to the trellis decoder; 등화기의 출력 및 출력신호의 상위비트 및 하위비트를 결정하는 단계; 및Determining upper and lower bits of the output and output signal of the equalizer; And RS복호기의 출력의 오류 유무 식별번호가 오류임을 나타내는지 결정한 후 상기 식별번호가 오류가 없다고 나타내면 상위비트를 피드백을 가지는 트렐리스 복호기의 출력으로 결정하는 단계를 포함하는 트렐리스 디코딩 출력의 상위비트를 결정하는 방법.Determining whether the identification number of the output of the RS decoder indicates that the error is an error, and if the identification number indicates that there is no error, determining the upper bit as the output of the trellis decoder having feedback, and the difference between the trellis decoding outputs. How to determine the bit.
KR1020050134942A 2005-12-30 2005-12-30 DTV receiver using Trellis Decoder with feedback and decording method KR100767052B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134942A KR100767052B1 (en) 2005-12-30 2005-12-30 DTV receiver using Trellis Decoder with feedback and decording method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134942A KR100767052B1 (en) 2005-12-30 2005-12-30 DTV receiver using Trellis Decoder with feedback and decording method

Publications (2)

Publication Number Publication Date
KR20070071459A KR20070071459A (en) 2007-07-04
KR100767052B1 true KR100767052B1 (en) 2007-10-17

Family

ID=38506585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134942A KR100767052B1 (en) 2005-12-30 2005-12-30 DTV receiver using Trellis Decoder with feedback and decording method

Country Status (1)

Country Link
KR (1) KR100767052B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110111806A (en) 2010-04-05 2011-10-12 삼성전자주식회사 Receiver for processing vsb signal and processing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335972A (en) * 1992-05-27 1993-12-17 Nec Corp Viterbi decoder
JP2001285079A (en) 2000-03-30 2001-10-12 Sharp Corp Device for encoding/decoding error correction for communication
US20020023246A1 (en) * 2000-08-10 2002-02-21 Jin Gary Q. Combination reed-solomon and turbo coding
EP0633679B1 (en) 1993-06-14 2003-08-27 AT&T Corp. Intersymbol interference channel coding scheme
KR20040025516A (en) * 2002-09-19 2004-03-24 삼성전자주식회사 Channel Equalizer of Single carrier Receiver and a method equalizing thereof
KR20050109201A (en) * 2004-05-14 2005-11-17 삼성전자주식회사 Digital television receiver having a channel state generation circuit for ntsc co-channel interference rejection and broadcasting signal processing method of the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335972A (en) * 1992-05-27 1993-12-17 Nec Corp Viterbi decoder
EP0633679B1 (en) 1993-06-14 2003-08-27 AT&T Corp. Intersymbol interference channel coding scheme
JP2001285079A (en) 2000-03-30 2001-10-12 Sharp Corp Device for encoding/decoding error correction for communication
US20020023246A1 (en) * 2000-08-10 2002-02-21 Jin Gary Q. Combination reed-solomon and turbo coding
KR20040025516A (en) * 2002-09-19 2004-03-24 삼성전자주식회사 Channel Equalizer of Single carrier Receiver and a method equalizing thereof
KR20050109201A (en) * 2004-05-14 2005-11-17 삼성전자주식회사 Digital television receiver having a channel state generation circuit for ntsc co-channel interference rejection and broadcasting signal processing method of the same

Also Published As

Publication number Publication date
KR20070071459A (en) 2007-07-04

Similar Documents

Publication Publication Date Title
USRE47507E1 (en) Enhanced VSB viterbi decoder
US8594245B2 (en) Digital broadcasting receiving system and method
JP3978137B2 (en) Signal processing method
US6973137B2 (en) Apparatus and method for generating robust ATSC 8-VSB bit streams
US8194797B2 (en) Digital broadcasting transmission/reception system capable of improving receiving and equalizing performance and signal processing method thereof
EP0801501B1 (en) Viterbi decoder for digital packet signals
US20060159183A1 (en) Receiver and packet formatter for decoding an atsc dtv signal
KR101208509B1 (en) Digital broadcasting system and processing method
CA2394280C (en) Truncated metric for ntsc interference rejection in the atsc-hdtv trellis decoder
JP2011035919A (en) Concatenated equalizer/trellis decoder architecture for hdtv receiver
US7712011B2 (en) Apparatus and method for receiving digital television signal with backward compatibility byte
EP3185547A1 (en) Diversity combining iterative decoder
KR100767052B1 (en) DTV receiver using Trellis Decoder with feedback and decording method
US20120204080A1 (en) Utilization of non-systematic (207, 187) Reed-Solomon coding in mobile/hand-held digital television receivers
US20070092033A1 (en) Trellis encoder for encoding dual transmission stream
KR100685789B1 (en) Apparatus and Method for Receiving Digital Television Signal with Backward Compatibility Byte
KR20070005532A (en) Transmitting/receiving system and data processing method
KR20090014234A (en) Broadcasting transmitter/receiver and method of processing broadcasting signal
KR20070111403A (en) Transmitting/receiving system and method of processing data
KR20080063256A (en) Transmitting/receiving system and method of processing data
KR20080063258A (en) Transmitting/receiving system and method of processing data
KR20080063257A (en) Transmitting/receiving system and method of processing data

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120702

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130814

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee