KR100764686B1

KR100764686B1 - 시스템온칩의 클럭발생 제어장치

Info

Publication number: KR100764686B1
Application number: KR1020070008588A
Authority: KR
Inventors: 지대근; 조성호; 조대형
Original assignee: 주식회사 유비콘테크놀로지
Priority date: 2007-01-26
Filing date: 2007-01-26
Publication date: 2007-10-08

Abstract

본 발명은 시스템온칩의 클럭발생 제어장치에 관한 것으로서, 시스템온칩내의 주변기기 구동을 위한 최적의 클럭 주파수를 설정하고 해당 주변기기와 데이터를 주고받기 위해 출력되는 어드레스를 검출하여 자동으로 각각의 주변기기에 설정된 클럭 주파수로 클럭이 발생되도록 제어함으로써 소프트웨어 블록마다 존재하는 오버헤드를 없앨 수 있을 뿐만 아니라 불필요한 클럭발생을 줄여 소비전력을 최소화할 수 있는 이점이 있다.

SoC, 시스템온칩, 클럭발생, MIPS, 소비전력, 클럭주파수

Description

시스템온칩의 클럭발생 제어장치{APPARATUS FOR CONTROLLING CLOCK GENERATOR OF SYSTEM ON CHIP}

도 1은 시스템온칩에서 오디오 디코딩을 수행하는 어플리케이션에서 CPU의 MIPS 요구 및 클럭발생에 대한 시간적 변화를 나타낸 그래프이다.

도 2는 본 발명에 의한 클럭발생 제어장치가 적용된 시스템온칩을 나타낸 블록구성도이다.

도 3은 본 발명에 의한 클럭발생 제어장치의 어드레스 영역검출기를 구체적으로 나타낸 블록구성도이다.

도 4는 본 발명에 의한 클럭발생 제어장치의 디턱터를 구체적으로 나타낸 블록구성도이다.

도 5는 본 발명에 의한 클럭발생 제어장치의 영역 클럭발생기를 구체적으로 나타낸 블록구성도이다.

도 6은 본 발명에 의한 클럭발생 제어장치가 적용된 시스템온칩에서 오디오 디코딩을 수행하는 어플리케이션에서 CPU의 MIPS 요구 및 클럭발생에 대한 시간적 변화를 나타낸 그래프이다.

- 도면의 주요부분에 대한 부호의 설명 -

10 : CPU

20,21,22,23 : 제 1내지 제 n주변기기

30 : 영역 클럭발생기

31 : 디바이더

32 : 클럭먹스

40 : 어드레스 영역검출기

41-1,41-2,41-n : 제 1내지 제 n디텍터

42 : 컨트롤 레지스터

43 : 클럭관리기

410, 411 ; 제 1내지 제 2비교기

412 : AND게이트

본 발명은 시스템온칩의 클럭발생 제어장치에 관한 것으로서, 보다 상세하게는 시스템온칩내의 주변기기 구동을 위한 최적의 클럭 주파수를 설정하고 해당 주변기기와 데이터를 주고받기 위해 출력되는 어드레스를 검출하여 자동으로 각각의 주변기기에 설정된 클럭 주파수로 클럭이 발생되도록 제어함으로써 소프트웨어 블 록마다 존재하는 오버헤드를 없앨 수 있을 뿐만 아니라 불필요한 클럭발생을 줄여 소비전력을 최소화할 수 있도록 한 시스템온칩의 클럭발생 제어장치에 관한 것이다.

최근의 ASIC(어플리케이션 스페시픽 집적 회로) 기술은 칩 세트를 기본으로 하던 것으로부터 임베디드 코어를 베이스로 한 시스템 온 칩(SoC)으로 이행되고 있다. SoC란 의도한 어플리케이션의 기능 전체를 실현하도록 단독 형식의 VLSI(코어)를 복수개 서로 연결한 IC로써 "코어"로 불리는 각종 어플리케이션을 실현하기 위한 복잡한 기능이 사전에 설계된 모델을 이용하여 구성되어 있다.

이들 코어는, 일반적으로, Verilog나 VHDL과 같은 고급 기술 언어(HDL)로 기술된 소프트 코어 형태로 제공되거나 또는 GDSII와 같은 트랜지스터 레벨의 레이아웃의 하드 코어 형태로 제공되며, 일반적인 SoC는 마이크로 프로세서, 대규모 메모리 어레이, 음성이나 비디오의 컨트롤러, 모뎀, 2차원이나 3차원의 그래픽 컨트롤러, DSP 등으로서 칩 상에서 기능을 실현하기 위해 하드 코어와 소프트 코어가 조합되는 경우가 많다.

이러한 SoC를 이용하게 될 경우 모든 기본적인 하드웨어 구성요소들을 보드상에 조합하는 방법에 비해 시스템 크기가 작아질 뿐만 아니라 가격적인 면에서도 많은 장점이 있어 휴대용 전자 제품 등에 사용되어 진다.

오늘날 휴대용 전자 제품 시장이 점차로 넓어지는 추세에 있고 따라서 제품의 전력 소모를 줄이는 것이 제품의 시장 경쟁력을 결정하는 중요한 문제로 대두되 고 있다.

따라서, 일반적인 SoC에서는 칩의 소비전력을 줄이기 위해 하드웨어 적으로 활성 모드(Active mode)와 대기 모드(Idle mode) 및 슬리핑 모드(Sleeping mode)의 세 가지 모드로 나누어 클럭(clock)의 공급을 제어한다.

먼저 활성 모드는 칩이 동작하는 상태이므로 코어(core)영역과 페리(peri)영역에 동시에 클럭을 공급하고, 대기 모드는 상기 코어(core)영역에 공급되는 클럭의 공급은 중지하고 페리(peri)영역에만 클럭을 공급하는 모드이다. 대기모드에서 코어(core)영역이 소비하는 전력은 줄어들게 된다. 그리고 마지막으로, 슬리핑 모드는 칩이 동작하지 않는 상태이므로, 상기 코어(core)영역 및 상기 페리(peri)영역 모두에 클럭을 공급하지 않는 방법으로 칩의 소비전력을 줄이고 있다.

한편, 위와 같이 하드웨어 블록으로 공급되는 클럭의 공급을 제어하여 소비전력을 줄이는 방법이외에도 소프트웨어 기능블록들을 기능적으로 어떻게 최적화하는가에 따라 중앙처리장치에서 요구되는 클럭 주파수가 바뀌게 되어 소비전력에 영향을 미치게 된다.

일반적으로 SoC에서 CPU의 클럭 주파수는 클럭 발생기에 CPU가 원하는 주파수를 생성하도록 미리 값을 설정하는 방식에 의해 제어된다. 즉, CPU의 클럭을 200MHz로 동작시키고자 한다면 클럭 발생기에 이러한 설정을 수행할 경우 200MHz의 클럭이 발생된다.

그런데, 이와 같은 방법은 클럭 발생기의 제어는 간단하지만 어플리케이션이 전체 수행시간 동안 200MHz의 동작을 지속적으로 요구하지 않고 어느 특정 시간이 나 특정 동작을 수행할 때에만 이런 클럭 주파수를 필요로 함에도 불구하고 전체 수행시간 동안 지속적으로 200MHz의 클럭이 제공되기 때문에 불필요한 전력 소모가 발생하게 된다.

여기에 도시된 바와 같이 가로축의 t(x)는 시간의 경과를 의미하며 세로축의 MIPS(Million Instructions Per Second)는 CPU의 MIPS 전력을 의미하는 것으로써 포괄적으로 CPU의 클럭 주파수에 의해 처리될 수 있는 연산량을 표현한 것이다.

이때, 200HMz의 클럭은 200MIPS를 처리할 수 있는 것으로 가정할 때 시간 t10에서 t11의 시간 동안에는 오디오 디코딩을 수행하는 시간이기 때문에 이때에는 CPU는 200MIPS를 필요로 하게 되지만, 시간 t11에서 t20 사이의 시간 동안은 유휴기간으로서 CPU는 특별히 할 일이 없어 단순히 t20이 될 때까지 기다리게 된다.

이후 시간 t20이 되면 t21 시간까지 CPU는 다시 오디오 디코딩을 수행해야하며 200MIPS를 필요로 하게 된다.

즉, t10∼t11 구간과 t20∼t21 구간 등에서는 200MIPS 이상의 CPU 성능을 갖도록 클럭이 인가되어야하는 반면, t11∼t20 구간과, t21∼t30 구간 등에서는 유휴상태이기 때문에 최소한의 MIPS만 처리할 수 있도록 하여도 시스템의 동작에는 아무런 문제가 발생하지 않게 된다.

그러나, 이렇게 CPU의 동작 조건과 관계없이 전체 시간동안 동일하게 200MIPS를 처리할 수 있도록 200MHz의 클럭을 인가할 경우 불필요한 전력 소비가 발생하는 문제점이 있다.

따라서, 이러한 문제점을 해결하기 위한 방법으로써 t11 시간이나 t21 시간이 되면 CPU가 직접 클럭 발생기를 제어하여 낮은 주파수를 발생하도록 설정하면 소프트웨어 블록마다 클럭 발생기를 제어하여 낮은 주파수를 발생하도록 제어하기 위한 오버헤드(overhead)가 존재하게 된다.

그리고, 이러한 오버헤드의 존재로 인해 CPU에서 처리해야되는 연산량이 증가하게 되는 문제점이 발생하게 된다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 시스템온칩내의 주변기기 구동을 위한 최적의 클럭 주파수를 설정하고 해당 주변기기와 데이터를 주고받기 위해 출력되는 어드레스를 검출하여 자동으로 각각의 주변기기에 설정된 클럭 주파수로 클럭이 발생되도록 제어함으로써 소프트웨어 블록마다 존재하는 오버헤드를 없앨 수 있을 뿐만 아니라 불필요한 클럭발생을 줄여 소비전력을 최소화할 수 있도록 한 시스템온칩의 클럭발생 제어장치를 제공함에 있다.

상기와 같은 목적을 이루기 위한 본 발명은 시스템온칩의 CPU에서 주변기기로 출력되는 어드레스를 입력받아 입력되는 어드레스를 비교하여 일치할 경우 검출결과 및 클럭 조절값을 출력하기 위한 다수개의 디텍터와, 다수개의 디텍터에서 비교하기 위한 어드레스 영역과 클럭 조절값을 각각 설정하기 위한 컨트롤 레지스터와, 다수개의 디텍터에서 출력되는 검출결과 및 클럭 조절값을 기반으로 일치하는 디텍터에서 입력된 클럭 조절값과 갱신요구를 출력하는 클럭관리기를 포함하여 어드레스의 영역을 검출하기 위한 어드레스 영역검출기와; 어드레스 영역검출기를 통해 검출된 어드레스의 영역에 따라 다르게 설정된 클럭 조절값으로 클럭을 발생시켜 cpu클럭과 버스클럭으로 출력하는 영역 클럭발생기;를 포함하여 이루어진 것을 특징으로 한다.

삭제

본 발명에서 디텍터는 컨트롤 레지스터에서 설정된 어드레스 영역의 시작 어드레스 보다 크거나 같은가를 비교하는 제 1비교기와, 컨트롤 레지스터에서 설정된 어드레스 영역의 종료 어드레스 보다 작거나 같은가를 비교하는 제 2비교기와, 제 1비교기와 제 2비교기의 비교결과 모두 만족시킬 때 검출결과를 출력하는 앤드게이트를 포함하여 이루어진 것을 특징으로 한다.

본 발명에서 영역 클럭발생기는 소스 클럭을 입력받아 어드레스 영역검출기에서 출력되는 클럭 조절값에 따라 분주하기 위한 디바이더와, 소스 클럭 및 디바이더에 의해 분주된 클럭을 입력받아 먹싱하여 cpu클럭과 버스클럭으로 출력하는 클럭먹스를 포함하여 이루어진 것을 특징으로 한다.

이와 같이 이루어진 본 발명은 시스템온칩내의 주변기기별로 동작되는 최적의 클럭 주파수를 설정한 후 CPU에서 주변기기로 출력되는 어드레스를 검출하여 대 응되는 어드레스 영역에 따라 자동으로 클럭 주파수가 다르게 발생하도록 제어함으로써 최적의 클럭 주파수로 동작되도록 하여 전력소비를 줄일 수 있도록 한다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상 내에서 많은 변형이 가능할 것이다.

여기에 도시된 바와 같이 클럭발생 제어장치는 시스템온칩의 CPU(10)에서 제 1내지 제 n주변기기(20,21,22,23)로 출력되는 어드레스를 입력받아 어드레스의 영역을 검출하기 위한 어드레스 영역검출기(40)와, 어드레스 영역검출기(40)를 통해 검출된 어드레스의 영역에 따라 다르게 설정된 클럭 조절값으로 클럭을 발생시켜 cpu클럭과 버스클럭으로 출력하는 영역 클럭발생기(30)로 이루어진다.

이때 제 1내지 제 n주변기기(20,21,22,23)는 외부 메모리, 내부 메모리 등으로써 시스템의 형태에 따라 그 수나 기능은 달라지게 된다.

따라서, CPU(10)에서 제 1내지 제 n주변기기(20,21,22,23)에 해당하는 어드레스에 의해 지정되는 주변기기와 데이터 즉, 명령어나 데이터를 읽거나 쓰게 된다.

이때 어드레스 영역검출기(40)에서 CPU(10)에서 출력되는 어드레스를 입력받아 어드레스 영역을 검출하여 어드레스 영역에 대응되는 주변기기마다 설정된 클럭 조절값을 출력하게 되면 영역 클럭발생기(30)에서 클럭 조절값에 해당되는 클럭 주파수를 발생시켜 cpu클럭과 버스클럭으로 출력함에 따라 CPU(10)가 해당되는 클럭에 따라 명령을 수행하게 된다.

도 3은 본 발명에 의한 시스템온칩의 클럭발생 제어장치의 어드레스 영역검출기를 구체적으로 나타낸 블록구성도이다.

여기에 도시된 바와 같이 어드레스 영역검출기(40)는 입력되는 어드레스를 비교하여 일치할 경우 검출결과(detect) 및 클럭 조절값(value)을 출력하기 위한 제 1내지 제 n디텍터(41-1,41-2,41-n)와, 제 1내지 제 n디텍터(41-1,41-2,41-n)에서 비교하기 위한 어드레스 영역과 클럭 조절값(control_value)을 각각 설정하기 위한 컨트롤 레지스터(42)와, 제 1내지 제 n디텍터(41-1,41-2,41-n)에서 출력되는 검출결과 및 클럭 조절값을 기반으로 일치하는 디텍터에서 입력된 클럭 조절값(divider_value)과 갱신요구(divider_update)를 출력하는 클럭관리기(43)를 포함하여 이루어진다.

또한, 디텍터는 도 4에 도시된 바와 같이 컨트롤 레지스터(42)에서 설정된 어드레스 영역의 시작 어드레스(region start) 보다 크거나 같은가를 비교하는 제 1비교기(410)와, 컨트롤 레지스터(42)에서 설정된 어드레스 영역의 종료 어드레스(region end) 보다 작거나 같은가를 비교하는 제 2비교기(411)와, 제 1비교기(410)와 제 2비교기(411)의 비교결과 모두 만족시킬 때 검출결과(region detect) 를 출력하는 AND게이트(412)를 포함하여 이루어진다.

그리고, 영역 클럭발생기(30)는 도 5에 도시된 바와 같이 소스 클럭(clock_original)을 입력받아 어드레스 영역검출기(40)에서 출력되는 클럭 조절값(divider_value)에 따라 분주하기 위한 디바이더(31)와, 소스 클럭(clock_original) 및 디바이더(31)에 의해 분주된 클럭을 입력받아 먹싱하여 cpu클럭(cpu clock)과 버스클럭(bus clock)으로 출력하는 클럭먹스(32)를 포함하여 이루어진다.

따라서, n개의 영역을 정의할 경우 제 1내지 제 n디텍터(41-1,41-2,41-n)가 병렬로 연결되어 CPU(10)에서 출력되는 어드레스를 입력받아 컨트롤 레지스터(42)에 각 영역별 시작 어드레스(region_start)와 종료 어드레스(region_end) 및 해당 영역의 클럭 조절값(control value)을 통해 해당 영역에 포함되는지 검출하게 된다.

즉, 도 4에 도시된 바와 같이 입력되는 어드레스(address)에 대해 제 1비교기(410)를 통해 시작 어드레스(start)보다 크거나 같은가 비교하고, 제 2비교기(411)를 통해 종료 어드레스(end)보다 작거나 같은가 비교하여 서로 일치할 경우 앤드게이트(412)를 통해 검출결과(region detect)와 클럭 조절값(region value)을 출력하게 된다.

이렇게 제 1내지 제 n디텍터(41-1,41-2,41-n)에서 입력되는 어드레스에 대해 영역을 검출한 검출결과(region detect) 및 해당 영역의 클럭 조절값(region value)을 기반으로 클럭관리기(43)에서 클럭 조절값(divider_value)과 갱신요구(divider_update)를 출력하게 된다.

그러면 도 5에 도시된 영역 클럭발생기(30)에서 어드레스 영역검출기(40)에서 출력되는 갱신요구(divider_update)에 따라 디바이더(31)의 설정을 입력되는 클럭 조절값(divider_value)으로 갱신하여 분주시킴으로써 클럭먹스(32)에서 분주된 클럭 주파수를 cpu클럭과 버스 클럭으로 출력하게 된다.

이와 같이 이루어진 클럭발생 제어장치의 동작을 구체적인 예를 들어 설명하면 다음과 같다.

먼저, 컨트롤 레지스터(42)에서 정의되는 시작 어드레스와, 종료 어드레스 및 클럭 조절값은 각각 32비트로 가정하며 시작 어드레스와 종료 어드레스는 각각 4기가를 커버할 수 있는 것으로 가정한다.

또한, 클럭 조절값(control value)은 소스 클럭(clock_original)을 기준으로 분주되는 값으로 설정되는데 예를 들어, 클럭 조절값이 0x0 인 경우 소스 클럭을 그대로 cpu클럭으로 사용하는 것을 의미하며, 0x0000_0001인 경우 cpu클럭은 소스 클럭 보다 2배 지연된 주파수이고, 0x0000_0010인 경우 cpu클럭은 소스 클럭보다 16배 지연된 주파수이고, 0x0000_0020인 경우 cpu클럭은 소스 클럭보다 32배 지연된 주파수의 형태로 제어된다고 가정한다.

한편, CPU(10)는 3개의 인터럽트에 대해 서비스와 오디오 디코딩을 처리하게 되고 INT0이 발생하게 되면 ISR0에 의해 서비스된다. 또한, INT1이 발생하게 되면 ISR1이 서비스되고 INT2가 발생하게 되면 ISR2가 서비스된다. 그리고, INT0은 오디오 디코딩을 수행하는 인터럽트로 정의되며 ISR0은 내부에서 오디오 디코딩을 호출하여 해당 기능을 수행하는 것으로 가정한다.

이를 표 1로 정리하면 다음과 같다.

기 능	어드레스 영역	클럭 조절값
BSP()	0x0000_0000∼0x0000_0FFF	0x0000_0000
ISR0()	0xFFF0_0000∼0xFFF0_FFFF	0x0000_0000
ISR1()	0xFFF1_0000∼0xFFF1_FFFF	0x0000_0010
ISR2()	0xFFF2_0000∼0xFFF2_FFFF	0x0000_0020
오디오 디코딩()	0x0010_0000∼0x001F_FFFF	0x0000_0000
IDLE()	0x0000_1000∼0x0000_FFFF	0x0000_0400
SLEEP()	0xFFFF_0000∼0xFFFF_FFFF	0xFFFF_FFFF

여기 표 1에 나타난 바와 같이 각각의 기능들은 각자 요구하는 MIPS가 다르게 설정되는데 BSP(Board Start Program), ISR0(Interrupt Service 0), 오디오 디코딩은 200MIPS로 수행해야 하며, ISR1은 200/16 MIPS로, ISR2는 200/32 MIPS로 처리해도 문제가 없는 것으로 가정하며, IDLE 상태나 SLEEP 상태는 매우 큰값으로 클럭을 조절하여 전력소비를 최소로 하게 된다.

따라서, 위와 같이 동작되는 클럭발생 제어장치에 의해 시스템온칩에서 오디오 디코딩을 수행하는 어플리케이션에서 CPU의 MIPS 요구에 대한 시간적 변화를 살펴볼 때 도 6에 도시된 바와 같이 유휴상태에서는 최소의 MIPS를 요구함에 따라 클럭 주파수도 낮아지게 되고 BSP, ISR0, 오디오 디코딩 등에서는 200 MIPS를 요구함에 따라 클럭 주파수도 높아지게 될 뿐만 아니라 ISR1이나 ISR2와 같이 해당 서비스에서 요구되는 최적의 MIPS에 따라 클럭 주파수를 조절하여 발생하도록 함으로써 전력소비를 줄일 수 있게 된다.

상기한 바와 같이 본 발명은 시스템온칩내의 주변기기 구동을 위한 최적의 클럭 주파수를 설정하고 해당 주변기기와 데이터를 주고받기 위해 출력되는 어드레스를 검출하여 자동으로 각각의 주변기기에 설정된 클럭 주파수로 클럭이 발생되도록 제어함으로써 소프트웨어 블록마다 존재하는 오버헤드를 없앨 수 있을 뿐만 아니라 불필요한 클럭발생을 줄여 소비전력을 최소화할 수 있는 이점이 있다.

Claims

시스템온칩의 CPU에서 주변기기로 출력되는 어드레스를 입력받아 입력되는 상기 어드레스를 비교하여 일치할 경우 검출결과 및 클럭 조절값을 출력하기 위한 다수개의 디텍터와, 상기 다수개의 디텍터에서 비교하기 위한 어드레스 영역과 상기 클럭 조절값을 각각 설정하기 위한 컨트롤 레지스터와, 상기 다수개의 디텍터에서 출력되는 상기 검출결과 및 상기 클럭 조절값을 기반으로 일치하는 디텍터에서 입력된 클럭 조절값과 갱신요구를 출력하는 클럭관리기를 포함하여 어드레스의 영역을 검출하기 위한 어드레스 영역검출기와;

상기 어드레스 영역검출기를 통해 검출된 상기 어드레스의 영역에 따라 다르게 설정된 클럭 조절값으로 클럭을 발생시켜 cpu클럭과 버스클럭으로 출력하는 영역 클럭발생기;

를 포함하여 이루어진 것을 특징으로 하는 시스템온칩의 클럭발생 제어장치.
삭제
제 1항에 있어서, 상기 디텍터는

상기 컨트롤 레지스터에서 설정된 어드레스 영역의 시작 어드레스 보다 크거나 같은가를 비교하는 제 1비교기와,

상기 컨트롤 레지스터에서 설정된 어드레스 영역의 종료 어드레스 보다 작거나 같은가를 비교하는 제 2비교기와,

상기 제 1비교기와 상기 제 2비교기의 비교결과 모두 만족시킬 때 검출결과를 출력하는 앤드게이트

를 포함하여 이루어진 것을 특징으로 하는 시스템온칩의 클럭발생 제어장치.
제 1항에 있어서, 상기 영역 클럭발생기는

소스 클럭을 입력받아 상기 어드레스 영역검출기에서 출력되는 클럭 조절값에 따라 분주하기 위한 디바이더와,

상기 소스 클럭 및 상기 디바이더에 의해 분주된 클럭을 입력받아 먹싱하여 cpu클럭과 버스클럭으로 출력하는 클럭먹스

를 포함하여 이루어진 것을 특징으로 하는 시스템온칩의 클럭발생 제어장치.