KR100753793B1 - Power semiconductor package and fabrication method thereof - Google Patents

Power semiconductor package and fabrication method thereof Download PDF

Info

Publication number
KR100753793B1
KR100753793B1 KR1020010052102A KR20010052102A KR100753793B1 KR 100753793 B1 KR100753793 B1 KR 100753793B1 KR 1020010052102 A KR1020010052102 A KR 1020010052102A KR 20010052102 A KR20010052102 A KR 20010052102A KR 100753793 B1 KR100753793 B1 KR 100753793B1
Authority
KR
South Korea
Prior art keywords
main circuit
power semiconductor
pattern
opening
semiconductor package
Prior art date
Application number
KR1020010052102A
Other languages
Korean (ko)
Other versions
KR20030018390A (en
Inventor
이근혁
김지환
임헌창
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020010052102A priority Critical patent/KR100753793B1/en
Publication of KR20030018390A publication Critical patent/KR20030018390A/en
Application granted granted Critical
Publication of KR100753793B1 publication Critical patent/KR100753793B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Abstract

본 발명은 케이스와 주회로부의 접착구조가 개선된 전력 반도체 패키지 및 그 제조방법에 관한것이다. 본 발명은 하면에는 주회로부 부착용 개구부가 있고, 측벽에는 주회로 단자 및 제어신호 단자가 있는 케이스 및 세라믹판, 상기 세라믹판 하면의 방열판, 및 상기 세라믹판 상면의 회로패턴 및 스트레스 완화패턴이 있는 절연기판 및 상기 절연기판 위에 탑재된 전력 반도체 소자를 구비하는 주회로부를 구비한다. 상기 주회로부 부착용 개구부의 외측 천정면에는 트렌치가 있고, 상기 스트레스 완화패턴은 상기 주회로부 부착용 개구부의 내측 천정면에 대응되는 위치에 있는 구조이다. 본 발명에 따르면, 전기적 절연성을 증가 시킬수 있고, 습기에 의한 누설을 막을 수 있다. 또한,제조공정을 단순화시킬수가 있고 제조비용도 줄일수가 있다. 그리고, 세라믹판이 균열되는 현상을 막을수가 있다.The present invention relates to a power semiconductor package having improved adhesion structure between a case and a main circuit portion, and a method of manufacturing the same. According to the present invention, there is an opening having a main circuit portion attaching portion at a lower surface thereof, and a case and ceramic plate having a main circuit terminal and a control signal terminal at a side wall thereof, an insulating plate having a heat sink at the bottom of the ceramic plate, and a circuit pattern and a stress relaxation pattern at the top of the ceramic plate. And a main circuit unit including a substrate and a power semiconductor element mounted on the insulating substrate. The outer ceiling surface of the main circuit portion attaching opening has a trench, and the stress relaxation pattern has a structure corresponding to the inner ceiling surface of the main circuit portion attaching opening. According to the present invention, it is possible to increase the electrical insulation and prevent leakage by moisture. In addition, the manufacturing process can be simplified and manufacturing costs can be reduced. In addition, it is possible to prevent the ceramic plate from cracking.

절연기판, 트렌치, 스트레스 완화패턴, 구리, 전력 반도체 패키지, 주회로부 부착용 개구부Insulation board, trench, stress relief pattern, copper, power semiconductor package, opening for main circuit

Description

전력 반도체 패키지 및 그 제조방법{Power semiconductor package and fabrication method thereof}Power semiconductor package and fabrication method thereof

도 1 내지 도 3은 종래 기술에 따른 전력 반도체 패키지를 설명하기 위하여 도시한 도면들이다.1 to 3 are diagrams for explaining the power semiconductor package according to the prior art.

도 4a 내지 도 7을 참조하여 본 발명의 바람직한 실시예에 따른 전력 반도체 패키지의 구조 및 그 제조방법을 설명하기 위하여 도시한 도면들이다.4A through 7 illustrate the structure of a power semiconductor package and a method of manufacturing the same according to a preferred embodiment of the present invention.

<도면의 주요부분의 부호에 대한 설명><Description of Signs of Major Parts of Drawings>

110: 케이스, 112: 내측 천정면, 113: 외측 천정면, 114: 트렌치,110: case, 112: inner ceiling surface, 113: outer ceiling surface, 114: trench,

115: 주회로부 부착용 개구부, 120: 주회로단자, 130: 본딩와이어, 115: opening portion for attaching the main circuit portion, 120: main circuit terminal, 130: bonding wire,

200: 주회로부, 210: 방열판, 220: 세라믹판, 230: 회로패턴, 200: main circuit portion, 210: heat sink, 220: ceramic plate, 230: circuit pattern,

240: 절연기판, 260: 스트레스 완화패턴, 610: 수분침투경로.240: insulating substrate, 260: stress relaxation pattern, 610: moisture penetration path.

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 자세하게는 케이스와 주회로부의 접착구조가 개선된 전력 반도체 패키지 및 그 제조방법을 제공하는데 있다. The present invention relates to a semiconductor package and a method for manufacturing the same, and more particularly, to an electric power semiconductor package and a method for manufacturing the same in which the case and the main circuit portion have improved adhesion.                         

도 1 내지 도 3은 종래 기술에 따른 2000년 5월 12일 공개된 일본특허 JP2000-133769의 전력 반도체 패키지를 설명하기 위하여 도시한 도면들이다. 도 1은 상기 전력용 반도체 패키지의 사시도이고, 도 2는 도 1의 I-I'선을 따른 자른 단면도이며, 도 3은 도 1의 A부분을 확대한 상세도이다.1 to 3 are diagrams for explaining the power semiconductor package of Japanese Patent JP2000-133769 published May 12, 2000 according to the prior art. 1 is a perspective view of the power semiconductor package, FIG. 2 is a cross-sectional view taken along line II ′ of FIG. 1, and FIG. 3 is an enlarged detailed view of portion A of FIG. 1.

도 1 내지 도 3을 참조하면, 상기 전력용 반도체 패키지에는 주회로 단자(30) 및 제어신호 단자(40)가 있는 케이스(10), 및 상기 케이스(10) 내에 부착된 주회로부(50) 및 제어회로부(60)가 있다. 상기 케이스(10)의 개구부(11)와 상기 주회로부(50)의 절연기판의 접촉부에는 실리콘계 접착제(70)가 있으며, 상기 케이스의 개구부 천정면(15)에는 고무형 스페이서(97)가 돌출되어 있다. 1 to 3, the power semiconductor package includes a case 10 having a main circuit terminal 30 and a control signal terminal 40, a main circuit unit 50 attached to the case 10, and There is a control circuit unit 60. A silicone adhesive 70 is formed at a contact portion between the opening 11 of the case 10 and the insulating substrate of the main circuit part 50, and a rubber spacer 97 protrudes from the opening ceiling surface 15 of the case. have.

주회로부(50)는 파워 트랜지스트 및 IGBT등 전력 반도체 소자(51)를 세라믹판(55), 방열용 동판(57) 및 회로패턴(56)로 구성된 절연기판(52)에 탑재하여 구성된 것이다. 또한 상기 주회로부(50)는 상기 케이스(10)의 바닥면에 설치된 개구부(11)를 통하여 상기 케이스(10)의 하면에 접착된다. The main circuit part 50 is constructed by mounting a power semiconductor element 51 such as a power transistor and an IGBT on an insulating substrate 52 composed of a ceramic plate 55, a heat dissipating copper plate 57, and a circuit pattern 56. In addition, the main circuit unit 50 is bonded to the lower surface of the case 10 through the opening 11 provided on the bottom surface of the case 10.

실리콘계 접착제(70)는 상기 주회로부(50)와 케이스(10)의 부착면에 사용되며, 상기 주회로부(50)와 상기 케이스(10)를 고정시키는 기능을 수행한다.The silicone adhesive 70 is used to attach the main circuit part 50 to the case 10, and serves to fix the main circuit part 50 and the case 10.

상기 제어회로부(60)는 회로소자(61)를 프린트기판(62)에 실장하여 구성한 것으로써, 상기 제어회로부(60)의 하면에 에폭시계 접착제(80)를 사용하여 상기 케이스(10)에 부착한다. The control circuit unit 60 is formed by mounting the circuit element 61 on the printed circuit board 62, and is attached to the case 10 by using an epoxy adhesive 80 on the lower surface of the control circuit unit 60. do.

또한, 상기 본딩와이어(90)는 상기 주회로부(50)와 상기 주회로 단자간, 상기 제어회로부(60)와 제어신호단자(40)간 및 상기 주회로부(50)와 상기 제어회로부(60)간을 서로 전기적으로 연결시킨다.In addition, the bonding wire 90 is connected between the main circuit unit 50 and the main circuit terminal, between the control circuit unit 60 and the control signal terminal 40, and the main circuit unit 50 and the control circuit unit 60. The livers are electrically connected to each other.

상기 고무형의 스페이서(97)는 상기 케이스(10)와 상기 주회로부(50) 사이의 충격을 완화시키고, 절연기판의 구성요소인 세라믹판(55)의 균열을 방지하기 위하여 사용된다. 그러나, 상기 고무형의 스페이서(97)는 실리콘계 접착제이고, 상기 케이스(10)는 플라스틱이므로, 상기 고무형 스페이서(97)는 상기 케이스(10) 제작후 개구부 천정면(15)에 심어주기 위한 별도의 공정을 거쳐야 된다. 따라서, 공정이 더 복잡해 질 뿐 아니라 제조비용도 많이 들게된다. 미설명된 참조부호 13은 볼트 구멍, 20은 두껑, 95는 봉지수지를 나타낸다.The rubber spacer 97 is used to mitigate the impact between the case 10 and the main circuit part 50 and to prevent cracking of the ceramic plate 55, which is a component of the insulating substrate. However, since the rubber spacer 97 is a silicone adhesive and the case 10 is plastic, the rubber spacer 97 is a separate plant for planting the opening ceiling 15 after the case 10 is manufactured. Must be processed. Thus, the process is not only more complicated but also expensive to manufacture. Unexplained reference numeral 13 denotes a bolt hole, 20 a lid, and 95 a bag resin.

본 발명이 이루고자 하는 기술적 과제는, 케이스에 부착되는 절연기판의 균열을 막을수 있고, 절연거리를 증가시키수 있는 반도체 패키지를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a semiconductor package capable of preventing cracks in an insulating substrate attached to a case and increasing an insulation distance.

본 발명이 이루고자 하는 다른 기술적 과제는, 간략화된 작업으로 상기 반도체 패키지를 제조하는 제조방법을 제공하는데 있다.Another object of the present invention is to provide a manufacturing method for manufacturing the semiconductor package in a simplified operation.

상기의 기술적 과제를 해결하기 위한 본 발명에 따른 전력 반도체 패키지는 하면에는 주회로부 부착용 개구부가 있고, 측벽에는 주회로 단자 및 제어신호 단자가 있는 케이스 및 세라믹판, 상기 세라믹판 하면의 방열판, 및 상기 세라믹판 상면의 회로패턴 및 스트레스 완화패턴을 구비하고, 상기 주회로부 부착용 개구부에 부착되는 절연기판 및 상기 절연기판 위에 탑재된 전력 반도체 소자를 구비하는 주회로부를 구비한다. 상기 주회로부 부착용 개구부의 외측 천정면에는 트렌치 가 있고, 상기 스트레스 완화패턴은 상기 주회로부 부착용 개구부의 내측 천정면에 대응되는 위치에 있는 구조이다.The power semiconductor package according to the present invention for solving the above technical problem is a case and ceramic plate having a main circuit portion attachment opening on the lower surface, the main circuit terminal and the control signal terminal on the side wall, the heat sink of the lower surface of the ceramic plate, and the And a main circuit portion including a circuit pattern on the upper surface of the ceramic plate and a stress relaxation pattern, and an insulating substrate attached to the opening for attaching the main circuit portion and a power semiconductor element mounted on the insulating substrate. The outer ceiling surface of the main circuit portion attaching opening has a trench, and the stress relaxation pattern has a structure corresponding to the inner ceiling surface of the main circuit portion attaching opening.

상기 스트레스 완화패턴의 재질은 구리인 것이 바람직하고, 상기 회로패턴과 동일한 재질인 것이 바람직하다.The stress relieving pattern is preferably made of copper, and preferably made of the same material as the circuit pattern.

상기 스트레스 완화패턴의 평면 형상은 단일 폐라인(mono closed line), 다수개의 단일 폐라인 또는 단일 폐라인이 다수개로 분할된 형상일 수 있고, 단면 형상은 직사각형 형상인 것이 바람직하다.The planar shape of the stress relaxation pattern may be a single closed line, a plurality of single closed lines, or a shape in which a single closed line is divided into a plurality, and the cross-sectional shape is preferably a rectangular shape.

상기 트렌치는 상기 주회로부 부착용 개구부의 외측 천정면 둘레 모두에 형성된 것이 바람직하다.The trench is preferably formed all around the outer ceiling surface of the main circuit portion attachment opening.

또한,상기 방열판의 재질은 구리인 것이 바람직하다.In addition, the material of the heat sink is preferably copper.

상기의 다른 기술적 과제를 해결하기 위한 상기 전력 반도체 패키지의 제조방법은 먼저, 하면에는 주회로부 부착용 개구부가 있고 상기 주회로부 부착용 개구부의 외측 천정면에는 트렌치가 있으며, 측벽에는 주회로 단자 및 제어신호 단자가 있는 케이스를 제작한다. 이어서, 하면에 방열판이 있는 세라믹판 상면에 회로패턴과 스트레스 완화패턴을 동시에 패터닝하고, 상기 스트레스 완화패턴은 상기 주회로부 부착용 개구부의 내측 천정면에 대응되도록 패터닝하여 절연기판을 형성시킨다. 계속하여, 상기 절연기판 위에 전력 반도체 소자가 접착된 주회로부를 상기 주회로부 부착용 개구부에 부착한다. 이어서, 상기 전력 반도체 소자를 상기 주회로단자에 와이어본딩한다. 마지막으로, 상기 케이스의 내면을 실리콘 겔(silicone gel)로 매립한후 케이스 커버를 닫는다. According to another aspect of the present invention, there is provided a method of manufacturing a power semiconductor package, wherein a bottom surface includes an opening for attaching a main circuit portion, a trench is formed on an outer ceiling surface of the opening portion for attaching the main circuit portion, and a main circuit terminal and a control signal terminal are located on the side wall. Make a case with. Subsequently, the circuit pattern and the stress relaxation pattern are patterned simultaneously on the upper surface of the ceramic plate having the heat sink on the bottom surface, and the stress relaxation pattern is patterned to correspond to the inner ceiling surface of the opening for attaching the main circuit part to form an insulating substrate. Subsequently, a main circuit portion to which a power semiconductor element is bonded on the insulating substrate is attached to the opening portion for attaching the main circuit portion. Subsequently, the power semiconductor device is wire bonded to the main circuit terminal. Finally, after filling the inner surface of the case with a silicone gel (silicone gel), the case cover is closed.                     

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상세히 설명하기로 한다. 그러나 본 실시예가 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서의 요소의 형상등은 보다 명확한 설명을 강조하기 위하여 과장되게 표현된 부분이 있을 수 있으며, 도면상에서 동일 부호로 표시된 요소는 동일 요소를 의미한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present embodiment is not limited to the embodiments disclosed below, but will be implemented in various forms, and only this embodiment is intended to complete the disclosure of the present invention, and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you. Shapes of the elements in the drawings may be exaggerated parts to emphasize a more clear description, elements denoted by the same reference numerals in the drawings means the same element.

먼저, 도 4a 내지 도 7을 참조하여 본 발명의 바람직한 실시예에 따른 전력 반도체 패키지의 구조를 설명하고, 이어서, 도 4a 및 도 4b를 참조하여 상기 전력 반도체 패키지의 제조방법을 설명하기로 한다.First, a structure of a power semiconductor package according to an exemplary embodiment of the present invention will be described with reference to FIGS. 4A to 7, and then a manufacturing method of the power semiconductor package will be described with reference to FIGS. 4A and 4B.

도 4a는 본 발명의 바람직한 실시예에 따른 반도체 패키지를 설명하기 위하여 도시한 단면도이고, 도 4b는 도 4a의 B부분의 상세도이며, 도 5a 및 도 5b는 절연기판을 도시한 단면도이다.4A is a cross-sectional view illustrating a semiconductor package according to a preferred embodiment of the present invention. FIG. 4B is a detailed view of portion B of FIG. 4A, and FIGS. 5A and 5B are cross-sectional views illustrating an insulating substrate.

도 4a 및 도 4b를 참조하면, 상기 전력용 반도체 패키지는 주회로 단자(120) 및 제어신호 단자(122)가 있는 케이스(110), 상기 케이스(110) 하면의 주회로부 부착용 개구부(115)에 부착된 주회로부(50), 상기 케이스(110) 내에 부착된 제어회로부(300), 본딩와이어(130), 상기 케이스(110)의 내부를 채우는 실리콘 겔(silicone gel,400) 및 상기 케이스의 두껑(500)을 구비한다.4A and 4B, the power semiconductor package includes a case 110 having a main circuit terminal 120 and a control signal terminal 122, and an opening 115 for attaching a main circuit portion on the bottom surface of the case 110. Attached main circuit portion 50, the control circuit portion 300 attached in the case 110, the bonding wire 130, the silicone gel (silicone gel, 400) filling the inside of the case 110 and the lid of the case 500.

상기 케이스(110)의 측벽에는 주회로 단자(120) 및 제어신호 단자(122)가 있으며, 상기 케이스(110)의 하면에는 주회로 부착용 개구부(115)가 만들어져 있다. The main circuit terminal 120 and the control signal terminal 122 are formed on sidewalls of the case 110, and an opening 115 for attaching the main circuit is formed on the bottom surface of the case 110.                     

상기 주회로 단자(120)는 본딩와이어(130)에 의하여 주회로부의 전력 반도체 소자(250)와 전기적으로 연결되며, 상기 제어신호 단자(122) 또한 본딩와이어(130)에 의하여 제어회로부의 회로소자(350)에 전기적으로 연결된다. The main circuit terminal 120 is electrically connected to the power semiconductor device 250 of the main circuit unit by the bonding wire 130, and the control signal terminal 122 is also a circuit element of the control circuit unit by the bonding wire 130. Is electrically connected to 350.

상기 주회로 부착용 개구부(115)는 절연기판(240)이 부착되는 부분으로써, 상기 주회로 부착용 개구부(115)와 상기 절연기판(240)이 접촉되는 부분에는 실리콘계 접착제(600)가 있다. 상기 주회로 부착용 개구부(115)의 외측 천정면(113)에는 트렌치(114)가 형성되어 있다.  The main circuit attaching opening 115 is a portion to which the insulating substrate 240 is attached, and the silicone adhesive 600 is located at the contact portion between the main circuit attaching opening 115 and the insulating substrate 240. A trench 114 is formed in the outer ceiling surface 113 of the opening 115 for main circuit attachment.

상기 트렌치(114)는 상기 주회로부 부착용 개구부(115)의 외측 천정면(113) 둘레 모두에 형성되어 있는 것이 바람직하다. 즉, 상기 트렌치(114)가 주회로 부착용 개구부(115)의 테두리를 따라 형성된 폐라인(closed line)의 형태이다. 상기 주회로부 부착용 개구부(115)에 트렌치(114)가 있기 때문에, 절연기판(240)과 케이스(110)의 부착면 사이에 사용되는 실리콘계 접착제(600)의 양이 늘어난다. 따라서, 절연기판(240)과 케이스(110)사이의 접착효과가 증대된다. 또한, 케이스(110)의 외곽의 수분이 케이스(110) 내부로 스며드는 경우, 실리콘계 접착제(114)의 계면을 통하여 스며든다. 이경우, 트렌치(114)가 있으므로 수분침투경로(610)가 더 길어지게 되어 누설을 막을 수 있다. 또한, 방열판(210)과 회로패턴간의 절연거리를 길게하여 주기 때문에 전기적 절연성을 증가 시킬수가 있다.The trench 114 is preferably formed all around the outer ceiling surface 113 of the main circuit portion attachment opening 115. That is, the trench 114 is in the form of a closed line formed along the edge of the main circuit attachment opening 115. Since the trench 114 is provided in the main circuit part attachment opening 115, the amount of the silicone adhesive 600 used between the insulating substrate 240 and the attaching surface of the case 110 increases. Therefore, the adhesion effect between the insulating substrate 240 and the case 110 is increased. In addition, when moisture outside the case 110 penetrates into the case 110, it penetrates through the interface of the silicone adhesive 114. In this case, since the trench 114 is present, the moisture penetration path 610 may be longer to prevent leakage. In addition, the electrical insulation may be increased because the insulation distance between the heat sink 210 and the circuit pattern is increased.

상기 실리콘계 접착제(600)는 상기 절연기판(240)과 케이스(110)의 부착면에 사용되며, 상기 주회로부(200)와 상기 케이스(110)를 고정시키는 기능을 수행한다. 또한 The silicone adhesive 600 is used to attach the insulating substrate 240 and the case 110, and serves to fix the main circuit unit 200 and the case 110. Also                     

상기 주회로부(200)는 파워 트랜지스트 및 IGBT등 전력 반도체 소자(250)를 세라믹판(220), 상기 세라믹판 하면의 방열판(210) 및 상기 세라믹판 상면의 회로패턴(230)으로 구성된 절연기판(240)에 탑재하여 구성된 것이다. 또한 상기 주회로부(200)는 상기 케이스(110)의 하면의 주회로부 부착용 개구부(115)를 통하여 상기 케이스의 하면에 접착된다. 상기 세라믹판(220)이 상기 케이스(110)의 스트레스를 완충할수 있도록 상기 세라믹판(220) 위에는 스트레스 완화패턴(260)이 만들어져 있다.The main circuit unit 200 includes an insulating substrate including a power transistor and an IGBT such as a power semiconductor device 250 including a ceramic plate 220, a heat sink 210 on a lower surface of the ceramic plate, and a circuit pattern 230 on an upper surface of the ceramic plate. It is mounted on the 240. In addition, the main circuit unit 200 is adhered to the lower surface of the case through the opening 115 for attaching the main circuit unit of the lower surface of the case 110. A stress relief pattern 260 is formed on the ceramic plate 220 so that the ceramic plate 220 can buffer the stress of the case 110.

상기 방열판(210)은 케이스(110) 내부에서 발생되는 열을 외부로 방출하기 위하여 형성된 것이고, 상기 회로패턴(230) 위에는 전력 반도체 소자(250)가 부착된다. 따라서, 상기 방열판(210) 및 상기 회로패턴(230)의 재질은 구리인 것이 바람직하다.The heat sink 210 is formed to discharge heat generated inside the case 110 to the outside, and the power semiconductor device 250 is attached to the circuit pattern 230. Therefore, the material of the heat sink 210 and the circuit pattern 230 is preferably copper.

상기 스트레스 완화패턴(260)은 상기 주회로부 부착용 개구부(115)의 내측 천정면(112)에 대응하도록 상기 세라믹판(220)위에 형성된다. 상기 스트레스 완화패턴(260)은 케이스(110)가 세라믹판(220)에 주는 스트레스를 중간에서 차단하여 주는 세라믹판(220)이 직접적으로 스트레스를 받지 않도록 해준다. 따라서, 상기 세라믹판(220)이 균열되거나 파손되는 경우가 발생되지 않는다. 도 3과 같은 종래의 기술에 따른 전력 반도체 패키지의 경우, 고무형 스페이서(도 3의 97)가 케이스와 일체가 되어 세라믹판에 스트레스를 주므로 고무형 스페이서의 스트레스 완화정도는 크지 않다. The stress relief pattern 260 is formed on the ceramic plate 220 to correspond to the inner ceiling surface 112 of the main circuit part attachment opening 115. The stress relief pattern 260 prevents the ceramic plate 220 which blocks the stress applied to the ceramic plate 220 from the case 110 in the middle to be not directly stressed. Therefore, a case where the ceramic plate 220 is cracked or broken does not occur. In the case of the power semiconductor package according to the related art as shown in FIG. 3, since the rubber spacer (97 of FIG. 3) is integrated with the case to stress the ceramic plate, the degree of stress relaxation of the rubber spacer is not large.

또한, 상기 스트레스 완화패턴(260)은 상기 회로패턴(230)과 동일한 재질인 구리인 것이 바람직하고, 상기 회로패턴(230)과 동시에 패터닝된다. 따라서, 제조공정을 단순화시킬수가 있고 제조비용도 줄일 수가 있다. 도 5a 및 도 5b와 같이 상기 스트레스 완화패턴(260)의 단면은 직사각형의 형상이며, 상기 스트레스 완화패턴(260)의 평면 형상은 단일 폐라인 구조로 되어 있다. In addition, the stress relaxation pattern 260 is preferably made of copper, the same material as the circuit pattern 230, and is simultaneously patterned with the circuit pattern 230. Therefore, the manufacturing process can be simplified and the manufacturing cost can be reduced. 5A and 5B, the cross-section of the stress relaxation pattern 260 has a rectangular shape, and the planar shape of the stress relaxation pattern 260 has a single closed line structure.

상기 제어회로부(300)는 회로소자(350)를 프린트기판(340)에 실장하여 구성한 것으로써, 상기 제어회로부(300)의 하면에 접착제(80)를 사용하여 상기 케이스(110)에 부착한다. 상기 회로소자(350)는 본딩와이어(130)에 의하여 제어신호 단자(122)에 전기적으로 연결된다.The control circuit unit 300 is configured by mounting the circuit element 350 on the printed circuit board 340, and is attached to the case 110 using the adhesive 80 on the lower surface of the control circuit unit 300. The circuit device 350 is electrically connected to the control signal terminal 122 by a bonding wire 130.

상기 본딩와이어(130)는 상기 주회로부(200)와 상기 주회로 단자(120)를 전기적으로 연결하고, 상기 제어회로부(300)와 제어신호단자(122)를 전기적으로 연결하며, 상기 주회로부의 전력 반도체 소자(250)와 상기 제어회로부의 회로소자(350)를 전기적으로 연결한다. 상기 본딩와이어(130)의 재질로는 금을 사용하는 것이 바람직하다.The bonding wire 130 electrically connects the main circuit unit 200 and the main circuit terminal 120, electrically connects the control circuit unit 300 and the control signal terminal 122 to the main circuit unit. The power semiconductor device 250 is electrically connected to the circuit device 350 of the control circuit unit. It is preferable to use gold as the material of the bonding wire 130.

도 6a 내지 도 7은 본 발명의 바람직할 실시예에 따른 전력 반도체 패키지에 사용되는 절연기판의 여러가지의 형태를 도시한 것으로써, 도 6a는 스트레스 완화패턴이 다수개의 폐라인으로 구성된 절연기판이고, 도 7은 단일 폐라인이 다수개로 분할된 구조의 스트레스 완화패턴이 있는 절연기판을 도시한 것이다. 도 6a 내지 도 7에 도시된 절연기판은, 상술한 바람직한 실시예에 따른 도 5a 및 도 5b의 절연기판과 동일한 부재는 동일 재질, 동일 기능 및 효과를 나타내다. 그러므로 아래에서는 그 차이점을 위주로 하여 설명한다. 6A to 7 illustrate various forms of an insulating substrate used in a power semiconductor package according to an exemplary embodiment of the present invention. FIG. 6A is an insulating substrate having a plurality of closed lines with a stress relaxation pattern. FIG. 7 illustrates an insulating substrate having a stress relaxation pattern having a structure in which a single closed line is divided into a plurality. In the insulating substrate shown in FIGS. 6A to 7, the same members as the insulating substrates of FIGS. 5A and 5B according to the above-described preferred embodiment exhibit the same material, the same function, and the same effect. Therefore, the following explanation focuses on the differences.                     

도 6a 및 도 6b를 참조하면, 세라믹판(220)위에 형성된 스트레스 완화패턴(262)의 평면형상은 단일 폐라인이 두개인 구조이다. 상기 단일폐라인은 두개이상으로 형성될수도 있다. 그러나, 단일 폐라인이 다수개인 상기 스트레스 완화패턴(262)은 주회로부 부착용 개구부의 내측 천정면에 대응이 되도록 형성되는 것이 바람직하다. 단일 폐라인이 다수개인 스트레스 완화패턴인 경우, 단일 폐라인 만으로 구성된 스트레스 완화패턴보다 스트레스를 분산시키는 효과가 더욱 더 큰 장점이 있다. 6A and 6B, the planar shape of the stress relaxation pattern 262 formed on the ceramic plate 220 has a single closed line structure. The single closed line may be formed in two or more. However, the stress relaxation pattern 262 having a plurality of single closed lines is preferably formed to correspond to the inner ceiling surface of the opening for attaching the main circuit portion. In the case of a stress relaxation pattern having a plurality of single closed lines, the effect of dispersing stress is more significant than a stress relaxation pattern composed of a single closed line only.

도 7을 참조하면, 세라믹판(220)위에 형성된 스트레스 완화패턴(264)의 평면형상은 단일 폐라인이 여러개로 분할된 구조이다. 단일 폐라인 만으로 구성된 스트레스 완화패턴과 비교하여 볼때 케이스와 세라믹판(220) 사이의 접착력을 증가 시킬수 있는 장점이 있다. Referring to FIG. 7, the planar shape of the stress relaxation pattern 264 formed on the ceramic plate 220 is a structure in which a single closed line is divided into several pieces. Compared with the stress relief pattern consisting of a single closed line has the advantage that can increase the adhesion between the case and the ceramic plate 220.

도 7에서는 하나의 단일 폐라인 여러개로 분할된 구조이지만, 다수개의 단일 폐라인이 여러개로 분할된 구조의 스트레스 완화패턴도 사용될수 있다. 이 경우 접착력 증가와 스트레스 분산 효과의 증대라는 이중효를 낼수가 있다.In FIG. 7, a structure in which a single closed line is divided into several, but a stress relaxation pattern of a structure in which a plurality of single closed lines are divided into several, may also be used. In this case, the double effect of increasing adhesion and increasing stress dispersion effect can be achieved.

도 4a 및 도 4b의 참조하여, 상기 전력 반도체 패키지의 제조방법을 설명한다. A method of manufacturing the power semiconductor package will be described with reference to FIGS. 4A and 4B.

먼저, 하면에는 주회로부 부착용 개구부(115)가 있고 상기 주회로부 부착용 개구부(115)의 외측 천정면(113)에는 트렌치(114)가 있으며, 측벽에는 주회로 단자(120) 및 제어신호 단자(122)가 있는 케이스(110)를 제작한다. 상기 트렌치(114)는 케이스(110) 형틀 제작시 함께 형성되므로 제작상 어려움이 생기거 나 비용이 증가되지는 않는다.First, there is an opening 115 for attaching the main circuit portion, a trench 114 is provided on the outer ceiling surface 113 of the opening 115 for attaching the main circuit portion, and a main circuit terminal 120 and a control signal terminal 122 on the side wall. Produce a case 110 with. Since the trench 114 is formed together when the case 110 is manufactured, the manufacturing difficulty does not increase or cost is increased.

이어서, 하면에 방열판(210)이 있는 세라믹판(220) 상면에 회로패턴(230)과 스트레스 완화패턴(260)을 동시에 패터닝하고, 상기 스트레스 완화패턴(260)은 상기 주회로부 부착용 개구부(115)의 내측 천정면(112)에 대응되도록 패터닝하여 절연기판(240)을 형성한다. 상기 스트레스 완화패턴(260)은 상기 회로패턴(230)과 같이 패터닝함으로써, 케이스(110)와 세라믹판(220)간의 스트레스를 완화시키는 물질을 형성시키는 공정을 별도로 진행할 필요가 없다. 따라서, 제조공정을 단순화시킬수가 있고 제조비용도 줄일 수가 있다. 기타 스트레스 완화패턴(260)의 구조, 기능, 및 효과에 대해서는 상술한 전력 반도체 패키지의 구조 설명부분을 참조한다.Subsequently, the circuit pattern 230 and the stress relaxation pattern 260 are simultaneously patterned on the top surface of the ceramic plate 220 having the heat sink 210 on the bottom surface, and the stress relaxation pattern 260 is the opening 115 for attaching the main circuit part. The insulating substrate 240 is formed by patterning the pattern so as to correspond to the inner ceiling surface 112. The stress relief pattern 260 is patterned like the circuit pattern 230, so that the stress relief pattern 260 does not need to be separately processed to form a material to relieve stress between the case 110 and the ceramic plate 220. Therefore, the manufacturing process can be simplified and the manufacturing cost can be reduced. For the structure, function, and effect of the other stress relaxation pattern 260, refer to the structure description of the power semiconductor package described above.

계속하여, 상기 절연기판(240) 위에 전력 반도체 소자(250)가 접착된 주회로부를(200) 상기 주회로부 부착용 개구부(115)에 부착한다. 상기 절연기판(240)과 상기 주회로부 부착용 개구부(115) 접촉하는 부분에는 실리콘계 접착제(600)가 있으므로 상기 주회로부(200)가 케이스(110)에 견고히 부착된다.Subsequently, the main circuit part 200 to which the power semiconductor device 250 is adhered on the insulating substrate 240 is attached to the opening 115 for attaching the main circuit part. The main circuit part 200 is firmly attached to the case 110 because there is a silicon adhesive 600 at a portion contacting the insulating substrate 240 and the main circuit part attachment opening 115.

이어서, 상기 전력 반도체 소자(250)를 상기 주회로단자(120)에 와이어본딩하고, 회로소자(350)를 제어신호 단자(122)에 와이어본딩한다. 또한, 전력 반도체 소자(250)과 회로소자(350)간에도 와이어본딩한다.Subsequently, the power semiconductor device 250 is wire bonded to the main circuit terminal 120, and the circuit device 350 is wire bonded to the control signal terminal 122. In addition, wire bonding is performed between the power semiconductor device 250 and the circuit device 350.

마지막으로 상기 케이스(110)의 내면을 실리콘 겔(silicone gel,400)로 매립한후 케이스의 커버9500)를 닫는다.Finally, the inner surface of the case 110 is filled with a silicone gel (400), and then the cover 9500 of the case is closed.

상술한 바와 같이 본 발명에 따르면, 케이스 하면의 주회로부 부착용 개구부 에 트렌치를 형성함으써, 절연거리 및 습기에 의한 누설경로를 길게 할수가 있다. 따라서, 전기적 절연성을 증가 시킬수 있고, 습기에 의한 누설을 막을 수 있다. 또한, 주회로부 부착용 개구부에 부착되는 절연기판위에 스트레스 완화패턴을 회로패턴과 동시에 패터닝함으로써, 제조공정을 단순화시킬수가 있고 제조비용도 줄일수 가 있다. 또한, 스트레스 완화패턴이 세라믹판 위에 형성되어 있으므로 케이스가 주는 스트레스가 세라믹판 위에 직접적으로 가해지지 않도록 완충역할을 함으로써, 세라믹판이 균열되는 현상을 막을수가 있다.According to the present invention as described above, by forming a trench in the main circuit portion attachment opening on the bottom surface of the case, it is possible to lengthen the leakage path due to the insulation distance and moisture. Therefore, it is possible to increase electrical insulation and prevent leakage by moisture. In addition, by simultaneously patterning the stress relaxation pattern on the insulating substrate attached to the opening for attaching the main circuit portion together with the circuit pattern, the manufacturing process can be simplified and the manufacturing cost can be reduced. In addition, since the stress relaxation pattern is formed on the ceramic plate, it is possible to prevent the ceramic plate from cracking by acting as a buffer so that the stress of the case is not directly applied on the ceramic plate.

Claims (10)

하면에는 주회로부 부착용 개구부가 있고, 측벽에는 주회로 단자 및 제어신호 단자가 있는 케이스; 및A case having an opening for attaching the main circuit unit at a lower surface thereof, and a main circuit terminal and a control signal terminal at a side wall thereof; And 세라믹판, 상기 세라믹판 하면의 방열판, 및 상기 세라믹판 상면의 회로패턴 및 스트레스 완화패턴을 구비하고, 상기 주회로부 부착용 개구부에 부착되는 절연기판 및 상기 절연기판 위에 탑재된 전력 반도체 소자를 구비하는 주회로부;A main plate comprising a ceramic plate, a heat sink on the lower surface of the ceramic plate, a circuit pattern and a stress relaxation pattern on the upper surface of the ceramic plate, and an insulating substrate attached to the opening for attaching the main circuit portion, and a power semiconductor element mounted on the insulating substrate. Circuit section; 상기 주회로부 부착용 개구부의 외측 천정면에는 트렌치가 있고, There is a trench in the outer ceiling surface of the opening for attaching the main circuit part, 상기 스트레스 완화패턴은 상기 주회로부 부착용 개구부의 내측 천정면에 대응되는 위치에 있는 것을 특징으로 하는 전력 반도체 패키지.The stress relaxation pattern is a power semiconductor package, characterized in that the position corresponding to the inner ceiling surface of the opening portion for attaching the main circuit portion. 제1항에 있어서,The method of claim 1, 상기 스트레스 완화패턴의 재질은 구리인 것을 특징으로 하는 전력 반도체 패키지.The power semiconductor package, characterized in that the material of the stress relief pattern is copper. 제1항에 있어서,The method of claim 1, 상기 스트레스 완화패턴은 상기 회로패턴과 동일한 재질인 것을 특징으로 하는 전력 반도체 패키지.The stress relaxation pattern is a power semiconductor package, characterized in that the same material as the circuit pattern. 제1항에 있어서,The method of claim 1, 상기 스트레스 완화패턴의 평면 형상은 단일 폐라인(mono closed line)인 것을 특징으로 하는 전력 반도체 패키지. The planar shape of the stress relaxation pattern is a power semiconductor package, characterized in that the mono closed line (mono closed line). 제1항에 있어서,The method of claim 1, 상기 스트레스 완화패턴의 평면 형상은 다수개의 단일 폐라인으로 구성된 것을 특징으로 하는 전력 반도체 패키지.The planar shape of the stress relief pattern is a power semiconductor package, characterized in that consisting of a plurality of single closed lines. 제1항에 있어서,The method of claim 1, 상기 스트레스 완화패턴의 평면 형상은 단일 폐라인이 다수개로 분할된 형상인 것을 특징으로 하는 전력 반도체 패키지.The planar shape of the stress relief pattern is a power semiconductor package, characterized in that the single closed line is divided into a plurality of shapes. 제1항에 있어서,The method of claim 1, 상기 스트레스 완화패턴의 단면은 직사각형 형상인 것을 특징으로 하는 전력 반도체 패키지.Cross section of the stress relaxation pattern is a power semiconductor package, characterized in that the rectangular shape. 제1항에 있어서,The method of claim 1, 상기 트렌치는 상기 주회로부 부착용 개구부의 외측 천정면 둘레 모두에 형성된 것을 특징으로 하는 전력 반도체 패키지.The trench is a power semiconductor package, characterized in that formed around the outer ceiling surface of the main circuit portion attachment opening. 제1항에 있어서,The method of claim 1, 상기 방열판의 재질은 구리인 것을 특징으로 하는 전력 반도체 패키지.The power semiconductor package of the heat sink is characterized in that the copper. 하면에는 주회로부 부착용 개구부가 있고 상기 주회로부 부착용 개구부의 외측 천정면에는 트렌치가 있으며, 측벽에는 주회로 단자 및 제어신호 단자가 있는 케이스를 제작하는 단계; Manufacturing a case having a main circuit portion attaching opening at a lower surface thereof, a trench at an outer ceiling surface of the main circuit attaching opening portion, and a main circuit terminal and a control signal terminal at sidewalls thereof; 하면에 방열판이 있는 세라믹판 상면에 회로패턴과 스트레스 완화패턴을 동시에 패터닝하고, 상기 스트레스 완화패턴은 상기 주회로부 부착용 개구부의 내측 천정면에 대응되도록 패터닝하여 절연기판을 형성하는 단계;Simultaneously patterning a circuit pattern and a stress relaxation pattern on an upper surface of a ceramic plate having a heat sink on a bottom surface thereof, and patterning the stress relaxation pattern to correspond to an inner ceiling surface of the opening for attaching the main circuit part to form an insulating substrate; 상기 절연기판 위에 전력 반도체 소자가 접착된 주회로부를 상기 주회로부 부착용 개구부에 부착하는 단계; Attaching a main circuit portion to which the power semiconductor element is adhered on the insulating substrate, to the opening portion for attaching the main circuit portion; 상기 전력 반도체 소자를 상기 주회로단자에 와이어본딩하는 단계; 및Wire bonding the power semiconductor device to the main circuit terminal; And 상기 케이스의 내면을 실리콘 겔(silicone gel)로 매립한후 케이스 커버를 닫는 단계를 포함하는 것을 전력 반도체 패키지 제조방법.And filling the inner surface of the case with a silicon gel and then closing the case cover.
KR1020010052102A 2001-08-28 2001-08-28 Power semiconductor package and fabrication method thereof KR100753793B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010052102A KR100753793B1 (en) 2001-08-28 2001-08-28 Power semiconductor package and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010052102A KR100753793B1 (en) 2001-08-28 2001-08-28 Power semiconductor package and fabrication method thereof

Publications (2)

Publication Number Publication Date
KR20030018390A KR20030018390A (en) 2003-03-06
KR100753793B1 true KR100753793B1 (en) 2007-08-31

Family

ID=27721182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010052102A KR100753793B1 (en) 2001-08-28 2001-08-28 Power semiconductor package and fabrication method thereof

Country Status (1)

Country Link
KR (1) KR100753793B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326711A (en) * 1994-05-31 1995-12-12 Mitsubishi Electric Corp Semiconductor device
JPH09232512A (en) * 1996-02-22 1997-09-05 Hitachi Ltd Power semiconductor module
JPH11330284A (en) * 1998-05-13 1999-11-30 Nippon Inter Electronics Corp Composite semiconductor device
JP2000349210A (en) * 1999-06-09 2000-12-15 Nippon Inter Electronics Corp Composite semiconductor device
JP2001203320A (en) * 2000-01-21 2001-07-27 Mitsubishi Electric Corp Power semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326711A (en) * 1994-05-31 1995-12-12 Mitsubishi Electric Corp Semiconductor device
JPH09232512A (en) * 1996-02-22 1997-09-05 Hitachi Ltd Power semiconductor module
JPH11330284A (en) * 1998-05-13 1999-11-30 Nippon Inter Electronics Corp Composite semiconductor device
JP2000349210A (en) * 1999-06-09 2000-12-15 Nippon Inter Electronics Corp Composite semiconductor device
JP2001203320A (en) * 2000-01-21 2001-07-27 Mitsubishi Electric Corp Power semiconductor device

Also Published As

Publication number Publication date
KR20030018390A (en) 2003-03-06

Similar Documents

Publication Publication Date Title
US5703399A (en) Semiconductor power module
JP4712303B2 (en) Semiconductor device having one packaged die
KR101418397B1 (en) Semiconductor package, and method for fabricating the same
KR100966681B1 (en) Semiconductor device, lead frame, and microphone package therefor
JP2002141463A (en) Semiconductor module
CN110914975B (en) Power semiconductor module
JPWO2005094144A1 (en) Circuit device and manufacturing method thereof
US7573141B2 (en) Semiconductor package with a chip on a support plate
JP4334335B2 (en) Method for manufacturing hybrid integrated circuit device
CN109256362A (en) Image sensering device and correlation technique with nut cap
CN102376675B (en) Be embedded with encapsulating structure and the method for making thereof of semiconductor element
JPH04322452A (en) Semiconductor device housing container of semiconductor element manufacture of semicondcutor device
KR100753793B1 (en) Power semiconductor package and fabrication method thereof
JPH1187567A (en) Semiconductor device
JP2005191147A (en) Method for manufacturing hybrid integrated circuit device
JP2010183100A (en) Semiconductor amplifier
JP2006294729A (en) Semiconductor device
JP4141789B2 (en) Power semiconductor device
KR20000011229A (en) Semiconductor device
EP4227986A1 (en) Power semiconductor module arrangement and methods for producing a semiconductor arrangement
US20230343681A1 (en) Power Semiconductor Module Arrangements and Methods for Producing Power Semiconductor Module Arrangements
JPH0870066A (en) Semiconductor device
KR100343462B1 (en) Chip size package
JP2007103391A (en) Semiconductor amplifier
KR100325669B1 (en) Semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150702

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160812

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170811

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 13