KR100744263B1 - Method for monitoring pattern in semiconductor chemical mechanical planarization equipment - Google Patents

Method for monitoring pattern in semiconductor chemical mechanical planarization equipment Download PDF

Info

Publication number
KR100744263B1
KR100744263B1 KR1020050132666A KR20050132666A KR100744263B1 KR 100744263 B1 KR100744263 B1 KR 100744263B1 KR 1020050132666 A KR1020050132666 A KR 1020050132666A KR 20050132666 A KR20050132666 A KR 20050132666A KR 100744263 B1 KR100744263 B1 KR 100744263B1
Authority
KR
South Korea
Prior art keywords
pattern
wafer
pilot
polishing
removal
Prior art date
Application number
KR1020050132666A
Other languages
Korean (ko)
Other versions
KR20070069954A (en
Inventor
이양원
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050132666A priority Critical patent/KR100744263B1/en
Publication of KR20070069954A publication Critical patent/KR20070069954A/en
Application granted granted Critical
Publication of KR100744263B1 publication Critical patent/KR100744263B1/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/02—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent
    • B24B49/03—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent according to the final size of the previously ground workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces

Abstract

본 발명은 반도체 화학적기계적연마 장비에서의 패턴 모니터링 방법에 관한 것으로, 임의 디바이스에 대한 패턴 웨이퍼 및 파일럿 웨이퍼가 폴리싱 처리되면 파일럿 웨이퍼에 대한 제 1 패턴 계수를 생성하고, 생성된 제 1 패턴 계수에 따라 스펙에 의해 요청된 패턴 웨이퍼 제거량에 대한 계수를 생성하여 패턴 웨이퍼 제거 비율로 환산하며, 환산된 패턴 웨이퍼 제거 비율에 따라 제 1 패턴 웨이퍼의 폴리싱 타임을 설정하고, 제 2 패턴 웨이퍼의 폴리싱이 요청되면 제 1 패턴 웨이퍼의 폴리싱 타임 및 패턴 웨이퍼 제거량에 의해 제 2 패턴 웨이퍼의 제거 비율을 산정하며, 제 1 패턴 계수를 이용하여 가상의(virtual) 파일럿 웨이퍼 제거 비율을 예측하고, 가상의 파일럿 제거 비율과 제 1 패턴 계수를 이용하여 제 2 패턴 웨이퍼의 폴리싱 타임을 설정하는 것을 특징으로 한다. 본 발명에 의하면, 추가 패턴 웨이퍼의 폴리싱 요청시에 선행된 파일럿 데이터의 패턴 계수를 기반으로 가상의 파일럿 웨이퍼 제거 비율을 예측하여 추가 패턴 웨이퍼의 폴리싱 타임을 설정함으로써, 모니터링 수단인 파일럿 웨이퍼의 추가 사용이 없어 슬러리 사용량 감소, 폴리싱 패드 사용량 감소, 컨디셔너 사용량 감소 등의 CMP 관련 공정 비용을 획기적으로 줄일 수 있다. 또한, 본 발명은 추가적인 파일럿 웨이퍼에 대한 제거량, 비율 산정 등의 연산 과정이 생략되어 APC 모니터링 장비의 동작 부하를 줄일 수 있다.The present invention relates to a pattern monitoring method in a semiconductor chemical mechanical polishing equipment, wherein when a patterned wafer and a pilot wafer for any device are polished, a first pattern coefficient for the pilot wafer is generated, and the first pattern coefficient is generated according to the generated first pattern coefficient. Generate a coefficient for the pattern wafer removal amount requested by the specification and convert it to the pattern wafer removal rate, set the polishing time of the first pattern wafer according to the converted pattern wafer removal rate, and when polishing of the second pattern wafer is requested The removal rate of the second pattern wafer is calculated by the polishing time of the first pattern wafer and the pattern wafer removal amount, and the virtual pilot wafer removal rate is predicted using the first pattern coefficient, and the virtual pilot removal rate is Setting the polishing time of the second pattern wafer using the first pattern coefficient It features. According to the present invention, the additional use of the pilot wafer as a monitoring means by setting the polishing time of the additional pattern wafer by predicting the virtual pilot wafer removal rate based on the pattern coefficient of the preceding pilot data when the polishing request of the additional pattern wafer is requested. This dramatically reduces CMP-related process costs such as reduced slurry usage, polishing pad usage and conditioner usage. In addition, the present invention can reduce the operation load of the APC monitoring equipment by eliminating the calculation process, such as removal amount, ratio calculation for the additional pilot wafer.

APC(Advanced Process Control), 패턴 웨이퍼(pattern wafer), 파일럿 웨이퍼(pilot wafer) Advanced Process Control (APC), Pattern Wafer, Pilot Wafer

Description

반도체 화학적기계적연마 장비에서의 패턴 모니터링 방법{METHOD FOR MONITORING PATTERN IN SEMICONDUCTOR CHEMICAL MECHANICAL PLANARIZATION EQUIPMENT}Pattern monitoring method in semiconductor chemical mechanical polishing equipment {METHOD FOR MONITORING PATTERN IN SEMICONDUCTOR CHEMICAL MECHANICAL PLANARIZATION EQUIPMENT}

도 1은 종래 기술에 따른 반도체 화학적기계적연마 장비에서의 패턴 모니터링 과정의 흐름도,1 is a flowchart of a pattern monitoring process in a semiconductor chemical mechanical polishing apparatus according to the prior art,

도 2는 본 발명에 따른 반도체 화학적기계적연마 장비에서의 패턴 모니터링 과정의 흐름도.2 is a flow chart of a pattern monitoring process in the semiconductor chemical mechanical polishing equipment according to the present invention.

본 발명은 반도체 웨이퍼의 패턴 모니터링 기술에 관한 것으로, 특히 모니터링 웨이퍼의 사용량을 절감하고 모니터링 장비의 병목(bottleneck) 현상을 줄이는데 적합한 반도체 화학적기계적연마(Chemical Mechanical Planarization : 이하, CMP라 약칭함) 장비에서의 패턴 모니터링 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pattern monitoring technology of semiconductor wafers, and more particularly in semiconductor chemical mechanical planarization (CMP) equipment suitable for reducing the usage of monitoring wafers and reducing bottlenecks of monitoring equipment. Relates to a pattern monitoring method.

ULSI(Ultra Large Scale Integrated) 소자의 미세와, 고집적화 및 고속화 요구에 대응하기 위하여, 다층 배선 기술에 대한 신기술이 요구되며, 다층 배선 기술 중에서도 층간 절연막의 형성 기술이 소자의 특성을 향상시켜주는 중요한 요인으로 작용하고 있다.In order to meet the requirements of ultra-large scale integrated (ULSI) devices and to meet the demand for high integration and high speed, new technologies for multilayer wiring technology are required. It is working.

이러한 층간 절연막의 형성은 크게 CVD(Chemical Vapor Deposition)와 CMP로 구성되는데, 정확한 구조 형성을 위해서 미세 두께 제어가 필요하며, 특히 양산 라인에서는 오버-폴리싱(over-polishing) 및 언더-폴리싱(under-polishing)에 의해서 소자의 품질 저하 및 재작업에 의한 생산성 저하를 일으키는 요인이 될 수 있으므로 정확한 두께 제어 방법이 필요하게 되었다.The formation of such an interlayer insulating film is largely composed of chemical vapor deposition (CVD) and CMP, which requires fine thickness control for accurate structure formation, particularly over-polishing and under-polishing in mass production lines. Since polishing may cause deterioration of device quality and productivity due to rework, accurate thickness control method is required.

PMD, ILD, IMD 등과 같은 산화막을 CMP 처리하는 공정에서 폴리싱 두께를 결정하는 파라미터(parameter)는 폴리싱 타임(polishing time)인데, 서로 다른 제거율(removal rate)을 갖는 다양한 디바이스에 대응하기 위해서 APC(Advanced Process Control) 프로그램이 도입되었다.In the CMP process of oxide films such as PMD, ILD, and IMD, the parameter that determines the polishing thickness is polishing time, which is advanced to cope with various devices having different removal rates. Process Control program was introduced.

현재 사용되고 있는 APC 프로그램은, 각각의 패턴 웨이퍼(pattern wafer : 제품에 실 적용되는 웨이퍼)에 대한 기준정보와의 제거량(removal amount) 비를 이용해서 폴리싱 타임을 설정하고 있다. 이러한 APC 프로그램을 구동하는 APC 모니터링 장비에서 수행되는 폴리싱 타임 설정 과정에 대해서 첨부한 도 1을 참조하여 상세히 설명하기로 한다.The APC program currently used sets the polishing time using a removal amount ratio with reference information for each pattern wafer (a wafer that is actually applied to a product). A polishing time setting process performed in the APC monitoring device for driving the APC program will be described in detail with reference to FIG. 1.

도 1에 도시한 바와 같이, 단계(S100)에서는 패턴 웨이퍼 및 파일럿 웨이퍼(pilot wafer)의 폴리싱이 진행된다. 여기서 파일럿 웨이퍼라 함은, 상술한 패턴 웨이퍼와는 달리 장비 상태를 파악하기 위한 모니터링 웨이퍼를 의미한다.As shown in FIG. 1, in step S100, polishing of the pattern wafer and the pilot wafer is performed. Here, the pilot wafer refers to a monitoring wafer for grasping the equipment state, unlike the pattern wafer described above.

단계(S100)에서와 같이 폴리싱이 진행되면, APC 모니터링 장비는 단계(S102) 및 단계(S104)로 진행하여 패턴 웨이퍼 제거량 및 파일럿 웨이퍼 제거량 간의 비율 (R)을 산정하여 해당 디바이스의 파일럿 웨이퍼 제거량(A)을 설정한다.When polishing is performed as in step S100, the APC monitoring apparatus proceeds to steps S102 and S104 to calculate a ratio R between the pattern wafer removal amount and the pilot wafer removal amount to determine the pilot wafer removal amount of the corresponding device ( Set A).

이후 단계(S106) 및 단계(S108)에서는 패턴 웨이퍼의 선 두께(pre-thickness)를 측정하고 스펙(spec.)에 의해 요구되는 패턴 웨이퍼 제거량이 요청되는지를 판단한다.In step S106 and step S108, the pre-thickness of the pattern wafer is measured and it is determined whether the pattern wafer removal amount required by the spec is requested.

단계(S108)의 판단 결과, 스펙에 의해 요구되는 패턴 웨이퍼 제거량이 요청되면 APC 모니터링 장비는 단계(S110)로 진행하여 패턴 웨이퍼 제거량 및 파일럿 웨이퍼 제거량 간의 비율(R)과 해당 디바이스의 파일럿 웨이퍼 제거량(A)에 의해, 요청 패턴 웨이퍼에 대한 파일럿 웨이퍼 제거량(A')을 결정한다.As a result of the determination in step S108, if the pattern wafer removal amount required by the specification is requested, the APC monitoring apparatus proceeds to step S110, where the ratio R between the pattern wafer removal amount and the pilot wafer removal amount and the pilot wafer removal amount of the corresponding device ( By A), the pilot wafer removal amount A 'for the request pattern wafer is determined.

그리고 단계(S112)에서 APC 모니터링 장비는 상기 단계(S110)에서 결정된 파일럿 웨이퍼 제거량(A)을 현재 장비의 파일럿 웨이퍼 제거 비율로 제산(除算)한다.In operation S112, the APC monitoring equipment divides the pilot wafer removal amount A determined in operation S110 by the pilot wafer removal rate of the current equipment.

이러한 제산 결과에 따라 단계(S114)에서와 같이 폴리싱 타임이 설정된다.According to this division result, the polishing time is set as in step S114.

이상과 같이, 종래 APC 모니터링 장비에서 수행되는 폴리싱 타임 설정 과정은 파일럿 웨이퍼라고 불리는 모니터링 웨이퍼의 제거량과, 동일시간/동일조건에서 진행된 패턴 웨이퍼의 제거량 간의 비율을 계산하여 다음 로트(lot)의 폴리싱 타임을 구해주는 방식이다.As described above, the polishing time setting process performed by the conventional APC monitoring equipment calculates the ratio between the removal amount of the monitoring wafer called the pilot wafer and the removal amount of the pattern wafer performed under the same time / same conditions, thereby polishing the next lot. It is a way to save.

예를 들어, 현재 장비의 파일럿 웨이퍼 제거율이 4,000Å/min이고, 임의 디바이스의 파일럿 웨이퍼 제거량 대비 패턴 웨이퍼 제거량 비율(R)이 2.0인 경우, 패턴 웨이퍼의 선 두께를 측정하게 되면 스펙에 의해서 요구되는 패턴 제거량이 정해지는데, 이를 8,000(4,000Å/min × 2)으로 제산, 즉 나누게 되면 최종 폴리싱 타임이 설정되는 것이다.For example, if the pilot wafer removal rate of the current equipment is 4,000 Å / min, and the pattern wafer removal amount ratio (R) to the pilot wafer removal amount of any device is 2.0, the measurement of the line thickness of the pattern wafer is required by the specification. The amount of pattern removal is determined, which is divided by 8,000 (4,000 mW / min × 2), which divides the final polishing time.

이와 같이, 현재의 APC 모니터링 방식은, 패턴 웨이퍼의 제거율만으로는 현재의 장비 상태를 파악할 수 없고 다음 로트의 폴리싱 타입을 산출할 수 없다는 단점을 개선하였기 때문에, 서로 상이한 제거율을 갖는 다양한 디바이스가 진행되는 파운드리(foundry) 제작에서는 매우 유용하게 쓰일 수 있다.As such, the current APC monitoring method improves the disadvantage that the removal rate of the pattern wafer alone cannot determine the current state of the equipment and cannot calculate the polishing type of the next lot, and thus the foundry in which various devices having different removal rates proceed. This can be very useful in foundry production.

그러나 이와 같은 장점에도 불구하고 종래의 APC 모니터링 방식은, 매 진행 로트마다 기준이 되는 파일럿 웨이퍼를 추가로 생산하여 측정 및 연산을 수행할 수밖에 없다는 단점을 지니고 있다. 즉, 패턴 웨이퍼가 추가로 CMP 처리됨에 따라 그에 수반되는 파일럿 웨이퍼에 대한 APC 처리도 추가적으로 반복될 수밖에 없다는 문제가 있다.However, in spite of these advantages, the conventional APC monitoring method has a disadvantage in that the pilot wafer, which is a reference for each progress lot, is additionally produced to perform measurement and calculation. That is, as the pattern wafer is additionally CMP processed, there is a problem that APC processing for the pilot wafer accompanying it is inevitably repeated.

이로 인해, 비용 손실이 증가하게 되고, 또한 1로트를 진행함에 있어 1장분의 파일럿 웨이퍼에 대한 추가 진행 시간이 필요하기 때문에 장비의 캐패시티에도 영향을 줄 수 있으며, 매 로트마다 전후 파일럿 웨이퍼를 추가로 측정해야 하기 때문에 계측기 병목현상이 증가하는 결과를 낳게 된다.This increases cost loss and can also affect the equipment's capacity as one lot of pilot wafers require additional run time for each lot, and each lot adds back and forth pilot wafers. This results in an increase in instrumentation bottlenecks.

본 발명은 상술한 종래 기술의 문제를 해결하기 위한 것으로, 반도체 CMP 공정에서 폴리싱 타임을 설정하는 기준이 되는 파일럿 웨이퍼에 대한 APC 처리를 최초 1회만 수행하고, 추가되는 패턴 웨이퍼에 대해서는 최초 파일럿 웨이퍼의 패턴 계수에 따라 예측되는 가상(virtual) 파일럿 웨이퍼에 의해 폴리싱 타임을 설정함으로써, 추가적인 파일럿 웨이퍼 제작에 따른 원가를 절감할 수 있는 반도체 CMP 장비에서의 패턴 모니터링 방법을 제공하는데 그 목적이 있다.The present invention is to solve the above-described problems of the prior art, the first APC processing for the pilot wafer which is the reference for setting the polishing time in the semiconductor CMP process is performed only once, and for the added pattern wafer, It is an object of the present invention to provide a pattern monitoring method in a semiconductor CMP device that can reduce the cost of additional pilot wafer fabrication by setting a polishing time by a virtual pilot wafer predicted according to a pattern coefficient.

이러한 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 각기 상이한 폴리싱 제거율을 갖는 디바이스에 대해 각각의 폴리싱 타임을 결정하는 반도체 화학적기계적연마 장비에서의 패턴 모니터링 방법으로서, 임의 디바이스에 대한 패턴 웨이퍼 및 파일럿 웨이퍼가 폴리싱 처리되면 상기 파일럿 웨이퍼에 대한 제 1 패턴 계수를 생성하는 단계와, 상기 생성된 제 1 패턴 계수에 따라 스펙에 의해 요청된 패턴 웨이퍼 제거량에 대한 계수를 생성하여 패턴 웨이퍼 제거 비율로 환산하는 단계와, 상기 환산된 패턴 웨이퍼 제거 비율에 따라 제 1 패턴 웨이퍼의 폴리싱 타임을 설정하는 단계와, 제 2 패턴 웨이퍼의 폴리싱이 요청되면 상기 제 1 패턴 웨이퍼의 폴리싱 타임 및 패턴 웨이퍼 제거량에 의해 제 2 패턴 웨이퍼의 제거 비율을 산정하는 단계와, 상기 제 1 패턴 계수를 이용하여 가상의 파일럿 웨이퍼 제거 비율을 예측하는 단계와, 상기 가상의 파일럿 제거 비율과 상기 제 1 패턴 계수를 이용하여 상기 제 2 패턴 웨이퍼의 폴리싱 타임을 설정하는 단계를 포함하는 반도체 화학적기계적연마 장비에서의 패턴 모니터링 방법을 제공한다.According to a preferred embodiment of the present invention for achieving this object, a method of pattern monitoring in semiconductor chemical mechanical polishing equipment for determining respective polishing times for devices having different polishing removal rates, comprising: a pattern wafer for any device; Generating a first pattern coefficient for the pilot wafer when the pilot wafer is polished, generating a coefficient for the pattern wafer removal amount requested by the specification according to the generated first pattern coefficient, and converting it into a pattern wafer removal ratio Setting a polishing time of the first pattern wafer according to the converted pattern wafer removal ratio, and when polishing of the second pattern wafer is requested, the polishing time of the first pattern wafer and the amount of pattern wafer removal are determined. Calculating the Removal Rate of the 2 Pattern Wafers Predicting a virtual pilot wafer removal rate using the first pattern coefficients and setting a polishing time of the second pattern wafer using the virtual pilot removal rate and the first pattern coefficients. To provide a pattern monitoring method in a semiconductor chemical mechanical polishing equipment.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

설명에 앞서, 본 실시예에 적용되는 CMP 장비는 패턴 모니터링을 위한 APC 모니터링 장비를 포함하며, 이러한 APC 모니터링 장비에 의해 본 실시예에 따른 패턴 모니터링 과정이 구현됨을 전제로 한다. 또한, APC 모니터링 장비에 대한 구체적인 시스템 구성에 대해서는, 통상의 CMP 장비를 통해 당업자라면 용이하게 예측 할 수 있는 수준이기 때문에, 발명의 핵심 기술 요지를 부각시키고 설명의 간략화를 위해 APC 모니터링 장비의 시스템 구성에 대해서는 도면 기재 및 동작 설명을 생략하였다.Prior to the description, the CMP equipment applied to the present embodiment includes APC monitoring equipment for pattern monitoring, and it is assumed that the pattern monitoring process according to the present embodiment is implemented by such APC monitoring equipment. In addition, since the specific system configuration of the APC monitoring equipment is easily predictable to those skilled in the art through ordinary CMP equipment, the system configuration of the APC monitoring equipment for the purpose of highlighting the essential technical points of the invention and simplifying the description. In the drawings, descriptions and operation descriptions are omitted.

도 2는 본 발명의 바람직한 실시예에 따른 반도체 화학적기계적연마 장비에서의 패턴 모니터링 과정의 흐름도이다.2 is a flowchart of a pattern monitoring process in a semiconductor chemical mechanical polishing apparatus according to a preferred embodiment of the present invention.

먼저, 본 과정에 적용되는 반도체 화학적기계적연마 장비는 각기 상이한 폴리싱 제거율을 갖는 디바이스에 대해 각각의 폴리싱 타임을 결정하는 것을 특징으로 한다.First, the semiconductor chemical mechanical polishing equipment applied to the process is characterized by determining the respective polishing time for devices having different polishing removal rates.

도 2에 도시한 바와 같이, 단계(S200)에서 임의 디바이스에 대한 패턴 웨이퍼 및 파일럿 웨이퍼가 폴리싱 처리되면, APC 모니터링 장비는 단계(S202)로 진행하여 상기 디바이스의 패턴 웨이퍼의 제거량 및 파일럿 웨이퍼의 제거량 간의 비율을 산정한다.As shown in FIG. 2, when the pattern wafer and the pilot wafer for any device are polished in step S200, the APC monitoring equipment proceeds to step S202 to remove the pattern wafer and the pilot wafer removal amount of the device. Calculate the ratio of the liver.

패턴 웨이퍼의 제거량 및 상기 파일럿 웨이퍼의 제거량 간의 비율이 산정되면, APC 모니터링 장비는 단계(S204) 및 단계(S206)로 진행하여 선행된 패턴 웨이퍼의 제거량을 참조로 상기 비율에 대한 식을 세팅하여 제 1 파일럿 웨이퍼에 대한 패턴 계수를 생성한다.When the ratio between the removal amount of the pattern wafer and the removal amount of the pilot wafer is calculated, the APC monitoring apparatus proceeds to step S204 and step S206 to set the equation for the ratio with reference to the removal amount of the preceding pattern wafer, Generate pattern coefficients for one pilot wafer.

이후, APC 모니터링 장비는 단계(S210)로 진행하여 상기 패턴 웨이퍼의 선 두께를 측정하고, 단계(S210)로 진행하여 스펙에 의해 요구되는 패턴 웨이퍼 제거량이 요청되는지를 판단한다.Thereafter, the APC monitoring apparatus proceeds to step S210 to measure the line thickness of the pattern wafer, and proceeds to step S210 to determine whether the pattern wafer removal amount required by the specification is requested.

스펙에 의해 요구되는 패턴 웨이퍼 제거량이 요청되면 APC 모니터링 장비는 단계(S212)로 진행하여 요청 패턴 웨이퍼 제거량에 대한 계수를 생성한다.If the pattern wafer removal amount required by the specification is requested, the APC monitoring equipment proceeds to step S212 to generate a coefficient for the requested pattern wafer removal amount.

최종적으로 APC 모니터링 장비는, 단계(S214) 및 단계(S216)로 진행하여 CMP 장비의 초기 파일럿 웨이퍼 제거 비율을 패턴 웨이퍼 제거 비율로 환산하여 제 1 패턴 웨이퍼의 폴리싱 타임을 설정한다.Finally, the APC monitoring equipment proceeds to step S214 and step S216 to set the polishing time of the first pattern wafer by converting the initial pilot wafer removal ratio of the CMP equipment into the pattern wafer removal ratio.

한편, 단계(S218)에서는, 제 2 패턴 웨이퍼, 즉 추가적인 패턴 웨이퍼의 폴리싱이 요청되는지를 판단하고, 제 2 패턴 웨이퍼의 폴리싱이 요청되면 APC 모니터링 장비는 단계(S220)로 진행하여 상기 제 1 패턴 웨이퍼의 폴리싱 타임 및 패턴 웨이퍼 제거량을 기반으로 제 2 패턴 웨이퍼의 제거 비율을 산정한다.Meanwhile, in step S218, it is determined whether the polishing of the second pattern wafer, that is, the additional pattern wafer is requested, and if the polishing of the second pattern wafer is requested, the APC monitoring apparatus proceeds to step S220 to perform the first pattern. The removal rate of the second pattern wafer is calculated based on the polishing time of the wafer and the amount of pattern wafer removal.

이후, 단계(S222)에서 APC 모니터링 장비는 상기 제 1 패턴 계수를 이용하여 가상의(virtual) 파일럿 웨이퍼 제거 비율을 예측한다.Thereafter, in step S222, the APC monitoring apparatus predicts a virtual pilot wafer removal rate using the first pattern coefficient.

이와 같은 가상의 파일럿 웨이퍼 제거 비율이 예측되면, APC 모니터링 장비는 단계(S224)로 진행하여 상기 가상의 파일럿 제거 비율과 상기 제 1 패턴 계수를 이용하여 제 2 패턴 웨이퍼의 폴리싱 타임을 설정한다.When the virtual pilot wafer removal rate is predicted, the APC monitoring apparatus proceeds to step S224 to set the polishing time of the second pattern wafer using the virtual pilot removal rate and the first pattern coefficient.

이와 같은 과정들은, 패턴 웨이퍼의 폴리싱이 추가 요청될 때마다 주기적으로 반복 수행되는 것을 특징으로 한다.Such processes are characterized in that it is periodically repeated every time the polishing of the pattern wafer is additionally requested.

이상과 같이, 본 발명은, 최초 패턴 웨이퍼 및 파일럿 웨이퍼의 제거량 간의 비율을 기준으로 최초 파일럿 웨이퍼에 대한 패턴 계수를 생성하여 폴리싱 타임을 설정해 두고, 이후 추가적인 패턴 웨이퍼가 폴리싱될 때 해당 패턴 웨이퍼의 파일럿 웨이퍼를 처리하지 않고 기 설정된 파일럿 데이터의 패턴 계수를 기반으로 가상의 파일럿 웨이퍼 제거 비율을 예측하여 추가 패턴 웨이퍼의 폴리싱 타임을 설정하 도록 구현한 것이다.As described above, the present invention generates a pattern coefficient for the first pilot wafer based on the ratio between the removal amount of the first pattern wafer and the pilot wafer to set the polishing time, and then when the additional pattern wafer is polished, the pilot of the pattern wafer is polished. It is implemented to set the polishing time of additional pattern wafers by estimating the virtual pilot wafer removal rate based on the pattern coefficient of preset pilot data without processing the wafer.

본 발명에 의하면, 추가 패턴 웨이퍼의 폴리싱 요청시에 선행된 파일럿 데이터의 패턴 계수를 기반으로 가상의 파일럿 웨이퍼 제거 비율을 예측하여 추가 패턴 웨이퍼의 폴리싱 타임을 설정함으로써, 모니터링 수단인 파일럿 웨이퍼의 추가 사용이 없어 슬러리 사용량 감소, 폴리싱 패드 사용량 감소, 컨디셔너 사용량 감소 등의 CMP 관련 공정 비용을 획기적으로 줄일 수 있다. 또한, 본 발명은 추가적인 파일럿 웨이퍼에 대한 제거량, 비율 산정 등의 연산 과정이 생략되어 APC 모니터링 장비의 동작 부하를 줄일 수 있다.According to the present invention, the additional use of the pilot wafer as a monitoring means by setting the polishing time of the additional pattern wafer by predicting the virtual pilot wafer removal rate based on the pattern coefficient of the preceding pilot data when the polishing request of the additional pattern wafer is requested. This dramatically reduces CMP-related process costs such as reduced slurry usage, polishing pad usage and conditioner usage. In addition, the present invention can reduce the operation load of the APC monitoring equipment by eliminating the calculation process, such as removal amount, ratio calculation for the additional pilot wafer.

이상, 본 발명의 실시예에 대해 상세히 기술하였으나 본 발명은 이러한 실시예에 국한되는 것은 아니며, 후술하는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자로부터 여러 가지 변형이 가능함은 물론이다.The embodiments of the present invention have been described in detail above, but the present invention is not limited to these embodiments, and various modifications may be made by those skilled in the art within the spirit and scope of the present invention described in the claims below.

Claims (5)

각기 상이한 폴리싱 제거율을 갖는 디바이스에 대해 각각의 폴리싱 타임을 결정하는 반도체 화학적기계적연마 장비에서의 패턴 모니터링 방법으로서,A pattern monitoring method in semiconductor chemical mechanical polishing equipment that determines respective polishing times for devices having different polishing removal rates, 임의 디바이스에 대한 패턴 웨이퍼 및 파일럿 웨이퍼가 폴리싱 처리되면 상기 패턴 웨이퍼의 제거량 및 파일럿 웨이퍼의 제거량 간의 비율을 산정하는 단계와,Calculating a ratio between the removal amount of the pattern wafer and the removal amount of the pilot wafer when the pattern wafer and the pilot wafer for any device are polished; 선행된 패턴 웨이퍼의 제거량을 참조로 상기 산정된 비율에 대한 식을 세팅하여 상기 파일럿 웨이퍼에 대한 제 1 패턴 계수를 생성하는 단계와,Generating a first pattern coefficient for the pilot wafer by setting an equation for the calculated ratio with reference to a removal amount of a preceding pattern wafer; 상기 생성된 제 1 패턴 계수에 따라 스펙에 의해 요청된 패턴 웨이퍼 제거량에 대한 계수를 생성하여 패턴 웨이퍼 제거 비율로 환산하는 단계와,Generating coefficients for the pattern wafer removal amount requested by the specification according to the generated first pattern coefficients and converting them into pattern wafer removal ratios; 상기 환산된 패턴 웨이퍼 제거 비율에 따라 제 1 패턴 웨이퍼의 폴리싱 타임을 설정하는 단계와,Setting a polishing time of the first pattern wafer according to the converted pattern wafer removal ratio; 제 2 패턴 웨이퍼의 폴리싱이 요청되면 상기 제 1 패턴 웨이퍼의 폴리싱 타임 및 패턴 웨이퍼 제거량에 의해 제 2 패턴 웨이퍼의 제거 비율을 산정하는 단계와,Calculating a removal rate of the second pattern wafer based on the polishing time and the pattern wafer removal amount of the first pattern wafer when polishing of the second pattern wafer is requested; 상기 제 1 패턴 계수를 이용하여 가상의 파일럿 웨이퍼 제거 비율을 예측하는 단계와,Predicting a virtual pilot wafer removal rate using the first pattern coefficients; 상기 가상의 파일럿 제거 비율과 상기 제 1 패턴 계수를 이용하여 상기 제 2 패턴 웨이퍼의 폴리싱 타임을 설정하는 단계Setting a polishing time of the second pattern wafer using the virtual pilot removal rate and the first pattern coefficient 를 포함하는 반도체 화학적기계적연마 장비에서의 패턴 모니터링 방법.Pattern monitoring method in a semiconductor chemical mechanical polishing equipment comprising a. 제 1 항에 있어서,The method of claim 1, 상기 방법은, 패턴 웨이퍼의 폴리싱이 추가 요청될 때마다 상기 단계를 반복 처리하는 것을 특징으로 하는 반도체 화학적기계적연마 장비에서의 패턴 모니터링 방법.The method further comprises repeating the above steps whenever polishing of the pattern wafer is further requested. 제 1 항에 있어서,The method of claim 1, 상기 방법은,The method, 임의 디바이스에 대한 패턴 웨이퍼 및 파일럿 웨이퍼가 폴리싱 처리되면 상기 패턴 웨이퍼의 제거량 및 상기 파일럿 웨이퍼의 제거량 간의 비율을 산정하는 단계와,Calculating a ratio between the removal amount of the pattern wafer and the removal amount of the pilot wafer when the pattern wafer and the pilot wafer for any device are polished; 제 1 파일럿 웨이퍼에 대한 패턴 계수를 생성하는 단계와,Generating a pattern coefficient for the first pilot wafer; 상기 패턴 웨이퍼의 선 두께를 측정하고 스펙에 의해 요구되는 패턴 웨이퍼 제거량이 요청되는지를 판단하는 단계와,Measuring the line thickness of the pattern wafer and determining whether the pattern wafer removal amount required by the specification is requested; 스펙에 의해 요구되는 패턴 웨이퍼 제거량이 요청되면 요청 패턴 웨이퍼 제거량에 대한 계수를 생성하는 단계와,Generating a coefficient for the requested pattern wafer removal amount if the pattern wafer removal amount required by the specification is requested; 상기 장비의 초기 파일럿 웨이퍼 제거 비율을 패턴 웨이퍼 제거 비율로 환산하여 제 1 패턴 웨이퍼의 폴리싱 타임을 설정하는 단계Setting the polishing time of the first pattern wafer by converting the initial pilot wafer removal rate of the equipment to the pattern wafer removal rate 를 더 포함하는 반도체 화학적기계적연마 장비에서의 패턴 모니터링 방법.Pattern monitoring method in the semiconductor chemical mechanical polishing equipment further comprising. 제 3 항에 있어서,The method of claim 3, wherein 상기 방법은, 상기 패턴 웨이퍼의 제거량 및 상기 파일럿 웨이퍼의 제거량 간의 비율이 산정되면, 선행된 패턴 웨이퍼의 제거량을 참조로 상기 비율에 대한 식을 세팅하여 상기 제 1 파일럿 웨이퍼에 대한 패턴 계수를 생성하는 것을 특징으로 하는 반도체 화학적기계적연마 장비에서의 패턴 모니터링 방법.The method, when the ratio between the removal amount of the pattern wafer and the removal amount of the pilot wafer is calculated, setting a formula for the ratio with reference to the removal amount of the preceding pattern wafer to generate a pattern coefficient for the first pilot wafer. Pattern monitoring method in a semiconductor chemical mechanical polishing equipment, characterized in that. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 4, 상기 반도체 화학적기계적연마 장비는, APC 모니터링 장비를 포함하는 것을 특징으로 하는 반도체 화학적기계적연마 장비에서의 패턴 모니터링 방법.The semiconductor chemical mechanical polishing equipment, the pattern monitoring method in a semiconductor chemical mechanical polishing equipment, characterized in that it comprises an APC monitoring equipment.
KR1020050132666A 2005-12-28 2005-12-28 Method for monitoring pattern in semiconductor chemical mechanical planarization equipment KR100744263B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050132666A KR100744263B1 (en) 2005-12-28 2005-12-28 Method for monitoring pattern in semiconductor chemical mechanical planarization equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132666A KR100744263B1 (en) 2005-12-28 2005-12-28 Method for monitoring pattern in semiconductor chemical mechanical planarization equipment

Publications (2)

Publication Number Publication Date
KR20070069954A KR20070069954A (en) 2007-07-03
KR100744263B1 true KR100744263B1 (en) 2007-07-30

Family

ID=38505514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132666A KR100744263B1 (en) 2005-12-28 2005-12-28 Method for monitoring pattern in semiconductor chemical mechanical planarization equipment

Country Status (1)

Country Link
KR (1) KR100744263B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11607768B2 (en) 2018-12-20 2023-03-21 Samsung Electronics Co., Ltd. Apparatus and method for chemical mechanical polishing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010015202A (en) * 1999-07-09 2001-02-26 조셉 제이. 스위니 Closed-loop control of wafer polishing in a chemical mechanical polishing system
KR20010053210A (en) * 1998-06-26 2001-06-25 토토라노 제이. 빈센트 System and method for controlling the manufacture of discrete parts in semiconductor fabrication using model predicative control
KR20010082103A (en) * 2000-02-10 2001-08-29 요코야마 다카요시 Four way type switching valve

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010053210A (en) * 1998-06-26 2001-06-25 토토라노 제이. 빈센트 System and method for controlling the manufacture of discrete parts in semiconductor fabrication using model predicative control
KR20010015202A (en) * 1999-07-09 2001-02-26 조셉 제이. 스위니 Closed-loop control of wafer polishing in a chemical mechanical polishing system
KR20010082103A (en) * 2000-02-10 2001-08-29 요코야마 다카요시 Four way type switching valve

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11607768B2 (en) 2018-12-20 2023-03-21 Samsung Electronics Co., Ltd. Apparatus and method for chemical mechanical polishing

Also Published As

Publication number Publication date
KR20070069954A (en) 2007-07-03

Similar Documents

Publication Publication Date Title
US6630360B2 (en) Advanced process control (APC) of copper thickness for chemical mechanical planarization (CMP) optimization
Stine et al. A closed-form analytic model for ILD thickness variation in CMP processes
US7534725B2 (en) Advanced process control for semiconductor processing
US6379980B1 (en) Method and apparatus for monitoring material removal tool performance using endpoint time removal rate determination
KR100366630B1 (en) Method of controlling wafer polishing time using sample-skip algorithm and method of wafer polishing using the same
US7070477B2 (en) Method of polishing semiconductor wafer
US20050098535A1 (en) Method and apparatus for controlling etch selectivity
WO2001022183A1 (en) Method of improved estimation of critical dimensions in microelectronic fabrication
TW201033844A (en) Advanced process control method and system
US7329168B2 (en) Extended Kalman filter incorporating offline metrology
KR101165791B1 (en) Method and apparatus for controlling a fabrication process based on a measured electrical characteristic
Boning et al. Pattern dependent modeling for CMP optimization and control
US6701206B1 (en) Method and system for controlling a process tool
KR100744263B1 (en) Method for monitoring pattern in semiconductor chemical mechanical planarization equipment
US6725121B1 (en) Method and apparatus for using a dynamic control model to compensate for a process interrupt
US6534328B1 (en) Method of modeling and controlling the endpoint of chemical mechanical polishing operations performed on a process layer, and system for accomplishing same
EP1365445B1 (en) Working shape prediction method, working requirement determination method, working method, working system, method of manufacturing semiconductor device, computer program, and computer program storage medium
US6514865B1 (en) Method of reducing interlayer dielectric thickness variation feeding into a planarization process
US8409993B2 (en) Method and system for controlling copper chemical mechanical polish uniformity
US20050014299A1 (en) Control of metal resistance in semiconductor products via integrated metrology
US20030186546A1 (en) Method and system for controlling the chemical mechanical polishing of substrates by calculating an overpolishing time and/or a polishing time of a final polishing step
US20130241075A1 (en) Contact or via critical dimension control with novel closed loop control system in chemical mechanical planarization process
JP4274813B2 (en) Product wafer processing recipe determination method
JP2002110603A (en) Chemical and mechanical polishing method and chemical and mechanical polishing device
JP2009160691A (en) Grinding control system, grinding control program, and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee