KR100739316B1 - 발광 표시장치와 그의 구동방법 - Google Patents

발광 표시장치와 그의 구동방법 Download PDF

Info

Publication number
KR100739316B1
KR100739316B1 KR1020040094186A KR20040094186A KR100739316B1 KR 100739316 B1 KR100739316 B1 KR 100739316B1 KR 1020040094186 A KR1020040094186 A KR 1020040094186A KR 20040094186 A KR20040094186 A KR 20040094186A KR 100739316 B1 KR100739316 B1 KR 100739316B1
Authority
KR
South Korea
Prior art keywords
digital data
data
digital
sampling
signal
Prior art date
Application number
KR1020040094186A
Other languages
English (en)
Other versions
KR20060053750A (ko
Inventor
박용성
권오경
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040094186A priority Critical patent/KR100739316B1/ko
Publication of KR20060053750A publication Critical patent/KR20060053750A/ko
Application granted granted Critical
Publication of KR100739316B1 publication Critical patent/KR100739316B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 기생 저항 및 기생 커패시터에 의한 디지털-아날로그 변환기의 출력전류 특성 저하를 방지할 수 있도록 한 발광 표시장치와 그의 구동방법에 관한 것이다.
본 발명에 따른 발광 표시장치는 복수의 데이터선과 복수의 주사선에 의해 정의되는 복수의 화소를 포함하는 화상 표시부와; 상기 주사선에 주사신호를 공급하기 위한 주사 드라이버와; 외부로부터의 디지털 데이터를 샘플링하여 홀딩시키기 위한 제 1 블록과, 상기 제 1 블록으로부터 홀딩된 디지털 데이터를 일시 저장하기 위한 적어도 하나의 지연회로와, 상기 지연회로에 저장된 디지털 데이터에 대응되는 전압 또는 전류를 발생하여 상기 데이터선에 공급하는 제 2 블록을 가지는 데이터 드라이버를 구비한다.
이러한 구성에 의하여 본 발명은 홀딩된 디지털 데이터를 일시 저장하는 지연회로를 이용하여 디지털 데이터의 전달과정에서의 기생 저항 및 기생 커패시터에 상관없이 정상적인 디지털-아날로그 변환기의 출력전류 특성을 얻을 수 있다.

Description

발광 표시장치와 그의 구동방법{LIGHT EMITTING DISPLAY AND DRIVING METHOD THEREOF}
도 1은 일반적인 데이터 드라이버를 나타내는 블록도이다.
도 2는 도 1에 도시된 디지털-아날로그 변환기를 나타내는 블록도이다.
도 3은 본 발명의 실시 예에 따른 발광 표시장치를 나타내는 도면이다.
도 4는 도 3에 도시된 본 발명의 제 1 실시 예에 따른 데이터 드라이버를 나타내는 블록도이다.
도 5는 도 4에 도시된 지연회로 및 디지털-아날로그 변환기를 나타내는 블록도이다.
도 6은 도 3에 도시된 본 발명의 제 2 실시 예에 따른 데이터 드라이버를 나타내는 블록도이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 210, 210' : 쉬프트 레지스터 20, 220, 220' : 샘플링 래치
30, 230, 230' : 홀딩 래치
40, 240, 240a', 240b' : 디지털-아날로그 변환기
42, 242 : 디코더 44, 244 : 디지털 아날로그 변환 코어
50, 250, 250' : 전류출력 스테이지 120 : 화상 표시부
121 : 화소 130 : 주사 드라이버
140, 140' : 데이터 드라이버 150 : 제어부
246, 246a', 246b' : 지연회로 270 : 디지털 블록
280 : 아날로그 블록
삭제
본 발명은 발광 표시장치에 관한 것으로, 특히 기생 저항 및 기생 커패시터에 의한 디지털-아날로그 변환기의 출력전류 특성 저하를 방지할 수 있도록 한 발광 표시장치와 그의 구동방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 평판 표시장치로는 액정 표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 디스플레이 패널(Plasma Display Panel) 및 발광 표시장치(Light Emitting Display) 등이 있다.
평판 표시장치 중 발광 표시장치는 전자와 정공의 재결합으로 형광물질을 발광시키는 자발광소자로서, 재료 및 구조에 따라 무기물의 발광층을 포함하는 무기 발광 표시장치와 유기물의 발광층을 포함하는 유기 발광 표시장치로 대별된다. 이러한, 발광 표시장치는 액정 표시장치와 같이 별도의 광원을 필요로 하는 수동형 발광소자에 비하여 음극선관과 같은 빠른 응답속도를 가지는 장점을 갖고 있다.
이와 같은, 발광 표시장치는 구동방식에 따라 PMOLED(Passive Matrix OLED)와 AMOLED(Active Matrix OLED)로 나뉜다.  현재 까지는 주로 PMOLED가 휴대용 기기의 서브 디스플레이에 장착되어 사용되고 있다. 그러나, PMOLED는 발광층의 열화가 심하고 전력소모가 매우 높아 대면적, 고해상도의 패널에 적용하기 힘들다. 따라서 대면적, 고해상도의 발광 표시장치 제작 및 구동에는 상대적으로 AMOLED가 유리하다.
AMOLED는 패널에 전압신호를 기입하여 패널에 원하는 화면을 표시하는 전압 기입 방식과 전류신호를 기입하여 표시하는 전류기입 방식이 있다.
전압기입 방식은 액정 표시장치의 구동에 사용되는 데이터 구동 집적회로를 사용할 수 있다는 장점이 있다. 하지만, 아직까지 AMOLED의 제작에 사용되는 Poly-Si 박막 트랜지스터는 문턱전압과 이동도에 있어서 편차가 크기 때문에 전압기입 방식의 AMOLED는 화질이 불균일해지는 문제를 갖는다.
전류기입 방식의 AMOLED는 Poly-Si 박막 트랜지스터의 문턱전압과 이동도의 공정 편차를 동시에 보상할 수 있는 장점이 있다.  그러나 전류기입 방식의 AMOELD 패널을 구동하기 위해서는 출력전류의 편차가 화질의 불균일성을 유발하지 않을 만큼 작으면서도 패널의 데이터 라인의 기생 저항과 기생 커패시터 부하를 충분히 구동할 수 있는 정전류 출력 데이터 구동 집적회로가 필요하다.
도 1은 일반적인 데이터 드라이버를 나타내는 블록도이다.
도 1을 참조하면, 일반적인 데이터 드라이버는 쉬프트 레지스터(10), 샘플링 래치(20), 홀딩 래치(30), 디지털-아날로그 변환기(40) 및 전류출력 스테이지(50)를 구비한다.
쉬프트 레지스터(10)는 입력되는 클럭신호(CLK)에 따라 시작신호(IE)를 순차적으로 쉬프트시켜 샘플링 신호를 발생하여 샘플링 래치(20)에 공급한다. 이러한, 쉬프트 레지스터(10)는 전류출력 스테이지(50)의 출력채널 수와 동일한 수의 레지스터(일례로, D 플립플롭)로 구성된다. 또한, 쉬프트 레지스터(10)는 쉬프트 방향을 결정하는 쉬프트 방향신호(SHL)에 따라 양방향(좌->우, 우->좌)으로 샘플링 신호를 출력할 수 있다.
샘플링 래치(20)는 시작신호(IE)에 응답하여 쉬프트 레지스터(10)로부터 순차적으로 공급되는 샘플링 신호에 따라 외부로부터 데이터 버스라인 상에 인가되어 있는 디지털 데이터(R G B 데이터)를 래칭하여 저장한다. 이러한, 샘플링 래치(20)는 쉬프트 레지스터(10)의 출력채널 수와 동일한 수의 레지스터(일례로, D 플립플롭)로 구성된다.
홀딩 래치(30)는 외부로부터 공급되는 홀딩 시작신호(DH)에 따라 샘플링 래치(20)로부터 래칭된 디지털 데이터(R G B 데이터)를 공급받아 1수평라인 동안 홀딩시키게 된다. 이러한, 홀딩 래치(30)는 샘플링 래치(20)의 출력채널 수와 동일한 수의 레지스터(일례로, D 플립플롭)로 구성된다.
디지털-아날로그 변환기(40)는 도시하지 않은 전류원으로부터 공급되는 전류를 이용하여 홀딩 래치(30)로부터 공급되는 디지털 데이터(R G B 데이터)에 대응되 는 전류를 발생한다. 그리고, 디지털-아날로그 변환기(40)는 입력되는 클럭신호(SCLK)에 따라 발생된 전류를 전류출력 스테이지(50)에 공급한다.
전류출력 스테이지(50)는 디지털-아날로그 변환기(40)로부터 공급되는 전류를 순차적으로 샘플링하고 샘플링된 전류를 출력한다.
이와 같은, 일반적인 데이터 드라이버는 외부로부터 공급되는 디지털 데이터(R G B 데이터)에 대응되는 전류를 발생하여 출력채널(Co1 내지 Con)을 통해 외부로 출력하게 된다.
도 2는 도 1에 도시된 디지털-아날로그 변환기(40)를 나타내는 블록도이다.
도 2를 도 1과 결부하면, 디지털-아날로그 변환기(40)는 디코더(42) 및 디지털-아날로그 변환(이하, "DAC"라 함) 코어(44)를 구비한다.
디코더(42)는 홀딩 래치(30)로부터 공급되는 홀딩된 디지털 데이터(R G B 데이터)를 디코딩하여 디지털-아날로그 변환 코어(44)로 공급한다.
디지털-아날로그 변환 코어(44)는 디코더(42)로부터 공급되는 디코딩된 디지털 데이터(R G B 데이터)에 대응되는 전류(IDAC)를 발생하여 전류출력 스테이지(50)에 공급한다. 이를 위해, 디지털-아날로그 변환 코어(44)는 디코더(42)로부터 공급되는 디코딩된 디지털 데이터(R G B 데이터)에 대응되는 전류(IDAC)를 발생하기 위한 도시하지 않은 전류 소스 어레이와 전류 소스 어레이에 기준전류를 공급하는 DAC 바이어스 회로를 가지게 된다. 이러한, 디지털-아날로그 변환 코어(44)는 전류 소스 어레이에 의해 발생되는 기준전류를 이용하여 디코더(42)로부터 공급되는 디지털 데이터(R G B 데이터)에 대응되는 전류(IDAC)를 발생하고, 발생된 전류(IDAC)를 외부로부터 공급되는 클럭신호(SCLK)에 동기되도록 전류출력 스테이지(50)로 출력한다.
이와 같은, 일반적인 데이터 드라이버는 홀딩 래치(30)에 의해 홀딩된 디지털 데이터(R G B 데이터)가 디지털-아날로그 변환기(40)의 디코더(42)로 공급되는 과정에서, 기생 저항 및 기생 커패시터에 의해 디지털-아날로그 변환기(40)의 출력전류 특성이 저하되는 문제점이 있다.
따라서, 본 발명의 목적은 기생 저항 및 기생 커패시터에 의한 디지털-아날로그 변환기의 출력전류 특성 저하를 방지할 수 있도록 한 발광 표시장치와 그의 구동방법을 제공하는데 있다.
상기 목적을 달성하기 위한 기술적 수단으로써, 본 발명의 제 1 측면은 복수의 데이터선과 복수의 주사선에 의해 정의되는 복수의 화소를 포함하는 화상 표시부와; 상기 주사선에 주사신호를 공급하기 위한 주사 드라이버와; 외부로부터의 디지털 데이터를 샘플링하여 홀딩시키기 위한 제 1 블록과, 상기 제 1 블록으로부터 홀딩된 디지털 데이터를 일시 저장하기 위한 적어도 하나의 지연회로와, 상기 지연회로에 저장된 디지털 데이터에 대응되는 전압 또는 전류를 발생하여 상기 데이터선에 공급하는 제 2 블록을 가지는 데이터 드라이버를 구비하는 발광 표시장치를 제공한다.
본 발명의 제 2 측면은 복수의 데이터선과 복수의 주사선에 의해 정의되는 복수의 화소를 포함하는 화상 표시부와; 상기 주사선에 주사신호를 공급하기 위한 주사 드라이버와; 외부로부터의 디지털 데이터에 대응되는 전압 또는 전류를 발생하여 상기 데이터선에 공급하는 데이터 드라이버를 포함하며, 상기 데이터 드라이버는; 외부로부터의 디지털 데이터를 샘플링하여 홀딩시키기 위한 제 1 블록과, 상기 제 1 블록으로부터 홀딩된 디지털 데이터의 일부를 일시 저장하기 위한 제1 지연회로와, 상기 제 1 블록으로부터 홀딩된 디지털 데이터의 나머지를 일시 저장하기 위한 제2 지연회로와, 상기 제 1 지연회로에 저장된 디지털 데이터에 대응되는 전압 또는 전류를 발생하는 제 1 디지털-아날로그 변환기와, 상기 제 2 지연회로에 저장된 디지털 데이터에 대응되는 전압 또는 전류를 발생하는 제 2 디지털-아날로그 변환기를 가지는 제 2 블록을 구비하는 발광 표시장치를 제공한다.
본 발명의 제 3 측면은 복수의 데이터선과 복수의 주사선에 의해 정의되는 복수의 화소를 포함하는 화상 표시부를 가지는 발광 표시장치의 구동방법에 있어서, (a) 클럭신호에 따라 시작신호를 쉬프트시켜 샘플링 신호를 발생하는 단계와, (b) 외부로부터의 디지털 데이터를 상기 샘플링 신호에 따라 샘플링하는 단계와, (c) 상기 샘플링된 디지털 데이터를 일정 시간 홀딩시키는 단계와, (d) 상기 홀딩된 디지털 데이터를 일시 저장한 후, 상기 저장된 디지털 데이터에 대응되는 전압 또는 전류를 발생하는 단계와, (e) 상기 전압 또는 전류를 샘플링하여 상기 데이터 선에 공급하는 단계와, (f) 상기 주사선에 주사신호를 공급하는 단계와, (g) 상기 주사신호에 따라 상기 데이터선에 공급되는 전압 또는 전류를 상기 화소에 공급하여 발광시키는 단계를 포함하는 발광 표시장치의 구동방법을 제공한다.
본 발명의 제 4 측면은 복수의 데이터선과 복수의 주사선에 의해 정의되는 복수의 화소를 포함하는 화상 표시부를 가지는 발광 표시장치의 구동방법에 있어서, (a) 클럭신호에 따라 시작신호를 쉬프트시켜 샘플링 신호를 발생하는 단계와,(b) 상기 클럭신호에 따라 시작신호를 쉬프트시켜 쉬프트 신호를 발생하는 단계와, (c) 외부로부터의 디지털 데이터를 상기 샘플링 신호에 따라 샘플링하는 단계와, (d) 상기 샘플링된 디지털 데이터를 일정 시간 홀딩시키는 단계와, (e) 상기 쉬프트 신호에 따라 상기 홀딩된 디지털 데이터의 일부를 일시 저장하는 단계와, (f) 상기 쉬프트 신호에 따라 상기 홀딩된 디지털 데이터의 나머지를 일시 저장하는 단계와, (g) 일시 저장된 디지털 데이터에 대응되는 전압 또는 전류를 발생하는 단계와, (h) 상기 전압 또는 전류를 샘플링하여 상기 데이터선에 공급하는 단계와, (i) 상기 주사선에 주사신호를 공급하는 단계와, (j) 상기 주사신호에 따라 상기 데이터선에 공급되는 전압 또는 전류를 상기 화소에 공급하여 발광시키는 단계를 포함하는 발광 표시장치의 구동방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 가장 바람직한 실시 예를 첨부된 도 3 내지 도 6을 참조하여 상세히 설명하면 다음과 같다.
도 3은 본 발명의 실시 예에 따른 발광 표시장치를 나타내는 도면이다.
도 3을 참조하면, 본 발명의 실시 예에 따른 발광 표시장치는 화상 표시부(120)와, 주사 드라이버(130), 데이터 드라이버(140) 및 제어부(150)를 구비한다.
화상 표시부(120)는 복수의 주사선(S1 내지 Sn) 및 복수의 데이터선(D1 내지 Dm)들에 의해 정의되는 영역에 형성되는 복수의 화소(121)를 포함한다. 각 화소(121)는 데이터선(D1 내지 Dm)에 공급되는 데이터 신호에 대응되는 전류에 의해 발광하는 발광소자를 포함한다. 이때, 발광소자는 유기발광소자가 될 수 있다. 유기발광소자는 애노드 전극과 캐소드 전극 사이에 형성된 유기물의 발광층(Emitting Layer : EML), 전자 수송층(Electron Transport Layer : ETL) 및 정공 수송층(Hole Transport Layer : HTL)을 포함한다. 또한, 유기발광소자는 전자 주입층(Electron Injection Layer : EIL)과 정공 주입층(Hole Injection Layer : HIL)을 추가적으로 포함할 수 있다. 이러한, 유기발광소자에서 애노드 전극과 캐소드 전극 사이에 전압을 인가하면 캐소드 전극으로부터 발생된 전자는 전자 주입층 및 전자 수송층을 통해 발광층 쪽으로 이동하고, 애노드 전극으로부터 발생된 정공은 정공 주입층 및 정공 수송층을 통해 발광층 쪽으로 이동한다. 이에 따라, 발광층에서는 전자 수송층과 정공 수송층으로부터 공급되어진 전자와 정공이 충돌하여 재결합함에 의해 빛이 발생하게 된다.
이와 같은, 화상 표시부(120)는 주사선(S1 내지 Sn)이 순차적으로 선택될 때 데이터선(D1 내지 Dm)에 공급되는 데이터 신호에 따라 선택된 화소(121)의 발광소 자를 발광시킴으로써 화상을 표시하게 된다.
제어부(150)는 외부로부터 공급되는 데이터 신호(Data)를 화상 표시부(120)의 구동에 알맞도록 정렬하여 데이터 드라이버(140)에 공급한다. 또한, 제어부(150)는 주사 드라이버(130) 및 데이터 드라이버(140)의 구동을 제어하게 된다.
주사 드라이버(130)는 제어부(150)로부터 공급되는 주사 제어신호들(SCS), 즉 스타트펄스와 클럭신호에 응답하여 주사선들(S1 내지 Sn)을 순차적으로 구동시키기 위한 주사신호를 발생하여 주사선들(S1 내지 Sn)에 순차적으로 공급한다.
데이터 드라이버(140)는 제어부(150)로부터 공급되는 데이터 제어신호(DCS)에 응답하여 제어부(150)로부터의 데이터 신호(Data)를 데이터선(D)에 공급한다. 이때, 데이터 드라이버(140)는 화상 표시부(120)를 포함하는 기판 상에 실장되거나 기판 외부에 설치될 수 있다.
도 4는 도 3에 도시된 데이터 드라이버를 나타내는 블록도이다.
도 4를 참조하면, 본 발명의 실시 예에 따른 데이터 드라이버(140)는 외부로부터의 디지털 데이터(R G B 데이터)를 샘플링하여 홀딩시키기 위한 디지털 블록(270)과, 상기 디지털 블록(270)으로부터 홀딩된 디지털 데이터(R G B 데이터)를 일시 저장하는 지연회로(246)와, 상기 지연회로(246)에 저장된 디지털 데이터(R G B 데이터)에 대응되는 전압 또는 전류를 출력하는 아날로그 블록(280)을 구비한다.
디지털 블록(270)은 쉬프트 레지스터(210), 샘플링 래치(220) 및 홀딩 래치(230)를 구비한다.
쉬프트 레지스터(210)는 입력되는 클럭신호(CLK)에 따라 시작신호(IE)를 순차적으로 쉬프트시켜 샘플링 신호를 발생하여 샘플링 래치(220)에 공급한다. 이러한, 쉬프트 레지스터(210)는 전류출력 스테이지(250)의 출력채널 수와 동일한 수의 레지스터(일례로, D 플립플롭)로 구성된다. 또한, 쉬프트 레지스터(210)는 쉬프트 방향을 결정하는 쉬프트 방향신호(SHL)에 따라 양방향(좌->우, 우->좌)으로 샘플링 신호를 출력할 수 있다.
샘플링 래치(220)는 쉬프트 레지스터(210)로부터 순차적으로 공급되는 샘플링 신호에 따라 외부로부터 데이터 버스라인 상에 인가되어 있는 디지털 데이터(R G B 데이터)를 래칭하여 저장한다. 이러한, 샘플링 래치(220)는 쉬프트 레지스터(210)의 출력채널 수와 동일한 수의 레지스터(일례로, D 플립플롭)로 구성된다.
홀딩 래치(230)는 외부로부터 공급되는 홀딩 시작신호(DH)에 따라 샘플링 래치(220)로부터 래칭된 디지털 데이터(R G B 데이터)를 공급받아 1수평라인 동안 홀딩시키게 된다. 이러한, 홀딩 래치(230)는 샘플링 래치(220)의 출력채널 수와 동일한 수의 레지스터(일례로, D 플립플롭)로 구성된다.
지연회로(246)는 입력되는 클럭신호(SCLK)에 따라 홀딩 래치(230)로부터 공급되는 홀딩된 디지털 데이터(R G B 데이터)를 저장한다. 이러한, 지연회로(246)는 일례로 클럭신호(SCLK)에 따라 입력되는 데이터를 저장하는 복수의 D 플립플롭으로 구성될 수 있다.
아날로그 블록(280)은 디지털-아날로그 변환기(240) 및 전류출력 스테이지(250)를 구비한다.
삭제
삭제
디지털-아날로그 변환기(240)는 도시하지 않은 전류원으로부터 공급되는 전류를 이용하여 지연회로(246)로부터 공급되는 저장된 디지털 데이터(R G B 데이터)에 대응되는 전류를 발생한다. 그리고, 디지털-아날로그 변환기(240)는 입력되는 클럭신호(SCLK)에 따라 발생된 전류를 전류출력 스테이지(250)에 공급한다.
전류출력 스테이지(250)는 디지털-아날로그 변환기(240)로부터 공급되는 전류를 순차적으로 샘플링하고 샘플링된 전류를 출력한다.
이와 같은, 본 발명의 실시 예에 따른 데이터 드라이버(140)는 외부로부터 공급되는 디지털 데이터(R G B 데이터)에 대응되는 전류를 발생하여 출력채널(Co1 내지 Con)을 통해 외부로 출력하게 된다.
도 5는 도 4에 도시된 지연회로 및 디지털-아날로그 변환기를 나타내는 블록도이다.
도 5를 도 4와 결부하면, 지연회로(246)는 복수의 D 플립플롭으로 구성된다. 이러한, 복수의 D 플립플롭 각각은 홀딩 래치(230)로부터 공급되는 홀딩된 디지털 데이터(R G B 데이터)를 클럭신호(SCLK)에 동기되어 저장한다.
디지털-아날로그 변환기(240)는 디코더(242) 및 디지털-아날로그 변환(이하, "DAC"라 함) 코어(244)를 구비한다.
삭제
디코더(242)는 지연회로(246)로부터 공급되는 저장된 디지털 데이터(R G B 데이터)를 디코딩하여 디지털-아날로그 변환 코어(244)로 공급한다.
디지털-아날로그 변환 코어(244)는 디코더(242)로부터 공급되는 디코딩된 디지털 데이터(R G B 데이터)에 대응되는 전류(IDAC)를 발생하여 전류출력 스테이지(250)에 공급한다. 이를 위해, 디지털-아날로그 변환 코어(244)는 디코더(242)로부터 공급되는 디코딩된 디지털 데이터(R G B 데이터)에 대응되는 전류(IDAC)를 발생하기 위한 도시하지 않은 전류 소스 어레이와 전류 소스 어레이에 기준전류를 공급하는 DAC 바이어스 회로를 가지게 된다. 이러한, 디지털-아날로그 변환 코어(244)는 전류 소스 어레이에 의해 발생되는 기준전류를 이용하여 디코더(242)로부터 공급되는 디지털 데이터(R G B 데이터)에 대응되는 전류(IDAC)를 발생하고, 발생된 전류(IDAC)를 외부로부터 공급되는 클럭신호(SCLK)에 동기되도록 전류출력 스테이지(250)로 출력한다.
이와 같은, 본 발명의 실시 예에 따른 데이터 드라이버(140)는 홀딩 래치(230)에 의해 홀딩된 디지털 데이터(R G B 데이터)를 지연회로(246)에 일시 저장하였다가 디코더(242) 및 디지털-아날로그 변환 코어(244)로 공급하여 디지털 데이터(R G B 데이터)에 대응되는 전류를 발생하여 출력할 수 있다. 이에 따라, 본 발명의 실시 예에 따른 데이터 드라이버(140)는 지연회로(246)를 이용하여 디지털 데이터(R G B 데이터)의 전달과정에서의 기생 저항 및 기생 커패시터에 상관없이 정상적으로 전류를 출력하여, 디지털-아날로그 변환기(240)의 출력전류 특성을 향상시킬 수 있다.
도 6은 도 3에 도시된 본 발명의 제 2 실시 예에 따른 데이터 드라이버를 나타내는 블록도이다.
도 6을 참조하면, 본 발명의 제 2 실시 예에 따른 데이터 드라이버(140')는 제 1 쉬프트 레지스터(210'), 샘플링 래치(220'), 홀딩 래치(230'), 제 1 및 제 2 멀티플렉서(290a', 290b'), 제 1 및 제 2 지연회로(246a', 246b'), 제 1 및 제 2 디지털-아날로그 변환기(240a', 240b'), 제 2 쉬프트 레지스터(295) 및 전류출력 스테이지(250')를 구비한다. 여기서, 제 1 쉬프트 레지스터(210'), 샘플링 래치(220'), 홀딩 래치(230'), 제 2 쉬프트 레지스터(295), 제 1 및 제 2 멀티플렉서(290a', 290b')는 디지털 블록을 구성하며, 제 1 및 제 2 디지털-아날로그 변환기(240a', 240b')와 전류출력 스테이지(250')는 아날로그 블록을 구성한다.
이러한, 본 발명의 제 2 실시 예에 따른 데이터 드라이버(140')는 제 1 및 제 2 멀티플렉서(290a', 290'b), 제 2 쉬프트 레지스터(295), 제 1 및 제 2 지연회로(246a', 246b'), 제 1 및 제 2 디지털-아날로그 변환기(240a', 240b')를 제외하고는 상술한 본 발명의 제 1 실시 예에 따른 데이터 드라이버(140)와 동일하므로 이들에 대한 설명은 생략하기로 한다.
제 2 쉬프트 레지스터(295)는 입력되는 클럭신호(CLK)에 따라 시작신호를 순차적으로 쉬프트시켜 쉬프트 신호를 발생하여 제 1 및 제 2 멀티플렉서(290a', 290b') 각각에 공급한다.
제 1 멀티플렉서(290a')는 제 2 쉬프트 레지스터(295)로부터의 쉬프트 신호에 따라 홀딩 래치(230')로부터 공급되는 홀딩된 디지털 데이터(R G B 데이터)의 일부를 제 1 지연회로(246a')에 공급한다.
제 2 멀티플렉서(290b')는 제 2 쉬프트 레지스터(295)로부터의 쉬프트 신호에 따라 홀딩 래치(230')로부터 공급되는 홀딩된 디지털 데이터(R G B 데이터)의 나머지를 제 2 지연회로(246b')에 공급한다.
제 1 지연회로(246a')는 입력되는 클럭신호(SCLK)에 따라 제 1 멀티플렉서(290a')로부터 공급되는 디지털 데이터(R G B 데이터)의 일부를 저장한다. 이러한, 지연회로(246a')는 일례로 클럭신호(SCLK)에 따라 입력되는 데이터를 저장하는 복수의 D 플립플롭으로 구성될 수 있다.
삭제
제 1 디지털-아날로그 변환기(240a')는 상술한 바와 같이 디코더(242) 및 디지털-아날로그 변환 코어(244)를 이용하여 제 1 지연회로(246a')로부터 공급되는 저장된 디지털 데이터(R G B 데이터)에 대응되는 전류를 발생한다. 그리고, 제 1 디지털-아날로그 변환기(240a')는 입력되는 클럭신호(SCLK)에 따라 발생된 전류를 전류출력 스테이지(250')에 공급한다.
삭제
제 2 지연회로(246b')는 입력되는 클럭신호(SCLK)에 따라 제 2 멀티플렉서(290b')로부터 공급되는 디지털 데이터(R G B 데이터)의 일부를 저장한다.
제 2 디지털-아날로그 변환기(240b')는 상술한 바와 같이 디코더(242) 및 디지털-아날로그 변환 코어(244)를 이용하여 제 2 지연회로(246b')로부터 공급되는 저장된 디지털 데이터(R G B 데이터)에 대응되는 전류를 발생한다. 그리고, 제 2 디지털-아날로그 변환기(240b')는 입력되는 클럭신호(SCLK)에 따라 발생된 전류를 전류출력 스테이지(250')에 공급한다.
이와 같은, 본 발명의 제 2 실시 예에 따른 데이터 드라이버(140')는 외부로부터 공급되는 디지털 데이터(R G B 데이터)의 비트수에 따라 많은 출력채널(Co1 내지 Con)을 가지게 된다. 이로 인하여, 본 발명의 제 2 실시 예에 따른 데이터 드라이버(140')는 디지털 데이터(R G B 데이터)의 비트수에 대응되는 데이터를 동시에 디지털-아날로그 변환기에서 변환할 수 없기 때문에 각각 두 개씩의 지연회로(246a', 246b')와 디지털-아날로그 변환기(240a', 240b')를 이용하여 변환하게 된다.
이와 같은, 본 발명의 제 2 실시 예에 따른 데이터 드라이버(140')는 지연회로(246a', 246b')를 이용하여 디지털 데이터(R G B 데이터)의 전달과정에서의 기생 저항 및 기생 커패시터에 상관없이 정상적으로 전류를 출력하여 디지털-아날로그 변환기의 출력전류 특성을 향상시킬 수 있다.
한편, 본 발명의 제 1 및 제 2 실시 예에 따른 데이터 드라이버(140, 140')는 상술한 바와 같이 디지털 데이터(R G B 데이터)에 대응되는 아날로그 데이터, 즉 전류를 발생하여 출력하는 것으로 한정하여 설명되었으나, 이에 한정되는 것이 아니라 디지털 데이터(R G B 데이터)에 대응되는 아날로그 데이터, 즉 전압을 발생하여 출력할 수 있다.
상기 발명의 상세한 설명과 도면은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 따라서, 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 결과적으로, 본 발명의 기술적 보호 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여 져야만 할 것이다.
상술한 바와 같이, 본 발명의 실시 예에 따른 발광 표시장치와 그의 구동방법은 홀딩된 디지털 데이터를 일시 저장하는 지연회로를 이용하여 디지털 데이터의 전달과정에서의 기생 저항 및 기생 커패시터에 상관없이 정상적으로 전류를 출력하여 디지털-아날로그 변환기의 출력전류 특성을 향상시킬 수 있다.

Claims (15)

  1. 복수의 데이터선과 복수의 주사선에 의해 정의되는 복수의 화소를 포함하는 화상 표시부와;
    상기 주사선에 주사신호를 공급하기 위한 주사 드라이버와;
    외부로부터의 디지털 데이터를 샘플링하여 홀딩시키기 위한 제 1 블록과, 상기 제 1 블록으로부터 홀딩된 디지털 데이터를 일시 저장하기 위한 적어도 하나의 지연회로와, 상기 지연회로에 저장된 디지털 데이터에 대응되는 전압 또는 전류를 발생하여 상기 데이터선에 공급하는 제 2 블록을 가지는 데이터 드라이버를 구비하는 발광 표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 블록은,
    샘플링 신호를 발생하는 쉬프트 레지스터와,
    외부로부터의 디지털 데이터를 상기 샘플링 신호에 따라 샘플링하는 샘플링 래치와,
    상기 샘플링 래치로부터의 샘플링된 디지털 데이터를 일정 시간 홀딩시킨 후 상기 지연회로에 공급하는 홀딩 래치를 구비하는 발광 표시장치.
  3. 제 1 항에 있어서,
    상기 제 2 블록은;
    상기 지연회로로부터의 상기 디지털 데이터에 대응되는 전압 또는 전류를 발생하는 디지털-아날로그 변환기와;
    상기 디지털-아날로그 변환기로부터의 전압 또는 전류를 샘플링하여 상기 데이터선에 공급하는 출력 스테이지를 구비하는 발광 표시장치.
  4. 제 3 항에 있어서,
    상기 디지털-아날로그 변환기는,
    상기 지연회로로부터의 상기 디지털 데이터를 디코딩하여 출력하는 디코더와,
    상기 디코더로부터 공급되는 디코딩된 디지털 데이터에 대응되는 전압 또는 전류를 발생하여 출력하는 디지털-아날로그 변환 코어를 구비하는 발광 표시장치.
  5. 제 1 항에 있어서,
    상기 지연회로는 클럭신호에 동기되어 상기 1 블록으로부터 공급되는 상기 홀딩된 디지털 데이터를 저장하는 복수의 D 플립플롭인 발광 표시장치.
  6. 복수의 데이터선과 복수의 주사선에 의해 정의되는 복수의 화소를 포함하는 화상 표시부와;
    상기 주사선에 주사신호를 공급하기 위한 주사 드라이버와;
    외부로부터의 디지털 데이터에 대응되는 전압 또는 전류를 발생하여 상기 데이터선에 공급하는 데이터 드라이버를 포함하며,
    상기 데이터 드라이버는;
    외부로부터의 디지털 데이터를 샘플링하여 홀딩시키기 위한 제 1 블록과,
    상기 제 1 블록으로부터 홀딩된 디지털 데이터의 일부를 일시 저장하기 위한 제 1 지연회로와,
    상기 제 1 블록으로부터 홀딩된 디지털 데이터의 나머지를 일시 저장하기 위한 제 2 지연회로와,
    상기 제 1 지연회로에 저장된 디지털 데이터에 대응되는 전압 또는 전류를 발생하는 제 1 디지털-아날로그 변환기와,
    상기 제 2 지연회로에 저장된 디지털 데이터에 대응되는 전압 또는 전류를 발생하는 제 2 디지털-아날로그 변환기를 가지는 제 2 블록을 구비하는 발광 표시장치.
  7. 제 6 항에 있어서,
    상기 제 1 블록은,
    샘플링 신호를 발생하는 제 1 쉬프트 레지스터와,
    쉬프트 신호를 발생하는 제 2 쉬프트 레지스터와,
    외부로부터의 디지털 데이터를 상기 샘플링 신호에 따라 샘플링하는 샘플링 래치와,
    상기 샘플링 래치로부터의 샘플링된 디지털 데이터를 일정 시간 홀딩시키는 홀딩 래치와,
    상기 쉬프트 신호에 따라 상기 홀딩 래치로부터의 홀딩된 디지털 데이터의 일부를 상기 제 1 지연회로에 공급하는 제 1 멀티플렉서와,
    상기 쉬프트 신호에 따라 상기 홀딩 래치로부터의 홀딩된 디지털 데이터의 나머지를 상기 제 2 지연회로에 공급하는 제 2 멀티플렉서를 구비하는 발광 표시장치.
  8. 제 6 항에 있어서,
    상기 제 2 블록은 상기 제 1 및 제 2 디지털-아날로그 변환기로부터 공급되는 전압 또는 전류를 상기 데이터선에 공급하는 출력 스테이지를 더 구비하는 발광 표시장치.
  9. 삭제
  10. 제 6 항에 있어서,
    상기 디지털-아날로그 변환기는,
    상기 제 1 또는 제 2 지연회로로부터의 상기 디지털 데이터를 디코딩하여 출력하는 디코더와,
    상기 디코더로부터 공급되는 디코딩된 디지털 데이터에 대응되는 전압 또는 전류를 발생하여 출력하는 디지털-아날로그 변환 코어를 구비하는 발광 표시장치.
  11. 제 6 항에 있어서,
    상기 제 1 및 제 2 지연회로는 클럭신호에 동기되어 상기 1 블록으로부터 공급되는 상기 홀딩된 디지털 데이터를 저장하는 복수의 D 플립플롭인 발광 표시장치.
  12. 복수의 데이터선과 복수의 주사선에 의해 정의되는 복수의 화소를 포함하는 화상 표시부를 가지는 발광 표시장치의 구동방법에 있어서,
    (a) 클럭신호에 따라 시작신호를 쉬프트시켜 샘플링 신호를 발생하는 단계와,
    (b) 외부로부터의 디지털 데이터를 상기 샘플링 신호에 따라 샘플링하는 단계와,
    (c) 상기 샘플링된 디지털 데이터를 일정 시간 홀딩시키는 단계와,
    (d) 상기 홀딩된 디지털 데이터를 일시 저장한 후, 상기 저장된 디지털 데이터에 대응되는 전압 또는 전류를 발생하는 단계와,
    (e) 상기 전압 또는 전류를 샘플링하여 상기 데이터선에 공급하는 단계와,
    (f) 상기 주사선에 주사신호를 공급하는 단계와,
    (g) 상기 주사신호에 따라 상기 데이터선에 공급되는 전압 또는 전류를 상기 화소에 공급하여 발광시키는 단계를 포함하는 발광 표시장치의 구동방법.
  13. 제 12 항에 있어서,
    상기 (d) 단계는,
    상기 홀딩된 디지털 데이터를 일시 저장하는 단계와,
    상기 일시 저장된 디지털 데이터를 디코딩하는 단계와,
    상기 디코딩된 디지털 데이터에 대응되는 전압 또는 전류를 발생하는 단계를 포함하는 발광 표시장치의 구동방법.
  14. 복수의 데이터선과 복수의 주사선에 의해 정의되는 복수의 화소를 포함하는 화상 표시부를 가지는 발광 표시장치의 구동방법에 있어서,
    (a) 클럭신호에 따라 시작신호를 쉬프트시켜 샘플링 신호를 발생하는 단계와,
    (b) 상기 클럭신호에 따라 시작신호를 쉬프트시켜 쉬프트 신호를 발생하는 단계와,
    (c) 외부로부터의 디지털 데이터를 상기 샘플링 신호에 따라 샘플링하는 단계와,
    (d) 상기 샘플링된 디지털 데이터를 일정 시간 홀딩시키는 단계와,
    (e) 상기 쉬프트 신호에 따라 상기 홀딩된 디지털 데이터의 일부를 일시 저장하는 단계와,
    (f) 상기 쉬프트 신호에 따라 상기 홀딩된 디지털 데이터의 나머지를 일시 저장하는 단계와,
    (g) 일시 저장된 디지털 데이터에 대응되는 전압 또는 전류를 발생하는 단계와,
    (h) 상기 전압 또는 전류를 샘플링하여 상기 데이터선에 공급하는 단계와,
    (i) 상기 주사선에 주사신호를 공급하는 단계와,
    (j) 상기 주사신호에 따라 상기 데이터선에 공급되는 전압 또는 전류를 상기 화소에 공급하여 발광시키는 단계를 포함하는 발광 표시장치의 구동방법.
  15. 제 14 항에 있어서,
    상기 (g) 단계는,
    상기 일시 저장된 디지털 데이터를 디코딩하는 단계와,
    상기 디코딩된 디지털 데이터에 대응되는 전압 또는 전류를 발생하는 단계를 포함하는 발광 표시장치의 구동방법.
KR1020040094186A 2004-11-17 2004-11-17 발광 표시장치와 그의 구동방법 KR100739316B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040094186A KR100739316B1 (ko) 2004-11-17 2004-11-17 발광 표시장치와 그의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040094186A KR100739316B1 (ko) 2004-11-17 2004-11-17 발광 표시장치와 그의 구동방법

Publications (2)

Publication Number Publication Date
KR20060053750A KR20060053750A (ko) 2006-05-22
KR100739316B1 true KR100739316B1 (ko) 2007-07-12

Family

ID=37150682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040094186A KR100739316B1 (ko) 2004-11-17 2004-11-17 발광 표시장치와 그의 구동방법

Country Status (1)

Country Link
KR (1) KR100739316B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030066398A (ko) * 2002-01-31 2003-08-09 가부시키가이샤 히타치세이사쿠쇼 전류 구동형 발광 소자를 갖는 표시 장치 및 그 구동 방법
KR20040067029A (ko) * 2003-01-21 2004-07-30 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030066398A (ko) * 2002-01-31 2003-08-09 가부시키가이샤 히타치세이사쿠쇼 전류 구동형 발광 소자를 갖는 표시 장치 및 그 구동 방법
KR20040067029A (ko) * 2003-01-21 2004-07-30 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로

Also Published As

Publication number Publication date
KR20060053750A (ko) 2006-05-22

Similar Documents

Publication Publication Date Title
US8274503B2 (en) Organic light emitting display and method of driving the same
JP5080765B2 (ja) データ駆動回路、それを備えた平板表示装置、そのデータ駆動方法
US9595228B2 (en) Pixel array and organic light emitting display device including the same
KR101058116B1 (ko) 화소 회로 및 유기 전계 발광 표시 장치
US8174518B2 (en) Organic light emitting display and method of driving the same
KR101056258B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
US8547372B2 (en) Pixel circuit and organic light emitting diode display device using the same
KR101997875B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
KR100673760B1 (ko) 발광 표시장치
US8659511B2 (en) Data driver, organic light emitting display device using the same, and method of driving the organic light emitting display device
KR101117731B1 (ko) 화소 회로 및 유기전계발광 표시 장치, 및 이의 구동 방법
KR100821055B1 (ko) 유기전계발광 표시장치와 그의 구동방법
US8558766B2 (en) Organic light emitting display and method of driving the same
KR100445435B1 (ko) 유기 전계발광 표시장치 및 그의 구동방법
KR100662984B1 (ko) 데이터 드라이버 및 그 구동방법
JP2008116905A (ja) 有機発光ダイオード表示装置の駆動方法
JP2008077034A (ja) 走査駆動部、走査信号の駆動方法、および走査駆動部を備えた有機電界発光表示装置
KR100703429B1 (ko) 화소 및 이를 이용한 유기 발광 표시장치
KR100707626B1 (ko) 발광표시장치 및 그의 구동방법
JP2007128026A (ja) データ駆動装置及びこれを利用した有機発光表示装置
KR100739316B1 (ko) 발광 표시장치와 그의 구동방법
KR100670136B1 (ko) 데이터 구동장치 및 이를 이용한 발광 표시 장치
KR100649222B1 (ko) 발광 표시 장치와 그 구동 장치 및 구동 방법
KR101365856B1 (ko) 유기전계발광표시장치
KR100707619B1 (ko) 데이터 구동회로 및 이를 구비한 유기 전계발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee