KR100738397B1 - Automatic gain control device - Google Patents
Automatic gain control device Download PDFInfo
- Publication number
- KR100738397B1 KR100738397B1 KR1020060062033A KR20060062033A KR100738397B1 KR 100738397 B1 KR100738397 B1 KR 100738397B1 KR 1020060062033 A KR1020060062033 A KR 1020060062033A KR 20060062033 A KR20060062033 A KR 20060062033A KR 100738397 B1 KR100738397 B1 KR 100738397B1
- Authority
- KR
- South Korea
- Prior art keywords
- input signal
- amplifier
- signal
- automatic gain
- output
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/14—Automatic detuning arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
- H03G3/20—Automatic control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
Abstract
Description
도 1은 종래의 일반적인 RSSI 회로를 이용한 자동이득 제어장치의 블록도,1 is a block diagram of an automatic gain control apparatus using a conventional RSSI circuit,
도 2는 도 1에 이용되는 RSSI 회로의 구성도,2 is a configuration diagram of an RSSI circuit used in FIG. 1;
도 3은 본 발명의 일실시예에 따른 자동이득 제어장치의 블록도,3 is a block diagram of an automatic gain control apparatus according to an embodiment of the present invention;
도 4는 도 3에 이용되는 신호 검출회로의 구성도.4 is a configuration diagram of a signal detection circuit used in FIG.
*도면의 주요 부호에 대한 설명** Description of Major Symbols in Drawings *
31 : 제 1 증폭기 32 : 주파수 변환기31: first amplifier 32: frequency converter
33 : 신호 검출회로 34 : 제 2 증폭기33: signal detection circuit 34: second amplifier
35 : A/D 컨버터 36 : 자동이득 콘트롤러35: A / D Converter 36: Auto Gain Controller
41 : 검출기 42a, 42b: 비교기41:
본 발명은 자동이득 제어장치에 관한 것으로, 보다 상세하게는 종래의 RSSI 회로 대신 적은 수의 소자만으로 구현될 수 있는 신호 검출회로를 사용함으로써 그 복잡도와 면적을 감소시킬 수 있을 뿐 아니라, 전력소비를 크게 줄일 수 있어 초소형, 저전력 무선통신 시스템에 적합한 자동이득 제어장치에 관한 것이다.The present invention relates to an automatic gain control device, and more particularly, by using a signal detection circuit that can be implemented with only a small number of elements instead of the conventional RSSI circuit, the complexity and area can be reduced, and power consumption can be reduced. The present invention relates to an automatic gain control device suitable for a compact, low power wireless communication system.
최근 도래된 유비쿼터스 시대에 대한 요구의 일환으로 기존의 셀룰러 망과 같은 대형 통신망이 아닌 WLAN(Wireless LAN), WPAN(Wireless Personal Area Network), 센서네트워크, RFID(Radio Frequency Identification) 등에 대한 연구가 한창 진행되고 있다. 이러한 무선통신 시스템 중 WPAN 혹은 센서 네트워크 분야는 통신 성능뿐만 아니라 초소형, 저가격, 저전력 소비 등이 매우 중요하게 요구되고 있다. As part of the demand for the ubiquitous era, researches on wireless LAN (WLAN), wireless personal area network (WPAN), sensor network, and radio frequency identification (RFID) are not in progress. It is becoming. Among the wireless communication systems, the WPAN or sensor network field requires very small size, low cost, and low power consumption as well as communication performance.
종래에 무선통신 시스템에 사용되는 일반적인 자동이득 제어장치는 크게 아날로그방식, 아날로그 디지털 혼합방식, 디지털 방식으로 구분되며, 요구되는 성능에 따라 각각 다르게 사용되고 있으나, 현재 가장 일반적으로 사용되고 있는 방식은 아날로그 디지털 혼합방식이다. Conventional automatic gain control devices used in wireless communication systems are largely divided into analog, analog and digital mixing, and digital, and are used differently depending on the required performance, but the most commonly used methods are analog and digital mixing. That's the way.
아날로그 디지털 혼합방식의 자동이득 제어장치는 주로 아날로그 RSSI(Received Signal Strength Indicator) 회로를 이용하여 안정성과 이득제어 속도를 높이고 있으나, 정밀도와 정확도를 높이기 위해서 다수의 증폭기와 부가회로가 사용되므로 회로의 면적 및 전력 소비가 증가된다. Analog-to-digital automatic gain control system mainly uses analog RSSI (Received Signal Strength Indicator) circuit to increase stability and gain control speed, but the circuit area is increased because many amplifiers and additional circuits are used to increase precision and accuracy. And power consumption is increased.
도 1은 종래의 일반적인 RSSI 회로를 이용한 자동이득 제어장치의 블록도이고, 도 2는 도 1에 이용되는 RSSI 회로의 구성도를 나타낸다.FIG. 1 is a block diagram of an automatic gain control apparatus using a conventional RSSI circuit, and FIG. 2 is a block diagram of an RSSI circuit used in FIG.
도 1에서 도시한 바와 같이, 종래의 자동이득 제어장치는 제 1 증폭기(11), 주파수 변환기(12), RSSI 회로(13), 제 2 증폭기(14), A/D 컨버터(15), 자동이득 콘트롤러(16)를 포함하고 있다.As shown in FIG. 1, the conventional automatic gain control apparatus includes a
여기서, 상기 제 1 증폭기(11)는 저잡음 증폭기(Low Noise Amplifier)로서 안테나를 통해 수신된 아날로그 입력신호를 증폭하며, 상기 주파수 변환기(12)는 상기 제 1 증폭기(11)에서 증폭된 입력신호를 중간주파수 신호(IF) 또는 베이스 밴드(BB)신호로 변환하여 출력한다.Here, the
또한, 상기 RSSI 회로(13)는 상기 주파수 변환기(12)로부터 출력된 입력신호의 전압값을 검출하여 그 전압값을 미리 설정된 기준전압과 비교하며, 그 비교 결과를 디지털화하여 상기 자동이득 콘트롤러(16)로 출력하는데, 도 2에서 도시한 바와 같이, 상기 RSSI 회로(13)는 다수의 증폭기(13a)와 검출기(13b) 및 비교기(13c)로 구성되어 있다. 그 동작원리를 도 1 및 도 2를 참고로 하여 간단히 설명하면 다음과 같다.In addition, the RSSI circuit 13 detects the voltage value of the input signal output from the
상기 주파수 변환기(12)로부터 출력된 입력신호가 상기 RSSI 회로(13)로 인가되면, 상기 신호는 검출기(detector)를 통해 전압크기가 검출되고, 비교기(comparator)를 통해 검출기에서 검출된 전압값과 기준전압레벨(Vref)을 비교하여 그 비교결과에 따라 그 출력이 1 또는 0 으로 결정된다. 동일한 방식으로 고정 이득을 갖는 증폭기(amplifier)들을 통과할 때마다 각 증폭기의 출력 전압은 검출기와 비교기를 통해서 디지털화되어 그 출력이 1 또는 0으로 결정된다.When an input signal output from the
따라서, RSSI 회로(13)로 인가되는 입력신호의 크기가 매우 작을 경우, 다수 의 증폭기(13a)들을 통과하기 전의 입력신호는 기준전압(Vref) 레벨보다 작게 되므므로, 비교기의 출력은 0이 된다.Therefore, when the size of the input signal applied to the RSSI circuit 13 is very small, the input signal before passing through the plurality of
따라서, 상기 입력신호는 다수의 증폭기(13a)들을 통해 충분히 증폭되는 경우에 한하여 그 전압값이 비교기의 기준전압(Vref) 레벨보다 커지게 되며, 이때야 비로소 비교기의 출력은 1이 된다. Therefore, the voltage value of the input signal becomes larger than the reference voltage Vref level of the comparator only when the input signal is sufficiently amplified through the plurality of
이에 따라, 도 2에 도시된 바와 같이, 도 2의 가장 오른쪽 끝부분에 있는 비교기의 출력은 1이 되고, 나머지 비교기의 출력은 0으로 나타날 것이다. Accordingly, as shown in FIG. 2, the output of the comparator at the far right end of FIG. 2 will be 1, and the output of the remaining comparators will be zero.
한편 RSSI 회로(13)로 인가되는 입력신호의 크기가 매우 크다면 첫번째 비교기(comparator 1)에서부터 검출기에서 검출된 전압값이 기준전압(Vref) 레벨보다 커지게 되어 첫번째 비교기의 출력은 1이 되며, 그 이후는 다수의 증폭기(13a)에 의해 검출된 전압값이 계속해서 증폭되게 되므로, 모든 비교기의 출력값은 1이 될 것이다. On the other hand, if the magnitude of the input signal applied to the RSSI circuit 13 is very large, the voltage value detected by the detector from the
즉, 한번 어느 지점에서 비교기의 출력이 1이 되면, 그 이후에 있는 비교기들은 증폭기를 거친 신호가 인가되므로, 모든 비교기의 출력은 1이 되게 된다.That is, once a comparator outputs a value of 1 at a point, subsequent comparators receive a signal through the amplifier, so that the outputs of all comparators become 1.
이러한 동작을 바탕으로 넓은 다이나믹 레인지(dynamic range)와 정밀한 RSSI 값이 필요한 경우에는 증폭기(13a)의 고정이득을 작게 설계하고, 증폭기(13a)의 고정이득의 합이 전체 다이나믹 레인지에 부합되도록 증폭기(13a)와 검출기(13b) 및 비교기(13c)의 수를 증가시키면 된다. Based on this operation, when a wide dynamic range and precise RSSI values are required, the fixed gain of the
한편, 상기 제 2 증폭기(14)는 가변 이득 증폭기(Programmable Gain Amplifier)로서 상기 주파수 변환기(12)로부터 출력된 입력신호를 증폭하며, 상기 A/D 컨버터(15)는 상기 제 2 증폭기(14)에서 증폭된 입력신호를 디지털 신호로 변환하여 출력한다.Meanwhile, the
또한, 상기 자동이득 콘트롤러(16)는 상기 RSSI 회로(13)에서 출력되는 신호 및 상기 A/D 컨버터(15)에서 출력되는 신호를 인가받아 이를 이용하여 상기 제 1 증폭기(11) 및 제 2 증폭기(14)의 이득을 제어하는데, 그 제어방식을 도 1을 참고로 하여 간단히 설명하면 다음과 같다. In addition, the
상기 자동이득 콘트롤러(16)는 상기 RSSI 회로(13)에서 측정된 현재 입력신호의 크기에 대한 디지털 데이터와 현재 입력되는 신호가 통과하는 제 1 및 제 2 증폭기(11, 14) 등의 이득 설정 값을 종합하여 현재 안테나로 수신되는 입력신호의 레벨을 대략적으로 계산한 후, 그 계산된 값에 해당되도록 일정시간마다 상기 제 1 및 제 2 증폭기(11, 14) 등의 이득을 재설정한다. 이 과정을 통해 상기 제 1 및 제 2 증폭기(11, 14)들의 대략적인 절대이득 값을 한번에 결정할 수 있으므로, 매우 빠른 속도로 대략적인 이득제어가 가능하게 된다. The
그 후, 상기 A/D 변환기(15)의 출력 데이터를 바탕으로 현재 수신되는 입력신호의 파워(power) 혹은 전압크기를 계산하여 미리 설계된 자동이득 콘트롤(Automatic Gain Control; 이하 'AGC' 라 함) 알고리즘에 따라 상기 제 1 및 제 2 증폭기(11, 14)의 이득을 정밀하게 조정함으로써 보다 정확한 이득제어를 수행할 수 있게 된다. Thereafter, a pre-designed Automatic Gain Control (AGC) is calculated by calculating the power or voltage of the currently received input signal based on the output data of the A /
그러나, 종래의 자동이득 제어장치는, 다이나믹 레인지가 넓고 정밀도가 요 구되는 RSSI 회로를 사용함에 따라, 다수의 증폭기와 검출기 및 비교기가 필요하게 되어 칩 면적이 증가하고 전력소비가 증가하게 되므로, 초소형 및 저전력 무선통신 시스템에 적합하지 않은 문제점이 있었다.However, the conventional automatic gain control device requires a large number of amplifiers, detectors, and comparators due to the use of RSSI circuits, which require a wide dynamic range, and thus require a large number of amplifiers, detectors, and comparators. And low power wireless communication systems.
본 발명은 상기 문제점을 해결하기 위하여 제안된 것으로, 종래의 RSSI 회로 대신 적은 수의 소자만으로 구현될 수 있는 신호 검출회로를 사용함으로써 그 복잡도와 면적을 감소시킬 수 있을 뿐 아니라, 전력소비 또한 크게 줄일 수 있어 초소형, 저전력 무선통신 시스템에 적합한 자동이득 제어장치를 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems, and by using a signal detection circuit that can be implemented with only a small number of elements instead of the conventional RSSI circuit, the complexity and area can be reduced, and power consumption is also greatly reduced. The purpose of the present invention is to provide an automatic gain control device suitable for a compact, low power wireless communication system.
본 발명의 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허청구범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.The objects and advantages of the present invention can be understood by the following description, and will be more clearly understood by the embodiments of the present invention. It will also be appreciated that the objects and advantages of the present invention may be realized by the means and combinations thereof indicated in the claims.
상기 목적을 달성하기 위한 본 발명에 따른 자동이득 제어장치는, 수신된 아날로그 입력신호를 증폭하는 제 1 증폭기; 상기 제 1 증폭기에서 증폭된 입력신호를 중간주파수 신호(IF) 또는 베이스 밴드(BB)신호로 변환하여 출력하는 주파수 변환기; 검출기와 비교기로 구성되며, 상기 주파수 변환기로부터 출력된 입력신호의 전압값을 검출하여 그 전압값을 미리 설정된 기준전압과 비교하며, 그 비교 결과를 디지털화하여 출력하는 신호 검출회로; 상기 주파수 변환기로부터 출력된 입력신호를 증폭하는 제 2 증폭기; 상기 제 2 증폭기에서 증폭된 입력신호를 디지털 신호로 변환하여 출력하는 A/D 컨버터; 및 상기 신호 검출회로에서 출력되는 신호 및 상기 A/D 컨버터에서 출력되는 신호를 인가받아 이를 이용하여 상기 제 1 증폭기 및 제 2 증폭기의 이득을 제어하며, RSSI값을 계산하는 자동이득 콘트롤러;를 포함한다.Automatic gain control apparatus according to the present invention for achieving the above object comprises a first amplifier for amplifying a received analog input signal; A frequency converter converting the input signal amplified by the first amplifier into an intermediate frequency signal IF or a base band signal and outputting the converted signal; A signal detection circuit comprising a detector and a comparator, detecting a voltage value of an input signal output from the frequency converter, comparing the voltage value with a preset reference voltage, and digitizing and outputting the comparison result; A second amplifier amplifying the input signal output from the frequency converter; An A / D converter converting the input signal amplified by the second amplifier into a digital signal and outputting the digital signal; And an automatic gain controller that receives a signal output from the signal detection circuit and a signal output from the A / D converter, controls gains of the first amplifier and the second amplifier using the same, and calculates an RSSI value. do.
여기서, 상기 신호 검출회로는, 상기 주파수 변환기로부터 출력된 입력신호의 전압값을 검출하는 검출기; 및 비교기를 포함하며, 상기 비교기를 통해 상기 검출기로부터 출력되는 입력신호의 전압값과 미리 설정된 기준전압을 비교하고, 그 비교결과를 디지털화하여 '0' 또는 '1' 값을 출력하는 비교부;로 구성되는 것을 특징으로 한다.The signal detection circuit may include: a detector for detecting a voltage value of an input signal output from the frequency converter; And a comparator comprising: a comparator for comparing a voltage value of an input signal output from the detector with a preset reference voltage through the comparator, and digitizing the comparison result to output a '0' or '1' value; It is characterized in that the configuration.
이때, 상기 비교부는, 서로 다른 레벨의 기준전압이 설정된 하나 이상의 비교기로 구성되는 것을 특징으로 한다.In this case, the comparator may be configured with one or more comparators in which reference voltages of different levels are set.
이때, 상기 비교기는, 상기 검출기로부터 출력되는 입력신호의 전압값이 미리 설정된 기준전압보다 큰 경우 '1'을 출력하고, 상기 검출기로부터 출력되는 입력신호의 전압값이 미리 설정된 기준전압보다 작은 경우 '0'을 출력하는 것을 특징으로 한다In this case, the comparator outputs '1' when the voltage value of the input signal output from the detector is greater than a preset reference voltage, and when the voltage value of the input signal output from the detector is smaller than a preset reference voltage. It is characterized by outputting 0 '.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련된 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. The above objects, features, and advantages will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, whereby those skilled in the art may easily implement the technical idea of the present invention. There will be.
또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. In addition, in describing the present invention, when it is determined that the detailed description of the known technology related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 일실시예에 따른 자동이득 제어장치의 블록도이고, 도 4는 도 3에 이용되는 신호 검출회로의 구성도를 나타낸다.3 is a block diagram of an automatic gain control apparatus according to an embodiment of the present invention, and FIG. 4 is a block diagram of a signal detection circuit used in FIG.
도 3에서 도시한 바와 같이, 본 발명의 자동이득 제어장치는 제 1 증폭기(31), 주파수 변환기(32), 신호 검출회로(33), 제 2 증폭기(34), A/D 컨버터(35), 자동이득 콘트롤러(36)를 포함하고 있다.As shown in FIG. 3, the automatic gain control apparatus of the present invention includes a
여기서, 상기 제 1 증폭기(31)는 저잡음 증폭기로서 안테나를 통해 수신된 아날로그 입력신호를 증폭하며, 상기 주파수 변환기(32)는 상기 제 1 증폭기(31)에서 증폭된 입력신호를 중간주파수 신호(IF) 또는 베이스 밴드(BB)신호로 변환하여 출력한다.Here, the
또한, 상기 신호 검출회로(31)는 상기 주파수 변환기(12)로부터 출력된 입력신호의 전압값을 검출하여 그 전압값을 미리 설정된 기준전압과 비교하며, 그 비교 결과를 디지털화하여 상기 자동이득 콘트롤러(16)로 출력하는데, 도 4에서 도시한 바와 같이, 상기 신호 검출회로(33)는 하나의 검출기(41)와 비교부(42)로 구성되 며, 상기 비교부(42)는 서로 다른 레벨의 기준전압(Vref1, Vref2)이 설정된 하나 이상의 비교기(42a, 42b)로 구성될 수 있다. 본 실시예에서는 상기 비교부(42)를 두 개의 비교기(42a, 42b)로 구성하였다.In addition, the
이때, 상기 검출기(41)는, 상기 주파수 변환기(32)로부터 출력된 입력신호의 전압값을 검출하며, 상기 비교부(42)는 비교기(42a, 42b)를 통해 상기 검출기(41)로부터 출력되는 입력신호의 전압값과 미리 설정된 기준전압(Vref1, Vref2)을 비교하고, 그 비교결과를 디지털화하여 '0' 또는 '1' 값을 출력한다.In this case, the
상기 신호 검출회로(33)의 동작원리를 도 3 및 도 4를 참고로 하여 간단히 설명하면 다음과 같다.The operation principle of the
상기 신호 검출회로(33)에는 상기 주파수 변환기(32)로부터 출력된 입력신호가 인가된다.The input signal output from the
종래의 RSSI 회로에는 매우 작은 크기의 신호까지도 검출할 수 있고 정밀한 RSSI 값을 구하기 위해 다수의 증폭기와 검출기 및 비교기가 사용되었으나, 본 발명에서는 증폭기를 사용하지 않고 단순히 검출기(41)와 비교기(42a, 42b)만으로 검출할 수 있는 신호, 즉 일정 레벨 이상의 파워 또는 전압 크기를 가진 신호를 상기 검출기(41) 및 비교기(42a, 42b)를 통해 검출한다. 이때, 서로 다른 비교전압 레벨(Vref1, Vref2)을 갖는 하나 이상의 비교기(42a, 42b)를 사용하여 일정 레벨 이상의 파워 또는 전압 크기를 가진 신호를 여러 단계로 구분하여 검출할 수 있으며, 본 실시예에서는 두 단계로 구분하여 검출할 수 있다.In the conventional RSSI circuit, a plurality of amplifiers, detectors, and comparators are used to detect signals of very small size and to obtain precise RSSI values. However, in the present invention, the
이렇게 검출된 비교기 출력신호는 '0' 또는 '1'의 디지털 신호인데, 이때 상 기 비교기(42a, 42b)는 상기 검출기(41)로부터 출력되는 입력신호의 전압값이 미리 설정된 기준전압(Vref1, Vref2)보다 큰 경우 '1'을, 상기 검출기(41)로부터 출력되는 입력신호의 전압값이 미리 설정된 기준전압(Vref1, Vref2)보다 작은 경우 '0'을 상기 자동이득 콘트롤러(36)로 출력한다.The comparator output signal detected as described above is a digital signal of '0' or '1'. At this time, the
한편, 상기 제 2 증폭기(34)는 가변 이득 증폭기로서 상기 주파수 변환기(32)로부터 출력된 입력신호를 증폭하며, 상기 A/D 컨버터(35)는 상기 제 2 증폭기(34)에서 증폭된 입력신호를 디지털 신호로 변환하여 출력한다.Meanwhile, the
한편, 상기 자동이득 콘트롤러(36)는, 상기 신호 검출회로(33)에서 출력되는 신호 및 상기 A/D 컨버터(35)에서 출력되는 신호를 인가받아 이를 이용하여 상기 제 1 증폭기(31) 및 제 2 증폭기(34)의 이득을 제어하는데, 그 제어방식을 도 3을 참고로 하여 간단히 설명하면 다음과 같다.The
상기 자동이득 콘트롤러(36)에서는 상기 신호 검출회로(33)를 통해 출력된 현재 입력신호의 크기에 대한 디지털 데이터와 현재 입력되는 신호가 통과하는 제 1 및 제 2 증폭기(31, 34) 등의 이득 설정 값을 종합하여 현재 안테나로 수신되는 입력신호의 레벨을 대략적으로 계산한 후, 그 계산된 값에 해당되도록 일정시간마다 상기 제 1 및 제 2 증폭기(31, 34) 등의 이득을 재설정한다. 이 과정을 통해 상기 제 1 및 제 2 증폭기(31, 34)들의 대략적인 절대이득 값을 비교적 빠른 속도로 설정할 수 있다. In the
그 후, 상기 A/D 변환기(35)의 출력 데이터를 바탕으로 현재 수신되는 입력신호의 파워 또는 전압크기를 계산하여 미리 설계된 AGC 알고리즘에 따라 상기 제 1 및 제 2 증폭기(31, 34)의 이득을 정밀하게 조정함으로써 비교적 정확한 이득제어를 수행할 수 있게 된다.Then, the gain of the first and
또한, 상기 자동이득 콘트롤러(36)는 RSSI 회로가 없어도 종래에 RSSI 회로를 통해 측정되던 RSSI 값을 AGC 알고리즘을 통해 간단히 계산할 수 있는데, 그 계산과정을 간단히 살펴보면 다음과 같다. In addition, the
자동이득 제어장치의 이득제어가 안정화되어 상기 제 2 증폭기(34)의 출력이 원하는 목표레벨로 된 경우 다음의 수학식 1이 성립된다. When gain control of the automatic gain control device is stabilized and the output of the
상기 수학식 1에서 증폭기들의 현재 설정된 이득합과 목표레벨 값은 이미 알고 있으므로 간단한 연산을 통해 현재 안테나로 유입된 입력신호 파워, 즉 RSSI값을 의미하는 RSSI 값을 계산할 수 있다.Since the currently set gain sum and target level values of the amplifiers are already known in
상술한 바와 같이, 본 발명은 종래의 RSSI 회로 대신에 적은 수의 소자만으로 구현된 신호 검출회로를 사용함으로써, 종래에 비해 그 복잡도와 면적이 크게 감소되는 장점을 가진다.As described above, the present invention has a merit that the complexity and the area of the present invention are greatly reduced compared to the related art by using the signal detection circuit implemented with only a few elements instead of the conventional RSSI circuit.
다음의 표 1은 종래의 가장 기본적인 RSSI 회로와 본 실시예의 신호 검출회로의 복잡도를 비교한 표로서, 통상적인 설계결과들로부터 대략적으로 유추한 결과를 나타낸 표이다.Table 1 below is a table comparing the complexity of the conventional RSSI circuit and the signal detection circuit of the present embodiment, and shows a roughly inferred result from typical design results.
상기 표 1에 나타난 바와 같이, 본 발명의 신호 검출회로는 종래의 RSSI 회로보다 그 복잡도가 약 1/5 이하 수준으로 감소되는 것을 확인할 수 있으며, 보통 아날로그 회로의 경우 복잡도와 면적은 상당히 비례하므로 면적 또한 약 1/5 이하 수준으로 감소될 수 있음을 예상할 수 있다.As shown in Table 1, the signal detection circuit of the present invention can be seen that the complexity is reduced to about 1/5 or less than the conventional RSSI circuit, and in the case of the analog circuit, the complexity and area are considerably proportional to the area It can also be expected to be reduced to levels below about 1/5.
또한, 상술한 본 발명의 신호 검출회로는 증폭기를 사용하지 않으며 적은 수의 검출기와 비교기만으로 구현되므로, 종래에 비해 전력소비가 크게 감소되는 장점도 가진다.In addition, the signal detection circuit of the present invention described above does not use an amplifier and is implemented by only a small number of detectors and comparators, and thus, power consumption is greatly reduced compared to the conventional art.
다음의 표 2는 종래의 가장 기본적인 RSSI 회로와 본 실시예의 신호 검출회로의 전력소비를 비교한 표로서, 표 1과 마찬가지로 통상적인 설계결과들로부터 대략적으로 유추한 결과를 나타낸 표이다.Table 2 below is a table comparing the power consumption of the conventional RSSI circuit and the signal detection circuit of the present embodiment, and similarly to Table 1, the table shows the results inferred from the typical design results.
상기 표 2에 나타난 바와 같이, 통상적으로 전력소비는 검출기<비교기<증폭기 순으로 증가되므로, 대략적인 추정치를 사용하여 총 전력소비를 계산해보면 본 발명의 신호 검출회로는 종래의 RSSI 회로보다 그 전력소비가 약 1/8이하 수준으로 감소되는 것을 확인할 수 있다. As shown in Table 2, the power consumption is typically increased in the order of detector <comparator <amplifier. It can be seen that the decrease to about 1/8 or less.
이상에서 설명한 본 발명의 바람직한 일실시예는 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이며, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다. One preferred embodiment of the present invention described above is disclosed for the purpose of illustration, various substitutions, modifications and Modifications may be made and such substitutions, changes and the like should be regarded as belonging to the following claims.
상술한 바와 같이, 본 발명에 의한 자동이득 제어장치는, 종래의 RSSI 회로 대신 적은 수의 소자만으로 구현될 수 있는 신호 검출회로를 사용함으로써 그 복잡도와 면적을 감소시킬 수 있을 뿐 아니라, 전력소비 또한 크게 줄일 수 있어 초소형, 저전력 무선통신 시스템에 사용될 수 있는 효과가 있다.As described above, the automatic gain control apparatus according to the present invention not only reduces the complexity and the area, but also consumes power by using a signal detection circuit that can be implemented with only a small number of elements instead of the conventional RSSI circuit. It can be greatly reduced, so that it can be used in a small, low power wireless communication system.
또한, RSSI 회로가 없어도 보다 간단한 연산으로 RSSI 값을 구할 수 있는 효과가 있다. In addition, even without the RSSI circuit, the RSSI value can be obtained by a simple operation.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060062033A KR100738397B1 (en) | 2006-07-03 | 2006-07-03 | Automatic gain control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060062033A KR100738397B1 (en) | 2006-07-03 | 2006-07-03 | Automatic gain control device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100738397B1 true KR100738397B1 (en) | 2007-07-12 |
Family
ID=38504031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060062033A KR100738397B1 (en) | 2006-07-03 | 2006-07-03 | Automatic gain control device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100738397B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8779896B2 (en) | 2009-11-05 | 2014-07-15 | Electronics And Telecommunications Research Institute | RFID reader and method for controlling gain thereof |
GB2511080A (en) * | 2013-02-22 | 2014-08-27 | Cascoda Ltd | Transceiver |
US9800279B2 (en) | 2015-02-16 | 2017-10-24 | Samsung Electronics Co., Ltd. | Method and apparatus for automatic gain control in wireless receiver |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000006067A (en) * | 1998-06-10 | 2000-01-25 | 가네코 히사시 | Digital automatic gain control linearizer and digital automatic gain control circuit using the same |
JP2004304627A (en) | 2003-03-31 | 2004-10-28 | Sanyo Electric Co Ltd | Rssi presenting apparatus in wireless receiver, rssi presenting method in wireless receiver, and program |
JP2004328071A (en) | 2003-04-21 | 2004-11-18 | Sanyo Electric Co Ltd | Receiver, control method of receiver and program |
KR20060056045A (en) * | 2004-11-19 | 2006-05-24 | 삼성전기주식회사 | Automatic gain controller with linear characteristic |
KR20060068730A (en) * | 2004-12-17 | 2006-06-21 | 인티그런트 테크놀로지즈(주) | Automatic gain control circuit including power detector circuit |
-
2006
- 2006-07-03 KR KR1020060062033A patent/KR100738397B1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000006067A (en) * | 1998-06-10 | 2000-01-25 | 가네코 히사시 | Digital automatic gain control linearizer and digital automatic gain control circuit using the same |
JP2004304627A (en) | 2003-03-31 | 2004-10-28 | Sanyo Electric Co Ltd | Rssi presenting apparatus in wireless receiver, rssi presenting method in wireless receiver, and program |
JP2004328071A (en) | 2003-04-21 | 2004-11-18 | Sanyo Electric Co Ltd | Receiver, control method of receiver and program |
KR20060056045A (en) * | 2004-11-19 | 2006-05-24 | 삼성전기주식회사 | Automatic gain controller with linear characteristic |
KR20060068730A (en) * | 2004-12-17 | 2006-06-21 | 인티그런트 테크놀로지즈(주) | Automatic gain control circuit including power detector circuit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8779896B2 (en) | 2009-11-05 | 2014-07-15 | Electronics And Telecommunications Research Institute | RFID reader and method for controlling gain thereof |
GB2511080A (en) * | 2013-02-22 | 2014-08-27 | Cascoda Ltd | Transceiver |
US9800279B2 (en) | 2015-02-16 | 2017-10-24 | Samsung Electronics Co., Ltd. | Method and apparatus for automatic gain control in wireless receiver |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108702138B (en) | Automatic gain control for received signal strength indication | |
EP2561317B1 (en) | Dynamic sensor range selection | |
CN109654125B (en) | Displacement correction device, magnetic suspension bearing system and displacement correction method thereof | |
CN104579347B (en) | Analog-to-digital converter | |
KR20150081118A (en) | Apparatus and method for calibration of a direct current offset in a direct conversion receiver | |
KR101101545B1 (en) | Cmos power amplifier and temperature compensation circuit of the same | |
US6836229B2 (en) | Automatic gain control method | |
KR100738397B1 (en) | Automatic gain control device | |
US9853752B2 (en) | Method and system for generating a received signal strength indicator (RSSI) value that corresponds to a radio frequency (RF) signal | |
KR101965847B1 (en) | System and Method for Finding Direction of Signal in Hand Held Device | |
CN216599593U (en) | High-precision digital automatic gain control device and radio frequency receiver | |
KR101174348B1 (en) | Apparatus for detecting radar pulse signals | |
CN113824459A (en) | High-precision digital automatic gain control device and radio frequency receiver | |
KR101364078B1 (en) | Method and apparatus for controling automatic gain | |
JP2004134917A (en) | Automatic gain control apparatus, wireless receiver, and automatic gain control method | |
KR101089975B1 (en) | Automatic gain controller | |
KR100417114B1 (en) | Apparatus and method to measure high frequency power | |
AU2009322804B2 (en) | Hybrid power control for a power amplifier | |
KR101612739B1 (en) | Distance measurement apparatus and method utilizing time to digital converter having scalable resolution | |
KR101043934B1 (en) | Automatic follow-up circuit for analog/digital converter's optimum conditions | |
JP2007124477A (en) | Level detection apparatus and level control apparatus | |
JP5360227B2 (en) | Receiver and gain control method | |
KR101167160B1 (en) | Apparatus for detecting radar pulse signals | |
JP2020170941A (en) | High frequency output device and high frequency output stabilization method | |
JP2008154156A (en) | Gca gain control circuit, and gain control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120702 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |