KR100730471B1 - Cmos image sensor and method for manufacturing the same - Google Patents
Cmos image sensor and method for manufacturing the same Download PDFInfo
- Publication number
- KR100730471B1 KR100730471B1 KR1020050134147A KR20050134147A KR100730471B1 KR 100730471 B1 KR100730471 B1 KR 100730471B1 KR 1020050134147 A KR1020050134147 A KR 1020050134147A KR 20050134147 A KR20050134147 A KR 20050134147A KR 100730471 B1 KR100730471 B1 KR 100730471B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- image sensor
- cmos image
- forming
- trench
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims description 43
- 125000006850 spacer group Chemical group 0.000 claims abstract description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 36
- 239000010703 silicon Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 27
- 239000007769 metal material Substances 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 156
- 238000005530 etching Methods 0.000 claims description 52
- 150000004767 nitrides Chemical class 0.000 claims description 36
- 230000003287 optical effect Effects 0.000 claims description 29
- 230000004888 barrier function Effects 0.000 claims description 27
- 230000005540 biological transmission Effects 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 11
- 239000002356 single layer Substances 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 229910010272 inorganic material Inorganic materials 0.000 claims description 5
- 239000011147 inorganic material Substances 0.000 claims description 5
- 239000011368 organic material Substances 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910001873 dinitrogen Inorganic materials 0.000 claims 2
- 229910003465 moissanite Inorganic materials 0.000 claims 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims 2
- 238000000926 separation method Methods 0.000 claims 1
- 230000035945 sensitivity Effects 0.000 abstract description 3
- 239000003989 dielectric material Substances 0.000 abstract 2
- 230000009977 dual effect Effects 0.000 description 7
- 238000005498 polishing Methods 0.000 description 7
- 208000037909 invasive meningococcal disease Diseases 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
Abstract
Description
도 1은 종래기술에 따른 씨모스 이미지 센서의 구조를 도시한 도면,1 is a view showing the structure of a CMOS image sensor according to the prior art,
도 2는 본 발명의 제1실시예에 따른 씨모스 이미지 센서의 구조를 도시한 도면,2 illustrates a structure of a CMOS image sensor according to a first embodiment of the present invention;
도 3a 내지 도 3c는 본 발명의 제1실시예에 따른 씨모스 이미지 센서의 제조 방법을 도시한 공정 단면도,3A to 3C are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to a first embodiment of the present invention;
도 4a 및 도 4b는 에어갭의 단면 사진,4a and 4b are cross-sectional photographs of the air gap,
도 5는 본 발명의 제1실시예에 따른 씨모스 이미지 센서의 광원 입사 경로를 살펴본 도면, 5 is a view illustrating a light source incident path of a CMOS image sensor according to a first embodiment of the present invention;
도 6은 본 발명의 제2실시예에 따른 씨모스 이미지 센서의 구조를 도시한 도면,6 illustrates a structure of a CMOS image sensor according to a second embodiment of the present invention;
도 7a 내지 도 7f는 본 발명의 제2실시예에 따른 씨모스 이미지 센서의 제조 방법을 도시한 공정 단면도,7A to 7F are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to a second embodiment of the present invention;
도 8은 본 발명의 제2실시예에 따른 씨모스 이미지 센서의 광원 입사 경로를 살펴본 도면.8 is a view illustrating a light source incident path of a CMOS image sensor according to a second exemplary embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
21 : 실리콘기판 22a, 22b : 포토다이오드21
23, 28 : IMD 24 : 메탈배선23, 28: IMD 24: metal wiring
25 : 트렌치마스크 26 : 트렌치25: trench mask 26: trench
27 : 질화막스페이서 29 : 에어갭27: nitride spacer 29: air gap
30 : 컬러필터어레이 31 : 마이크로렌즈30
본 발명은 반도체소자의 제조 기술에 관한 것으로, 특히 씨모스 이미지 센서 및 그의 제조 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to a manufacturing technology of a semiconductor device, and more particularly, to a CMOS image sensor and a manufacturing method thereof.
도 1은 종래기술에 따른 씨모스 이미지 센서의 구조를 도시한 도면이다.1 is a view showing the structure of a CMOS image sensor according to the prior art.
도 1을 참조하면, 실리콘기판(11)에 각 픽셀의 포토다이오드(PD-A, PD-B)가 형성되고, 포토다이오드 상부에는 다층의 IMD(Inter Metal Dielectric, 12)이 형성된다. 여기서, 다층의 IMD(12) 사이에는 포토다이오드 사이에 형성된 금속배선(13)이 위치한다.Referring to FIG. 1, photodiodes PD-A and PD-B of each pixel are formed on a
그리고, 다층의 IMD(12) 상에는 각각의 포토다이오드(PD-A, PD-B)에 대응하는 컬러필터어레이(Color Filter Array, 14)가 형성되고, 컬러필터어레이(14) 상부에는 광원을 집속하는 마이크로렌즈(15)가 형성되며, 마이크로렌즈(Micro-lens, 15) 상에는 LTO(Low Thermal Oxide, 15)가 형성되어 있다.A
이와 같은 구조로 되어 있는 CIS의 구조는 고집적화될수록 쉬링크되어 픽셀사이즈가 감소하게 된다.The structure of the CIS having such a structure is shrunk as the density becomes higher, thereby reducing the pixel size.
그러나, 픽셀사이즈가 작아지게 되면 포토다이오드 사이즈까지 작아지게 되어 광원의 손실을 초래한다.However, the smaller the pixel size, the smaller the photodiode size, resulting in loss of the light source.
먼저, 입사된 광원 L1은 포토다이오드 PD-A로 모두 입사되지 않고 금속배선(13)에서 일부 반사가 되어 인접한 포토다이오드 PD-B로 입사가 되는 현상이 발생하게 된다.First, the incident light source L1 does not all enter the photodiode PD-A but is partially reflected by the
그리고, 광원 L2는 지정 포토다이오드가 아닌 포토다이오드 사이에 입사가 되어 광원의 손실 및 이 광원이 인접한 포토다이오드에 영향을 준다.The light source L2 is incident between the photodiodes, not the designated photodiode, thereby affecting the loss of the light source and the adjacent photodiode.
마지막으로, 광원 L3은 지정된 포토다이오드 PD-A로 정상적으로 입사되는 광원이다.Finally, the light source L3 is a light source normally incident on the designated photodiode PD-A.
위와 같이, 광원 L1과 광원 L2는 노이즈(Noise)로 작용하게 되어 크로스토크를 유발하고, 씨모스 이미지 센서의 감도(Sensitivity)를 저하시킨다.As described above, the light source L1 and the light source L2 act as noise, causing crosstalk, and lowering the sensitivity of the CMOS image sensor.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 제안된 것으로, 입사된 광원이 지정된 포토다이오드로 입사하지 않고 인접한 다른 포토다이오드로 입사되는 것을 방지할 수 있는 씨모스 이미지 센서 및 그의 제조 방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and provides a CMOS image sensor and a method of manufacturing the same, which can prevent the incident light source from being incident to another adjacent photodiode without being incident to a designated photodiode. The purpose is.
상기 목적을 달성하기 위한 본 발명의 씨모스 이미지 센서는 실리콘기판; 상기 실리콘기판에 소정 거리를 두고 이웃하는 포토다이오드; 상기 실리콘기판 상에 형성된 절연층; 상기 이웃한 포토다이오드 사이의 상기 절연층의 내부에 형성된 금속물질의 제1광쉴드층; 및 상기 제1광쉴드층 양측과 상기 포토다이오드 사이의 상기 절연층 내부에 형성된 제2광쉴드층을 포함하는 것을 특징으로 하고, 상기 제2광쉴드층은 상기 제1광쉴드층 양측과 상기 포토다이오드 사이의 상기 절연층 내부에 형성된 트렌치; 상기 트렌치의 양측벽에 형성된 절연성 스페이서; 및 상기 절연성스페이서와 절연층에 의해 상기 트렌치 내부에 제공되는 에어갭을 포함하는 것을 특징으로 하며, 상기 절연성 스페이서는 질화막 물질인 것을 특징으로 하며, 상기 트렌치의 깊이는 15000Å∼40000Å인 것을 특징으로 한다.CMOS image sensor of the present invention for achieving the above object is a silicon substrate; Photodiodes adjacent to the silicon substrate at a predetermined distance; An insulating layer formed on the silicon substrate; A first optical shield layer of a metallic material formed inside the insulating layer between the neighboring photodiodes; And a second optical shield layer formed inside the insulating layer between both sides of the first optical shield layer and the photodiode, wherein the second optical shield layer includes both sides of the first optical shield layer and the photo. Trenches formed in the insulating layer between the diodes; Insulating spacers formed on both sidewalls of the trench; And an air gap provided inside the trench by the insulating spacer and the insulating layer, wherein the insulating spacer is formed of a nitride film material, and the trench has a depth of 15000 Å to 40000 Å. .
또한, 본 발명의 씨모스 이미지 센서는 실리콘기판, 상기 실리콘기판 내에 형성된 포토다이오드; 상기 실리콘기판 상에 형성되어 상기 포토다이오드 상부를 개방시키는 딥트렌치를 제공하는 다층 구조의 제1절연층, 상기 딥트렌치의 양측벽에 형성된 광쉴드층, 상기 딥트렌치에 매립된 단일층의 투과층, 상기 투과층 상부의 컬러필터어레이, 및 상기 컬러필터어레이 상부의 마이크로렌즈를 포함하는 것을 특징으로 하며, 상기 투과층은 상기 광쉴드층과 굴절율이 서로 다른 물질인 것을 특징으로 하고, 상기 투과층은 무기물질 또는 유기물질인 것을 특징으로 하며, 상기 투과층은 상기 제1절연층과 동일 물질이면서 단일층인 것을 특징으로 한다.In addition, the CMOS image sensor of the present invention comprises a silicon substrate, a photodiode formed in the silicon substrate; A first insulating layer having a multi-layer structure formed on the silicon substrate to provide a deep trench to open the photodiode, an optical shield layer formed on both sidewalls of the deep trench, and a transparent layer of a single layer embedded in the deep trench And a color filter array on the transmission layer, and a microlens on the color filter array, wherein the transmission layer is formed of a material having a refractive index different from that of the light shield layer. Is an inorganic material or an organic material, and the transmission layer is the same material as the first insulating layer and is characterized in that it is a single layer.
그리고, 본 발명의 씨모스 이미지 센서의 제조 방법은 실리콘기판 내에 포토다이오드를 형성하는 단계, 상기 실리콘기판 상부에 다층의 제1절연층과 상기 다층 의 제1절연층 사이에 다층의 금속배선을 형성하는 단계, 상기 포토다이오드 상부에서 일정 두께로 잔류할때까지 상기 제1절연층을 소정 깊이로 식각하여 트렌치를 형성하는 단계, 상기 트렌치의 양측벽에 광쉴드층을 형성하는 단계, 상기 트렌치의 내부에 에어갭을 제공하는 제2절연층을 형성하는 단계, 상기 제2절연층 상에 상기 포토다이오드에 대응하는 컬러필터어레이를 형성하는 단계, 및 상기 컬러필터어레이 상에 상기 포토다이오드에 대응하는 마이크로렌즈를 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 광쉴드층을 형성하는 단계는 상기 트렌치를 포함한 전면에 소정 굴절율을 갖는 스페이서층을 형성하는 단계, 및 상기 스페이서층을 블랭킷 식각하여 상기 트렌치의 양측벽에 접하는 스페이서 형태의 광쉴드층을 형성하는 단계를 포함하는 것을 특징으로 한다.The method of manufacturing the CMOS image sensor of the present invention includes forming a photodiode in a silicon substrate, and forming a multi-layered metal interconnection between the multilayer first insulating layer and the multilayer first insulating layer on the silicon substrate. Forming a trench by etching the first insulating layer to a predetermined depth until the thickness remains on the photodiode, and forming an optical shield layer on both sidewalls of the trench; Forming a second insulating layer on the second insulating layer, the color filter array corresponding to the photodiode, and a micro corresponding to the photodiode on the color filter array. And forming a lens, wherein the forming of the optical shield layer comprises a predetermined refractive index on the entire surface including the trench. Forming a spacer layer having a, and forming a spacer in the form of a spacer in contact with both side walls of the trench by blanket etching the spacer layer.
또한, 본 발명의 씨모스 이미지 센서의 제조 방법은 실리콘기판 내에 포토다이오드를 형성하는 단계, 상기 실리콘기판 상부에 제1절연층과 식각배리어층을 차례로 형성하는 단계, 상기 식각배리어층 상에 다층의 제2절연층과 보호막을 차례로 형성하는 단계, 상기 보호막과 제2절연층을 식각하여 상기 포토다이오드 상부를 개방시키는 딥트렌치를 형성하는 단계, 상기 식각배리어층을 식각하면서 상기 딥트렌치의 양측벽에 광쉴드층을 형성하는 단계, 상기 딥트렌치를 채우는 단일층의 투과층을 형성하는 단계, 상기 투과층을 포함한 전면에 상기 포토다이오드에 대응하는 컬러필터어레이를 형성하는 단계, 및 상기 컬러필터어레이 상에 상기 포토다이오드에 대응하는 마이크로렌즈를 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the method of manufacturing a CMOS image sensor of the present invention comprises the steps of forming a photodiode in a silicon substrate, sequentially forming a first insulating layer and an etching barrier layer on the silicon substrate, the multilayer on the etching barrier layer Forming a second insulating layer and a passivation layer in sequence, forming a deep trench for etching the passivation layer and the second insulating layer to open an upper portion of the photodiode, and etching the etch barrier layer on both sidewalls of the deep trench. Forming a light shield layer, forming a single layer of a transparent layer filling the deep trench, forming a color filter array corresponding to the photodiode on the entire surface including the transparent layer, and forming an image on the color filter array And forming a microlens corresponding to the photodiode.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .
도 2는 본 발명의 제1실시예에 따른 씨모스 이미지 센서의 구조를 도시한 도면이다.2 is a diagram illustrating a structure of a CMOS image sensor according to a first exemplary embodiment of the present invention.
도 2를 참조하면, 실리콘기판(21), 실리콘기판(21)에 소정 거리를 두고 이웃하는 포토다이오드(22a, 22b), 실리콘기판(21) 상에 형성된 IMD(23, 28), 포토다이오드(22a, 22b) 사이의 IMD(23, 28)의 내부에 형성된 금속배선(24), 및 금속배선(24) 양측과 포토다이오드(22a, 22b) 사이의 IMD(23, 28) 내부에 형성된 질화막스페이서(27)를 포함한다. 여기서, 금속배선(24)은 제1광쉴드층 역할을 하고, 질화막스페이서(27)에 의해 제공되는 에어갭(29)은 질화막스페이서(27)와 함께 제2광쉴드층 역할을 하여 질화막스페이서(27)와 에어갭(29)이 듀얼 광원 쉴드(Dual light shield) 역할을 한다.Referring to FIG. 2, the
그리고, 절연층(23, 28) 상에 칼라필터어레이(30)가 형성되고, 칼라필터어레이(30) 상에 포토다이오드(22a, 22b)에 각각 대응하는 마이크로렌즈(31)가 형성된다.The
상술한 도 2에 따르면, 포토다이오드(22a, 22b) 주위로 질화막스페이서(27)와 에어갭(29)을 형성하고, 이 질화막스페이서(27)와 에어갭(29)이 듀얼 광원쉴드 역할을 하여 지정된 포토다이오드로 입사하고 있는 광원 중 인접한 포토다이오드 쪽으로 입사각을 갖고 있는 광원을 쉴드하여 인접한 포토다이오드로 입사되는 것을 방지하여 크로스토크를 방지한다.According to FIG. 2 described above, the
도 3a 내지 도 3c는 본 발명의 제1실시예에 따른 씨모스 이미지 센서의 제조 방법을 도시한 공정 단면도이다.3A to 3C are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to a first exemplary embodiment of the present invention.
도 3a에 도시된 바와 같이, 실리콘기판(21)에 각 픽셀의 포토다이오드(22a, 22b)를 일정 간격 이격시켜 형성한다.As shown in FIG. 3A,
이후, 실리콘기판(21) 상에 다층의 IMD(23) 공정과 다층의 메탈배선(24) 공정을 진행한다. 이때, 다층의 메탈배선(24)은 포토다이오드(22a, 22b) 사이의 IMD (23) 상에 형성되어 포토다이오드(22a, 22b)로 광원이 입사되는 것을 방해하지 않으면서 마이크로렌즈를 벗어나 입사되는 불필요한 광원을 차단시키는 광쉴드층 역할도 한다. 그리고, 다층의 IMD(23) 중에서 최상위 IMD는 보호막일 수 있으며, 보호막은 산화막과 질화막의 이중층일 수 있다.Thereafter, a multi-layer IMD 23 process and a
다음으로, IMD(23) 상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 트렌치마스크(25)를 형성한다. 이때, 트렌치마스크(25)는 포토다이오드 주변의 IMD(23)를 식각하여 트렌치를 형성하기 위한 것이다.Next, a photoresist film is applied on the IMD 23 and patterned by exposure and development to form a
이어서, 트렌치마스크(25)를 식각장벽으로 IMD(23)를 식각하여 트렌치(26)를 형성한다. 이때, 트렌치(26)는 포토다이오드(22a, 22b) 주변의 IMD(23)를 식각하여 소정 깊이로 형성하는 것으로, 금속배선(24)과 포토다이오드(22a, 22b) 사이의 IMD(23)를 식각한 것이며, 그 깊이는 다층의 메탈배선(24) 중에서 최하위 메탈배선이 형성된 표면까지이다. 바람직하게, 트렌치(26)의 깊이는 15000Å∼40000Å이다.Subsequently, the
트렌치(26) 형성을 위한 식각 공정은, C4F8을 단독으로 사용하거나, C2F6/O2/Ar/N2의 조합으로 활성화된 플라즈마를 이용하여 건식식각한다. 또한, CHF3 또는 CF4를 단독으로 사용하거나, CHF3과 CF4의 조합으로 된 활성화 플라즈마를 이용하여 진행하여도 된다.The etching process for forming the
각 가스의 레시피를 구체적으로 살펴보면, C4F8, C2F6는 2sccm∼200sccm, O2는 2sccm∼100sccm, Ar은 10sccm∼2000sccm, N2는 2sccm∼500sccm, CHF3는 2sccm∼200sccm, CF4는 2sccm∼200sccm의 유량을 사용한다. 또한, 저밀도(Low density) 또는 중밀도(Middle density)의 플라즈마를 이용하여 진행하며, 압력은 10mT∼500mT, 소스파워는 500∼3000W, 바이어스파워는 100∼2000W를 사용한다.Looking at the recipe of each gas in detail, C 4 F 8 , C 2 F 6 is 2sccm ~ 200sccm, O 2 is 2sccm ~ 100sccm, Ar is 10sccm ~ 2000sccm, N 2 is 2sccm ~ 500sccm, CHF 3 is 2sccm ~ 200sccm, CF 4 uses a flow rate of 2 sccm to 200 sccm. In addition, a low density or middle density plasma is used, the pressure is 10 mT to 500 mT, the source power is 500 to 3000 W, and the bias power is 100 to 2000 W.
도 3b에 도시된 바와 같이, 트렌치마스크(25)를 제거한다.As shown in FIG. 3B, the
이어서, 질화막을 증착한 후 질화막 블랭킷 식각을 진행하여 트렌치(26)의 양측벽에 접하는 질화막스페이서(27)를 형성한다.Subsequently, after the nitride film is deposited, the nitride film blanket is etched to form a
질화막 블랭킷 식각은, 적어도 CxFy가 함유된 즉, C4F8 또는 C2F6/O2/Ar의 혼합가스로 활성화된 플라즈마를 이용한 건식식각으로 진행한다. 또한 질소(N2) 가스를 더 추가하여 진행할 수도 있다.The nitride blanket etching proceeds by dry etching using plasma activated with a mixture of at least CxFy, that is, C 4 F 8 or C 2 F 6 / O 2 / Ar. In addition, it is also possible to proceed by further adding nitrogen (N 2 ) gas.
질화막 블랭킷 식각시 레시피를 살펴보면, C4F8, C2F6는 2sccm∼200sccm, O2는 2sccm∼100sccm, Ar은 10sccm∼2000sccm, N2는 2sccm∼500sccm의 유량을 사용한다. 또한, 저밀도(Low density) 및 중밀도(Middle density)의 플라즈마를 이용하여 진 행하며, 압력은 10mT∼500mT, 소스파워는 500∼3000W, 바이어스파워는 100∼2000W를 사용한다.Referring to the recipe for etching the nitride film blanket, C 4 F 8 , C 2 F 6 is used 2sccm ~ 200sccm, O 2 is 2sccm ~ 100sccm, Ar is 10sccm ~ 2000sccm, N 2 is used 2sccm ~ 500sccm. In addition, a low density and middle density plasma are used, and the pressure is 10 mT to 500 mT, the source power is 500 to 3000 W, and the bias power is 100 to 2000 W.
도 3c에 도시된 바와 같이, 질화막스페이서(27)를 포함한 전면에 산화막 물질로 된 IMD(28)를 증착한다. 이때, IMD(28)의 나쁜 스텝커버리지(하부 표면 상에서 균일 두께로 증착되는 것이 아님)에 의해서 트렌치(26)의 상부가 밀폐(Close)되어 도면과 같이 질화막스페이서(27) 사이에 에어갭(Air gap, 29)이 형성된다.As shown in FIG. 3C, an
도 4a 및 도 4b는 에어갭의 단면 사진을 나타낸 것으로, 도 4a는 BOE 용액을 이용한 딥(Dip)을 진행하지 않는 상태에서 관찰한 것이며, 도 4b는 BOE 용액을 이용한 딥을 진행하여 관찰한 것이다.Figure 4a and 4b is a cross-sectional picture of the air gap, Figure 4a is observed in the state without the dip (Dip) using the BOE solution, Figure 4b is observed by proceeding with the dip using the BOE solution .
도 5는 본 발명의 제1실시예에 따른 씨모스 이미지 센서의 광원 입사 경로를 살펴본 도면으로서, 도 3c 이후에 컬러필터어레이(30)과 마이크로렌즈(31)를 형성한 이후의 광원의 입사 경로를 설명하기 위한 것이다.FIG. 5 is a view illustrating a light source incident path of the CMOS image sensor according to the first embodiment of the present invention. FIG. 3C illustrates an incident path of the light source after forming the
도 5를 참조하면, 광원L11의 입사는 질화막스페이서(27)에서 입사각이 바뀌어(①) 지정된 포토다이오드 PD-B로 입사하게 된다.Referring to FIG. 5, the incidence of the light source L11 is changed by the incident angle of the nitride film spacer 27 (①) to enter the designated photodiode PD-B.
또한, 광원L11 중 입사각이 약한 것은 ②와 같이 질화막스페이서(27)를 지나 에어갭(29)에서 다시 입사각이 변해 지정된 포토다이오드 PD-B로 입사하게 된다. 즉, 질화막스페이서(27)와 에어갭(29)이 듀얼 광원 쉴드(Dual light shield) 역할을 하여 입사 광원L11 중 입사각이 약한 광원을 지정된 포토다이오드 PD-B로 입사하게 한다.In addition, the incidence angle of the light source L11 is weak, passing through the
도면부호 ③은 듀얼 광원 쉴드가 없을 경우에 발생하는 크로스토크를 도시한 것으로서, 본 발명은 질화막스페이서(27)와 에어갭(29)의 듀얼광원쉴드를 구비하므로써 이웃한 포토다이오드간 크로스토크를 방지한다.
광원L12는 마이크로렌즈와 마이크로렌즈 사이로 입사하는 광원을 나타낸 것으로, 마이크로렌즈를 통해 집속되지 않는 불필요한 광원L12가 포토다이오드로 들어가려고 하는 것을 질화막스페이서(27)와 에어갭(29)에서 입사각을 변화시켜(④,⑤) 인접한 포토다이오드 PD-B로 들어가지 못하도록 한다. The light source L12 represents a light source incident between the microlens and the microlens. The unnecessary light source L12, which is not focused through the microlens, tries to enter the photodiode, thereby changing the incident angle at the
광원L13는 지정된 포토다이오드 PD-B로 입사하는 것을 표시한 것이다.The light source L13 indicates that the light source L13 is incident on the designated photodiode PD-B.
상술한 제1실시예에 따르면, 포토다이오드 주위로 질화막스페이서(27)와 에어갭(29)을 형성하고, 이 질화막스페이서(27)와 에어갭(29)이 듀얼 광원쉴드 역할을 하여 지정된 포토다이오드로 입사하고 있는 광원 중 인접한 포토다이오드 쪽으로 입사각을 갖고 있는 광원을 쉴드하여 인접한 포토다이오드로 입사되는 것을 방지하여 크로스토크를 방지한다.According to the first embodiment described above, the
도 6은 본 발명의 제2실시예에 따른 씨모스 이미지 센서의 구조를 도시한 도면이다.6 is a diagram illustrating a structure of a CMOS image sensor according to a second exemplary embodiment of the present invention.
도 6을 참조하면, 실리콘기판(41), 실리콘기판(41) 내에 형성된 포토다이오드(42a, 42b), 실리콘기판(41) 상에 형성되어 포토다이오드(42, 42b) 상부를 개방시키는 딥트렌치(49)를 제공하는 다층 구조의 IMD(45), 딥트렌치(49)의 양측벽에 형성된 스페이서(50), 딥트렌치(49)에 매립된 단일층의 투과층(51), 투과층(51) 상부의 컬러필터어레이(53), 및 컬러필터어레이(53) 상부의 마이크로렌즈(54)를 포함한다. 그리고, 절연층(45) 아래에는 PMD(43)와 식각배리어층(44)이 위치하며, 포토 다이오드 사이의 IMD(45) 내부에는 다층의 메탈배선(46)이 형성되고, IMD(45) 상부에는 보호막(47)이 형성된다. 여기서, 실질적으로 딥트렌치(49)는 IMD(45)와 보호막(47)에 의해 제공된다.Referring to FIG. 6, a deep trench formed on the
상술한 도 6에 따르면, 포토다이오드(42a, 42b) 주위로 스페이서(50)를 형성하고, 이 스페이서(50)가 광원쉴드 역할을 하여 지정된 포토다이오드로 입사하고 있는 광원 중 인접한 포토다이오드 쪽으로 입사각을 갖고 있는 광원을 쉴드하여 인접한 포토다이오드로 입사되는 것을 방지하여 크로스토크를 방지한다.According to FIG. 6 described above, a
또한, 포토다이오드(42a, 42b) 상부의 IMD(45)를 단일층의 투과층(51)으로 바꾸어주므로써 포토다이오드로 입사되는 광원의 손실이 발생하지 않는다.In addition, since the
도 7a 내지 도 7f는 본 발명의 제2실시예에 따른 씨모스 이미지 센서의 제조 방법을 도시한 공정 단면도이다.7A to 7F are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to a second exemplary embodiment of the present invention.
도 7a에 도시된 바와 같이, 실리콘기판(41)에 각 픽셀의 포토다이오드(42a, 42b)를 일정 간격 이격시켜 형성한다.As shown in FIG. 7A,
이후, 실리콘기판(41) 상에 PMD(Pre-Metal Dielectric, 43)을 형성한 후, PMD(43) 상에 식각배리어층(44)을 형성한다. 이때, 식각배리어층(44)은 질화막으로 사용하거나, 후속 딥트렌치 식각시 높은 선택비를 갖고 있는 물질로 형성한다. 예컨대, SiC, SiON 또는 언도우프드 폴리실리콘을 형성한다. 이러한, 식각배리어층(44)은 후속 다층의 메탈배선(46) 공정의 최하위 메탈배선(통상 M1이라고 함) 형성후에 형성해도 된다.Thereafter, after forming a PMD (Pre-Metal Dielectric) 43 on the
이어서, 식각배리어층(44) 상에 메탈배선(46)을 형성한 후, 다층의 IMD(45) 공정과 다층의 메탈배선(46) 공정을 진행한다. 이때, 다층의 메탈배선(46)은 포토다이오드(42a, 42b) 사이에 형성되어 포토다이오드(42a, 42b)로 광원이 입사되는 것을 방해하지 않으면서 마이크로렌즈를 벗어나 입사되는 불필요한 광원을 차단시키는 광쉴드층 역할도 한다. Subsequently, after the
이어서, 다층의 IMD(45) 상에 보호막(passivation layer, 47)을 형성한다. 이때, 보호막(47)은 질화막이다.Subsequently, a
다음으로, 보호막(47) 상에 감광막을 도포하고 노광 및 현상으로 패터닝하여 트렌치마스크(48)를 형성한다. 이때, 트렌치마스크(48)는 포토다이오드 상부의 IMD(45)를 식각하여 딥트렌치(Deep trench)를 형성하기 위한 것이다. 따라서, 트렌치마스크(48)는 포토다이오드 상부를 개방시키는 형태이다. 그리고, 트렌치마스크(48)는 감광막을 대신하여 질화막이나 폴리실리콘 등의 하드마스크로 형성할 수도 있다.Next, a photoresist film is applied on the
이어서, 트렌치마스크(48)를 식각장벽으로 보호막(47)을 식각하고, 연속해서 IMD(45)를 식각하여 딥트렌치(49)를 형성한다. 이때, 딥트렌치(49)는 포토다이오드(42a, 42b) 상부의 IMD(45)를 식각배리어층(44)의 표면이 노출될때까지 식각하여 형성하는 것이다. 즉, 식각배리어층(44)에서 식각이 정지한다.Subsequently, the
딥트렌치(49) 형성을 위한 IMD(45)의 식각 공정은, 식각배리어층(44)과 IMD(45)과 높은 선택비를 보이는 공정을 선택하여 진행하여, 이 경우 멀티스텝(Multi-step)을 선택한다. 즉, 1스텝:2스텝의 산소비율은 1스텝이 2스텝보다 많게 선택하여 2스텝에서 식각배리어층(44)과 높은 선택비를 갖도록 하여 식각배리어층 (44)에서 식각이 정지하도록 한다. 궁극적으로, 식각배리어층(44)은 딥트렌치(49) 형성을 위한 식각진행시 발생하는 측면으로의 마이크로트렌치(Micro-trench)를 방지하기 위한 것으로, 마이크로트렌치가 발생하게 되면 포토다이오드에 어택을 줄 수 있다.The etching process of the
바람직하게, 딥트렌치(49) 형성을 위한 식각 공정은, C4F8을 단독으로 사용하거나, C2F6/O2/Ar/N2의 조합으로 활성화된 플라즈마를 이용하여 건식식각한다. 또한, CHF3 또는 CF4를 단독으로 사용하거나, CHF3과 CF4의 조합으로 된 활성화 플라즈마를 이용하여 진행하여도 된다.Preferably, the etching process for forming the
각 가스의 레시피를 구체적으로 살펴보면, C4F8, C2F6는 2sccm∼200sccm, O2는 2sccm∼100sccm, Ar은 10sccm∼2000sccm, N2는 2sccm∼500sccm, CHF3는 2sccm∼200sccm, CF4는 2sccm∼200sccm의 유량을 사용한다. 또한, 저밀도(Low density) 또는 중밀도(Middle density)의 플라즈마를 이용하여 진행하며, 압력은 10mT∼500mT, 소스파워는 500∼3000W, 바이어스파워는 100∼2000W를 사용한다.Looking at the recipe of each gas in detail, C 4 F 8 , C 2 F 6 is 2sccm ~ 200sccm, O 2 is 2sccm ~ 100sccm, Ar is 10sccm ~ 2000sccm, N 2 is 2sccm ~ 500sccm, CHF 3 is 2sccm ~ 200sccm, CF 4 uses a flow rate of 2 sccm to 200 sccm. In addition, a low density or middle density plasma is used, the pressure is 10 mT to 500 mT, the source power is 500 to 3000 W, and the bias power is 100 to 2000 W.
도 7b에 도시된 바와 같이, 트렌치마스크(48)를 제거한다.As shown in FIG. 7B, the
이어서, 스페이서용 절연막을 증착한 후 블랭킷 식각을 진행하여 딥트렌치(49)의 양측벽에 접하는 스페이서(50)를 형성하는데, 이때, 딥트렌치(49) 바닥의 식각배리어층(44)까지 식각하고, 보호막(47)은 잔류시킨다. 여기서, 스페이서(50)로 사용되는 물질은 질화막외에 딥트렌치(49)에 채워질 물질과 굴절률이 다른 어떠 한 물질도 사용이 가능하다. 즉, 후속 단일층의 단일 투과층(51)을 투과하는 광원이 스페이서(50)에서 굴절되도록 스페이서(50)은 그 물질이 선택된다.Subsequently, the spacer insulating layer is deposited and then the blanket is etched to form the
스페이서(50)가 질화막인 경우에, 블랭킷 식각은 적어도 CxFy가 함유된 즉, C4F8 또는 C2F6/O2/Ar의 혼합가스로 활성화된 플라즈마를 이용한 건식식각으로 진행한다. 또한 질소(N2) 가스를 더 추가하여 진행할 수도 있다.In the case where the
질화막 블랭킷 식각시 레시피를 살펴보면, C4F8, C2F6는 2sccm∼200sccm, O2는 2sccm∼100sccm, Ar은 10sccm∼2000sccm, N2는 2sccm∼500sccm의 유량을 사용한다. 또한, 저밀도(Low density) 및 중밀도(Middle density)의 플라즈마를 이용하여 진행하며, 압력은 10mT∼500mT, 소스파워는 500∼3000W, 바이어스파워는 100∼2000W를 사용한다.Referring to the recipe for etching the nitride film blanket, C 4 F 8 , C 2 F 6 is used 2sccm ~ 200sccm, O 2 is 2sccm ~ 100sccm, Ar is 10sccm ~ 2000sccm, N 2 is used 2sccm ~ 500sccm. In addition, a low density and a middle density plasma are used, and the pressure is 10 mT to 500 mT, the source power is 500 to 3000 W, and the bias power is 100 to 2000 W.
도 7c에 도시된 바와 같이, 딥트렌치(49) 내부에 무기물질 또는 유기물질 중에서 선택된 단일 투과층(51)을 증착한다. 이러한 단일 투과층(51)의 증착을 통해 딥트렌치(49)와 딥트렌치(49)를 벗어난 지역간에 단차가 발생하게 된다. 상기 단일 투과층(51)은 포토다이오드로 입사되는 광원의 손실을 줄이기 위해 단일층 구조로 형성한 것으로, 다층의 IMD(45)가 존재함에 따른 광원의 손실을 방지한다. 예를 들어, 단일 투과층(51)은 IMD(45)으로 사용된 물질일 수 있다.As illustrated in FIG. 7C, a
이후에, 단차보상층(52)을 증착하는데, 단차보상층(52)은 후속 단일 투과층(51)의 화학적기계적연마(CMP) 진행시 단차를 보상하여 연마가 되도록 하는 역할을 한다. 예를 들어, 단차보상층(52)은 질화막으로 형성한다.Subsequently, the
도 7d는 화학적기계적연마(CMP) 진행 중간의 도면으로서, 여기에서 보듯이, 화학적기계적연마(CMP) 진행 중에 단차보상층(52)의 '52a'영역이 연마되고, '52b' 영역의 단차보상층(52)만 존재하고 있는 것을 알 수 있다.FIG. 7D is an intermediate view of the chemical mechanical polishing (CMP) process. As shown here, the '52a' area of the
이와 같이, 연마선택비를 이용하여 화학적기계적연마(CMP)를 진행하게 되면 단일 투과층(51)의 평탄화가 더 잘 된다. As such, when the chemical mechanical polishing (CMP) is performed using the polishing selectivity, the flattening of the
상기 단일 투과층(51)의 화학적기계적연마(CMP)는 도 7e에 도시된 바와 같이, 보호막(47)에서 연마가 스톱되도록 한다. 이로써, 무기물질 또는 유기물질로 된 단일 투과층(51)이 평탄화되어 최종적으로 포토다이오드(42a, 42b) 상부의 딥트렌치(49) 내부에만 단일 투과층(51)이 채워진 형태가 된다.Chemical mechanical polishing (CMP) of the single
다음으로, 도 7f에 도시된 바와 같이, 평탄화된 단일 투과층(51) 상부에 포토다이오드(42a, 42b)에 각각 대응하는 컬러필터어레이(53)를 형성하고, 컬러필터어레이(53) 상에 포토다이오드(42a, 42b)에 각각 대응하여 광원을 집속하는 마이크로렌즈(54)를 형성한다.Next, as shown in FIG. 7F, a
도 8은 본 발명의 제2실시예에 따른 씨모스 이미지 센서의 광원 입사 경로를 살펴본 도면이다.8 is a view illustrating a light source incident path of a CMOS image sensor according to a second exemplary embodiment of the present invention.
도 8을 참조하면, 광원L21의 입사는 스페이서(50)에서 입사각이 바뀌어(⑪) 지정된 포토다이오드 PD-B로 입사하게 된다.Referring to FIG. 8, the incidence of the light source L21 is incident on the photodiode PD-B by changing the incidence angle at the
도면부호 ⑫은 스페이서(50)가 없을 경우에 광원 L21에 의해 발생하는 크로스토크를 도시한 것이다.Reference numeral VII denotes crosstalk generated by the light source L21 in the absence of the
광원L23는 마이크로렌즈와 마이크로렌즈 사이로 입사하는 광원을 나타낸 것 으로, 마이크로렌즈를 통해 집속되지 않는 불필요한 광원L23가 포토다이오드로 들어가려고 하는 것을 스페이서(50)에서 입사각을 변화시켜(⑬) 인접한 포토다이오드 PD-B로 들어가지 못하도록 한다. The light source L23 represents a light source incident between the microlens and the microlens. The unnecessary light source L23, which is not focused through the microlens, tries to enter the photodiode, thereby changing the angle of incidence at the
광원L22는 지정된 포토다이오드 PD-B로 입사하는 것을 표시한 것이다.The light source L22 indicates that the light source L22 is incident on the designated photodiode PD-B.
상술한 제2실시예에 따르면, 포토다이오드 주위로 스페이서(50)를 형성하고, 이 스페이서(50)가 광원쉴드 역할을 하여 지정된 포토다이오드로 입사하고 있는 광원 중 인접한 포토다이오드 쪽으로 입사각을 갖고 있는 광원을 쉴드하여 인접한 포토다이오드로 입사되는 것을 방지하여 크로스토크를 방지한다.According to the second embodiment described above, a
또한, 포토다이오드 상부의 IMD(45)를 단일층의 투과층(51)으로 바꾸어주므로써 포토다이오드로 입사되는 광원의 손실이 발생하지 않는다.In addition, since the
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in Esau.
상술한 본 발명은 포토다이오드 주위로 질화막스페이서와 에어갭을 형성하고, 이 질화막스페이서와 에어갭이 듀얼 광원쉴드 역할을 하여 포토다이오드영역으로 입시하고 있는 광원 중 인접한 포토다이오드 쪽으로 입사각을 갖고 있는 광원을 쉴드하여 인접한 포토다이오드영역으로 입사되는 것을 방지하여 크로스토크를 방지 할 수 있는 효과가 있다.According to the present invention, a nitride spacer and an air gap are formed around the photodiode, and the nitride spacer and the air gap serve as a dual light source shield, and a light source having an incident angle toward an adjacent photodiode among light sources admitted to the photodiode region is used. The shield prevents incident to the adjacent photodiode area, thereby preventing crosstalk.
이렇게 하면, 광원이 포토다이오드영역으로 더 많이 집속될 수가 있어 씨모스 이미지 센서의 감도를 향상시키게 된다.This allows more light sources to focus into the photodiode region, thereby improving the sensitivity of the CMOS image sensor.
Claims (34)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050134147A KR100730471B1 (en) | 2005-12-29 | 2005-12-29 | Cmos image sensor and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050134147A KR100730471B1 (en) | 2005-12-29 | 2005-12-29 | Cmos image sensor and method for manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100730471B1 true KR100730471B1 (en) | 2007-06-19 |
Family
ID=38372901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050134147A KR100730471B1 (en) | 2005-12-29 | 2005-12-29 | Cmos image sensor and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100730471B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111129049A (en) * | 2019-11-29 | 2020-05-08 | 上海集成电路研发中心有限公司 | Image sensor structure and forming method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004207433A (en) * | 2002-12-25 | 2004-07-22 | Sony Corp | Imaging device and its manufacturing method |
KR20040065963A (en) * | 2003-01-16 | 2004-07-23 | 삼성전자주식회사 | Image device and method of manufacturing the same |
KR20050032448A (en) * | 2003-10-01 | 2005-04-07 | 동부아남반도체 주식회사 | Complementary metal oxide semiconductor image sensor and method for fabricating thereof |
-
2005
- 2005-12-29 KR KR1020050134147A patent/KR100730471B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004207433A (en) * | 2002-12-25 | 2004-07-22 | Sony Corp | Imaging device and its manufacturing method |
KR20040065963A (en) * | 2003-01-16 | 2004-07-23 | 삼성전자주식회사 | Image device and method of manufacturing the same |
KR20050032448A (en) * | 2003-10-01 | 2005-04-07 | 동부아남반도체 주식회사 | Complementary metal oxide semiconductor image sensor and method for fabricating thereof |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111129049A (en) * | 2019-11-29 | 2020-05-08 | 上海集成电路研发中心有限公司 | Image sensor structure and forming method |
CN111129049B (en) * | 2019-11-29 | 2023-06-02 | 上海集成电路研发中心有限公司 | Image sensor structure and forming method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI414059B (en) | Light guide array for an image sensor | |
JP2009021415A (en) | Solid-state imaging apparatus and manufacturing method thereof | |
US8198693B2 (en) | Solid-state image pickup apparatus and production method thereof | |
WO2013054535A1 (en) | Solid-state imaging device and manufacturing method therefor | |
US8455811B2 (en) | Light guide array for an image sensor | |
KR100730471B1 (en) | Cmos image sensor and method for manufacturing the same | |
US8119436B2 (en) | Image sensor having optical waveguide structure and method for manufacturing the same | |
JP4682568B2 (en) | Manufacturing method of solid-state imaging device | |
KR20070070430A (en) | Cmos image sensor with air gap gaurd ring and method for manufacturing the same | |
KR101014471B1 (en) | Method for manufacturing image sensor | |
KR20070035206A (en) | Image sensor and method for manufacturing the same | |
KR100718771B1 (en) | Method for fabricating image sensor with enhanced optical sensitivity | |
JP5092379B2 (en) | Solid-state imaging device, manufacturing method thereof, and imaging device | |
KR20080059924A (en) | Method for fabricating cmos image sensor | |
KR20040083173A (en) | Method of manufacturing a image device | |
JP2006229150A (en) | Solid-state imaging device and method of manufacturing the same | |
KR100902583B1 (en) | CMOS Image Sensor and Method for Fabricating the same | |
KR20090072317A (en) | Manufacturing method of cmos image sensor | |
KR20070070427A (en) | Cmos image sensor and method for manufacturing the same | |
KR20100018722A (en) | Image sensor and method for manufacturing the sensor | |
KR20050082589A (en) | Method for manufacturing image sensor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20110530 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |